CN111668210A - 一种单向高电压瞬态电压抑制保护器件及其制备方法 - Google Patents

一种单向高电压瞬态电压抑制保护器件及其制备方法 Download PDF

Info

Publication number
CN111668210A
CN111668210A CN202010555941.7A CN202010555941A CN111668210A CN 111668210 A CN111668210 A CN 111668210A CN 202010555941 A CN202010555941 A CN 202010555941A CN 111668210 A CN111668210 A CN 111668210A
Authority
CN
China
Prior art keywords
epitaxial layer
region
protection device
semiconductor layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010555941.7A
Other languages
English (en)
Inventor
张富生
许成宗
韩业星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Will Semiconductor Ltd
Original Assignee
Will Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Will Semiconductor Ltd filed Critical Will Semiconductor Ltd
Priority to CN202010555941.7A priority Critical patent/CN111668210A/zh
Publication of CN111668210A publication Critical patent/CN111668210A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements

Abstract

本发明实施例一种单向高电压瞬态电压抑制保护器件，包括：一个第一导电类型的衬底；一个第二导电类型的第一外延层，第一外延层形成在衬底顶面上方；一个第二导电类型的半导体层，半导体层为形成于第一外延层顶面中的阱区或形成于第一外延层顶面上方的第二外延层；一组形成在半导体层顶面中的第二导电类型的第一注入区和第一导电类型第二注入区，第一注入区形成于第二注入区的外围，第一注入区和第二注入区之间水平间隔预定距离；一个位于第一注入区外围第一隔离槽，第一隔离槽形成于衬底、第一外延层和半导体层中，且在第一隔离槽中填充有绝缘材料。本发明实施例提供瞬态电压抑制保护器件的单向高工作电压瞬态电压抑制保护器件。

Description

一种单向高电压瞬态电压抑制保护器件及其制备方法
技术领域
本发明实施例涉及集成电路技术领域，具体涉及单向高电压瞬态电压抑制保护器件及其制备方法。
背景技术
随着电子产品充电速度不断加快，充电功率和充电电压更高，电子产品对 ESD(静电释放)和EOS(电气过应力)的防护能力提出更高要求，更高的工作电压同时要求相对较低的钳位电压和动态阻抗，现有较高工作电压单向瞬态电压抑制保护器件产品都是雪崩击穿二极管，这种普通结构的二极管存在钳位电压较高、动态阻抗大的缺点。
正是在这一背景下，提出本发明的技术方案。
发明内容
本发明实施例的目的是提供单向高电压瞬态电压抑制保护器件，应用于需高压保护的器件，此单向高电压瞬态电压抑制保护器件具有钳位电压较低、动态阻抗小的性能。
本发明实施例第一方面，提供了一种单向高电压瞬态电压抑制保护器件，包括：
一个第一导电类型的衬底；
一个第二导电类型的第一外延层，第一外延层形成在衬底顶面上方；
一个第二导电类型的半导体层，半导体层为形成于第一外延层顶面中的阱区或形成于第一外延层顶面上方的第二外延层；
一组形成在半导体层顶面中的第二导电类型的第一注入区和第一导电类型第二注入区，第一注入区形成于第二注入区的外围，第一注入区和第二注入区之间水平间隔预定距离；
一个位于第一注入区外围第一隔离槽，第一隔离槽形成于衬底、第一外延层和半导体层中，且在第一隔离槽中填充有绝缘材料。
与现有技术相比，本发明实施例通过采用第二外延层或阱区形成注入区，进而改变基区浓度梯度分布，利用基极开路三极管并联雪崩二极管，通过上层低阻抗第二外延层或阱区降低电流增益，解决了现有产品因外延层厚度制约导致的单向瞬态电压抑制保护器件无法实现更高工作电压同时具有钳位电压低、动态阻抗小的问题，本发明实施例提供的技术方案可以在较高电压下工作并具有钳位电压低、动态阻抗小的优点。
本发明实施例第二方面，提供了一种制备单向高电压瞬态电压抑制保护器件的方法，包括：
在第一导电类型衬底上方，形成一个第二导电类型的第一外延层；
在第一外延层顶面中形成半导体层或第一外延层顶面上方形成半导体层；
在半导体层顶面中，形成第二导电类型的第一注入区和第一导电类型第二注入区，第一注入区形成于第二注入区的外围，第一注入区和第二注入区之间水平间隔预定距离；
在第一注入区外围形成第一隔离槽，第一隔离槽形成于衬底、第一外延层和半导体层中，且在第一隔离槽中填充有绝缘材料。
与现有技术相比，本发明实施例提供的一种制备单向高电压瞬态电压抑制保护器件的方法的有益效果与上述第一方面任一技术方案的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的一种单向高电压瞬态电压抑制保护器件的剖面图；
图2为本发明的一个实施例提供的一种单向高电压瞬态电压抑制保护器件的剖面图；
图3为本发明的一个实施例提供的一种单向高电压瞬态电压抑制保护器件的剖面图；
图4为本发明的一个实施例提供一种单向高电压瞬态电压抑制保护器件的剖面图；
图5为本发明实施例公开的瞬态电压抑制保护器件的等效电路图；
图6至图11为单向高电压瞬态电压抑制保护器件制备方法过程图示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合附图，详细说明本发明的各种非限制性实施方式。
为了更加详细了解本发明实施例提供的一种单向高电压瞬态电压抑制保护器件的结构及功能，在本申请中简称单向高电压瞬态电压抑制保护器件为“TVS”。
图1为本发明的一个实施例提供的一种TVS的剖面图，图2为根据本发明的另一个实施例提供的一种TVS的剖面图，图1和图2中的TVS具有钳位电压较低、动态阻抗小的性能。
在本发明实施例中，需要定义水平和横切方向，设定平行于衬底和/或外延层的面为参考面，在本发明实施例的剖面图中，此处所说的水平是指的平行于参考面的方向，横切指的是垂直于参考面的方向，为了表述简洁，在附图中上下指的是横切方向，左右指的是水平方向。
TVS器件形成在N型衬底01上，N型型衬底01上设置有第一P型外延层02，使一个二极管及一个NPN三极管易制备，它们构成TVS器件第一P型外延层02的掺杂材料为硼，N型衬底01掺杂材料为磷或砷。
如图2所示，在第一P型外延层02中形成一个P型半导体层05，即为P型阱区 05，或如图1所示，第一P型外延层02中形成一个P型半导体层05，即为第二P型外延层03，在P型阱区05中或第二P型外延层03形成第一P型注入区06和第二N型注入区05，第一P型注入区06形成于第二N型注入区05的外围，第一P型注入区06 和第二N型注入区05之间水平间隔预定距离，具体可以为3-10um，其中，P型阱区05大于第一P型外延层02的掺杂浓度，第一P型注入区06、第二N型注入区05 和N型衬底01掺杂浓度大于P型阱区05，第一P型注入区06注入深度无具体要求，第二N型注入区05注入深度根据具体情况设置注入深度。
在本发明实施例中，如图2所示，在第一P型外延层02中形成一个P型半导体层05，即为P型阱区05，或如图1所示，第一P型外延层02中形成一个P型半导体层05，即为第二P型外延层03，TVS结构中增加的掺杂浓度较大的半导体层P型阱区05和半导体层第二P型外延层03可以降低电流增益，增大TVS击穿电压，整个TVS就可在高电压下工作。
第一P型注入区06外围设置第一隔离槽04，如图1所示，第一隔离槽04形成于衬底N型衬底01、第一P型外延层02和第二外延层05中，如图2所示，第一隔离槽04形成于N型衬底01和第一P型外延层，也就是说，第一隔离槽04位于N型衬底01和第一P型外延层02交界面之下，第一隔离槽04中填充有绝缘材料。
在本发明实施例中，第一P型注入区06、P型阱区05、第一P型外延层02、 N型衬底01构成雪崩二极管；第二N型注入区05、P型阱区05或第二P型外延层03、第一P型外延层02、N型衬底01构成纵向基极开路三极管，纵向基极开路三极管与雪崩击穿二极管并联设置，第二N型注入区05构成纵向基极开路三极管的发射极，P型阱区05或第二P型外延层03和第一P型外延层02构成纵向基极开路三极管的基极，N型衬底01构成纵向基极开路三极管的集电极，雪崩二极管与纵向基极开路三极管的最大击穿电压相同，在小电流工作时，电流主要流经雪崩二极管，随着电流增大，绝大部分电流通过基极开路三极管进行工作。
雪崩二极管可以实现整个TVS器件的单向导通功能，本发明提供的TVS可以在较高电压下工作并具有钳位电压低、动态阻抗小的优点。
顶面绝缘层08和金属层09形成在半导体层上方，即，形成于第一P型外延层 02顶面中的P型阱区05或形成于第一P型外延层02顶面上方的第一P型外延层03，多个开口形成在顶面绝缘层08中，使金属层电接触到TVS的零部件上边，一个开口形成在第一P型注入区06上方，使金属层09与雪崩二极管相接触，另一个开口形成在第二N型注入区05上方，使金属层09与纵向基极开路三极管相接触。
图3为图1所示的TVS器件的可选实施例，图4为图2所示的TVS器件的可选实施例。
图3和图4中，分别加了第二隔离槽07，第一隔离槽04位于第二隔离槽07外围，第一隔离槽04和第二隔离槽07可以形成在N型衬底01和第一P型外延层02的横切方向上，第一隔离槽04和第二隔离槽07底部位于N型衬底01中，即位于N型衬底01和第一P型外延层02交界面之下，设置第一隔离槽04和第二隔离槽07可以使二极管及三极管相互绝缘，从而在器件工作时，不会形成水平方向的PNP结构。
如图3所述，如果半导体层为第二P型外延层03，则第一隔离槽04和第二隔离槽07分别横切第二P型外延层03，第一P型外延层02和N型衬底01；如果半导体层为P型阱区05，则第一隔离槽07横切第一P型外延层02和N型衬底01，则第二隔离槽04横切P型阱区05、第一P型外延层02和N型衬底01，第一P型注入区06位于第一隔离槽04和第二隔离槽07之间，第二隔离槽07位于第一P型注入区06和第二 N型注入区05之间，第一隔离槽04和第二隔离槽07中填充有绝缘材料。
在图1-4中，N型衬底01底部下方设置有金属层11，通过设置金属层11可以引出电极，在整个TVS器件上方还设置有钝化保护层10用于保护整个器件。
另外，在整个TVS器件N型衬底底面下方设置金属层11，可以用于引出电极。
图5为本发明的图1至图4所示的TVS器件的电路图。
在图5中，TVS器件中纵向基极开路三极管与雪崩二极管并联设置，TVS器件用于保护集成电路IC不受瞬态影响，通过引导电流在发生瞬态时流经TVS器件，并钳制电压穿过集成电路，为了实现整个TVS器件单向应用必须并联纵向基极开路三极管共同封装，为了实现高电压下工作，必须在雪崩二极管中并联一个NPN三极管，以获得高的工作电压，整个TVS器件相比单独雪崩二极管钳位电压较低，且动态阻抗小，另外，TVS器件结构中掺杂浓度较大的半导体层P型阱区05和半导体层第二P型外延层03可以降低电流增益，增大TVS器件击穿电压，整个TVS器件就可在高电压下工作，相比雪崩二极管钳位电压较低，且动态阻抗小。
图6至11表示用于制备图1所示的单向TVS器件的方法，虽然附图和说明书是针对图1所示的TVS器件，但是本领域技术人员应该明确，该制备方法加入或省略标准处理工艺后即可轻松应用于任意的TVS器件。
如图6所示，TVS器件从N型衬底01上生长第一P型外延层02，第一P型外延层02和N型衬底01将一起构成TVS器件的电极。
如图7所示，在第一P型外延层02形成第二P型外延层03，TVS器件的基区分二层，包括第一P型外延层02和第二P型外延层03，第一P型外延层02电阻率为 0.1-1.0ohm·cm，第二P型外延层03电阻率0.01-0.1ohm·cm，第二P型外延层03的掺杂浓度较大。
如图8所示，在第二P型外延层03注入形成第一P型注入区06和第二N型注入区05，第一P型注入区06形成于第二N型注入区05外围。
如图9所示，在TVS器件上形成第一隔离槽04，第一隔离槽04形成在N型衬底01、第一P型外延层02和第二P型外延层03的横切方向上。
如图10所示，绝缘层08和钝化保护层10可以选择沉积在半导体层05上方，利用传统工艺，在绝缘层08中形成开口，一个开口形成在第一P型+注入区06上方，使金属接头09与雪崩二极管相接触，另一个开口形成在第二N型注入区05 上方，使金属接头09与纵向基极开路三极管相接触，
如图11所示，金属层11沉积在N型衬底底面下方，可以用于引出电极。
如上所述，上述制备单向TVS器件的步骤局限于图1所示的TVS器件，然而改变制备工艺后，在第一P型外延层02形成第二P型外延层03修改为在第一P型外延层02中形成P型阱区03，就可以制备出图2所示的单向TVS器件，例如，图3和图4所示的单向TVS器件，例如增加制备第二绝缘隔离槽的步骤可以获得图3和图 4所示单向TVS器件。
其中，上述电子产品可以为显示终端、通讯设备、工程设备等，在此不一一列出。
在上述实施方式的描述中，具体特征、结构或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种单向高电压瞬态电压抑制保护器件，其特征在于，包括：
一个第一导电类型的衬底；
一个第二导电类型的第一外延层，第一外延层形成在衬底顶面上方；
一个第二导电类型的半导体层，半导体层为形成于第一外延层顶面中的阱区或形成于第一外延层顶面上方的第二外延层；
一组形成在半导体层顶面中的第二导电类型的第一注入区和第一导电类型第二注入区，第一注入区形成于第二注入区的外围，第一注入区和第二注入区之间水平间隔预定距离；
一个位于第一注入区外围第一隔离槽，第一隔离槽形成于衬底、第一外延层和半导体层中，且在第一隔离槽中填充有绝缘材料。
2.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，第一注入区和第二注入区水平间隔预定距离为3-10um。
3.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，还包括：位于第一注入区和第二注入区之间第二隔离槽，第二隔离槽形成于衬底、第一外延层和半导体层中，且在第二隔离槽中填充有绝缘材料。
4.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，半导体层掺杂浓度大于第一外延层掺杂浓度，第一注入区、第二注入区和衬底掺杂浓度大于半导体层。
5.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，第一导电类型为N型，第二导电类型为P型。
6.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，还包括：形成在半导体层顶面上方的绝缘体层，绝缘体层具有一个横切靠近第一注入区的第一开口，一个横切靠近第二注入区的第二开口。
7.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，还包括：形成于绝缘体层上的第一开口和第二开口中金属接头。
8.如权利要求1所述的一种单向高电压瞬态电压抑制保护器件，其特征在于，还包括：形成于衬底底面下方金属层。
9.一种制备单向高电压瞬态电压抑制保护器件的方法，其特征在于，包括：
在第一导电类型衬底上方，形成一个第二导电类型的第一外延层；
在第一外延层顶面中形成半导体层或第一外延层顶面上方形成半导体层；
在半导体层顶面中，形成第二导电类型的第一注入区和第一导电类型第二注入区，第一注入区形成于第二注入区的外围，第一注入区和第二注入区之间水平间隔预定距离；
在第一注入区外围形成第一隔离槽，第一隔离槽形成于衬底、第一外延层和半导体层中，且在第一隔离槽中填充有绝缘材料。
10.如权利要求9所述的一种制备单向高电压瞬态电压抑制保护器件的方法，其特征在于，在形成第一注入区和第二注入区之后，还包括：在第一注入区和第二注入区之间形成第二隔离槽，第二隔离槽形成于衬底、第一外延层和半导体层中，且在第二隔离槽中填充有绝缘材料。
CN202010555941.7A 2020-06-18 2020-06-18 一种单向高电压瞬态电压抑制保护器件及其制备方法 Pending CN111668210A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010555941.7A CN111668210A (zh) 2020-06-18 2020-06-18 一种单向高电压瞬态电压抑制保护器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010555941.7A CN111668210A (zh) 2020-06-18 2020-06-18 一种单向高电压瞬态电压抑制保护器件及其制备方法

Publications (1)

Publication Number Publication Date
CN111668210A true CN111668210A (zh) 2020-09-15

Family

ID=72388572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010555941.7A Pending CN111668210A (zh) 2020-06-18 2020-06-18 一种单向高电压瞬态电压抑制保护器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111668210A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112018114B (zh) * 2020-10-19 2021-01-15 微龛(广州)半导体有限公司 高压集成器件及其制备方法
WO2022061831A1 (zh) * 2020-09-27 2022-03-31 深圳市大疆创新科技有限公司 二极管及其制备方法、接收芯片、测距装置、可移动平台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877358A (zh) * 2009-04-30 2010-11-03 万国半导体有限公司 具有对称击穿电压的瞬时电压抑制器
US20170373158A1 (en) * 2006-11-16 2017-12-28 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
CN110556416A (zh) * 2019-06-29 2019-12-10 上海长园维安微电子有限公司 一种低残压大浪涌单向骤回tvs器件及其制造方法
CN111180526A (zh) * 2018-11-09 2020-05-19 无锡力芯微电子股份有限公司 瞬态电压抑制器及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170373158A1 (en) * 2006-11-16 2017-12-28 Alpha And Omega Semiconductor Incorporated Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter
CN101877358A (zh) * 2009-04-30 2010-11-03 万国半导体有限公司 具有对称击穿电压的瞬时电压抑制器
CN111180526A (zh) * 2018-11-09 2020-05-19 无锡力芯微电子股份有限公司 瞬态电压抑制器及其制造方法
CN110556416A (zh) * 2019-06-29 2019-12-10 上海长园维安微电子有限公司 一种低残压大浪涌单向骤回tvs器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022061831A1 (zh) * 2020-09-27 2022-03-31 深圳市大疆创新科技有限公司 二极管及其制备方法、接收芯片、测距装置、可移动平台
CN112018114B (zh) * 2020-10-19 2021-01-15 微龛(广州)半导体有限公司 高压集成器件及其制备方法

Similar Documents

Publication Publication Date Title
CN101853853B (zh) 带有低电容和正向电压降以及耗尽的半导体控制整流器作为控向二极管的瞬态电压抑制器
CN107017247B (zh) 具有低击穿电压的瞬态电压抑制器
TWI572003B (zh) 用於高浪湧和低電容的暫態電壓抑制器的結構及其製備方法
CN102623454B (zh) 具有电磁干扰滤波器的垂直瞬态电压抑制器
US8377757B2 (en) Device and method for transient voltage suppressor
US9837516B2 (en) Bi-directional punch-through semiconductor device and manufacturing method thereof
CN106129058B (zh) 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法
CN106449633B (zh) 瞬态电压抑制器及其制造方法
CN104600069A (zh) 瞬态电压抑制器及其制造方法
US20180108648A1 (en) Electrostatic Discharge Protection Structure, Method for Manufacturing an Electrostatic Discharge Protection Structure, and Vertical Thyristor Structure
CN105932023A (zh) 瞬态电压抑制器
CN111668210A (zh) 一种单向高电压瞬态电压抑制保护器件及其制备方法
US8963202B2 (en) Electrostatic discharge protection apparatus
EP2827373B1 (en) Protection device and related fabrication methods
CN106158851B (zh) 一种双向超低电容瞬态电压抑制器及其制作方法
CN105206680A (zh) 双向瞬态电压抑制二极管及其制造方法
CN105679836A (zh) 一种超低电容tvs二极管结构及其制备方法
KR101731587B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
KR101779588B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN113421930A (zh) 双向高压瞬态电压抑制器的结构及其制作方法
JPS60263461A (ja) 高耐圧縦形トランジスタ装置およびその製造方法
KR102019395B1 (ko) 래터럴 타입 쇼클리 다이오드 구조를 이용한 양방향 로우 클램핑 과도 전압 억제 소자 및 그 제조 방법
KR101893673B1 (ko) 과도 전압 억제 소자 및 그 제조 방법
CN105932010A (zh) 瞬态电压抑制器
CN216054724U (zh) 低压放电管芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination