CN113764404A - 一种低电容低残压的双向esd保护器件及其制作方法 - Google Patents
一种低电容低残压的双向esd保护器件及其制作方法 Download PDFInfo
- Publication number
- CN113764404A CN113764404A CN202111106081.XA CN202111106081A CN113764404A CN 113764404 A CN113764404 A CN 113764404A CN 202111106081 A CN202111106081 A CN 202111106081A CN 113764404 A CN113764404 A CN 113764404A
- Authority
- CN
- China
- Prior art keywords
- type diffusion
- type
- diffusion region
- low
- front side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 24
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 23
- 239000011574 phosphorus Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052796 boron Inorganic materials 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000005275 alloying Methods 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 3
- -1 aluminum-silicon-copper Chemical compound 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 230000017525 heat dissipation Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种低电容低残压的双向ESD保护器件及其制作方法，包括N型衬底材料、P型外延层、正面金属区和背面金属区，P型外延层顶部设有N型扩散区b，N型扩散区b之间设有P型扩散区，最外侧的N型扩散区b外侧设有N型扩散区a，P型外延层顶部设有隔离介质层。外延工艺在N型衬底材料生长一层P型外延层，生长一层牺牲氧化层，光刻形成N型扩散区图形，磷注入，磷推进，形成N型扩散区，光刻形成P型扩散区图形，硼注入，硼推进，形成P型扩散区，光刻形成N型扩散区图形，磷注入，磷推进，形成N型扩散区，正面淀积隔离介质层，光刻形成接触孔区，正面金属化，背面金属化。在背面金属接触基板的的时候，有利于散热，保证产品的性能。
Description
技术领域
本发明涉及电子科学与技术领域，具体是一种低电容低残压的双向ESD保护器件及其制作方法。
背景技术
静电放电(ESD)现象广泛存在于日常环境中，它对于精密的集成电路来讲确实致命的威胁，是造成集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到ESD的影响，造成产品内部损伤、可靠性降低。
随着半导体器件的工艺尺寸不断缩小，电路的应用环境日趋复杂，集成电路面临静电放电（ESD，Electrostatic Discharge）的频率与冲击随之加强。在消费电子应用的接口端，诸如，DVI（数字视频接口，Digital Visual Interface）、VGA（视频图形阵列接口，Video Graphics Array Interface）、USB（通用串行总线，Universal Serial Bus）、HDMI(高清数字接口，High Definition Multimedia Interface)等经常受到ESD的冲击。随着数据传输速度要求的不断提高，对于ESD保护器件的要求越来越高。这就要求ESD保护器件具有对应数据传输速度的低电容值，以避免数据丢包影响数据传输质量。
通常用作ESD保护的器件有二极管、BJT(三极管)、SCR(可控硅)等。BJT结构由于引入注入调制效应，获得浅回扫特性。SCR结构通过PNPN的正反馈机制，实现了深回扫特性。因此，从残压参数上，SCR结构最低，BJT结构次之，二极管结构最高。由于SCR结构深回扫后的电压只有2V左右，明显低于3.3V、5V等常见电源电压，从而使得SCR结构器件一直处于闩锁效应，无法在ESD脉冲泄放后恢复到阻断状态，使得SCR结构器件在应用时受到了一些限制。因此，综合考量来看，BJT结构是相对合理的选择，残压参数得到降低，同时应用场景限制相对较小。
在已经公开的文件CN201410439235-一种基于横向PNP结构的双向ESD保护器件中，要由P型衬底，第一N型阱，第二N型阱，第 一P+注入区，第二P+注入区，第一N+注入区，第二 N+注入区，第三P+注入区，第四P+注入区和若干 场氧隔离区构成；该类型保护器件在正向或负向 ESD脉冲作用下，内部横向PNP结构的反向PN结被 触发导通，同时另一个N阱中的正向PN结导通，会产生由一个横向PNP晶体管以及一个正向二极管 串联构成的ESD电流泄放路径。此种电流为横向的转运路线，器件底部没有金属区，在对其进行封装的时候，需要在底部打上绝缘胶，防止其通电，比较的麻烦并且在一侧的话，散热性能较差。
发明内容
为了解决上述问题，本发明公开了一种低电容低残压的双向ESD保护器件及其制作方法，在背面金属接触基板的的时候，有利于散热，保证产品的性能，提高其可靠性。
本发明的技术方案为：一种低电容低残压的双向ESD保护器件，包括N型衬底材料、P型外延层、正面金属区和背面金属区， P型外延层顶部设有N型扩散区b，N型扩散区b之间设有P型扩散区，最外侧的N型扩散区b外侧设有N型扩散区a，P型外延层顶部设有隔离介质层。
进一步地，N型衬底材料上外延有一层P型外延层，N型衬底材料背面设有背面金属区，隔离介质层上方设有正面金属区。
进一步地，N型扩散区a位于P型外延层和N型衬底材料上部两侧，N型扩散区a和N型扩散区b之间有重叠。
进一步地，隔离介质层位于N型扩散区a和N型扩散区b的上方，N型扩散区a和N型扩散区b注入的浓度不一样。
进一步地，P型扩散区两端和两侧的N型扩散区b有重叠。
进一步地，正面金属区位于隔离介质层和P型外延层顶部上。
一种低电容低残压的双向ESD保护器件的制作方法，包括下列步骤：
步骤1）制备N型衬底材料，通过外延工艺生长一层P型外延层；
步骤2）在P型外延层上顶部生长一层牺牲氧化层，正面光刻形成N型扩散区图形；
步骤3）正面磷注入，磷推进，磷注入剂量为3E15-8E15cm-2，能量为80-120KeV，温度条件为1150-1200℃，时间为360-900min，形成N型扩散区a；
步骤4）正面光刻形成P型扩散区图形；
步骤5）正面硼注入，硼注入剂量为5E13-2E14cm-2，能量为50-100KeV，硼推进，温度条件为1000-1100℃，时间为30-90min，形成P型扩散区；
步骤6）正面光刻形成N型扩散区图形；
步骤7）正面磷注入，注入剂量为3E15-8E15cm-2，能量为60-100KeV，磷推进，温度条件为950-1050℃，时间为30-90min，形成N型扩散区b；
步骤8）正面淀积隔离介质层，隔离介质层为四乙氧基硅烷TEOS，厚度为5000-10000Å，光刻接触孔后，淀积一层TI/TIN，正面光刻形成接触孔区；
步骤9）正面溅射或蒸发金属，正面金属光刻，形成正面金属区，合金，背面减薄，背面金属化，形成背面金属区。
进一步地，其特征在于：步骤1）中N型衬底材料的晶向为<111>，电阻率为0.002-0.006Ω.cm，P型外延层的电阻率为5-50Ω.cm，厚度为5-20um。
进一步地，步骤2）中牺牲氧化层的厚度为680-1000Å。
进一步地，步骤9）中正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4um，合金的温度为360-430℃，时间为25-45min，背面减薄一般减薄至片厚为100-200um，背面金属化为TI/NI/AG，其中TI的厚度为1000-3000Å，NI的厚度为5000-7000Å，AG的厚度为10000-15000Å。
本发明的有益之处：1、本发明可以在芯片面积不变、平面工艺平台的条件下，获得低电容低残压的双向ESD保护器件。
2、本发明通过优化P型外延层的电阻率，可以获得低于5pF的低电容值。
3、本发明通过由N型扩散区a，P型扩散区，N型扩散区b形成NPN形式的BJT结构，通过调整P型扩散区的浓度，可以获得合理的6-10V击穿电压，由于NPN结构自身的注入调制效应，可以获得较低的残压。
4、本发明通过N型扩散区，实现了由N型扩散区aa，P型扩散区，N型扩散区b形成的NPN形式的横向BJT结构击穿后电流由横向转纵向流到N型衬底区，从而获得纵向形式的电流路径，电极也转向芯片正面、芯片背面，有利于封装打线。
附图说明
图1为本发明的一种低电容低残压的双向ESD保护器件剖面结构图。
图2为本发明的一种低电容低残压的双向ESD保护器件IV特性示意图。
图3是本发明的第1步工艺，即制备N型衬底材料，通过外延工艺生长一层P型外延层。
图4是本发明的第2步工艺，即生长一层牺牲氧化层，正面光刻形成N型扩散区图形，正面磷注入，磷推进，形成N型扩散区。
图5是本发明的第3步工艺，即正面光刻形成P型扩散区图形，正面硼注入，硼推进，形成P型扩散区。
图6是本发明的第4步工艺，即正面光刻形成N型扩散区图形，正面磷注入，磷推进，形成N型扩散区。
图7是本发明的第5步工艺，即正面淀积隔离介质层，正面光刻形成接触孔区。
图8是本发明的第6步工艺，即正面溅射或蒸发金属。正面金属光刻，形成金属区，合金，背面减薄，背面金属化。
其中：101、P型外延层，102、N型衬底材料，103、N型扩散区a，104、N型扩散区b，105、P型扩散区，106、隔离介质层，107、正面金属区，108、背面金属区，109、牺牲氧化层。
具体实施方式
为了加深对本发明的理解，下面结合附图详细描述本发明的具体实施方式，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。
如图1所示，一种低电容低残压的双向ESD保护器件，包括N型衬底材料102、P型外延层101、正面金属区和背面金属区108， N型衬底材料102上外延有一层P型外延层105，N型衬底材料102背面设有背面金属区108，P型外延层101顶部设有N型扩散区b104，N型扩散区b104之间设有P型扩散区105，最外侧的N型扩散区b104外侧设有N型扩散区a104，P型外延层101顶部设有隔离介质层106，隔离介质层上方设有正面金属区107。
N型扩散区a103位于P型外延层101和N型衬底材料102上部两侧，N型扩散区a103和N型扩散区b104之间有重叠，隔离介质层106位于N型扩散区a103和N型扩散区b104的上方，N型扩散区a103和N型扩散区b104注入的浓度不一样，P型扩散区105两端和两侧的N型扩散区b104有重叠，正面金属区108位于隔离介质层106和P型外延层101顶部上。
一种低电容低残压的双向ESD保护器件的制作方法，包括下列步骤：
步骤1）制备N型衬底材料102，N型衬底材料102的晶向为<111>，电阻率为0.002-0.006Ω.cm，通过外延工艺生长一层P型外延层101， P型外延层101的电阻率为5-50Ω.cm，厚度为5-20um，具体的电阻率需求需要根据电容值的要求进行选择优化；
步骤2）在P型外延层101上顶部生长一层牺牲氧化层109，即图4中的介质层109，牺牲氧化层109的厚度为680-1000Å，正面光刻形成N型扩散区图形；
步骤3）正面磷注入，磷推进，磷注入剂量为3E15-8E15cm-2，能量为80-120KeV，温度条件为1150-1200℃，时间为360-900min，形成N型扩散区a103；
步骤4）正面光刻形成P型扩散区图形，目的是形成P型扩散区105光刻图形；
步骤5）正面硼注入，硼注入剂量为5E13-2E14cm-2，能量为50-100KeV，硼推进，温度条件为1000-1100℃，时间为30-90min，形成P型扩散区105，具体的硼注入、硼推进的工艺条件需求需要根据PN结击穿电压的要求进行选择优化；
步骤6）正面光刻形成N型扩散区图形，目的是形成N型扩散区104光刻图形；
步骤7）正面磷注入，注入剂量为3E15-8E15cm-2，能量为60-100KeV，磷推进，温度条件为950-1050℃，时间为30-90min，形成N型扩散区b104，具体的磷注入、磷推进的工艺条件需求需要PN结击穿电压的要求进行选择优化；
步骤8）正面淀积隔离介质层106，隔离介质层106为四乙氧基硅烷TEOS，厚度为5000-10000Å，光刻接触孔后，淀积一层TI/TIN，正面光刻形成接触孔区，在减小接触电阻的同时可以有效降低金属过热的失效比例；
步骤9）正面溅射或蒸发金属，正面金属光刻，形成正面金属区107，合金，背面减薄，背面金属化，形成背面金属区108，正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4um，合金的温度为360-430℃，时间为25-45min，背面减薄一般减薄至片厚为100-200um，背面金属化为TI/NI/AG，其中TI的厚度为1000-3000Å，NI的厚度为5000-7000Å，AG的厚度为10000-15000Å。
如图1所示，在芯片面积一定的条件下，通过N型扩散区b104，P型扩散区105，N型扩散区b104，形成NPN形式的BJT结构，通过调整P型扩散区105的浓度，可以获得合理的6-10V击穿电压范围。由于NPN结构自身的注入调制效应，可以获得较低的残压。当由N型扩散区b104，P型扩散区105，N型扩散区b104组成的BJT结构击穿后，电流的流通路径依次为：背面金属区108，N型衬底材料102，N型扩散区a103，N型扩散区b104，P型扩散区105，N型扩散区b104，正面金属区107。通过调整P型外延层101的电阻率，可以获得低于5pF的低电容。本发明在平面工艺平台的基础上，通过合理设计P型外延层101、P型扩散区105，可以获得低于5pF、低残压的双向ESD保护器件。
如图2所示，当背面金属区108加高电位，正面金属区107加负电位时，ESD保护器件在N型扩散区b104与P型扩散区105间雪崩击穿，电流依次通过N型衬底材料102，N型扩散区a103，N型扩散区b104，P型扩散区105，N型扩散区b104，呈现NPN结击穿的浅回扫钳位保护特性。当背面金属区108加低电位，正面金属区107加高电位时，ESD保护器件同样在N型扩散区b104与P型扩散区105间雪崩击穿，电流依次通过N型扩散区b104，P型扩散区105，N型扩散区b104，N型扩散区a103，N型衬底材料102，呈现NPN结击穿的浅回扫钳位保护特性。由于正反向的击穿均发生在N型扩散区b104与P型扩散区105间，击穿的触发区域是相同的，因此正反向的IV特性对称一致，呈现双向对称的IV特性。
Claims (10)
1.一种低电容低残压的双向ESD保护器件，包括N型衬底材料、P型外延层、正面金属区和背面金属区，其特征在于：所述P型外延层顶部设有N型扩散区b，所述N型扩散区b之间设有P型扩散区，最外侧的所述N型扩散区外侧设有N型扩散区a，所述P型外延层顶部设有隔离介质层。
2.根据权利要求1所述的一种低电容低残压的双向ESD保护器件，其特征在于：所述N型衬底材料上外延有一层P型外延层，所述N型衬底材料背面设有背面金属区，所述隔离介质层上方设有正面金属区。
3.根据权利要求1所述的一种低电容低残压的双向ESD保护器件，其特征在于：所述N型扩散区a位于P型外延层和N型衬底材料上部两侧，所述N型扩散区a和N型扩散区b之间有重叠。
4.根据权利要求1所述的一种低电容低残压的双向ESD保护器件，其特征在于：所述隔离介质层位于N型扩散区a和N型扩散区b的上方，所述N型扩散区a和N型扩散区b注入的浓度不一样。
5.根据权利要求1所述的一种低电容低残压的双向ESD保护器件，其特征在于：所述P型扩散区两端和两侧的N型扩散区b有重叠。
6.根据权利要求1所述的一种低电容低残压的双向ESD保护器件，其特征在于：所述正面金属区位于隔离介质层和P型外延层顶部上。
7.一种制作权利要求1所述的低电容低残压的双向ESD保护器件的方法，其特征在于，包括下列步骤：
步骤1）制备N型衬底材料，通过外延工艺生长一层P型外延层；
步骤2）在P型外延层上顶部生长一层牺牲氧化层，正面光刻形成N型扩散区图形；
步骤3）正面磷注入，磷推进，磷注入剂量为3E15-8E15cm-2，能量为80-120KeV，温度条件为1150-1200℃，时间为360-900min，形成N型扩散区a；
步骤4）正面光刻形成P型扩散区图形；
步骤5）正面硼注入，硼注入剂量为5E13-2E14cm-2，能量为50-100KeV，硼推进，温度条件为1000-1100℃，时间为30-90min，形成P型扩散区，；
步骤6）正面光刻形成N型扩散区图形；
步骤7）正面磷注入，注入剂量为3E15-8E15cm-2，能量为60-100KeV，磷推进，温度条件为950-1050℃，时间为30-90min，形成N型扩散区b；
步骤8）正面淀积隔离介质层，隔离介质层为四乙氧基硅烷TEOS，厚度为5000-10000Å，光刻接触孔后，淀积一层TI/TIN，正面光刻形成接触孔区；
步骤9）正面溅射或蒸发金属，正面金属光刻，形成正面金属区，合金，背面减薄，背面金属化，形成背面金属区。
8.根据权利要求7所述的一种低电容低残压的双向ESD保护器件的制作方法，其特征在于：所述步骤1）中N型衬底材料的晶向为<111>，电阻率为0.002-0.006Ω.cm，P型外延层的电阻率为5-50Ω.cm，厚度为5-20um。
9.根据权利要求7所述的一种低电容低残压的双向ESD保护器件的制作方法，其特征在于：所述步骤2）中牺牲氧化层的厚度为680-1000Å。
10.根据权利要求7所述的一种低电容低残压的双向ESD保护器件的制作方法，其特征在于：所述步骤9）中正面溅射或蒸发的金属为铝或铝铜或铝硅铜，厚度为2-4um，合金的温度为360-430℃，时间为25-45min，背面减薄一般减薄至片厚为100-200um，背面金属化为TI/NI/AG，其中TI的厚度为1000-3000Å，NI的厚度为5000-7000Å，AG的厚度为10000-15000Å。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111106081.XA CN113764404B (zh) | 2021-09-22 | 一种低电容低残压的双向esd保护器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111106081.XA CN113764404B (zh) | 2021-09-22 | 一种低电容低残压的双向esd保护器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764404A true CN113764404A (zh) | 2021-12-07 |
| CN113764404B CN113764404B (zh) | 2024-06-04 |
Family
ID=
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010048137A1 (en) * | 2000-04-12 | 2001-12-06 | Christian Peters | Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit |
| JP2007266326A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 横型半導体装置 |
| CN104103514A (zh) * | 2014-07-11 | 2014-10-15 | 无锡信荣电子科技有限公司 | 一种垂直沟道恒流二极管制造方法 |
| US20150084120A1 (en) * | 2013-09-23 | 2015-03-26 | Infineon Technologies Austria Ag | Charge-Compensation Semiconductor Device |
| CN105206680A (zh) * | 2014-06-24 | 2015-12-30 | 比亚迪股份有限公司 | 双向瞬态电压抑制二极管及其制造方法 |
| CN106684040A (zh) * | 2017-01-13 | 2017-05-17 | 上海长园维安微电子有限公司 | 一种低容低残压瞬态电压抑制二极管器件及其制造方法 |
| CN206401295U (zh) * | 2017-01-13 | 2017-08-11 | 上海长园维安微电子有限公司 | 一种低容低残压瞬态电压抑制二极管器件 |
| CN107301994A (zh) * | 2017-07-12 | 2017-10-27 | 邓鹏飞 | 瞬态电压抑制器及其制作方法 |
| CN110265392A (zh) * | 2019-06-06 | 2019-09-20 | 成都吉莱芯科技有限公司 | 一种集成的低电容esd保护器件及其制备方法 |
| CN110444541A (zh) * | 2019-08-09 | 2019-11-12 | 成都吉莱芯科技有限公司 | 一种电压可调的双向esd保护器件及其制作方法 |
| CN210349836U (zh) * | 2019-07-11 | 2020-04-17 | 成都吉莱芯科技有限公司 | 超低残压的双向esd保护器件 |
| CN111370407A (zh) * | 2020-04-26 | 2020-07-03 | 成都吉莱芯科技有限公司 | 一种低压低电容单向esd保护器件及其制作方法 |
| CN212750894U (zh) * | 2020-06-29 | 2021-03-19 | 成都吉莱芯科技有限公司 | 超低压触发器件 |
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010048137A1 (en) * | 2000-04-12 | 2001-12-06 | Christian Peters | Electrostatic discharge (ESD) latch-up protective circuit for an integrated circuit |
| JP2007266326A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 横型半導体装置 |
| US20150084120A1 (en) * | 2013-09-23 | 2015-03-26 | Infineon Technologies Austria Ag | Charge-Compensation Semiconductor Device |
| CN105206680A (zh) * | 2014-06-24 | 2015-12-30 | 比亚迪股份有限公司 | 双向瞬态电压抑制二极管及其制造方法 |
| CN104103514A (zh) * | 2014-07-11 | 2014-10-15 | 无锡信荣电子科技有限公司 | 一种垂直沟道恒流二极管制造方法 |
| CN206401295U (zh) * | 2017-01-13 | 2017-08-11 | 上海长园维安微电子有限公司 | 一种低容低残压瞬态电压抑制二极管器件 |
| CN106684040A (zh) * | 2017-01-13 | 2017-05-17 | 上海长园维安微电子有限公司 | 一种低容低残压瞬态电压抑制二极管器件及其制造方法 |
| CN107301994A (zh) * | 2017-07-12 | 2017-10-27 | 邓鹏飞 | 瞬态电压抑制器及其制作方法 |
| CN110265392A (zh) * | 2019-06-06 | 2019-09-20 | 成都吉莱芯科技有限公司 | 一种集成的低电容esd保护器件及其制备方法 |
| CN210349836U (zh) * | 2019-07-11 | 2020-04-17 | 成都吉莱芯科技有限公司 | 超低残压的双向esd保护器件 |
| CN110444541A (zh) * | 2019-08-09 | 2019-11-12 | 成都吉莱芯科技有限公司 | 一种电压可调的双向esd保护器件及其制作方法 |
| CN111370407A (zh) * | 2020-04-26 | 2020-07-03 | 成都吉莱芯科技有限公司 | 一种低压低电容单向esd保护器件及其制作方法 |
| CN212750894U (zh) * | 2020-06-29 | 2021-03-19 | 成都吉莱芯科技有限公司 | 超低压触发器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11600615B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| US9911728B2 (en) | Transient voltage suppressor (TVS) with reduced breakdown voltage | |
| US9000481B2 (en) | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage | |
| US8896093B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| US7781826B2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (TVS) and EMI filter | |
| US8623731B2 (en) | Methods of forming electrostatic discharge devices | |
| TW200828569A (en) | Latch-up free vertical TVS diode array structure using trench isolation | |
| CN103548139B (zh) | 用于静电释放保护的设备 | |
| US9230953B2 (en) | ESD protection device | |
| CN106057781A (zh) | 静电放电保护器件的制造方法 | |
| US8841696B2 (en) | High-trigger current SCR | |
| KR102574583B1 (ko) | 트리거 디바이스를 갖는 보호 디바이스 및 그 형성 방법 | |
| CN113764404A (zh) | 一种低电容低残压的双向esd保护器件及其制作方法 | |
| CN113764404B (zh) | 一种低电容低残压的双向esd保护器件及其制作方法 | |
| TWI716994B (zh) | 低觸發電壓靜電放電防護元件 | |
| CN114334953A (zh) | 一种低电容的单向esd保护器件及其制造方法 | |
| US12009361B2 (en) | Protection devices with trigger devices and methods of formation thereof | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| CN115939132B (zh) | 一种低电容双向esd保护器件及制作方法 | |
| CN216773247U (zh) | 一种低电容的单向esd保护器件 | |
| US20240055507A1 (en) | Electrostatic discharge protection circuit | |
| CN110265392B (zh) | 一种集成的低电容esd保护器件及其制备方法 | |
| EP4376078A1 (en) | A data transmission system | |
| EP4376079A1 (en) | A semiconductor device | |
| WO2024092689A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220713 Address after: 226200 1800 Mudanjiang West Road, Huilong Town, Qidong City, Nantong City, Jiangsu Province Applicant after: Jiangsu Jilai Microelectronics Co.,Ltd. Applicant after: Chengdu Jilaixin Technology Co.,Ltd. Address before: No. 505, 5 / F, building 6, No. 599, shijicheng South Road, Chengdu high tech Zone, Chengdu pilot Free Trade Zone, Sichuan Province Applicant before: Chengdu Jilaixin Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant |