JP5565134B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5565134B2 JP5565134B2 JP2010144270A JP2010144270A JP5565134B2 JP 5565134 B2 JP5565134 B2 JP 5565134B2 JP 2010144270 A JP2010144270 A JP 2010144270A JP 2010144270 A JP2010144270 A JP 2010144270A JP 5565134 B2 JP5565134 B2 JP 5565134B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor device
- manufacturing
- dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 168
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 238000000137 annealing Methods 0.000 claims description 46
- 239000002019 doping agent Substances 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 38
- 238000002513 implantation Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 33
- 239000002344 surface layer Substances 0.000 claims description 10
- 230000000737 periodic effect Effects 0.000 claims description 9
- 239000011669 selenium Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910052711 selenium Inorganic materials 0.000 claims description 4
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 description 16
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 238000009826 distribution Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000003748 selenium group Chemical group *[Se]* 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ダイオード120が設けられている。ダイオード120は、例えばフリーホイールダイオード(FWD:Free Wheeling Diode)であってもよい。IGBT110は、第1半導体素子に相当する。ダイオード120は、第2半導体素子に相当する。
2 ベース領域
3 コンタクト領域
4 エミッタ領域
5 トレンチ
6 電極(第1)
7 層間絶縁膜
8 電極(第2)
9 p+型領域
10 n+型領域
11 フィールドストップ領域
12 電極(第3)
100 半導体装置
110 IGBT
120 ダイオード
Claims (12)
- 第1導電型の第1半導体領域となる半導体基板の裏面側に、当該第1半導体領域よりも高い不純物濃度を有する第1導電型の第2半導体領域を備える第1半導体素子と、当該第2半導体領域の表面層の一部に、第1導電型の第3半導体領域を備える第2半導体素子を、同一の当該半導体基板に形成する半導体装置の製造方法であって、
前記半導体基板の裏面を研削する研削工程と、
前記研削工程の後、前記半導体基板の裏面の一部に、前記第3半導体領域を形成するための第1ドーパントをイオン注入する第1注入工程と、
前記第1注入工程の後、アニールにより前記第3半導体領域を形成する第1アニール工程と、
前記第1アニール工程の後、前記半導体基板の裏面に、前記第2半導体領域を形成するための第2ドーパントをイオン注入する第2注入工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第1アニール工程の温度は900℃〜950℃であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記第2注入工程の後、アニールにより前記第2半導体領域を形成する第2アニール工程をさらに含むことを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記第1半導体素子は、前記第2半導体領域の表面層の一部に設けられた第2導電型の第4半導体領域をさらに備え、
前記研削工程の後、前記半導体基板の裏面の一部に、前記第4半導体領域を形成するための第3ドーパントをイオン注入する第3注入工程をさらに含むことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。 - 前記第3注入工程の後、アニールにより前記第4半導体領域を形成する第3アニール工程をさらに含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第1注入工程は、前記第4半導体領域が形成される領域を除いた前記半導体基板の裏面に、前記第1ドーパントをイオン注入することを特徴とする請求項4または5に記載の半導体装置の製造方法。
- 前記第1ドーパントは、周期表第15族に属する元素であることを特徴とする請求項1〜6のいずれか一つに記載の半導体装置の製造方法。
- 前記第1ドーパントは、リンであることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。
- 前記第2ドーパントは、周期表第16族に属する元素であることを特徴とする請求項1〜8のいずれか一つに記載の半導体装置の製造方法。
- 前記第2ドーパントは、セレンであることを特徴とする請求項1〜9のいずれか一つに記載の半導体装置の製造方法。
- 前記第1半導体素子は、絶縁ゲートバイポーラトランジスタであることを特徴とする請求項1〜10のいずれか一つに記載の半導体装置の製造方法。
- 前記第2半導体素子は、ダイオードであることを特徴とする請求項1〜11のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010144270A JP5565134B2 (ja) | 2010-06-24 | 2010-06-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010144270A JP5565134B2 (ja) | 2010-06-24 | 2010-06-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012009629A JP2012009629A (ja) | 2012-01-12 |
JP5565134B2 true JP5565134B2 (ja) | 2014-08-06 |
Family
ID=45539848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010144270A Expired - Fee Related JP5565134B2 (ja) | 2010-06-24 | 2010-06-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565134B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015008235A (ja) * | 2013-06-25 | 2015-01-15 | 富士電機株式会社 | 半導体装置の製造方法 |
CN105210187B (zh) | 2013-10-04 | 2017-10-10 | 富士电机株式会社 | 半导体装置 |
JP6272799B2 (ja) | 2015-06-17 | 2018-01-31 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6740835B2 (ja) * | 2016-09-26 | 2020-08-19 | 株式会社デンソー | 半導体装置の製造方法 |
JP7030637B2 (ja) * | 2018-07-23 | 2022-03-07 | 三菱電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4393053B2 (ja) * | 2002-10-25 | 2010-01-06 | 株式会社豊田中央研究所 | バイポーラ型半導体装置とその製造方法 |
JP2008098530A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置の製造方法 |
DE102008003953A1 (de) * | 2007-02-28 | 2008-09-04 | Fuji Electric Device Technology Co. Ltd. | Verfahren zur Herstellung eines Halbleiterelements |
JP2009124049A (ja) * | 2007-11-16 | 2009-06-04 | Toyota Motor Corp | 半導体装置とその製造方法 |
JP5018607B2 (ja) * | 2008-04-07 | 2012-09-05 | 富士電機株式会社 | 半導体装置の製造方法 |
JP5963385B2 (ja) * | 2008-11-26 | 2016-08-03 | 富士電機株式会社 | 半導体装置 |
-
2010
- 2010-06-24 JP JP2010144270A patent/JP5565134B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012009629A (ja) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
KR101794182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
CN107251205B (zh) | 半导体装置和半导体装置的制造方法 | |
JP5641055B2 (ja) | 半導体装置およびその製造方法 | |
CN104903997B (zh) | 半导体装置及半导体装置的制造方法 | |
JP6078961B2 (ja) | 半導体装置の製造方法 | |
US11152224B2 (en) | Semiconductor device with field stop layer and semiconductor device manufacturing method thereof | |
WO2015190579A1 (ja) | 半導体装置 | |
JP6113298B2 (ja) | 半導体装置の製造方法、および、半導体装置 | |
JPWO2012056536A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US20150008478A1 (en) | Semiconductor device and manufacturing method of the same | |
JP6225649B2 (ja) | 絶縁ゲートバイポーラトランジスタおよびその製造方法 | |
JP5565134B2 (ja) | 半導体装置の製造方法 | |
JP2013247248A (ja) | 半導体装置の製造方法 | |
KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
JP4088011B2 (ja) | 半導体装置及びその製造方法 | |
JP4862207B2 (ja) | 半導体装置の製造方法 | |
JP5022642B2 (ja) | フィールドストップを有する半導体部品 | |
CN113892189A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
KR101838829B1 (ko) | 반도체 장치의 제조 방법 | |
WO2014154858A1 (en) | Method for manufacturing an insulated gate bipolar transistor | |
JP6987015B2 (ja) | 半導体装置 | |
JP5333241B2 (ja) | 半導体装置の製造方法 | |
JP7415913B2 (ja) | 半導体装置及びその製造方法 | |
US11245010B2 (en) | Semiconductor device and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565134 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |