JP2015008235A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015008235A
JP2015008235A JP2013133211A JP2013133211A JP2015008235A JP 2015008235 A JP2015008235 A JP 2015008235A JP 2013133211 A JP2013133211 A JP 2013133211A JP 2013133211 A JP2013133211 A JP 2013133211A JP 2015008235 A JP2015008235 A JP 2015008235A
Authority
JP
Japan
Prior art keywords
ion implantation
type impurity
layer
semiconductor wafer
resist mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013133211A
Other languages
English (en)
Inventor
晴司 野口
Seishi Noguchi
晴司 野口
秀直 栗林
Hidenao Kuribayashi
秀直 栗林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013133211A priority Critical patent/JP2015008235A/ja
Priority to US14/302,103 priority patent/US8999824B2/en
Publication of JP2015008235A publication Critical patent/JP2015008235A/ja
Priority to US14/641,984 priority patent/US9484343B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】イオン注入装置のチャンバー内の真空度の低下、イオン注入用レジストマスクのパターンだれ、および灰化処理後のレジスト残渣を抑制することができる半導体装置の製造方法を提供すること。【解決手段】まず、ｎ型不純物の第１イオン注入を行い、ｎ-半導体ウエハ１の裏面全面にｎ+不純物層１２ａを形成する。ｎ-半導体ウエハ１の裏面に、ｎ+カソード層の形成領域に対応する部分を覆うレジストマスク３２を形成する。次に、レジストマスク３２をマスクとしてｐ型不純物の第２イオン注入３３を行い、ｎ+不純物層１２ａ内部にｐ+不純物層１１ａを形成する。第２イオン注入３３は、２回以上に分割して行う。また、第２イオン注入３３におけるｐ型不純物のドーズ量は、第１イオン注入におけるｎ型不純物のドーズ量よりも多くする。次に、レジストマスク３２の除去後、ｐ+不純物層１１ａおよびｎ+不純物層１２ａを活性化させる。【選択図】図３

Description

この発明は、半導体装置の製造方法に関する。
従来、ＦＷＤ（還流ダイオード）や、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）に代表されるパワー半導体装置は、半導体チップのおもて面側だけでなく、裏面側にも不純物層および電極を形成し、縦型構造とすることが一般的である。通常、縦型半導体装置では、半導体ウエハのおもて面側におもて面素子構造を形成した後または形成途中に、半導体ウエハの裏面を研削して半導体ウエハを薄化し、半導体ウエハの研削された裏面全面に裏面素子構造として１つの不純物層を形成する。
一方、ＩＧＢＴとＦＷＤとを同一の半導体チップに内蔵して一体化した逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）は、半導体チップの裏面側に、裏面素子構造として、チップ主面に水平な方向に並列に配置された導電型の異なる２つの不純物層を備える。このため、ＲＣ−ＩＧＢＴでは、半導体ウエハの裏面を研削して半導体ウエハを薄化した後、半導体ウエハの研削された裏面に、導電型の異なる２つの不純物層を形成するためのそれぞれのイオン注入を行う必要がある。
ＲＣ−ＩＧＢＴの裏面素子構造を形成する方法として、導電型の異なる２つの不純物層のうち、一方の不純物層の形成領域に対応する部分をレジストマスクで覆い、レジストマスクの開口部に露出する他方の不純物層の形成領域に対応する部分にイオン注入により他方の不純物層を形成する工程を、レジストマスクで覆う部分およびイオン注入する不純物の導電型を変えて２回繰り返す方法が公知である。この方法では、レジストマスクを形成するためのパターニング回数が２回となるため、製造コストが高くなるという問題がある。
ＲＣ−ＩＧＢＴの裏面素子構造を形成する別の方法として、半導体ウエハの裏面全面に、導電型の異なる２つの不純物層のうちの一方の不純物層を形成した後、一方の不純物層の形成領域に対応する部分をレジストマスクで覆い、レジストマスクの開口部に露出する他方の不純物層の形成領域に対応する部分の導電型をイオン注入により反転させて他方の不純物層を形成する方法が公知である。この方法では、レジストマスクを形成するためのパターニング回数を１回に減らすことができる。
このようにレジストマスクを形成するためのパターニング回数を１回にした裏面素子構造の形成方法として、半導体ウエハの裏面全面にｐ型不純物層を形成し、レジストマスクを形成するためのパターニング後に、当該レジストマスクをマスクとして選択的にｎ型不純物層を形成する第１の方法と、半導体ウエハの裏面全面にｎ型不純物層を形成し、レジストマスクを形成するためのパターニング後に、当該レジストマスクをマスクとして選択的にｐ型不純物層を形成する第２の方法と、の２通りの方法が提案されている（例えば、下記特許文献１〜４参照。）。
第１の方法では、先に形成されているｐ型不純物層の一部を、ｎ型不純物のイオン注入によりｎ型に反転させてｎ型不純物層を形成する。図６〜８は、従来の半導体装置の製造途中の状態を示す断面図である。具体的には、第１の方法では、まず、ボロン（Ｂ）のイオン注入１２１により、ｎ-半導体ウエハ１０１の裏面全面にｐ+不純物層１１１ａを形成する（図６）。次に、レジストマスク１２２をマスクとしてｎ-半導体ウエハ１０１の裏面にリン（Ｐ）をイオン注入１２３し、ｐ+不純物層１１１ａの一部をｎ型に反転させることでｎ+不純物層１１２ａを形成する（図７）。
その後、熱処理によりｐ+不純物層１１１ａおよびｎ+不純物層１１２ａを活性化させることで、ｐ+コレクタ層１１１およびｎ+カソード層１１２が形成される（図８）。一方、第２の方法では、第１の方法とは反対に、ｎ-半導体ウエハの裏面全面にｎ+不純物層を形成し、先に形成されたｎ+不純物層の一部をｐ型不純物のイオン注入によりｐ型に反転させてｐ+不純物層を形成する。第１，２の方法では、ともに、２回目に行うレジストマスクを用いたイオン注入（以下、高ドーズイオン注入とする）は、導電型の異なる不純物層を反転させるために高いドーズ量で行われる。
このため、上述したレジストマスクを用いたイオン注入では、イオン処理中にイオン注入装置のチャンバー内の真空度が低下する虞がある。その理由は、不純物イオンの衝突によりレジストマスクが受けた運動エネルギーによってウエハ温度が上昇し、レジストマスクを構成する有機溶剤成分が気化することで、チャンバー内にガス（いわゆる脱ガス）が発生するからである。また、ウエハ温度の上昇によりレジストパターンが変形するという、いわゆるパターンだれが発生し、レジストマスクの外周部の厚さが部分的に薄くなるため、レジストマスクの厚さが薄くなった部分において不純物イオンが突き抜けてしまう虞がある。
脱ガスの発生を抑制したイオン注入装置として、注入処理室に隣接して設けられ、真空排気手段およびベント手段によって室内が真空状態と大気状態とに選択的に切り替えられるエアーロック室と、エアーロック室内の被処理物の表面に光を照射する光源とを備えている装置が提案されている（例えば、下記特許文献５参照。）。また、レジストパターンの変形を防止したイオン注入装置として、ウエハを載置するプラテン上に温度センサを配置し、該温度センサで検出した温度が設定条件範囲内においてのみイオンビームを走査する制御部を備えた装置が提案されている（例えば、下記特許文献６参照。）。
また、イオン注入処理中に半導体ウエハの温度が上昇することにより、また、レジストマスクの表面層が高温化して硬化されることでレジストマスクの表面層に変質層が形成されることにより、灰化処理（アッシング）時にレジストマスクを完全に除去しきれずにレジスト残渣が生じる虞がある。レジストマスクの表面層が硬化されてなる変質層は、通常のレジストよりもアッシングレートが著しく低いため、レジスト残渣が生じる原因となる。イオン注入に用いたレジストマスクを残渣なく除去する方法として、導電型の不純物元素のイオンと希ガス元素のイオンとを同時に注入する工程後にレジストマスクを除去する方法が提案されている（例えば、下記特許文献７参照。）。
また、イオン注入に用いたレジストマスクを残渣なく除去する別の方法として、イオン注入等で硬化したレジストを除去するために、被処理ウエハを、常圧下でベークした後、実質的に酸素ガスからなる酸素単ガス雰囲気下において、摂氏３００℃前後の高温領域でプラズマ・アッシング処理する方法が提案されている（例えば、下記特許文献８参照。）。また、レジストマスクを変質させることなく除去する方法として、前アッシャ室におけるライトアッシングと、後アッシャ室におけるメインアッシングと、更に前アッシャ室におけるアフタライトアッシングとをそれぞれ行い、前記３回のアッシングにより、レジストの高剥離性、高処理能力を持たせる方法が提案されている（例えば、下記特許文献９参照。）。
特開２００５−０５７２３５号公報 特開２００９−１５８９２２号公報 特開２００６−０１９５５６号公報 特開２０１１−２２２６６０号公報 特開平０８−０３１７６４号公報 特開平０７−１０５９０２号公報 特開２００３−０４５８５８号公報 特開２０１０−０１０４００号公報 特開平１１−１６２９３６号公報
しかしながら、半導体ウエハの厚さが薄くなるほど、放熱性が悪くなるため、イオン注入処理中にレジストマスクが受けた運動エネルギーによって生じる半導体ウエハの温度上昇がより顕著になる。上記特許文献５〜９には、耐圧２０００Ｖ以下の半導体装置に適用する（耐圧≒ｎ-半導体基板の厚さ×１０）、すなわちウエハ厚が例えば２００μｍ以下となる薄い半導体ウエハに適用することについて言及されていない。したがって、例えば２００μｍ以下の厚さの薄い半導体ウエハでは、イオン注入処理中に温度が上昇する虞がある。
イオン注入処理中に半導体ウエハの温度が上昇した場合、上述したようにレジストマスクから脱ガスが発生し、イオン注入装置のチャンバー内の真空度が低下する。これにより、イオン注入装置によって例えばメンテナンスなど操作員の介入を要求する異常時として処理され、イオン注入処理が中断される虞がある。また、イオン注入処理中に半導体ウエハの温度が上昇することにより、イオン注入装置のチャンバー内の真空度が低下し、イオン注入のドーズ量のばらつきが大きくなる虞がある。
さらに、イオン注入処理中に半導体ウエハの温度が上昇することにより、レジストマスクを構成する有機溶剤成分が突沸してレジストマスク内部から噴出して飛散し（レジストマスクの発泡）、パーティクルなどの異物が半導体ウエハに付着する虞がある。また、イオン注入処理中に半導体ウエハの温度が上昇することにより、レジストマスクのパターンだれが発生し、所望のレジストパターンでイオン注入を行うことができない虞がある。そして、このように半導体ウエハの温度上昇によって生じる問題により、良品率が低下する虞がある。
このようなイオン注入処理中におけるチャンバー内の真空度の低下やレジストマスクのパターンだれは、上述した第２の方法よりも第１の方法で顕著となる。その理由は、ボロン（Ｂ）などのｐ型不純物をイオン注入してｎ型不純物層をｐ型に反転させる第２の方法に比べて、ｐ型不純物よりも質量数の大きいリン（Ｐ）や砒素（Ａｓ）、アンチモン（Ｓｂ）などのｎ型不純物をイオン注入してｐ型不純物層をｎ型に反転させる第１の方法のほうが、レジストマスクが受ける運動エネルギーが大きいからである。
また、イオン注入処理中におけるチャンバー内の真空度の低下やレジストマスクのパターンだれは、高ドーズイオン注入であるほどより顕著となる。具体的には、第１の方法では、例えば１．０×１０15／ｃｍ2以上の高ドーズ量でｎ型不純物の高ドーズイオン注入が行われる。イオン注入のビーム電流を減少させることにより、チャンバー内の真空度の低下やレジストマスクのパターンだれを抑制することができる。しかしながら、この場合、スループットが低下するという問題がある。
また、チャンバー内の真空度の低下およびレジストマスクのパターンだれを抑制するための対策として、通常、レジストマスクをマスクとしてイオン注入を行う前に、パターニングされたレジストマスクに対して紫外線による硬化（キュア）処理や熱処理による焼き締め（ベーク）処理などが行われている。しかしながら、上述したように、半導体ウエハの厚さが薄い場合に半導体ウエハの温度上昇が著しくなるため、これらの方法では、チャンバー内の真空度の低下およびレジストマスクのパターンだれを抑制することができない虞がある。
また、第１の方法のように質量数の大きい不純物を高ドーズ量で高ドーズイオン注入する場合、灰化処理時のレジスト残渣も多くなる。その理由は、イオン注入する不純物の質量数が大きいほど、レジストマスクに与えるダメージが大きく、変質層の厚さが厚くなるからである。また、レジスト残渣が生じた状態でその後の工程を継続した場合、このレジスト残渣が後の工程において半導体ウエハを汚染する原因になったり、処理装置が汚染され他の半導体ウエハも汚染される、いわゆるクロスコンタミネーションが発生する原因となる虞がある。このため、レジスト残渣が生じた半導体ウエハの歩留まりが低下するだけでなく、他の半導体ウエハの歩留まりも低下するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、イオン注入装置のチャンバー内の真空度の低下を抑制することができる半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、イオン注入に用いるレジストマスクのパターンだれを抑制することができる半導体装置の製造方法を提供することを目的とする。また、この発明は、上述した従来技術による問題点を解消するため、レジスト残渣を抑制することができる半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体ウエハの表面に第１ドーズ量でｎ型不純物をイオン注入し、前記半導体ウエハの表面層にｎ型不純物層を形成する第１イオン注入工程を行う。次に、前記半導体ウエハの前記ｎ型不純物層が形成された側の表面にレジストを塗布する塗布工程を行う。次に、前記レジストをパターニングし、前記半導体ウエハを選択的に露出させる露出工程を行う。次に、前記レジストの残部をマスクとして、前記第１ドーズ量よりも多い第２ドーズ量で前記半導体ウエハにｐ型不純物をイオン注入し、前記ｎ型不純物層の内部にｐ型不純物層を形成する第２イオン注入工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２イオン注入工程では、前記ｐ型不純物のドーズ量が前記第２ドーズ量に達するまで２回以上に分けて前記ｐ型不純物のイオン注入を行い、前記２回以上のイオン注入の、１回ごとのイオン注入のドーズ量を前記第２ドーズ量よりも少なくして行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１イオン注入工程の前記ｎ型不純物の平均飛程をＲｐ１とし、前記平均飛程Ｒｐ１の標準偏差をΔＲｐ１とし、前記第２イオン注入工程の前記ｐ型不純物の平均飛程をＲｐ２とし、前記平均飛程Ｒｐ２の標準偏差をΔＲｐ２としたときに、下記（１）式を満たすことを特徴とする。
Ｒｐ２＋３・ΔＲｐ２≧Ｒｐ１＋３・ΔＲｐ１ ・・・（１）
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２イオン注入工程後、熱処理により、前記ｎ型不純物層および前記ｐ型不純物層を活性化させる熱処理工程をさらに含む。そして、前記第１ドーズ量をＮ１とし、前記第２ドーズ量をＮ２とし、前記熱処理工程後の前記ｎ型不純物層の拡散深さをｘｊ１とし、前記熱処理工程後の前記ｐ型不純物層の拡散深さをｘｊ２としたときに、下記（２）式を満たすことを特徴とする。
Ｎ２＞Ｎ１・（ｘｊ２／ｘｊ１） ・・・（２）
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ｐ型不純物層の前記第２ドーズ量は、１．０×１０15／ｃｍ2以上であることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１イオン注入工程前に、前記半導体ウエハの主面を研削し、前記半導体ウエハの厚さを薄くする薄化工程をさらに含む。前記薄化工程では、前記半導体ウエハの厚さを２００μｍ以下にする。前記第１イオン注入工程では、前記半導体ウエハの研削された面に前記ｎ型不純物をイオン注入することを特徴とする。
上述した発明によれば、ｎ型不純物層の形成後、レジストマスクを用いてｎ型不純物よりも質量数の小さいｐ型不純物をイオン注入し、ｎ型不純物層の一部をｐ型に反転させてｐ型不純物層を形成することで、ｎ型不純物のイオン注入によりｐ型不純物層をｎ型に反転させる場合よりも、イオン注入に用いるレジストマスクが受ける運動エネルギーを小さくすることができる。これにより、イオン注入による半導体ウエハの温度上昇を抑制することができる。
また、上述した発明によれば、レジストマスクを用いて行うｐ型不純物のイオン注入を２回以上に分割することにより、１回のイオン注入で注入するｐ型不純物のドーズ量をｐ型不純物層の最終的な第２ドーズ量よりも少なくすることができるため、イオン注入によってレジストマスクが受ける運動エネルギーをさらに小さくすることができる。これにより、ｐ型不純物のイオン注入が例えばドーズ量１．０×１０15／ｃｍ2以上の高ドーズイオン注入であっても、また、半導体ウエハの厚さが２００μｍ以下と薄い場合であっても、イオン注入による半導体ウエハの温度上昇をさらに抑制することができる。
また、上述した発明によれば、イオン注入による半導体ウエハの温度上昇が抑制されることで、レジストマスクのパターンだれを抑制することができるため、パターニングされたレジストマスクに対して硬化処理や焼き締め処理などを行う必要がなくなる。また、レジストマスクに衝突する不純物イオンがｎ型不純物よりも質量数の小さいｐ型不純物であるため、レジストマスクに与えるダメージを小さくすることができる。このため、レジストマスクの表面層が硬化されてなる変質層の厚さを薄くすることができる。
本発明にかかる半導体装置の製造方法によれば、イオン注入装置のチャンバー内の真空度の低下を抑制することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法によれば、イオン注入に用いるレジストマスクのパターンだれを抑制することができるという効果を奏する。また、本発明にかかる半導体装置の製造方法によれば、レジスト残渣を抑制することができるという効果を奏する。
実施の形態にかかる半導体装置の製造方法により製造される半導体装置の構成を示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を模式的に示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を模式的に示す断面図である。 実施の形態にかかる半導体装置の製造途中の状態を模式的に示す断面図である。 イオン注入の加速エネルギーとイオン注入された不純物の飛程との関係を示す特性図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。 従来の半導体装置の製造途中の状態を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
実施の形態にかかる半導体装置の製造方法によって製造される半導体装置の構成について説明する。図１は、実施の形態にかかる半導体装置の製造方法により製造される半導体装置の構成を示す断面図である。図１に示すように、実施の形態にかかる半導体装置は、ｎ-ドリフト層１となる同一のｎ-半導体基板（半導体チップ）上に、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が設けられたＩＧＢＴ部２１と、還流用ダイオード（ＦＷＤ）が設けられたＦＷＤ部２２と、を備える。すなわち、図１に示す実施の形態にかかる半導体装置は、ＦＷＤ部２２のＦＷＤがＩＧＢＴ部２１のＩＧＢＴに逆並列に接続された逆導通型ＩＧＢＴ（ＲＣ−ＩＧＢＴ）である。
ＩＧＢＴ部２１において、ｎ-半導体基板のおもて面の表面側には、ｐベース層２、ｎ+エミッタ領域３、ｐ+コンタクト領域４、トレンチ５、ゲート酸化膜６およびゲート電極７からなる一般的なトレンチゲート型のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が設けられている。ｎ-半導体基板の厚さは、例えば１０μｍ以上２００μｍ以下と薄くてもよい。例えば耐圧１００Ｖ〜２０００Ｖ程度である場合に（耐圧≒ｎ-半導体基板の厚さ×１０）、本発明の効果が得られるとともに、電気的損失を少なくすることができるからである。ｎ-半導体基板の厚さを１５０μｍ以下（耐圧１５００Ｖ以下）とする場合、本発明の効果がより顕著となる。
エミッタ電極８は、ｎ+エミッタ領域３およびｐ+コンタクト領域４に接し、層間絶縁膜９によってゲート電極７と電気的に絶縁されている。ｐベース層２、トレンチ５、エミッタ電極８および層間絶縁膜９は、ＩＧＢＴ部２１からＦＷＤ部２２にわたって設けられている。ｎ+エミッタ領域３およびｐ+コンタクト領域４は、ＦＷＤ部２２には設けられていない。すなわち、ＦＷＤ部２２において、ｎ-半導体基板のおもて面の表面層には、ＩＧＢＴ部２１と同様に、ｐベース層２、トレンチ５、エミッタ電極８および層間絶縁膜９が設けられている。
ＦＷＤ部２２において、ｐベース層２はアノードとして機能する。エミッタ電極８は、ｐベース層２に接し、アノード電極を兼ねる。ｎ-ドリフト層１の内部には、ｎ-半導体基板の裏面側に、オフ時にｎ-ドリフト層１とｐベース層２との間のｐｎ接合から伸びる空乏層がｐ+コレクタ層１１に達しないように抑制するｎフィールドストップ（ＦＳ）層１０が設けられている。また、ｎ-ドリフト層１の内部には、他の領域よりもキャリアのライフタイムの短い領域（以下、短ライフタイム領域とする）１４が設けられている。
ｎ-半導体基板の裏面の表面層には、ＩＧＢＴ部２１においてｐ+コレクタ層１１が設けられ、ＦＷＤ部２２においてｎ+カソード層１２が設けられている。ｐ+コレクタ層１１とｎ+カソード層１２とは、ｎ-半導体基板の主面に水平な方向に並んで設けられている。ｐ+コレクタ層１１の拡散深さは、ｎ+カソード層１２の拡散深さよりも深い。すなわち、ｐ+コレクタ層１１の厚さは、ｎ+カソード層１２の厚さよりも厚い。ｐ+コレクタ層１１の不純物濃度は、ｎ+カソード層１２の不純物濃度よりも低くてもよい。コレクタ電極１３は、ｐ+コレクタ層１１に接する。また、コレクタ電極１３は、カソード電極を兼ねており、ｎ+カソード層１２に接する。
次に、実施の形態にかかる半導体装置の製造方法について説明する。図２〜４は、実施の形態にかかる半導体装置の製造途中の状態を模式的に示す断面図である。図２〜４では、ＲＣ−ＩＧＢＴのおもて面構造を図示省略する。まず、一般的な方法により、ｎ-ドリフト層１となるｎ-半導体ウエハ（以下、ｎ-半導体ウエハ１とする）のおもて面側に、ｐベース層２、ｎ+エミッタ領域３、ｐ+コンタクト領域４、トレンチ５、ゲート酸化膜６およびゲート電極７からなるトレンチゲート型のＭＯＳゲート構造、エミッタ電極８、層間絶縁膜９などを形成する。次に、ｎ-半導体ウエハ１のＭＯＳゲート構造などが形成されたおもて面を例えばレジスト（不図示）で保護する。
次に、ｎ-半導体ウエハ１の裏面を研削し、ｎ-半導体ウエハ１の厚さを例えば１５０μｍ程度まで薄くする（薄化）。次に、ｎ-半導体ウエハ１の内部に、ｎＦＳ層１０となるｎ型不純物層を形成する。次に、図２に示すように、例えばリン（Ｐ）、砒素（Ａｓ）およびアンチモン（Ｓｂ）などのｎ型不純物を第１イオン注入３１し、ｎ-半導体ウエハ１の裏面全面にｎ+不純物層１２ａを形成する。ｎ+不純物層１２ａは、後述する熱拡散処理によりｎ+カソード層１２となる領域である。第１イオン注入３１は、例えば、ドーズ量２．０×１０14／ｃｍ2〜１．０×１０15／ｃｍ2程度とし、加速エネルギーを６０ｋｅＶ〜８０ｋｅＶ程度としてもよい。
次に、ｎ-半導体ウエハ１の裏面にレジスト膜を形成する。次に、レジスト膜をパターニングし、ｐ+コレクタ層１１の形成領域に対応する部分（ＩＧＢＴ部２１）のレジスト膜を除去する。これにより、図３に示すように、ｐ+コレクタ層１１の形成領域に対応する部分が露出され、ｎ+カソード層１２の形成領域に対応する部分（ＦＷＤ部２２）を覆うレジストマスク３２が形成される。次に、レジストマスク３２をマスクとしてボロン（Ｂ）などのｐ型不純物を第２イオン注入３３し、ｎ+不純物層１２ａの一部をｐ型に反転させる。これにより、ｎ+不純物層１２ａ内部にｐ+不純物層１１ａが形成される。ｐ+不純物層１１ａは、後述する熱拡散処理によりｐ+コレクタ層１１となる領域である。
第２イオン注入３３におけるｐ型不純物のドーズ量は、第１イオン注入３１におけるｎ型不純物のドーズ量よりも多く、かつ１．０×１０15／ｃｍ2以上とする。具体的には、第２イオン注入３３は、例えば、最終的なドーズ量を１．０×１０15／ｃｍ2〜３．０×１０15／ｃｍ2程度とし、加速エネルギーを３０ｋｅＶ〜７０ｋｅＶ程度としてもよい。第１，２イオン注入３１，３３の加速エネルギーは、ｐ+コレクタ層１１の拡散深さｘｊ２がｎ+カソード層１２の拡散深さｘｊ１よりも深くなるように設定される。第１，２イオン注入３１，３３のドーズ量および加速エネルギーの具体的な設定方法について説明する。
第２イオン注入３３は、２回以上に分割して行うのが好ましい。このとき、分割して行う２回以上のイオン注入（以下、分割イオン注入とする）は、１回ごとのイオン注入ドーズ量を、第２イオン注入３３の上記最終的なドーズ量よりも少なくして行う。また、２回以上の分割イオン注入は、ｎ+不純物層１２ａに注入されるｎ型不純物のドーズ量が第２イオン注入３３の最終的な上記ドーズ量になるまで繰り返し行う。第２イオン注入３３を２回以上に分割して行うことにより、第２イオン注入３３時のｎ-半導体ウエハ１の温度上昇を抑制することができる。
分割イオン注入を繰り返すタイミングは、種々変更可能である。例えば、分割イオン注入は、１回行うごとにｎ-半導体ウエハ１の温度を確認しながら、１枚のｎ-半導体ウエハ１に対して連続して行ってもよい。また、分割イオン注入は、１回行うごとにｎ-半導体ウエハ１をチャンバーから出し入れしながら、１枚のｎ-半導体ウエハ１に対して連続して行ってもよい。また、２枚以上のｎ-半導体ウエハ１を１単位とし、１単位内の複数のｎ-半導体ウエハ１に順に分割イオン注入を行うことを、１単位内の複数のｎ-半導体ウエハ１に対して繰り返し行ってもよい。
次に、灰化処理（アッシング）により、レジストマスク３２を除去する。次に、ＳＣ−１溶液（ＮＨ4ＯＨとＨ2Ｏ2とＨ2Ｏとの混合溶液）や硫酸過水（Ｈ2ＳＯ4とＨ2Ｏ2との混合液）などによりウエット処理し、レジスト残渣などを除去する。次に、熱処理により、ｎ-半導体ウエハ１に注入した不純物、すなわちｐ+不純物層１１ａと、ｎ+不純物層１２ａやｎＦＳ層１０となるｎ型不純物層とを活性化させる。このとき、ｐ+不純物層１１ａは横方向（基板主面に平行な方向）にも拡散する。このため、ｐ+不純物層１１ａの横方向拡散も考慮して、上述したレジストマスク３２を形成するためのパターニングを行うのがよい。
この熱処理により、図４に示すように、ｐ+コレクタ層１１およびｎ+カソード層１２が不純物のドーズ量に応じた深さで形成される。また、ｐ+コレクタ層１１およびｎ+カソード層１２とともに、ｐ+コレクタ層１１およびｎ+カソード層１２よりも深い位置にｎＦＳ層１０が形成される。次に、ｎ-半導体ウエハ１の裏面から当該裏面全面に所定の飛程でヘリウムやプロトンなどの軽イオンを照射し、ｎ-半導体ウエハ１の内部に欠陥層（短ライフタイム領域１４）を形成する。図４には、ｎＦＳ層１０および短ライフタイム領域１４を図示省略する。次に、一般的な方法により、ｎ-半導体ウエハ１の裏面全面にコレクタ電極１３を形成することで、図１に示すＲＣ−ＩＧＢＴが完成する。
次に、第１，２イオン注入３１，３３のドーズ量の設定方法について具体的に説明する。第１イオン注入３１におけるｎ型不純物のドーズ量Ｎ１、および、第２イオン注入３３におけるｐ型不純物のドーズ量Ｎ２は、下記（３）式を満たすように設定される。ｘｊ１は、ｎ+カソード層１２の拡散深さである。ｘｊ２は、ｐ+コレクタ層１１の拡散深さである。
Ｎ２＞Ｎ１・（ｘｊ２／ｘｊ１） ・・・（３）
上記（３）式を用いて、第１イオン注入３１のドーパント（ｎ型不純物）をリンとし、第２イオン注入３３のドーパント（ｐ型不純物）をボロンとし、熱拡散処理を９００℃の温度で１時間行った場合の、第２イオン注入３３におけるｐ型不純物のドーズ量Ｎ２を具体的に算出する。熱拡散処理を９００℃の温度で１時間行った場合、ボロンが拡散されてなるｐ+コレクタ層１１の拡散深さｘｊ２は約０．５μｍとなる。リンが拡散されてなるｎ+カソード層１２の拡散深さｘｊ１は０．３５μｍとなる。したがって、第１イオン注入３１のドーズ量を例えば５．０×１０14／ｃｍ2とした場合、上記（３）式より、第２イオン注入３３におけるｐ型不純物のドーズ量Ｎ２は、５．０×１０14／ｃｍ2×（０．５／０．３５）≒７．１４×１０14／ｃｍ2より大きくする必要がある。最終的なｐ+コレクタ層１１のピーク濃度を１．０×１０18／ｃｍ3程度とする場合、さらに上記算出値に１．０×１０14／ｃｍ2のドーズ量を加算し、第２イオン注入３３におけるｐ型不純物のドーズ量Ｎ２を８．２×１０14／ｃｍ2とすればよい。
また、第１，２イオン注入３１，３３の加速エネルギーは、第１イオン注入３１のｎ型不純物の飛程（Ｒｐ１＋３・ΔＲｐ１）とし、第２イオン注入３３のｐ型不純物の飛程（Ｒｐ２＋３・ΔＲｐ２）としたときに、下記（４）式を満たすように設定する。イオン注入の不純物の飛程（Ｒｐ＋３・ΔＲｐ）とは、イオン注入される不純物の平均飛程Ｒｐと、イオン注入される不純物の最大飛程Ｒｐｍａｘと平均飛程Ｒｐとの差分（平均飛程Ｒｐの標準偏差σの約３倍＝＋３・ΔＲｐ）との総和である。
Ｒｐ２＋３・ΔＲｐ２≧Ｒｐ１＋３・ΔＲｐ１ ・・・（４）
イオン注入の不純物の飛程（Ｒｐ＋３・ΔＲｐ）と加速エネルギーとの関係について図５に示す。図５は、イオン注入の加速エネルギーとイオン注入された不純物の飛程との関係を示す特性図である。図５には、第１イオン注入３１のドーパント（ｎ型不純物）をリンとし、第２イオン注入３３のドーパント（ｐ型不純物）をボロンとしている。図５に示すように、第１イオン注入３１の加速エネルギーを８０ｋｅＶとした場合、第１イオン注入３１のｎ型不純物の飛程は約０．２１μｍである。このため、第２イオン注入３３のｐ型不純物の飛程が０．２１μｍ以上となるように、第２イオン注入３３の加速エネルギーを３０ｋｅＶ以上とする必要がある。第１イオン注入３１のドーパント（ｎ型不純物）を砒素やアンチモンにした場合も、第１イオン注入３１のドーパント（ｎ型不純物）をリンとした場合と同様に、第２イオン注入３３の加速エネルギーを算出可能である。
以上、説明したように、実施の形態によれば、ｎ型不純物の第１イオン注入によりｎ+不純物層を形成した後に、レジストマスクを用いてｐ型不純物を第２イオン注入しｎ+不純物層の一部をｐ型に反転させてｐ+不純物層を形成することで、ｐ+不純物層の不純物濃度がｎ+不純物層の不純物濃度よりも低い場合であっても、レジストマスクを形成するためのパターニングを１回行うことで、ｎ-半導体ウエハの一方の主面に異なる導電型の不純物層を所定の不純物濃度で形成することができる。これにより、レジストマスクを形成するためのパターニングを２回行う従来方法に比べて製造コストを低減することができる。また、レジストマスクを形成するためのパターニングを１回にすることができるため、アライメントずれを低減することができ、アライメント誤差を含んだ設計を行う必要がなくなるため、チップサイズが増大することを防止することができる。
また、実施の形態によれば、ｎ+不純物層の形成後、レジストマスクを用いてｎ型不純物よりも質量数の小さいｐ型不純物を第２イオン注入し、ｎ+不純物層の一部をｐ型に反転させてｐ+不純物層を形成することで、ｎ型不純物のイオン注入によりｐ+不純物層をｎ型に反転させる場合よりも、イオン注入に用いるレジストマスクが受ける運動エネルギーを小さくすることができる。これにより、イオン注入による半導体ウエハの温度上昇を抑制することができ、レジストマスクの発泡、レジストマスクからの脱ガスの発生、イオン注入装置のチャンバー内の真空度の低下、およびレジストマスクのパターンだれを抑制することができる。したがって、不純物ドーズ量のばらつきを抑制することができ、良品率が低下することを抑制することができる。
また、実施の形態によれば、レジストマスクを用いて行うｐ型不純物の第２イオン注入を２回以上に分割することにより、１回のイオン注入で注入するｐ型不純物のドーズ量をｐ型不純物層の最終的なドーズ量よりも少なくすることができるため、第２イオン注入によってレジストマスクが受ける運動エネルギーをさらに小さくすることができる。これにより、ｐ型不純物の第２イオン注入が例えばドーズ量１．０×１０15／ｃｍ2以上の高ドーズイオン注入であっても、また、半導体ウエハの厚さが２００μｍ以下と薄い場合であっても、第２イオン注入による半導体ウエハの温度上昇をさらに抑制することができる。
また、実施の形態によれば、レジストマスクのパターンだれを抑制することができるため、パターニングされたレジストマスクに対して硬化処理や焼き締め処理などを行う必要がなくなる。また、レジストマスクに衝突する不純物イオンがｎ型不純物よりも質量数の小さいｐ型不純物であるため、レジストマスクに与えるダメージを小さくすることができる。このため、レジストマスクの表面層が硬化されてなる変質層の厚さを薄くすることができ、灰化処理後におけるレジスト残渣を抑制することができるため、イオン注入装置が汚染されることで生じるクロスコンタミネーションを抑制することができる。したがって、処理中の半導体ウエハだけでなく、その後処理する他の半導体ウエハにおいても歩留まりの低下を抑制することができる。
以上において本発明では、ＲＣ−ＩＧＢＴを作製する場合を例に説明しているが、上述した実施の形態に限らず、半導体ウエハの一方の主面にｎ型半導体領域とｐ型半導体領域とを有する半導体装置に適用可能である。また、上述した実施の形態では、おもて面素子構造を完成させた後に、ｎ-半導体ウエハの裏面を研削して裏面素子構造を形成しているが、おもて面素子構造の形成途中に、ｎ-半導体ウエハの裏面を研削して裏面素子構造を形成してもよい。また、上述した実施の形態では、トレンチゲート型のおもて面素子構造に代えて、プレーナゲート型のおもて面素子構造としてもよい。
以上のように、本発明にかかる半導体装置の製造方法は、半導体ウエハの一方の主面に少なくともｎ型半導体領域とｐ型半導体領域とを有するデバイス厚の薄いパワー半導体装置に有用である。
１ ｎ-ドリフト層、ｎ-半導体ウエハ
２ ｐベース層
３ ｎ+エミッタ領域
４ ｐ+コンタクト領域
５ トレンチ
６ ゲート酸化膜
７ ゲート電極
８ エミッタ電極
９ 層間絶縁膜
１０ ｎＦＳ層
１１ ｐ+コレクタ層
１１ａ ｐ+不純物層
１２ ｎ+カソード層
１２ａ ｎ+不純物層
１３ コレクタ電極
１４ 短ライフタイム領域
２１ ＩＧＢＴ部
２２ ＦＷＤ部
３１ ｎ型不純物のイオン注入（第１イオン注入）
３２ レジストマスク
３３ ｐ型不純物のイオン注入（第２イオン注入）

Claims (6)

  1. 半導体ウエハの表面に第１ドーズ量でｎ型不純物をイオン注入し、前記半導体ウエハの表面層にｎ型不純物層を形成する第１イオン注入工程と、
    前記半導体ウエハの前記ｎ型不純物層が形成された側の表面にレジストを塗布する塗布工程と、
    前記レジストをパターニングし、前記半導体ウエハを選択的に露出させる露出工程と、
    前記レジストの残部をマスクとして、前記第１ドーズ量よりも多い第２ドーズ量で前記半導体ウエハにｐ型不純物をイオン注入し、前記ｎ型不純物層の内部にｐ型不純物層を形成する第２イオン注入工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第２イオン注入工程では、前記ｐ型不純物のドーズ量が前記第２ドーズ量に達するまで２回以上に分けて前記ｐ型不純物のイオン注入を行い、前記２回以上のイオン注入の、１回ごとのイオン注入のドーズ量を前記第２ドーズ量よりも少なくして行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１イオン注入工程の前記ｎ型不純物の平均飛程をＲｐ１とし、前記平均飛程Ｒｐ１の標準偏差をΔＲｐ１とし、前記第２イオン注入工程の前記ｐ型不純物の平均飛程をＲｐ２とし、前記平均飛程Ｒｐ２の標準偏差をΔＲｐ２としたときに、下記（１）式を満たすことを特徴とする請求項１または２に記載の半導体装置の製造方法。
    Ｒｐ２＋３・ΔＲｐ２≧Ｒｐ１＋３・ΔＲｐ１ ・・・（１）
  4. 前記第２イオン注入工程後、熱処理により、前記ｎ型不純物層および前記ｐ型不純物層を活性化させる熱処理工程をさらに含み、
    前記第１ドーズ量をＮ１とし、前記第２ドーズ量をＮ２とし、前記熱処理工程後の前記ｎ型不純物層の拡散深さをｘｊ１とし、前記熱処理工程後の前記ｐ型不純物層の拡散深さをｘｊ２としたときに、下記（２）式を満たすことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置の製造方法。
    Ｎ２＞Ｎ１・（ｘｊ２／ｘｊ１） ・・・（２）
  5. 前記ｐ型不純物層の前記第２ドーズ量は、１．０×１０15／ｃｍ2以上であることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
  6. 前記第１イオン注入工程前に、前記半導体ウエハの主面を研削し、前記半導体ウエハの厚さを薄くする薄化工程をさらに含み、
    前記薄化工程では、前記半導体ウエハの厚さを２００μｍ以下にし、
    前記第１イオン注入工程では、前記半導体ウエハの研削された面に前記ｎ型不純物をイオン注入することを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
JP2013133211A 2013-06-25 2013-06-25 半導体装置の製造方法 Pending JP2015008235A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013133211A JP2015008235A (ja) 2013-06-25 2013-06-25 半導体装置の製造方法
US14/302,103 US8999824B2 (en) 2013-06-25 2014-06-11 Method for manufacturing semiconductor device by performing multiple ion implantation processes
US14/641,984 US9484343B2 (en) 2013-06-25 2015-03-09 Insulated gate bipolar transistor with a free wheeling diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013133211A JP2015008235A (ja) 2013-06-25 2013-06-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015008235A true JP2015008235A (ja) 2015-01-15

Family

ID=52111261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013133211A Pending JP2015008235A (ja) 2013-06-25 2013-06-25 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8999824B2 (ja)
JP (1) JP2015008235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092256A (ja) * 2015-11-10 2017-05-25 富士電機株式会社 半導体デバイスの製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123815B1 (en) * 2014-03-06 2015-09-01 Eastman Kodak Company VTFTs including offset electrodes
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6604430B2 (ja) * 2016-03-10 2019-11-13 富士電機株式会社 半導体装置
JP6520785B2 (ja) * 2016-03-24 2019-05-29 豊田合成株式会社 半導体装置の製造方法
JP6531691B2 (ja) 2016-03-24 2019-06-19 豊田合成株式会社 縦型トレンチｍｏｓｆｅｔの製造方法
CN109075211B (zh) * 2016-04-25 2023-04-18 三菱电机株式会社 半导体装置
JP6809330B2 (ja) 2017-03-28 2021-01-06 豊田合成株式会社 半導体装置の製造方法
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
CN116525656B (zh) * 2023-07-04 2023-10-03 四川奥库科技有限公司 集电极侧含有浮空区的逆导型igbt器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JPH1174287A (ja) * 1997-06-30 1999-03-16 Harris Corp 単一拡散工程によるｍｏｓゲ−ト半導体デバイスの製造法
JP2002314084A (ja) * 2001-02-09 2002-10-25 Fuji Electric Co Ltd 半導体装置の製造方法
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2011222660A (ja) * 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
JP2012009629A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012191106A (ja) * 2011-03-14 2012-10-04 Seiko Epson Corp 半導体装置の製造方法
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
WO2013069113A1 (ja) * 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62195119A (ja) 1986-02-21 1987-08-27 Fuji Electric Co Ltd 半導体装置の製造方法
US4900688A (en) * 1987-06-25 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation
JPH07105902A (ja) 1993-09-30 1995-04-21 Sony Corp イオン注入装置
JP3433517B2 (ja) 1994-07-13 2003-08-04 日新電機株式会社 イオン注入装置
JPH09246241A (ja) 1996-03-04 1997-09-19 Sharp Corp 半導体装置の製造方法
JPH10106967A (ja) 1996-09-26 1998-04-24 Seiko Epson Corp イオン注入法
JPH118303A (ja) 1997-06-18 1999-01-12 Seiko Epson Corp 半導体装置の製造方法
JP3220900B2 (ja) 1997-06-24 2001-10-22 三菱電機株式会社 パワー半導体モジュール
JP3886621B2 (ja) 1997-11-25 2007-02-28 宮崎沖電気株式会社 レジスト除去方法
JP2002299278A (ja) 2001-04-02 2002-10-11 Fuji Electric Co Ltd 半導体装置の製造方法
JP4014913B2 (ja) 2001-04-13 2007-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6833313B2 (en) 2001-04-13 2004-12-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device by implanting rare gas ions
JP2004158691A (ja) 2002-11-07 2004-06-03 Yac Co Ltd レジスト除去方法
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006019556A (ja) 2004-07-02 2006-01-19 Toyota Motor Corp 半導体装置とその製造方法
JP5267036B2 (ja) 2007-12-05 2013-08-21 株式会社デンソー 半導体装置の製造方法
JP5027066B2 (ja) 2008-06-27 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
CN102792448B (zh) * 2010-03-09 2015-09-09 富士电机株式会社 半导体器件
WO2012056536A1 (ja) * 2010-10-27 2012-05-03 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JPH1174287A (ja) * 1997-06-30 1999-03-16 Harris Corp 単一拡散工程によるｍｏｓゲ−ト半導体デバイスの製造法
JP2002314084A (ja) * 2001-02-09 2002-10-25 Fuji Electric Co Ltd 半導体装置の製造方法
WO2011125156A1 (ja) * 2010-04-02 2011-10-13 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP2011222660A (ja) * 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
JP2012009629A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2012191106A (ja) * 2011-03-14 2012-10-04 Seiko Epson Corp 半導体装置の製造方法
JP2013026345A (ja) * 2011-07-19 2013-02-04 Toshiba Corp 半導体装置の製造方法
WO2013069113A1 (ja) * 2011-11-09 2013-05-16 トヨタ自動車株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092256A (ja) * 2015-11-10 2017-05-25 富士電機株式会社 半導体デバイスの製造方法

Also Published As

Publication number Publication date
US8999824B2 (en) 2015-04-07
US9484343B2 (en) 2016-11-01
US20150179638A1 (en) 2015-06-25
US20140377942A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
JP2015008235A (ja) 半導体装置の製造方法
JP6078961B2 (ja) 半導体装置の製造方法
US8017974B2 (en) Semiconductor device with increased withstand voltage
US20170373141A1 (en) Semiconductor device and method of manufacturing semiconductor device
EP2360717B1 (en) Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
US10629441B2 (en) Method of manufacturing semiconductor device
CN107431087B (zh) 半导体装置及其制造方法
US10553436B2 (en) Method of manufacturing semiconductor device using photoresist as ion implantation mask
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
JP2016063072A (ja) 半導体装置の製造方法
CN110114861B (zh) 半导体装置的制造方法
JP2013247248A (ja) 半導体装置の製造方法
US20170358649A1 (en) Method of Manufacturing a Semiconductor Device Having an Impurity Concentration
JP6492980B2 (ja) 半導体装置の製造方法
WO2014030450A1 (ja) 半導体装置の製造方法
US10867798B2 (en) Method of manufacturing semiconductor device
CN109643646B (zh) 半导体装置的制造方法
JP2015041720A (ja) 半導体装置の製造方法
WO2011058035A2 (en) Punch-through semiconductor device and method for producing same
JP2020057746A (ja) 半導体装置
JP4882214B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
US11522047B2 (en) Non-punch-through reverse-conducting power semiconductor device and method for producing same
US9166018B2 (en) Method of manufacturing semiconductor device
JP5659689B2 (ja) 逆阻止ｉｇｂｔの製造方法
JPH01146240A (ja) イオン注入装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725