CN110114861B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN110114861B
CN110114861B CN201880005380.4A CN201880005380A CN110114861B CN 110114861 B CN110114861 B CN 110114861B CN 201880005380 A CN201880005380 A CN 201880005380A CN 110114861 B CN110114861 B CN 110114861B
Authority
CN
China
Prior art keywords
semiconductor substrate
region
protective film
resist
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880005380.4A
Other languages
English (en)
Other versions
CN110114861A (zh
Inventor
吉村尚
泷下博
宫原清一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN110114861A publication Critical patent/CN110114861A/zh
Application granted granted Critical
Publication of CN110114861B publication Critical patent/CN110114861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

用抗蚀保护膜(22)保护表面电极(7)和聚酰亚胺保护膜(8)的表面。接着，在将BG胶带(23)贴附于抗蚀保护膜(22)的状态下对半导体基板(10)进行背面磨削而减薄到产品厚度(t)。接下来，在剥离BG胶带(23)之后，在半导体基板(10)的磨削后的背面的表面层形成预定的扩散区。接下来，以100℃以上的温度将抗蚀保护膜(22)加热，使抗蚀保护膜(22)中的水蒸发。接下来，从半导体基板(10)的背面照射激光(25)，进行半导体基板(10)的背面侧的扩散区的杂质活化。接着，除去半导体基板(10)的正面的抗蚀保护膜(22')。这样，在对半导体晶片的一个主面进行用于杂质活化的热处理时，能够抑制保护半导体晶片的另一个主面的抗蚀保护膜(22')的变质和/或剥落、变形。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
以往，已知在制作(制造)二极管和/或IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)时，在用抗蚀膜保护半导体晶片的正面的元件结构的状态下，进行用于在半导体晶片的背面的表面层形成扩散区的各工序(例如参照下述专利文献1、2)。另外，已知在半导体晶片的背面的表面层形成扩散区时，通过由激光退火进行的热处理使离子注入到半导体晶片的背面的杂质活化(例如参照下述专利文献1～3)。
以制作FWD(Free Wheeling Diode：续流二极管)的情况为例对现有的半导体装置的制造方法进行说明。图15是表示现有的半导体装置的制造方法的概要的流程图。首先，在半导体晶片的正面侧形成p+型阳极区等扩散区(步骤S101)。接下来，在半导体晶片的正面形成与p+型阳极区电连接的表面电极(步骤S102)。接下来，在半导体晶片的正面，在成为半导体芯片的各区域形成覆盖边缘终端区的聚酰亚胺保护膜等钝化膜(步骤S103)。
接下来，形成覆盖表面电极和聚酰亚胺保护膜的抗蚀保护膜，利用该抗蚀保护膜保护半导体晶片的正面(步骤S104)。接下来，将在后述的背面磨削(背面研磨(BG：BackGrinding))时用于保护半导体晶片的正面不受异物等影响的保护胶带(以下记为BG胶带)贴附于半导体晶片的正面(抗蚀保护膜的表面)(步骤S105)。接下来，从背面侧对半导体晶片进行磨削(背面磨削)，使半导体晶片的厚度减薄(步骤S106)。接下来，剥离BG胶带(步骤S107)。
接下来，通过离子注入在半导体晶片的磨削后的背面侧形成n+型阴极区等扩散区(步骤S108)。接下来，通过从半导体晶片的背面照射激光而将半导体晶片的背面的表面层加热(激光退火)，从而使在步骤S108中被离子注入的杂质活化(步骤S109)。接下来，除去半导体晶片的正面的抗蚀保护膜(步骤S110)。接下来，在半导体晶片的背面形成与n+型阴极区电连接的背面电极(步骤S111)。然后，通过切断半导体晶片并单片化成芯片状，从而完成现有的半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2017-011000号公报
专利文献2：国际公开第2013/108911号
专利文献3：日本特开2004-103841号公报
发明内容
技术问题
上述的现有的半导体装置的制造方法(参照图15)的激光退火(步骤S109)是以高温、短时间对半导体晶片的一个主面(这里为背面)加热。对该半导体晶片的一个主面进行激光退火时，半导体晶片的未照射激光的另一个主面(这里为正面)的温度能够维持在低的状态。因此，因对半导体晶片的一个主面进行激光退火所产生的热量的不良影响不会波及到保护半导体晶片的另一个主面的抗蚀保护膜。
然而，半导体晶片的厚度越薄，在对半导体晶片的一个主面进行激光退火时，半导体晶片的未照射激光的另一个主面的温度也越高。这样，半导体晶片的另一个主面的抗蚀保护膜发生变质、剥落和/或变形。由于进行基于激光退火的杂质活化的扩散区形成在距离激光照射面越深的位置则激光的照射能量和照射次数越增加，所以在这样的抗蚀保护膜产生的问题表现显著。
在抗蚀保护膜变质的情况下，变得难以剥离抗蚀保护膜，导致发生了抗蚀剂残留的芯片成为不良芯片(不合格品)。在抗蚀保护膜剥落的情况下，有可能在后续的工序中，在抗蚀保护膜剥落的位置处在半导体基板的正面产生污染和/或损伤，并根据产生污染和/或损伤的位置会出现不良芯片。另外，在抗蚀保护膜起泡的情况下，飞散的抗蚀剂成为颗粒产生源而可能导致产生不良芯片。
本发明为了消除上述的现有技术的问题，目的在于提供在对半导体晶片的一个主面进行用于杂质活化的热处理时，能够抑制保护半导体晶片的另一个主面的抗蚀保护膜的变质、剥落和/或变形的半导体装置的制造方法。
技术方案
另外，为了解决上述课题，实现本发明的目的，本发明的半导体装置的制造方法具有如下特征。首先，进行在半导体基板的正面形成元件结构的第1形成工序。接下来，进行在上述半导体基板的正面形成抗蚀保护膜，用上述抗蚀保护膜保护上述元件结构的第2形成工序。接下来，进行从上述半导体基板的背面导入杂质，在上述半导体基板的背面侧形成扩散区的第3形成工序。接下来，进行通过从上述半导体基板的背面照射激光而将上述半导体基板的背面侧加热，从而使上述杂质活化的激光退火工序。接下来，进行除去上述抗蚀保护膜的除去工序。此外，在上述激光退火工序之前进行以100℃以上的温度将上述抗蚀保护膜加热，使上述抗蚀保护膜中的水蒸发的烘烤工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第3形成工序之后进行上述烘烤工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述烘烤工序中，以小于上述抗蚀保护膜的耐热温度的温度将上述抗蚀保护膜加热。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述烘烤工序中，以200℃以下的温度将上述抗蚀保护膜加热。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，还在上述第2形成工序之后且上述第3形成工序之前，进行从背面对上述半导体基板进行磨削而将上述半导体基板的厚度减薄的薄板化工序。在上述第3形成工序中，从上述半导体基板的磨削后的背面导入上述杂质。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第2形成工序中，首先，进行在上述半导体基板的正面涂布抗蚀剂而形成上述抗蚀保护膜的涂布工序。接下来，进行将上述抗蚀保护膜加热而使上述抗蚀保护膜中的溶剂蒸发的预烘烤工序。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述烘烤工序中的上述抗蚀保护膜的加热以与上述预烘烤工序中的上述抗蚀保护膜的加热相同的条件进行。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述薄板化工序，首先，进行在上述抗蚀保护膜的整个上表面贴附保护胶带的工序。接下来，进行使上述保护胶带平坦化的工序。然后，从背面对上述半导体基板进行磨削而将上述半导体基板的厚度减薄。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述保护胶带在上述烘烤工序之前剥离。
根据上述的发明，在对半导体基板的背面进行激光退火时，即使半导体基板的正面的抗蚀保护膜被加热，因该热量而突沸的水分也几乎不存在于抗蚀保护膜中。因此，在对半导体基板的背面进行激光退火时，能够抑制抗蚀保护膜的变质和/或气泡向抗蚀保护膜中的混入。
发明效果
根据本发明的半导体装置的制造方法，起到在对半导体晶片的一个主面进行用于杂质活化的热处理时，能够抑制保护半导体晶片的另一个主面的抗蚀保护膜的变质、剥落和/或变形的效果。
附图说明
图1是表示通过实施方式1的半导体装置的制造方法制造的半导体装置的一个例子的截面图。
图2A是表示实施方式1的半导体装置的制造方法的概要的流程图(之一)。
图2B是表示实施方式1的半导体装置的制造方法的概要的流程图(之二)。
图3是表示实施方式1的半导体装置的制造过程中的状态的截面图。
图4是表示实施方式1的半导体装置的制造过程中的状态的截面图。
图5是表示实施方式1的半导体装置的制造过程中的状态的截面图。
图6是表示实施方式1的半导体装置的制造过程中的状态的截面图。
图7是表示实施方式1的半导体装置的制造过程中的状态的截面图。
图8是表示实施方式1的半导体装置的制造过程中的状态的截面图。
图9是表示通过实施方式1的半导体装置的制造方法制造的半导体装置的另一个例子的截面图。
图10是表示通过实施方式1的半导体装置的制造方法制造的半导体装置的另一个例子的截面图。
图11是表示通过实施方式2的半导体装置的制造方法制造的半导体装置的一个例子的截面图。
图12是表示通过实施方式3的半导体装置的制造方法制造的半导体装置的一个例子的截面图。
图13是表示通过实施例1的半导体装置的制造方法进行的抗蚀保护膜的前烘烤所得的效果的图表。
图14是表示通过实施例2的半导体装置的制造方法进行的抗蚀保护膜的前烘烤所得的效果的图表。
图15是表示现有的半导体装置的制造方法的概要的流程图。
符号说明
1：n-型漂移区
1a：n-型漂移区的阴极侧的部分
1a’：n-型漂移区的集电极、阴极侧的部分
1b：n-型漂移区的发射极、阳极侧的部分
2：p+型阳极区
3、3’：n+型阴极区
4：浮置的p型区域
5、5a～5d：n型FS区
6、6’：层间绝缘膜
6a、6a’：接触孔
7、37：表面电极
8：聚酰亚胺保护膜
9、39：背面电极
10：半导体基板
10a：半导体基板的磨削后的背面
11：有源区
12：边缘终端区
15：p型阴极区
16：p型阳极区
20：半导体基板(半导体晶片)的成为半导体芯片的各区域
21：半导体基板的正面上的层间绝缘膜和表面电极等层
22、22’：抗蚀保护膜
23：BG胶带
24：热处理炉(烘烤炉)
25：激光
30：MOS栅极
31：p型基区
32：n+型发射区
33：p+型接触区
34：沟槽
35：栅极绝缘膜
36：栅电极
38：p+型集电区
41：IGBT部
42：FWD部
h：聚酰亚胺保护膜的距离表面电极的高度
t：半导体基板的产品厚度
具体实施方式
以下，参照附图详细说明本发明的半导体装置的制造方法的优选的实施方式。在本说明书和附图中，在前缀有n或p的层和/或区域中，分别表示电子或空穴为多数载流子。另外，标记于n或p的+和-分别表示杂质浓度比未标记+和-的层或区域的杂质浓度高和低。应予说明，在以下的实施方式的说明和附图中，对同样的结构标注相同的符号，并省略重复的说明。
(实施方式1)
首先，对通过实施方式1的半导体装置的制造方法制作(制造)的半导体装置的结构进行说明。图1是表示通过实施方式1的半导体装置的制造方法制造的半导体装置的一个例子的截面图。图1所示的实施方式1的半导体装置是在距离n-型的半导体基板(半导体芯片)10的背面比n+型阴极区3深的位置处具有浮置(电浮置)的p型区域4的FWD(续流二极管)。
具体而言，如图1所示，在成为n-型漂移区1的n-型的半导体基板10的正面的表面层选择性地设置有p+型阳极区2。p+型阳极区2例如在有源区11设置于半导体基板10的整个正面。p+型阳极区2可以从有源区11延伸到边缘终端区12。在图1中仅示出FWD的1个单位单元(元件的构成单位)，但是也可以以与有源区11邻接的方式配置多个单位单元。
有源区11是在元件(FWD)导通时有主电流流通的区域，是在聚酰亚胺保护膜8的开口部露出的区域。边缘终端区12是有源区11与半导体基板10的侧面之间的区域，是用于缓和n-型漂移区1的基板正面侧的电场且保持耐压(耐电压)的区域。耐压是指元件不会发生误动作和/或破坏的极限的电压。在边缘终端区12配置有例如组合了保护环、场板和降低表面场等的耐压结构。
在半导体基板10的背面的表面层，从有源区11遍及到边缘终端区12地设置有n+型阴极区3。另外，在半导体基板10的背面的表面层，在距离半导体基板10的背面比n+型阴极区3深的位置选择性地设置有p型区域4。p型区域4以在与半导体基板10的背面平行的方向上隔开预定的间隔的方式配置有多个。p型区域4以与后述的背面电极9分离的方式配置，成为浮置(电浮置)。p型区域4可以与n+型阴极区3接触。
半导体基板10的除了p+型阳极区2、n+型阴极区3和p型区域4以外的部分是n-型漂移区1。在n-型漂移区1的内部，从有源区11遍及到边缘终端区12地设置有n型场截止(FS：Field Stop)区5。n型FS区5靠近n+型阴极区3配置。另外，n型FS区5配置在距离半导体基板10的背面比p型区域4深的位置。n型FS区5可以与n+型阴极区3和/或p型区域4接触。
n型FS区5是使通过质子(H+)注入被导入到半导体基板10的内部的氢原子离子化(施主化)而形成的包含氢原子的氢施主层。n型FS区5在质子注入的射程Rp的深度位置处显示比半导体基板10的杂质浓度高的杂质浓度的峰值(最大值)。可以在距离半导体基板10的背面不同的深度处配置有多个n型FS区5。此时，各n型FS区5的杂质浓度的峰位于与其他n型FS区5分离的位置(以下记为峰位置)。
在图1中，与p型区域4分离地配置n型FS区5，且配置4个n型FS区5，从半导体基板10的背面侧起分别依次标注符号5a～5d(在图10～图12中也是同样)。各n型FS区5a～5d通过从半导体基板10的背面进行射程Rp不同的质子注入而形成。在各n型FS区5a～5d中，用阴影表示以质子注入的射程Rp为中心在射程Rp的离散(因质子注入时的能量损失等随机过程引起的射程Rp的偏差(分散))ΔRp的宽度处成为最大浓度的一半以上的杂质浓度的部分。
被各n型FS区5a～5d的阴影部分所夹的部分和被n型FS区5a的阴影部分与n+型阴极区3所夹的部分是减少了无序的部分。无序是指因质子注入残留的、杂质浓度比半导体基板10的杂质浓度大幅降低的部分。可以对整个n-型漂移区1均匀地导入通过电子束(EB：Electron Beam)照射产生的结晶缺陷，也可以通过氦(He)注入而向n-型漂移区1的阴极侧的部分1a导入结晶缺陷。在图1中，用比n型FS区5稀疏的阴影表示n-型漂移区1的阴极侧的通过氦注入导入了结晶缺陷的部分1a(在图10、图12中也是同样)。
层间绝缘膜6在边缘终端区12覆盖半导体基板10的正面。在作为层间绝缘膜6的开口部的接触孔6a露出有有源区11中的半导体基板10的正面(即p+型阳极区2)。表面电极7以埋入接触孔6a的方式配置而与p+型阳极区2接触，且与p+型阳极区2电连接。即，表面电极7作为阳极发挥功能。表面电极7可以在层间绝缘膜6上延伸。
聚酰亚胺保护膜8在边缘终端区12覆盖表面电极7的端部和层间绝缘膜6。聚酰亚胺保护膜8是保护半导体芯片不受机械应力和/或杂质的侵入影响的钝化膜。层间绝缘膜6和聚酰亚胺保护膜8包围有源区11的周围。背面电极9设置于半导体基板10的整个背面而与n+型阴极区3接触，且与n+型阴极区3电连接。即，背面电极9作为阴极发挥功能。
接下来，对实施方式1的半导体装置的制造方法进行说明。图2A、图2B是表示实施方式1的半导体装置的制造方法的概要的流程图。图3～图8是表示实施方式1的半导体装置的制造过程中的状态的截面图。在图3～图8中，省略半导体基板10的正面侧的p+型阳极区2等扩散区的图示。另外，在图3～图8中，用1个层21来图示半导体基板10的正面上的层间绝缘膜6和表面电极7。首先，准备成为n-型漂移区1的n-型的半导体基板(半导体晶片)10。
接下来，通过离子注入在半导体基板10的正面侧形成成为p+型阳极区2的扩散区(步骤S1)。在步骤S1中，可以在边缘终端区12形成例如保护环(p型区域)等耐压结构。接下来，用层间绝缘膜6覆盖半导体基板10的正面。接下来，除去层间绝缘膜6的与有源区11相对应的部分而形成接触孔6a，使p+型阳极区2在该接触孔6a露出。接下来，以埋入接触孔6a的方式在半导体基板10的正面和层间绝缘膜6上形成表面电极7(步骤S2)。
接下来，使例如表面电极7图案化，而残留表面电极7的从接触孔6a的内部延伸到层间绝缘膜6上的部分。接下来，在成为半导体芯片的各区域20，在半导体基板10的正面(层间绝缘膜6上)形成覆盖边缘终端区12的聚酰亚胺保护膜8(步骤S3)。聚酰亚胺保护膜8从半导体基板10的正面的表面电极7(在图3中相当于层21)以预定高度h突出。因此，在半导体基板10的正面，通过表面电极7和聚酰亚胺保护膜8产生凹凸(参照图3)。
接下来，利用通常的方法在半导体基板10的正面形成抗蚀保护膜22，利用抗蚀保护膜22保护半导体基板10的正面(表面电极7和聚酰亚胺保护膜8的表面)(步骤S4)。在抗蚀保护膜22的表面产生与表面电极7和聚酰亚胺保护膜8的凹凸相对应的凹凸。在步骤S4中，用于使抗蚀保护膜22中所含的溶剂蒸发的热处理(预烘烤)的条件例如可以是在150℃左右进行30分钟左右，也可以是在150℃左右进行60分钟左右。
利用抗蚀保护膜22保护半导体基板10的正面的理由是在后续工序中制造装置的构成部件与半导体基板10的正面接触(用搬运手保持半导体基板10，将半导体基板10载置在工作台等)，会导致在半导体基板10的正面产生污染。抗蚀保护膜22具有在从半导体基板10的正面将后述的BG胶带23剥落之后进行的工序中防止在半导体基板10的正面产生污染和/或损伤、破损的功能。
抗蚀保护膜22的厚度优选是能够将表面电极7和聚酰亚胺保护膜8完全覆盖的厚度以上，例如可以为1μm以上，实际应用上优选为3μm以上。另外，抗蚀保护膜22的厚度越厚，越能够提高抗蚀保护膜22对半导体基板10的正面的保护功能，因此优选，但是由于抗蚀剂涂布量和/或预烘烤时间增加，或者需要特殊的涂布装置和/或剥离装置等，因此导致成本增大。因此，从成本方面考虑，抗蚀保护膜22的厚度的上限值可以为50μm左右。
接下来，在半导体基板10的正面(抗蚀保护膜22的表面)贴附背面研磨(BG)胶带23(步骤S5)。此时，在BG胶带23的表面产生与表面电极7和聚酰亚胺保护膜8的凹凸相对应的凹凸(参照图4)。因此，接下来，通过对BG胶带23进行例如磨削而除去BG胶带23的表面层，从而使BG胶带23的表面平坦化(步骤S6：参照图5)。通过使BG胶带23的表面平坦化，从而能够防止在后述的半导体基板10的背面磨削时，半导体基板10的背面根据半导体基板10的正面的凹凸而成为波浪的形状和/或在半导体基板10产生破裂。
BG胶带23是具有至少粘接层和基材层的双层结构的粘性胶带，利用粘接层的例如自粘合性而贴附于抗蚀保护膜22。BG胶带23在后述的半导体基板10的背面磨削(背面研磨)时保护半导体基板10的正面，防止在半导体基板10的背面磨削时因磨削灰尘和/或供给到砂轮与磨削面之间的水(以下称为磨削水)等导致半导体基板10的正面污染。虽然BG胶带23的厚度越厚越好，但是由于越厚则越贵，所以从成本方面考虑例如可以为50μm以上且300μm以下的程度。
接下来，从背面侧对半导体基板10进行磨削(背面磨削)，并磨削到用作半导体装置的产品厚度t的位置(步骤S7：参照图6)。接下来，通过剥离BG胶带23，使在半导体基板10的正面未被磨削灰尘和/或磨削水污染的面(抗蚀保护膜22的表面)露出(步骤S8)。在步骤S8中通过剥离BG胶带23，从而能够防止在后续的工序(例如离子注入工序和/或激光退火工序)中引入半导体基板10的磨削灰尘等垃圾。
接下来，通过n型杂质的离子注入在半导体基板10的磨削后的背面10a的表面层形成成为n+型阴极区3的扩散区(步骤S9)。接下来，在半导体基板10的背面10a形成与浮置的p型区域4的形成区域相对应的部分开口的抗蚀掩模(未图示)(步骤S10)。接下来，将该抗蚀掩模作为掩模进行p型杂质的离子注入，在距离半导体基板10的背面10a比n+型阴极区3深的位置处形成成为浮置的p型区域4的扩散区(步骤S11)。然后，除去p型区域4的形成所使用的抗蚀掩模。
这些步骤S7～S11的处理的气氛(大气和/或气体气氛)中和/或在这些处理之间使半导体基板10等待的大气中的水(H2O)，或在步骤S7～S11的处理之间进行的半导体基板10的清洗处理中所使用的清洗水(H2O)被抗蚀保护膜22吸收。例如，发明人确认了在将半导体基板10在大气中放置24小时的情况下，抗蚀保护膜22中的含水量恢复到与在步骤S4的处理中进行的预烘烤前的抗蚀保护膜22所含的溶剂量相同的程度。因此，在即将进行后述的激光退火之前，进行用于使抗蚀保护膜22中的水蒸发的热处理(烘烤)(步骤S12：参照图7)。即，优选在抗蚀保护膜22的烘烤后，不插入使用水的处理，且尽可能不隔开时间地进行后述的激光退火。在图7中，用符号22’表示烘烤后的抗蚀保护膜22。符号24是用于烘烤抗蚀保护膜22的热处理炉。
在步骤S12中，抗蚀保护膜22的烘烤温度为水的沸点(100℃)以上且小于抗蚀保护膜22的耐热温度。抗蚀保护膜22的耐热温度因抗蚀保护膜22的组成而不同，但是具体而言，抗蚀保护膜22的烘烤温度例如可以为100℃以上且200℃以下的程度。抗蚀保护膜22的烘烤时间例如可以为1分钟以上且2小时以下的程度，优选可以为30分钟以上且60分钟以下的程度。通过将抗蚀保护膜22的烘烤时间设为2小时以下，从而能够抑制成本的增加，且能够提高生产率。应予说明，抗蚀保护膜22的烘烤时间可以通过使用温度控制性高的昂贵的烘烤炉(热处理炉)来缩短时间。进行抗蚀保护膜22的烘烤的气氛只要是高湿度气氛以外即可，可以是大气气氛(无气体供给)，也可以是氧(O2)气氛和/或氩(Ar)等非活性气体气氛。另外，可以在相同的条件下进行抗蚀保护膜22的烘烤和步骤S4中进行的抗蚀保护膜22的预烘烤。应予说明，如果在抗蚀保护膜22的耐热温度附近长时间进行抗蚀保护膜22的烘烤，则抗蚀保护膜22变质而难以剥离。因此，优选将抗蚀保护膜22的烘烤温度和/或烘烤时间设定为抗蚀保护膜22不变质的程度的条件。
接下来，通过从半导体基板10的背面10a照射激光25而将半导体基板10的背面10a的表面层加热(激光退火)，从而使步骤S9、S11中被离子注入的杂质活化(步骤S13：参照图8)。即，通过该激光退火仅将半导体基板10的背面10a的表面层加热，仅使半导体基板10的背面10a侧的n+型阴极区3和p型区域4活化。
在该激光退火时，半导体基板10的背面10a侧的温度上升到1200℃～3000℃的程度。因此，半导体基板10的产品厚度t越薄，半导体基板10的正面侧的温度越高，半导体基板10的正面的抗蚀保护膜22被加热。由于抗蚀保护膜被加热，所以在现有的半导体装置的制造方法(参照图15)中，抗蚀保护膜中的水分突沸。这样，会产生抗蚀保护膜变质，或者抗蚀保护膜起泡所产生的气泡在抗蚀保护膜中出现等问题。对此，在本发明中，通过在对半导体基板10的背面10a进行激光退火前将抗蚀保护膜22进行烘烤，从而使在从抗蚀保护膜22的预烘烤后到该激光退火前的期间被吸收到该抗蚀保护膜22中的水分蒸发。由于烘烤后的抗蚀保护膜22’中几乎不存在水分，所以即使在后续的对半导体基板10的背面10a进行激光退火中抗蚀保护膜22’被加热，也抑制抗蚀保护膜22’变质和/或在抗蚀保护膜22’中产生气泡。
在步骤S13的激光退火中，可以将激光25与例如半导体基板10的背面10a平行地进行扫描而以纵横分别各为例如50％以上的重叠率(激光25的重叠部分的面积的比例)照射。即，可以对将半导体基板10的背面10a划分为格子状而成的各区段分别纵横各2次以上(计4次以上)重叠地照射激光25。激光25例如可以使用YAG2ω(YAG(Yttrium Aluminum Garnet：钇铝石榴石)激光的二次谐波(波长：537nm)和/或YLF(Yttrium Lithium Fluoride：氟化钇锂；YLiF4)激光的二次谐波(波长：532nm)。激光25的脉冲宽度例如可以是半值宽度为100ns以上且300ns以下的程度。在使激光25通过沿着同一方向扫描的2次照射而重叠时，可以将激光25的能量密度设为1.6J/cm2以上且2.0J/cm2以下，将激光25的延迟时间设为100ns以上且500ns以下。激光25的频率例如可以为1kHz～3kHz的程度。
接下来，通过从半导体基板10的背面10a向比p型区域4深的位置进行质子注入而向半导体基板10的内部导入氢原子(步骤S14)。在步骤S14中，可以重复进行射程Rp不同的多级(多次)的质子注入。接下来，通过基于例如药液的溶解处理和/或灰化(ashing)处理等来除去半导体基板10的正面的抗蚀保护膜22’(步骤S15)。
接下来，通过热处理(以下记为质子退火)使步骤S14中导入到半导体基板10的内部的氢原子离子化(施主化)(步骤S16)。通过该质子退火，从而在质子注入的射程Rp的深度位置形成作为氢施主层的n型FS区5(5a～5d)。接下来，从半导体基板10的背面10a注入氦，向n-型漂移区1的阴极侧的部分1a导入结晶缺陷(步骤S17)。
接下来，从半导体基板10的正面或背面10a照射电子束，向n-型漂移区1的内部导入结晶缺陷(例如点缺陷)(步骤S18)。接下来，将半导体基板10加热(以下记为电子束退火)，调整n-型漂移区1的内部的结晶缺陷的量(步骤S19)。只要通过氦注入和电子束照射而在n-型漂移区1的内部形成的结晶缺陷的量适当，则可以不进行电子束退火。
接下来，在半导体基板10的背面10a形成与n+型阴极区3电连接的背面电极9(步骤S20)。然后，通过将半导体基板10切断(切割)而单片化成芯片状，从而完成图1的FWD。
上述的实施方式1的半导体装置的制造方法对于图9所示的不具有n型FS区5和/或浮置的p型区域4的通常的FWD也适用。图9是表示通过实施方式1的半导体装置的制造方法制造的半导体装置的另一个例子的截面图。图9所示的FWD与图1所示的FWD的不同之处在于不具有n型FS区5和p型区域4，以及不对n-型漂移区1进行氦注入。
图9所示的FWD的制造方法是在上述的实施方式1的半导体装置的制造方法(参照图2A、2B)中省略步骤S11、S14、S16、S17，且在步骤S13的激光退火中仅使n+型阴极区3活化即可。
上述的实施方式1的半导体装置的制造方法也可以适用于图10所示的在n+型阴极区3具备p型阴极区15的FWD。图10是表示通过实施方式1的半导体装置的制造方法制造的半导体装置的另一个例子的截面图。图10所示的FWD与图1所示的FWD的不同之处在于在n+型阴极区3具备p型阴极区15，以及代替图1的p+型阳极区2而具备杂质浓度比该p+型阳极区2的杂质浓度低的p型阳极区16。
半导体基板10的除了p型阳极区16、n+型阴极区3和p型阴极区15以外的部分是n-型漂移区1。p型阴极区15在半导体基板10的背面的表面层与n+型阴极区3并列地设置在与半导体基板10的背面平行的方向，且与n-型漂移区1接触。p型阴极区15设置在距离半导体基板10的背面与例如n+型阴极区3相同的深度。背面电极9与n+型阴极区3和p型阴极区15接触，且与n+型阴极区3和p型阴极区15电连接。
图10所示的FWD的制造方法是在上述的实施方式1的半导体装置的制造方法(参照图2A、2B)中，降低在步骤S1中形成阳极区时的杂质浓度而形成p型阳极区16。另外，在步骤S9的扩散区的形成中形成n+型阴极区3的扩散区和p型阴极区15的扩散区。此外，在步骤S13的激光退火中使n+型阴极区3和p型阴极区15活化即可。
如以上所说明，根据实施方式1，在对半导体基板(半导体晶片)的背面进行激光退火前，对保护半导体基板的正面的抗蚀保护膜进行烘烤而使该抗蚀保护膜中的水蒸发。由此，在对半导体基板的背面进行激光退火时，即使半导体基板的正面的抗蚀保护膜被加热，因该热量而突沸的水也几乎不存在于抗蚀保护膜中。因此，即使减薄半导体基板的产品厚度，也能够抑制在对半导体基板的背面进行激光退火时抗蚀保护膜的变质和/或气泡向抗蚀保护膜中的混入。另外，通过抑制气泡向抗蚀保护膜中的混入，从而能够抑制抗蚀保护膜的剥落和/或变形。因此，与现有的半导体装置的制造方法(参照图15)相比，能够减薄半导体基板的产品厚度，并且能够减少不良芯片的产生率。或者，在半导体基板的产品厚度与现有的半导体装置的制造方法相同的情况下，与现有的半导体装置的制造方法相比，能够进行在距离半导体基板的背面更深的位置处形成的扩散区的杂质活化。另外，根据实施方式1，在使用吸水性高的廉价的抗蚀剂作为抗蚀保护膜的材料的情况下有用。
(实施方式2)
接下来，对实施方式2的半导体装置的制造方法进行说明。实施方式2的半导体装置的制造方法是应用了实施方式1的半导体装置的制造方法的IGBT的制造方法。将通过实施方式2的半导体装置的制造方法制作(制造)的半导体装置的结构示于图11。图11是表示通过实施方式2的半导体装置的制造方法制造的半导体装置的一个例子的截面图。图11所示的实施方式2的半导体装置是具有n型FS区5的沟槽栅型IGBT。
具体而言，如图11所示，在有源区11，在成为n-型漂移区1的n-型的半导体基板10的正面的表面层设置有p型基区31。半导体基板10的除了p型基区31和后述的p+型集电区38以外的部分为n-型漂移区1。在n-型漂移区1的内部，与实施方式1同样地从有源区11遍及到边缘终端区12地设置有n型FS区5(5a～5d)。n型FS区5靠近p+型集电区38配置。n型FS区5可以与p+型集电区38接触。
在p型基区31的内部分别选择性地设置有n+型发射区32和p+型接触区33。沟槽34从半导体基板10的正面在深度方向上贯穿n+型发射区32和p型基区31而到达n-型漂移区1。p型基区31被多个沟槽34分离成多个区域(台面部)。由被夹在相邻的台面部的中心之间的部分构成IGBT的1个单位单元。在该台面部分别设置有n+型发射区32和p+型接触区33。
在沟槽34的内部隔着栅极绝缘膜35设置有栅电极36。n+型发射区32隔着沟槽34的侧壁的栅极绝缘膜35与栅电极36对置。p+型接触区33配置在比n+型发射区32更靠近台面部的中央部侧的位置，且与n+型发射区32接触。由这些p型基区31、n+型发射区32、p+型接触区33、沟槽34、栅极绝缘膜35和栅电极36构成沟槽栅极结构的MOS栅极30。
以覆盖栅电极36的方式在半导体基板10的正面上设置有层间绝缘膜6’。另外，层间绝缘膜6’与实施方式1同样地在边缘终端区12覆盖半导体基板10的正面。在层间绝缘膜6’设置有多个接触孔6a’。在各接触孔6a’分别露出有各台面部中的半导体基板10的正面(即n+型发射区32和p+型接触区33)。表面电极37以埋入接触孔6a’的方式配置且与n+型发射区32和p+型接触区33接触。
表面电极37与n+型发射区32和p+型接触区33电连接。表面电极37通过层间绝缘膜6’与栅电极36电绝缘，作为发射电极发挥功能。表面电极37可以在边缘终端区12中的层间绝缘膜6’上延伸。在半导体基板10的背面10a的表面层，从有源区11遍及到边缘终端区12地设置有p+型集电区38。背面电极39与p+型集电区38接触，且与p+型集电区38电连接。
实施方式2的半导体装置的制造方法是在上述的实施方式1的半导体装置的制造方法(参照图2A、2B)中省略步骤S11、S17～S19即可。此时，在步骤S1中，利用通常的方法在半导体基板10的正面侧形成MOS栅极30。在步骤S9中，通过p型杂质的离子注入在半导体基板10的背面10a的表面层形成p+型集电区38。然后，在步骤S13的激光退火中仅使p+型集电区38活化即可。
如以上所说明，根据实施方式2，即使在制作IGBT的情况下，通过在激光退火之前烘烤抗蚀保护膜，也能够得到与实施方式1同样的效果。
(实施方式3)
接下来，对实施方式3的半导体装置的制造方法进行说明。实施方式3的半导体装置的制造方法是应用了实施方式1、2的半导体装置的制造方法的RC-IGBT(ReverseConducting-IGBT：反向导通型IGBT)的制造方法。将通过实施方式3的半导体装置的制造方法制作(制造)的半导体装置的结构示于图12。图12是表示通过实施方式3的半导体装置的制造方法制造的半导体装置的一个例子的截面图。图12所示的实施方式3的半导体装置是具有n型FS区5的沟槽栅型的RC-IGBT。
具体而言，如图12所示，在有源区11，在成为n-型漂移区1的同一n-型的半导体基板10上设置有配置了IGBT的IGBT部41和配置了FWD的FWD部42。FWD部42的FWD与IGBT部41的IGBT反向并联连接。更具体而言，在IGBT部41，在半导体基板10的正面侧，与实施方式2同样地设置有MOS栅极30、层间绝缘膜6’和表面电极37。在半导体基板10的背面侧，与实施方式2同样地设置有n型FS区5(5a～5d)、p+型集电区38和背面电极39。
在FWD部42，在半导体基板10的正面侧，与IGBT部41同样地设置有p型基区31、沟槽34、栅极绝缘膜35、栅电极36、层间绝缘膜6’和表面电极37。p型基区31和表面电极37从IGBT部41延伸到FWD部42。p型基区31和表面电极37在FWD部42分别兼作p型阳极区和阳极。沟槽34以例如从半导体基板10的正面看在平面上沿着与IGBT部41和FWD部42排列的方向正交的方向延伸的条纹状的布局配置在整个有源区11。
另外，在FWD部42，在半导体基板10的背面侧与实施方式1同样地设置有n型FS区5(5a～5d)、n+型阴极区3’和背面电极39。n+型阴极区3’与p+型集电区38并排地配置，且与p+型集电区38接触。n型FS区5和背面电极39从IGBT部41延伸到FWD部42。背面电极39在FWD部42中兼作阴极。在FWD部42未设置n+型发射区32和p+型接触区33。在图12中，省略了半导体基板10的正面侧的聚酰亚胺保护膜的图示，但是聚酰亚胺保护膜与实施方式1同样地设置。
在n-型漂移区1的集电极、阴极侧的部分1a’，可以从IGBT部41遍及到FWD部42导入通过氦注入形成的结晶缺陷。在n-型漂移区1的发射极、阳极侧的部分1b，可以从IGBT部41遍及到FWD部42导入通过氦注入形成的结晶缺陷。在图12中用比n型FS区5稀疏的阴影表示n-型漂移区1的集电极、阴极侧的导入了通过氦注入形成的结晶缺陷的部分1a’和n-型漂移区1的发射极、阳极侧的导入了通过氦注入形成的结晶缺陷的部分1b。
实施方式3的半导体装置的制造方法是在上述的实施方式1的半导体装置的制造方法(参照图2A、2B)中省略步骤S11、S18、S19即可。此时，在步骤S1中，在半导体基板10的正面侧，与实施方式2同样地形成IGBT部41的MOS栅极30，且形成FWD部42的p型基区31、沟槽34、栅极绝缘膜35和栅电极36。在步骤S9中，在半导体基板10的背面10a的表面层，与实施方式2同样地形成IGBT部41的p+型集电区38，与实施方式1同样地形成FWD部42的n+型阴极区3’。然后，在步骤S13的激光退火中，仅使p+型集电区38和n+型阴极区3’活化即可。另外，在步骤S17中，可以通过氦注入向n-型漂移区1的集电极、阴极侧的部分1a’和n-型漂移区1的发射极、阳极侧的部分1b导入结晶缺陷。
如以上所说明，根据实施方式3，在制作RC-IGBT的情况下，通过在激光退火之前烘烤抗蚀保护膜，也能够得到与实施方式1、2同样的效果。
(实施例)
接下来，对通过在激光退火(图2B的步骤S13)前烘烤抗蚀保护膜22(以下记为前烘烤：图2B的步骤S12)而得到的效果进行验证。图13、14分别是表示通过实施例1、2的半导体装置的制造方法进行的抗蚀保护膜的前烘烤所得到的效果的图表。根据上述的实施方式的半导体装置的制造方法(参照图2A、2B)，在n-型的半导体基板(半导体晶片)10制作FWD(以下记为实施例1、2)。实施例1、2分别改变半导体基板10的产品厚度(背面磨削后的厚度)t而制作多个试样。
在实施例1中，将抗蚀保护膜22的厚度设为3μm。抗蚀保护膜22的前烘烤在150℃的温度下进行30分钟。对半导体基板10的背面10a进行的激光退火使用YLF激光作为激光25，并将能量密度设为1.8J/cm2，将脉冲宽度的半值宽度设为200ns，将2次照射的延迟时间设为300ns，将频率设为1kHz，以纵横分别各为50％的重叠率照射激光25。将重叠率设为纵横分别各为50％的情况下，对将半导体基板10的背面10a划分为格子状而成的各区段分别纵横各2次(计4次)重叠地照射激光25。
在实施例2中，抗蚀保护膜22的厚度、抗蚀保护膜22的前烘烤条件与实施例1相同。对半导体基板10的背面10a进行激光退火的条件是将激光25的脉冲宽度的半值宽度设为200ns，将2次照射的延迟时间设为500ns，将重叠率设为纵横分别各为66％，除此以外与实施例1相同。将重叠率设为纵横分别各为66％的情况下，对将半导体基板10的背面10a划分为格子状而成的各区段分别纵横各3次(计9次)重叠地照射激光25。
将在这些实施例1、2中，在激光退火时抗蚀保护膜22是否发生变质、剥落和/或变形分别示于图13、14(在图13、14中记载为“有前烘烤”)。作为比较，也将在根据现有的半导体装置的制造方法(参照图15)制作FWD的情况下抗蚀保护膜是否发生变质、剥落和/或变形示于图13、14(以下记为现有例1、2)。现有例1、2不进行抗蚀保护膜的前烘烤，除此以外分别以与实施例1、2相同的条件制作FWD(在图13、14中记载为“无前烘烤”)。
如图13所示，确认了在实施例1中，在半导体基板10的产品厚度t为50μm以上时，抗蚀保护膜22不发生变质、剥落和/或变形(○标记)。与此相对，在现有例1中，确认了如果半导体基板的产品厚度t小于70μm，则抗蚀保护膜发生变质、剥落和/或变形(×标记)。虽然省略了图示，但是确认了在半导体基板的产品厚度t为70μm以上的情况下，实施例1和现有例1均未发生抗蚀保护膜变质、剥落和/或变形。
另外，如图14所示，在实施例2中，确认了在半导体基板10的产品厚度t为70μm以上时，抗蚀保护膜22不发生变质、剥落和/或变形(○标记)。与此相对，在现有例2中，确认了如果半导体基板的产品厚度t小于90μm，则抗蚀保护膜发生变质、剥落和/或变形(×标记)。虽然省略了图示，但是确认了在半导体基板的产品厚度t为90μm以上的情况下，实施例2和现有例2均未发生抗蚀保护膜变质、剥落和/或变形。
即，根据图13、14的结果可知，实施例1、2通过进行抗蚀保护膜22的前烘烤，能够分别使半导体基板10的产品厚度t比现有例1、2薄20μm左右。这样，确认了虽然通过对抗蚀保护膜22的前烘烤条件和激光退火条件进行各种改变，会使用于不给抗蚀保护膜22带来由激光退火产生的不良影响的半导体基板10的产品厚度t的下限值不同，但是在本发明的半导体装置的制造方法中，与除了不进行前烘烤以外其余条件分别与本发明相同的现有的半导体装置的制造方法相比，能够减薄半导体基板10的产品厚度t。
另外，在上述的实施例1的半导体基板10的产品厚度t小于50μm的情况下，实施例2的半导体基板10的产品厚度t小于70μm的情况下，抗蚀保护膜22发生了变质、剥落和/或变形(×标记)，但是这些实施例1、2的结果是通过在上述各种条件下进行抗蚀保护膜22的烘烤、激光退火而得到的结果。实际上，通过改变抗蚀保护膜22的厚度、耐热温度和/或激光退火条件，能够使半导体基板10的产品厚度t比实施例1、2中得到的结果更薄。
虽然省略了图示，但是发明人确认了在使用实施方式2、3的半导体装置的制造方法的情况下，也能够得到与上述的实施例1、2同样的效果。
以上，本发明不限于上述的各实施方式，在不脱离本发明的主旨的范围内可以进行各种改变。例如，在上述的各实施方式中，以制作(制造)FWD、IGBT和RC-IGBT的情况为例进行说明，但不限于此，能够适用于在用抗蚀保护膜保护半导体晶片的正面的状态下，对形成于半导体晶片的背面的表面层的扩散区进行通过激光退火进行的杂质活化的各种元件。
另外，本发明还能够适用于在用抗蚀保护膜保护半导体晶片的背面的状态下，对形成于半导体晶片的正面的表面层的扩散区进行通过激光退火进行的杂质活化的情况。另外，本发明可以使用硅(Si)、带隙比硅的带隙宽的半导体(例如碳化硅(SiC)、氮化镓(GaN)等)作为半导体材料。另外，使导电型(n型、p型)反转本发明也同样成立。
产业上的可利用性
如上所述，本发明的半导体装置的制造方法对半导体基板的产品厚度薄的半导体装置有用，特别是适用于将半导体基板的产品厚度设为小于100μm的半导体装置。

Claims (8)

1.一种半导体装置的制造方法，其特征在于，包括：
第1形成工序，在半导体基板的正面形成元件结构；
第2形成工序，在所述半导体基板的正面形成抗蚀保护膜，用所述抗蚀保护膜保护所述元件结构；
第3形成工序，从所述半导体基板的背面导入杂质而在所述半导体基板的背面侧形成扩散区；
激光退火工序，通过从所述半导体基板的背面照射激光而将所述半导体基板的背面侧加热，从而使所述杂质活化；以及
除去工序，除去所述抗蚀保护膜，
所述半导体装置的制造方法在所述激光退火工序之前还包括烘烤工序，所述烘烤工序以100℃以上的温度将所述抗蚀保护膜加热，使所述抗蚀保护膜中的水蒸发，
在所述第3形成工序之后进行所述烘烤工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述烘烤工序中，以小于所述抗蚀保护膜的耐热温度的温度将所述抗蚀保护膜加热。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，在所述烘烤工序中，以200℃以下的温度将所述抗蚀保护膜加热。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第2形成工序之后且所述第3形成工序之前还包括薄板化工序，所述薄板化工序是从背面对所述半导体基板进行磨削而将所述半导体基板的厚度减薄的工序，
在所述第3形成工序中，从所述半导体基板的磨削后的背面导入所述杂质。
5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，所述第2形成工序包括：
涂布工序，在所述半导体基板的正面涂布抗蚀剂而形成所述抗蚀保护膜；以及
预烘烤工序，将所述抗蚀保护膜加热而使所述抗蚀保护膜中的溶剂蒸发。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，所述烘烤工序中的所述抗蚀保护膜的加热以与所述预烘烤工序中的所述抗蚀保护膜的加热相同的条件进行。
7.根据权利要求4所述的半导体装置的制造方法，其特征在于，所述薄板化工序进行：
在所述抗蚀保护膜的整个上表面贴附保护胶带的工序；以及
使所述保护胶带平坦化的工序，
从背面对所述半导体基板进行磨削而将所述半导体基板的厚度减薄。
8.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述保护胶带在所述烘烤工序之前剥离。
CN201880005380.4A 2017-07-12 2018-06-07 半导体装置的制造方法 Active CN110114861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-136402 2017-07-12
JP2017136402 2017-07-12
PCT/JP2018/021925 WO2019012875A1 (ja) 2017-07-12 2018-06-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN110114861A CN110114861A (zh) 2019-08-09
CN110114861B true CN110114861B (zh) 2022-05-31

Family

ID=65001954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880005380.4A Active CN110114861B (zh) 2017-07-12 2018-06-07 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US10522355B2 (zh)
JP (1) JP6777233B2 (zh)
CN (1) CN110114861B (zh)
WO (1) WO2019012875A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7068994B2 (ja) * 2018-11-26 2022-05-17 三菱電機株式会社 半導体装置
WO2020149354A1 (ja) * 2019-01-18 2020-07-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US11948799B2 (en) * 2021-09-21 2024-04-02 Applied Materials, Inc. Minority carrier lifetime reduction for SiC IGBT devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285298A (zh) * 2012-09-13 2015-01-14 富士电机株式会社 半导体装置及半导体装置的制造方法
CN105981137A (zh) * 2014-03-31 2016-09-28 三井化学东赛璐株式会社 保护膜以及使用该保护膜的半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62299071A (ja) * 1986-06-18 1987-12-26 Nec Corp メサ型半導体装置の製造方法
JP2001188357A (ja) * 1999-12-28 2001-07-10 Matsushita Electric Ind Co Ltd 表示素子用基板への樹脂膜形成法及び装置、並びに該方法を用いた液晶表示装置の製造方法
JP2004062982A (ja) * 2002-07-29 2004-02-26 Matsushita Electric Ind Co Ltd スタンパー用ブランク盤の製造方法
JP2004103841A (ja) 2002-09-10 2004-04-02 Seiko Epson Corp 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置
KR100683399B1 (ko) * 2005-10-21 2007-02-16 동부일렉트로닉스 주식회사 반도체 소자의 금속 라인 형성 방법
JP4961805B2 (ja) * 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2008124226A (ja) * 2006-11-10 2008-05-29 Advantest Corp Ｐｉｎダイオード、ｐｉｎダイオードの製造方法、ｐｉｎダイオードを含む回路およびレジスト材料の塗布方法
JPWO2012056536A1 (ja) 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
JP5694096B2 (ja) * 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
CN103999225B (zh) 2012-01-19 2017-02-22 富士电机株式会社 半导体装置及其制造方法
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285298A (zh) * 2012-09-13 2015-01-14 富士电机株式会社 半导体装置及半导体装置的制造方法
CN105981137A (zh) * 2014-03-31 2016-09-28 三井化学东赛璐株式会社 保护膜以及使用该保护膜的半导体装置的制造方法

Also Published As

Publication number Publication date
JPWO2019012875A1 (ja) 2019-11-07
CN110114861A (zh) 2019-08-09
US10522355B2 (en) 2019-12-31
WO2019012875A1 (ja) 2019-01-17
JP6777233B2 (ja) 2020-10-28
US20190326119A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
CN110114861B (zh) 半导体装置的制造方法
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
CN107408576B (zh) 半导体装置及半导体装置的制造方法
JP6078961B2 (ja) 半導体装置の製造方法
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
JP5641055B2 (ja) 半導体装置およびその製造方法
US20100009551A1 (en) Semiconductor device and method for manufacturing the same
US9484343B2 (en) Insulated gate bipolar transistor with a free wheeling diode
US11355595B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2018082007A (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
US20220351973A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP3885598B2 (ja) 半導体装置の製造方法
JP6988216B2 (ja) 半導体装置の製造方法
JP6801775B2 (ja) 半導体装置の製造方法
JP2009194330A (ja) 半導体装置およびその製造方法
JP2000260778A (ja) 半導体装置およびその製造方法
JP2022000882A (ja) 半導体装置および半導体装置の製造方法
JPH04111358A (ja) 過電圧自己保護型サイリスタ
JP2022124784A (ja) 半導体装置およびその製造方法
CN117080271A (zh) 功率半导体装置及功率半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant