CN104285298A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104285298A
CN104285298A CN201280073164.6A CN201280073164A CN104285298A CN 104285298 A CN104285298 A CN 104285298A CN 201280073164 A CN201280073164 A CN 201280073164A CN 104285298 A CN104285298 A CN 104285298A
Authority
CN
China
Prior art keywords
conductive
region
type semiconductor
semiconductor region
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280073164.6A
Other languages
English (en)
Inventor
鲁鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104285298A publication Critical patent/CN104285298A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors

Abstract

本发明提供的半导体装置及半导体装置的制造方法中，n-型晶片从正面侧起依次设有n-漂移区(2)、n场阻断区(3)以及n-型FZ晶片(1)。终端构造部(26)设置于n-型晶片的各个成为芯片的区域的芯片外周部(B)中，并将芯片内周部(A)中的活性区(27)包围。通过形成从n-型晶片的背面到达n场阻断区(3)的沟槽(25)，从而使芯片内周部(A)的厚度(ta)小于芯片外周部(B)的厚度(tb)。p集电极区(11)与n-型FZ晶片(1)及n场阻断区(3)连接。集电极电极(12)与p集电极区(11)连接。终端构造部(26)中的集电极电极(12)与n场阻断区(3)之间的第2距离(x1b)，大于活性区(27)中的集电极电极(12)与n场阻断区(3)之间的第1距离(x1a)。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及一种半导体装置及半导体装置的制造方法。
背景技术
高耐压单片式功率器件在电力转换装置中发挥核心作用。现有技术下，作为适于电力转换装置中所使用的高耐压分立功率器件的元件，已知有例如绝缘栅双极晶体管(IGBT：Insulated Gate Bipolar Transistor)、或者具有金属氧化物半导体构造的绝缘栅场效晶体管(MOSFET：Metal OxideSemiconductor Field Effect Transistor)等。
在高电压用的电力转换装置中，大多使用能够通过产生电导率调制而降低导通电压的IGBT。因此，降低IGBT的导通损耗及开关损耗成为用于降低电力转换装置的损耗的重要课题之一。以下，以平面栅构造的n沟道IGBT为例对现有的IGBT进行说明。图26是表示现有IGBT的构成的剖面图。图26表示制造现有IGBT时使用的p+型晶片被形成为芯片后的状态(图27、图28中与此相同)。
在图26所示的现有IGBT中，在成为p+集电极区101的p+型芯片的正面上，依次层叠有n缓冲层103及n-漂移区102。在n-漂移区102的、与p+集电极区101侧相反侧的表面层上，选择性地设有p基极区104。在p基极区104的内部，选择性地设有n+发射极区105。n+发射极区105从p基极区104的、未与n-漂移区102连接的部分的表面露出。
在p基极区104的、夹在n+发射极区105与n-漂移区102之间的部分的表面上，隔着栅极绝缘膜107设有栅电极108。发射极电极109与n+发射极区105及p基极区104连接。发射极电极109通过省略图示的层间绝缘膜而与栅电极108绝缘。集电极电极(未图示)与成为p+集电极区101的p+型芯片的背面连接。
近年来，减小晶片厚度从而提高元件特性的技术越来越发达，减小晶片厚度的技术也被使用于IGBT中。作为使用减小晶片厚度的技术来制造图26所示的现有IGBT的方法，已知有使用通过浮区(FZ：Floating Zone)法制造的、成为n-漂移区102的n-型晶片(以下称为n-型FZ晶片)，而不使用成为p+集电极区101的p+型晶片的方法。
具体来说，作为使用减小晶片厚度的技术来制造现有IGBT的方法，下述方法逐渐成为主流。以下，参照图26对于使用减小晶片厚度的技术来制造现有IGBT的方法进行说明。首先，在成为n-漂移区102的n-型FZ晶片的正面侧，形成由p基极区104、n+发射极区105、栅极绝缘膜107以及栅电极108构成的MOS栅(由金属氧化膜半导体构成的绝缘栅)构造。接着，对n-型FZ晶片的背面进行磨削，从而减小n-型FZ晶片的厚度。
接着，在n-型FZ晶片的被磨削后的背面的表面层上，形成n缓冲层103及p+集电极区(相当于图26的p+集电极区的区域：未图示)。然后，通过将n-型FZ晶片切片而形成为芯片，从而制成具备图26所示那样的构成的现有IGBT。通过如此使用成为n-漂移区102的n-型FZ晶片来制造IGBT，从而使p+集电极区的厚度变为2μm以下。该情况下，p+集电极区无法作为维持IGBT的机械强度的支撑体而发挥作用。
另外，作为现有的IGBT，已知有一种设有用于确保反向耐压的终端构造的反向阻断型IGBT(RB-IGBT：Reverse Blocking IGBT)。RB-IGBT相对于附加于由集电极区与漂移区构成的pn结上的反偏电压而具有高反向耐压特性。以下，对于现有RB-IGBT的剖面构造进行说明。图27是表示现有RB-IGBT的构成的剖面图。
图27所示的现有RB-IGBT的活性区中，在成为n-漂移区102的n-型芯片的正面上，与图26所示的现有IGBT同样地设有p基极区104、n+发射极区105、栅极绝缘膜107、栅电极108以及发射极电极109。所谓的活性区是指导通时流通有电流的区域。符号106、110、113分别是p+基极接触区、n空穴阻挡区以及层间绝缘膜。
在活性区的外侧，以将活性区包围的方式设有终端构造部。终端构造部具有缓和施加于n-漂移区102的电场从而保持耐压的功能。在终端构造部中，在n-型芯片正面的表面层上，选择性地设有浮动的p区(场限环：FLR)114。浮动的场板(FP)116经由设置于FLR114内部的p+高浓度区而与FLR114连接。
在n-型芯片的整个背面设有p集电极区111。集电极电极112与p集电极区111连接。在n-型芯片的外周部设有p分离区121，该p分离区121将终端构造部包围，并且从n-型芯片的正面到达p集电极区111。p分离区121具有确保反向耐压的功能。FP117经由设置于p分离区121内部的p+高浓度区而与p分离区121连接。FP116、117分别通过层间绝缘膜113而被绝缘。
在上述现有的IGBT中，通过减小n-漂移区102的厚度、即n-型芯片的厚度，能够有效地降低导通损耗及开关损耗。另外，近年来，场阻断型IGBT(以下称为“FS-IGBT”)成为主流，其通过优化设置于成为n-漂移区102的n-型芯片背面侧的n缓冲层103的n型杂质浓度，从而将n-漂移区102的厚度形成为所希望的元件耐压所需的最小限度的厚度。
作为在n-漂移区内形成杂质浓度高于n-漂移区的n缓冲层的方法，提出了通过质子(H+)注入及热退火处理而形成n缓冲层的方法(例如参照下述专利文献1、2)。通过质子注入及低温退火而将硅(Si)晶片的规定区域掺杂成n型的情况已为众所知，并且，在例如350℃的温度下进行30分钟热退火处理时的质子剂量与质子的激活浓度之间的关系已被公开(例如参照下述非专利文献1)。
以下，对于下述专利文献1、2所示的现有IGBT的剖面构造、和该IGBT中的各区域的杂质浓度进行说明。图28是表示现有IGBT的另一种构成的剖面图。图29是表示图28中的IGBT的杂质浓度分布的特性图。图28所示的现有IGBT与图26所示的现有IGBT的不同点在于，取代成为p+集电极区的低电阻p+型晶片而使用成为n-漂移区102的n-型晶片，并在该n-型晶片背面的表面层上设有n缓冲层103及p-集电极区131。即，图28所示的现有IGBT相当于使用减小晶片厚度的技术而制成的图26所示的现有IGBT。
在下述专利文献1、2中，通过在n-型晶片的被磨削后的背面上，以500keV以上的加速能量进行一次或者多次质子注入，然后以300℃～400℃左右的温度进行30分钟～60分钟的热退火处理，从而形成n缓冲层103。通过如此进行质子注入及热退火，如图29所示，n-漂移区102内的规定区域的n型杂质浓度变高，从而形成n缓冲层103。形成n缓冲层103所需的质子的剂量和热退火条件已在例如下述非专利文献1中公开。
减小晶片厚度时的晶片厚度的临界值(以下称为“临界厚度”)根据制造装置或者制造方法的不同而不同，在使用硅的情况下，从制造性方面出发，为80μm左右。其理由是：当将晶片的厚度减小至80μm以下时，机械强度降低，从而成品率显著降低。另一方面，由于元件耐压取决于n-漂移区102的厚度，因此，耐压越低，则为了实现所希望的耐压而在设计上所需的n-漂移区102的设计厚度的理想值(相对于耐压100V约为10μm，以下称为“理想厚度”)越小。但是，从制造性方面出发，晶片的厚度不可减小至临界厚度以下，因此，耐压级别为600V以下的IGBT的n-漂移区102的厚度通常为理想厚度60μm以上的厚度。因此，在耐压级别为600V以下的IGBT中，通过进一步减小晶片厚度来提高性能的余地不大。
耐压级别为600V以下的IGBT在例如下述各种用途中使用。耐压级别为400V的IGBT广泛使用于等离子显示器(PDP：Plasma Display Panel)或者频闪放电管(Strobe)等的脉冲电源中。另外，当功率电力转换装置的输入电压为220V(AC：交流)时，整流后的DC(直流)链电压为300V，因此，功率电力转换装置的变频器部的主元件使用耐压级别为600V的IGBT。
进而，耐压级别为400V的IGBT被用作构成变频器部的开关元件或者主元件。具体来说，通过将功率电力转换装置的变频器部的输出电压电平控制从现有的双电平控制变更为三电平控制，从而提高功率电力转换装置的电力转换效率已为众所知(例如参照下述非专利文献2(第10图))。在将功率电力转换装置的变频器部的输出电压电平控制变为三电平控制时，将变频器部的输出电压转换为三电平的三电平转换部的中间的开关元件使用耐压级别为400V的IGBT。另外，也提出了下述技术，即：作为三电平转换部的中间的开关元件而使用耐压级别为400V的RB-IGBT，其中，该RB-IGBT具备与将现有IGBT与二极管串联连接时相同的功能(例如参照下述为专利文献3(第1图))。
另外，在电动汽车(EV：Electric Vehicle)中，由于是经由功率电力转换装置从驱动用蓄电池向作为动力源的电动机供给电力，因而对于提高功率电力转换装置的电力转换效率很重视。当例如从驱动用蓄电池向电动机供给的电力为80kW以下时，优选功率电力转换装置的DC链电压为100V～250V左右，因此，功率电力转换装置的变频器部的主元件使用耐压级别为400V的IGBT。
在如上所述使用于各种用途中的耐压级别为400V的IGBT中，用于实现耐压级别400V的n-漂移区102的理想厚度为40μm左右，小于在制造性方面可实现的晶片的临界厚度。因此，在制造耐压级别为400V的IGBT时，将n-漂移区102的厚度减小至理想厚度40μm左右，会使晶片的机械强度降低。
作为确保薄型晶片的机械强度的方法，提出了使规定宽度内的晶片外周部较厚(以下称为“加强部”)，而仅减小晶片背面的中央部的厚度的方法(例如参照下述非专利文献4及下述专利文献3)。以下，对于下述非专利文献4的技术进行说明。图30、31是表示现有半导体装置的制造期间的晶片剖面的剖面图。首先，如图30所示，在晶片200的正面侧形成MOS栅构造和FLR、FP等的正面元件构造201，然后利用保护抗蚀膜211将该正面覆盖。
接着，在晶片200的被保护抗蚀膜211覆盖的正面贴上背磨(BG：BackGrind)胶带212。接着，如图31所示，仅对晶片200背面的中央部200-2进行研磨，从而在晶片200的外周部形成肋部200-1。通过在晶片200外周部形成肋部200-1，与同样地对晶片200的整个背面进行研磨时相比，能够防止应力集中在晶片200的外周部，从而提高晶片200的机械强度。由此，能够减少晶片200的翘曲，从而减少崩裂(chipping)或者破裂等。
另外，对于下述专利文献3的技术进行说明。图32是表示现有半导体装置的制造期间的晶片剖面的剖面图。如图32所示，首先，在形成有正面侧元件构造部的晶片200的正面及背面上形成抗蚀保护膜、即氧化膜221。接着，在晶片200的背面上，在从晶片200外周端部朝向内周侧的规定宽度内形成将氧化膜221覆盖的抗蚀剂掩模222。接着，以抗蚀剂掩模222作为掩模，将形成于晶片200的背面上的氧化膜221的、从晶片200的外周端部起的规定宽度以外的部分除去。然后，在将晶片200的背面蚀刻至规定深度之后，除去残留在晶片200的正面和背面的外周端部的氧化膜221。
另外，作为确保薄型晶片的机械强度的另一种方法，提出了下述方法。对于以在该半导体晶片的彼此相对的第一、第二主面上穿过半导体晶片的内部的方式加工在第一、第二电极间流通主电流的半导体元件时所需的机械强度，通过用于制造该元件的半导体晶片的厚度进行确保。在制造元件之前，通过在半导体晶片的一个主面上设置凹部从而形成厚度小的区域部分，并在该区域部分中制造半导体元件(例如参照下述专利文献4)。
另外，作为确保机械强度的装置而形成有下述装置，即：半导体衬底在一个主面侧的中央部至少具有耐压所需的厚度，并设有由碳化硅或者氮化镓构成的半导体层，而在另一个主面侧，在与所述中央部相对的位置处设有凹部、和将该凹部的底部包围并形成凹部的侧面的支撑部(例如参照下述专利文献5)。在下述专利文献5中，凹部通过干法蚀刻等而形成。
[现有技术文献]
[专利文献]
专利文献1：美国专利第6482681号说明书
专利文献2：日本专利第4128777号公报
专利文献3：日本专利特开2007-335659号公报
专利文献4：日本专利特开2002-016266号公报
专利文献5：日本专利特开2007-243080号公报
[非专利文献]
非专利文献1：D.Silber等4人、Improved Dynamic Properties ofGTO-Thyristors and Diodes by Proton Implantation、IEEE InternationalElectron Device Meeting，Technical Digest：IEDM'85、(美国)、1985年、第31卷、p.162-165
非专利文献2：A.Nabae等3人、A New Neutral-Point-Clamped PWMInverter、IEEE Transactions on Industry Applications、1981年、第1A卷～第17卷、第5号、p.518-523
非专利文献3：M.Yatsu等7人、A Study of High Efficiency UPS UsingAdvanced Three-Level Topology、Preliminary Conference Program PCIMEurope 2010、(纽伦堡)、2010年5月、p.550-555
非专利文献4：株式会社DISCO、“TAIKO工艺”、[online]、平成13年～平成24年、网络、[平成24年8月3日检索]、＜URL：http：//www.disco.co.jp/jp/solution/library/taiko.html＞
发明内容
发明所要解决的技术问题
但是，在上述图30～图32所示的现有技术中，仅通过晶片200外周部的加强部200-1来增强晶片200。因此，存在下述问题,即：越是为了将n-漂移区102的厚度形成为理想厚度而减小晶片200的中央部200-2的厚度，另外越增加晶片200的直径，则晶片200的机械强度越显著降低，从而晶片200越容易破裂。因此，无法使晶片200的厚度小于不会在制造性方面产生问题的临界厚度80μm，从而无法以理想的设计条件制造耐压级别在600V以下的低耐压IGBT。
另外，在上述图30～图32所示的现有技术中，在将晶片200切片而形成为芯片前对晶片200进行的电气特性试验中，晶片200背面的集电极电极等与放置晶片200的支撑台接触。因此，在现有IGBT中，有可能因为晶片200的背面产生的附着物(微粒)或者擦伤等而导致p集电极区111或者n缓冲层103损坏，从而使耐压降低或者漏电流增大。另外，在现有的RB-IGBT中，有可能因为晶片200的背面产生的附着物或者擦伤等而导致p集电极区111损坏，从而使反向耐压特性劣化、或者无法得到反向耐压特性。
本发明的目的在于，提供一种机械强度高的半导体装置及半导体装置的制造方法，用以解决上述现有技术中的问题。另外，本发明的目的在于，提供一种具有设计上可得到的最佳的电气特性的半导体装置及半导体装置的制造方法，用以解决上述现有技术中的问题。
解决技术问题所采用的技术方案
为了解决上述问题从而达成本发明的目的，本发明涉及的半导体装置具有下述特征。第1导电型芯片由第1个第1导电型半导体区域、第2个第1导电型半导体区域以及第3个第1导电型半导体区域构成，其中，所述第3个第1导电型半导体区域设置于所述第1个第1导电型半导体区域与所述第2个第1导电型半导体区域之间，并且电阻率低于所述第2个第1导电型半导体区域。设有沟槽，其贯穿所述第1个第1导电型半导体区域并到达所述第3个第1导电型半导体区域。在所述第1导电型芯片的内周部设有活性区，其中，通过形成所述沟槽而使所述第1导电型芯片的内周部的厚度小于外周部。在所述第1导电型芯片的外周部上设有用于保持耐压的终端构造部。设有第2导电型半导体区域，其与所述第3个第1导电型半导体区域及所述第1个第1导电型半导体区域连接。设有与所述第2导电型半导体区域连接的输出电极。所述输出电极与所述第3个第1导电型半导体区域在所述第1导电型芯片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
另外，为了解决上述问题从而达成本发明的目的，本发明涉及的半导体装置具有下述特征。第1导电型芯片由第1个第1导电型半导体区域、第2个第1导电型半导体区域以及第3个第1导电型半导体区域构成，其中，所述第3个第1导电型半导体区域设置于所述第1个第1导电型半导体区域与所述第2个第1导电型半导体区域之间，并且电阻率低于所述第2个第1导电型半导体区域。设有沟槽，其从所述第1导电型芯片的所述第1个第1导电型半导体区域侧的面以小于所述第1个第1导电型半导体区域的厚度的深度来设置。在所述第1导电型芯片的内周部设有活性区，其中，通过形成所述沟槽而使所述第1导电型芯片的内周部的厚度小于外周部。在所述第1导电型芯片的外周部上设有用于保持耐压的终端构造部。设有第2导电型半导体区域，其与所述第3个第1导电型半导体区域及所述第1个第1导电型半导体区域连接。设有与所述第2导电型半导体区域连接的输出电极。所述第2导电型半导体区域与所述第3个第1导电型半导体区域在所述第1导电型芯片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
另外，本发明涉及的半导体装置的特征在于，在上述发明中，所述第3个第1导电型半导体区域的厚度为1.5μm以上且10.0μm以下。
另外，本发明涉及的半导体装置的特征在于，在上述发明中，所述第3个第1导电型半导体区域的平均杂质浓度为3.0×1015cm-3～2.0×1016cm-3。
另外，本发明涉及的半导体装置的特征在于，在上述发明中，所述第2个第1导电型半导体区域是沉积在所述第3个第1导电型半导体区域上的外延生长层。
另外，本发明涉及的半导体装置的特征在于，在上述发明中，所述第3个第1导电型半导体区域是将导入所述第1导电型芯片中的质子施主化而形成的区域。
另外，本发明涉及的半导体装置的特征在于，在上述发明中，所述第2个第1导电型半导体区域的电阻率与所述第1个第1导电型半导体区域的电阻率相等。
另外，本发明涉及的半导体装置的特征在于，在上述发明中，所述第1导电型芯片的外周部的厚度大于80μm。
另外，为了解决上述问题从而达成本发明的目的，本发明涉及的半导体装置的制造方法是设有终端构造部和活性区的半导体装置的制造方法，其中，所述终端构造部设置于第1导电型芯片的外周部中且用于保持耐压，所述活性区设置于所述第1导电型芯片的厚度小于外周部的内周部中，该半导体装置的制造方法具有下述特征。首先进行第1工序，在第1导电型晶片的规定深度处，形成电阻率低于所述第1导电型晶片的第1导电型半导体区域。接着进行第2工序，形成从所述第1导电型晶片的背面到达所述第1导电型半导体区域的沟槽，从而使成为所述第1导电型芯片的区域的内周部的厚度小于外周部的厚度。接着进行第3工序，沿着所述第1导电型晶片的背面及所述沟槽的内壁形成第2导电型半导体区域。接着进行第4工序，在所述第2导电型半导体区域上形成输出电极，其中，所述输出电极与所述第1导电型半导体区域在所述第1导电型晶片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
另外，为了解决上述问题从而达成本发明的目的，本发明涉及的半导体装置的制造方法是设有终端构造部和活性区的半导体装置的制造方法，其中，所述终端构造部设置于第1导电型芯片的外周部中且用于保持耐压，所述活性区设置于所述第1导电型芯片的厚度小于外周部的内周部中，该半导体装置的制造方法具有下述特征。首先进行第1工序，在第1导电型晶片的规定深度处，形成电阻率低于所述第1导电型晶片的第1导电型半导体区域。接着进行第2工序，在所述第1导电型晶片的背面上形成沟槽，使成为所述第1导电型芯片的区域的内周部的厚度小于外周部的厚度，其中，所述沟槽的深度小于从所述第1导电型晶片的背面至所述第1导电型半导体区域为止的在所述第1导电型晶片的深度方向上的厚度。接着进行第3工序，沿着所述第1导电型晶片的背面及所述沟槽的内壁形成第2导电型半导体区域，其中，所述第2导电型半导体区域与所述第1导电型半导体区域在所述第1导电型晶片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。接着进行第4工序，在所述第2导电型半导体区域上形成输出电极。
另外，本发明涉及的半导体装置的制造方法的特征在于，在上述发明中，在所述第1工序中，通过第1形成工序和第2形成工序而形成所述第1导电型晶片，其中，在所述第1形成工序中，在第1导电型支撑晶片的正面上，形成电阻率低于所述第1导电型支撑晶片的所述第1导电型半导体区域；在所述第2形成工序中，在所述第1导电型半导体区域上，沉积电阻率高于所述第1导电型半导体区域的第1导电型外延生长层。
另外，本发明涉及的半导体装置的制造方法的特征在于，在上述发明中，在所述第1工序中，首先进行从所述第1导电型晶片的背面注入质子的第1注入工序。接着进行第1热退火工序，通过热退火而将注入到所述第1导电型晶片中的质子激活，在所述第1导电型晶片的规定深度处形成所述第1导电型半导体区域。
另外，本发明涉及的半导体装置的制造方法的特征在于，在上述发明中还包括薄板化工序，即，在所述第1注入工序之前，对所述第1导电型晶片的背面进行磨削，从而减小所述第1导电型晶片的厚度。而且，在所述第1注入工序中，以加速能量在1.6MeV～2.5MeV的范围内、所述第1导电型半导体区域的总剂量在5.0×1013cm-2～5.0×1014cm-2的范围内的方式注入质子。
另外，本发明涉及的半导体装置的制造方法的特征在于，在上述发明中还包括薄板化工序，即，在所述第1注入工序之后，对于所述第1导电型晶片的背面进行磨削，从而减小所述第1导电型晶片的厚度。而且，在所述第1注入工序中，以加速能量在7.0MeV～8.0MeV的范围内、所述第1导电型半导体区域的总剂量在5.0×1013cm-2～5.0×1014cm-2的范围内的方式注入质子。
另外，本发明涉及的半导体装置的制造方法的特征在于，在上述发明中，在所述第2工序中，通过湿式蚀刻而形成所述沟槽。
根据上述发明，通过在晶片上的成为芯片的每个区域中使芯片外周部的厚度大于芯片内周部的厚度，从而能够使晶片上的应力集中分散。另外，通过使芯片外周部的厚度大于芯片内周部的厚度，并且使集电极电极与场阻断区之间在芯片厚度方向上的距离在终端构造部中大于在活性区中，从而与终端构造部及活性区的整个范围内的芯片厚度均匀的半导体装置相比，能够减少从终端构造部中的集电极区注入的载流子的量。因此，在大电流被切断时，导致终端构造部损坏的危险性进一步降低，容易确保元件的反偏安全工作区(RBSOA：Reverse Biased Safe Operating Area)。
另外，根据上述发明，通过在晶片的背面上形成沟槽，而使成为芯片的每个区域中芯片外周部的厚度大于芯片内周部的厚度，从而与仅使晶片外周部的的厚度大于晶片中央部的现有加强晶片(rib wafer)相比，能够减小活性区中的芯片厚度。另外，通过形成深度从晶片的背面到达场阻断区的沟槽，能够进一步减小芯片内周部的厚度。由此，在制造例如耐压级别为600V以下的低耐压IGBT时，能够将漂移区的厚度设为为了实现所希望的耐压而在设计上所需的理想厚度。
另外，根据上述发明，通过使成为芯片的每个区域中的芯片外周部的厚度大于芯片内周部的厚度，在例如切片前对芯片进行的电气特性试验中，设置于活性区中的集电极区或者集电极电极等不会与放置晶片的支撑台接触。由此，能够防止发生集电极区或者场阻断区损坏而导致耐压降低或者漏电流增大的问题、或者集电极区损坏而使反向耐压特性劣化或者无法得到反向耐压特性的问题。
发明效果
根据本发明涉及的半导体装置及半导体装置的制造方法，具有能够提高机械强度这一效果。另外，根据本发明涉及的半导体装置及半导体装置的制造方法，具有能够提供具有设计上可得到的最佳的电气特性的半导体装置及半导体装置的制造方法这一效果。
附图说明
图1是表示第一实施方式涉及的半导体装置的构成的剖面图。
图2是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图3是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图4是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图5是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图6是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图7是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图8是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图9是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图10是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图11是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。
图12是表示第二实施方式涉及的半导体装置的构成的剖面图。
图13是表示第二实施方式涉及的半导体装置的制造期间的状态的剖面图。
图14是表示第二实施方式涉及的半导体装置的制造期间的状态的剖面图。
图15是表示第三实施方式涉及的半导体装置的制造期间的状态的剖面图。
图16是表示第三实施方式涉及的半导体装置的制造期间的状态的剖面图。
图17是表示第四实施方式涉及的半导体装置的制造期间的状态的剖面图。
图18是表示第四实施方式涉及的半导体装置的制造期间的状态的剖面图。
图19是表示第四实施方式涉及的半导体装置的制造期间的状态的剖面图。
图20是表示第四实施方式涉及的半导体装置的制造期间的状态的剖面图。
图21是表示第四实施方式涉及的半导体装置的制造期间的状态的剖面图。
图22是表示第五实施方式涉及的半导体装置的制造期间的状态的剖面图。
图23是表示第五实施方式涉及的半导体装置的制造期间的状态的剖面图。
图24是表示第五实施方式涉及的半导体装置的制造期间的状态的剖面图。
图25是表示第五实施方式涉及的半导体装置的制造期间的状态的剖面图。
图26是表示现有IGBT的构成的剖面图。
图27是表示现有RB-IGBT的构成的剖面图。
图28是表示现有IGBT的另一种构成的剖面图。
图29是表示图28中的IGBT的杂质浓度分布的特性图。
图30是表示现有半导体装置的制造期间的晶片剖面的剖面图。
图31是表示现有半导体装置的制造期间的晶片剖面的剖面图。
图32是表示现有半导体装置的制造期间的晶片剖面的剖面图。
具体实施方式
以下，参照附图对本发明涉及的半导体装置及半导体装置的制造方法的适宜实施方式详细地进行说明。在本说明书及附图中，冠以n或者p的层或区域分别表示电子或者空穴为多数载流子。另外，附在n或p后的+表示杂质浓度高于未附有+的层或区域，附在n或p后的-表示杂质浓度低于未附有-的层或区域。另外，在以下的实施方式的说明及附图中，对于相同的构成赋予相同的符号，并省略重复的说明。
(第一实施方式)
以下，以图1所示的平面栅结构的场阻断型IGBT(FS-IGBT)为例，对第一实施方式涉及的半导体装置的构成进行说明。图1是表示第一实施方式涉及的半导体装置的构成的剖面图。如图1所示，第一实施方式涉及的半导体装置在n-型晶片上设有终端构造部26和活性区27，其中，终端构造部26用于缓和施加于n-漂移区的电场从而保持耐压，活性区27在半导体装置导通时流通有电流。
在n-型晶片，例如从背面侧起依次层叠有n-型FZ晶片(第1个第1导电型半导体区域)1、n场阻断区(第3个第1导电型半导体区域)3以及n-漂移区(第2个第1导电型半导体区域)2。图1中表示将n-型晶片切片而形成为芯片后的、从活性区27的一部分至芯片外周端部为止的剖面构造(图12中与此相同)。n场阻断区3设置于n-型FZ晶片1与n-漂移区2之间，并且设置在从活性区27到终端构造部26的整个范围内。n场阻断区3的平均杂质浓度优选为3.0×1015cm-3～2.0×1016cm-3。
活性区27设置在芯片内周部A中，该芯片内周部A位于芯片外周部B的内侧且厚度小于芯片外周部B。终端构造部26设置在活性区27的外侧，并且将活性区27包围。终端构造部26既可以设置在从芯片外周部B到厚度小于芯片外周部B的芯片内周部A的整个范围内，也可以仅设置在芯片外周部B中。在n-型芯片的背面(n-型FZ晶片1的背面)设有沟槽25，该沟槽25从n-型芯片背面起贯穿n-漂移区2并到达n场阻断区3。由于设有该沟槽25，因而在芯片内周部A中未设有n-型FZ晶片1。
芯片内周部A的厚度ta为n-漂移区2的厚度t2、芯片内周部A中的n场阻断区3的厚度t3a、以及下述p集电极区(第2导电型半导体区域)11的厚度t11的总厚度，并且小于芯片外周部B的厚度tb。芯片内周部A中的n场阻断区3的厚度t3a优选为例如1.5μm～10.0μm。这是因为：当为了形成n场阻断区3而使用砷或者锑时，n场阻断区3的厚度为1.5μm～3.0μm，而在使用磷时，n场阻断区3的厚度为1.5μm～8.0μm。芯片外周部B的厚度tb为n-漂移区2的厚度t2、芯片外周部B中的n场阻断区3的厚度t3b、n-型FZ晶片1的厚度t1、以及下述p集电极区11的厚度t11的总厚度。
芯片外周部B的厚度tb例如优选大于80μm。其理由是：能够使n-型芯片作为维持FS-IGBT的机械强度的支撑体而发挥作用。沟槽25的深度也可以大于n-型FZ晶片1的厚度t1。芯片内周部A中的n场阻断区3的厚度t3a只要能够确保1.5μm～10.0μm的厚度，则其也可以小于芯片外周部B中的n场阻断区3的厚度t3b。
另外，通过设置沟槽25，从而在n-型芯片的背面，n场阻断区3从芯片内周部A露出，n-型FZ晶片1从芯片外周部B露出。p集电极区11设置在n-型芯片的整个背面上，并且与从n-型芯片的背面露出的n场阻断区3及n-型FZ晶片1连接。集电极电极(输出电极)12与p集电极区11连接。
芯片外周部B中的集电极电极12与n场阻断区3之间在芯片厚度方向上的第2距离x1b，大于芯片内周部A中的集电极电极12与n场阻断区3之间在芯片厚度方向上的第1距离x1a。由此，能够减少关断时在终端构造部26中从p集电极区11注入n-漂移区2的载流子的注入量。第1距离x1a为p集电极区11的厚度t11。第2距离x1b为n-型FZ晶片1的厚度t1与p集电极区11的厚度t11的总和。
芯片外周部B设置在从终端构造部26至芯片外周的切片线(未图示)为止的范围内。即，第一实施方式涉及的半导体装置的正面元件构造设置在芯片内周部A及芯片外周部B的整个范围内。所谓的正面元件构造是指：在活性区27中设置于n-型芯片的正面(n-漂移区2侧的面)上的FS-IGBT的元件构造、以及在终端构造部26中设置于n-型芯片的正面上的FS-IGBT的耐压构造。
在活性区27中，在n-型芯片的正面上设有由MOS栅构造及发射极电极9等构成的FS-IGBT的元件构造，其中，MOS栅构造由p基极区4、n+发射极区5、p+基极接触区6、n空穴阻挡区10、栅极绝缘膜7以及栅电极8构成。利用MOS栅构造、发射极电极9、n-漂移区2、n场阻断区3、p集电极区11以及集电极电极12构成活性区27的晶胞(unit cell)。
具体来说，在n-型芯片的正面侧(n-漂移区2侧的面侧)的表面层上，选择性地设有p基极区4及n空穴阻挡区10。n空穴阻挡区10与p基极区4连接，并且将p基极区4的n场阻断区3侧覆盖。在p基极区4的内部，选择性地设有n+发射极区5及p+基极接触区6。n+发射极区5及p+基极接触区6从n-型芯片的正面露出。
p+基极接触区6与n+发射极区5连接，并且将n+发射极区5的n场阻断区3侧覆盖。在p基极区4的、夹在n-漂移区2与n+发射极区5之间的部分的表面上，隔着栅极绝缘膜7设有栅电极8。发射极电极9在n-型芯片的正面侧与p基极区4及n+发射极区5连接，从而将p基极区4与n+发射极区5短路。通过层间绝缘膜而使发射极电极9与栅电极8电绝缘。
在终端构造部26中，在n-型芯片的正面上设有FS-IGBT的耐压构造，该FS-IGBT的耐压构造由浮动的p区(场限环：FLR)14、n+型区15、以及浮动的场板(FP)16、17构成。具体来说，在n-型芯片的正面侧(n-漂移区2侧)的表面层上，选择性地设有多个FLR14和n+型区15。
n+型区15以与FLR14分离的方式设置在芯片外周端部。在n-型芯片的正面上设有多个FP16。各FP16分别经由设置于FLR14的内部的p+高浓度区而与FLR14连接。另外，在n-型芯片的正面上设有与n+型区15连接的FP17。FP16、17分别通过层间绝缘膜13而被绝缘。
接着，以制造例如耐压级别为400V的FS-IGBT的情况为例，对第一实施方式涉及的半导体装置的制造方法进行说明。图2～图11是表示第一实施方式涉及的半导体装置的制造期间的状态的剖面图。图2～图11表示形成于n-型晶片上的多个元件中的一个元件的活性区27的一部分至终端构造部26为止的剖面构造(以下，图13～图25中与此相同)。首先，如图2所示，准备通过例如浮区(FZ)法制造的n-型FZ晶片1。
接着，通过热氧化法在n-型FZ晶片1的正面上形成例如30nm厚的屏蔽氧化膜21。接着，经由屏蔽氧化膜21向n-型FZ晶片1的正面注入例如砷(As：Arsenic)离子或者锑(Sb：Antimony)离子等的n型杂质离子。在该离子注入时，例如也可以将剂量设为1.0×1012cm-2～3.0×1012cm-2，将加速能量设为100keV。
接着，如图3所示，在例如氮(N)气氛下以900℃的温度进行30分钟热退火处理(热扩散处理)，从而在n-型FZ晶片1正面的表面层上形成n场阻断区3。通过用于形成n场阻断区3的热退火处理，能够防止n-型FZ晶片1表面的表面形态(morphology)恶化。接着，除去屏蔽氧化膜21。
接着，如图4所示，在n场阻断区3上沉积n-型外延生长层，该n-型外延生长层中掺杂有例如磷(P)等的n型杂质。该n-型外延生长层成为n-漂移区2。n-漂移区2被形成为例如厚度t2为45μm左右、电阻率为13Ω·cm～20Ω·cm。
通过在n场阻断区3上沉积n-漂移区2，从而制成依次层叠有n-型FZ晶片1、n场阻断区3以及n-漂移区2的n-型晶片。在形成n-漂移区2的过程中，n场阻断区3被进一步热扩散(主扩散)。由此，n场阻断区3的扩散深度比形成n-漂移区2之前更深。
接着，如图5所示，通过常用方法在n-型晶片的正面(n-漂移区2的与n场阻断区3侧相反侧的面)上形成FS-IGBT的正面元件构造。FS-IGBT的正面元件构造是指形成于活性区27中的元件构造及形成于终端构造部26中的耐压构造，其中，上述元件构造由MOS栅构造和发射极电极9构成，该MOS栅构造由p基极区4、n+发射极区5、p+基极接触区6、n空穴阻挡区10、栅极绝缘膜7以及栅电极8构成，上述耐压构造由FLR14、n+型区15、FP16、17构成。
通过形成FS-IGBT的正面元件构造时的热预算(热历史)，而使n场阻断区3进一步被热扩散。由此，n场阻断区3的厚度成为例如制成FS-IGBT后的芯片外周部B中的n场阻断区3的厚度t3b。图5中以正面朝向下侧的状态图示n-型晶片，但是，n-型晶片的主面方向能够根据制造工序而进行各种变更。
接着，在n-型晶片的正面上，以将发射极电极9及FP17覆盖的方式形成由聚酰亚胺膜或者氮化膜构成的钝化层(未图示)。接着，通过蚀刻在钝化层上形成开口而使FS-IGBT的电极区域露出，从而形成电极焊盘区(未图示)。接着，如图6所示，在n-型晶片的整个正面上涂敷保护抗蚀剂，并使该保护抗蚀剂改性固化，从而形成保护FS-IGBT的正面元件构造的保护抗蚀层22。接着，在n-型晶片的被保护抗蚀层22覆盖的正面上贴上背磨胶带(BG胶带)23。
接着，如图7所示，在同样地对n-型晶片的背面(n-型FZ晶片1的背面)进行研磨，直到n-型晶片的厚度到达例如120μm左右为止，然后进一步对n-型晶片的背面进行接触抛光(touch polish)从而进行镜面加工。接着，如图8所示，剥掉BG胶带，并对n-型晶片进行清洗。接着，对n-型晶片的背面进行蚀刻，将n-型晶片的厚度减小例如5μm～20μm左右。由此，n-型晶片的厚度变为制成FS-IGBT后的芯片外周部B的厚度tb。接着，在n-型晶片的背面形成具有开口部的抗蚀剂掩模24，其中，该开口部使从终端构造部26的一部分到活性区27中的n-型晶片的背面露出。
接着，如图9所示，将抗蚀剂掩模24作为掩模进行例如湿式的各向异性蚀刻，从而形成贯穿n-型FZ晶片1并到达n场阻断区3的沟槽25。沟槽25的剖面形状呈例如底部宽度小于开口侧宽度的梯形。用于形成沟槽25的蚀刻中所使用的溶液的主要成分可以是例如四甲基氢氧化铵(TMAH)溶液。通过形成该沟槽25，成为n-型FZ晶片1和n场阻断区3从n-型晶片的背面露出的状态。
另外，通过形成沟槽25而使从抗蚀剂掩模24的开口部露出部分的n场阻断区3的厚度t3a变为1.5μm～10.0μm，小于被抗蚀剂掩模24覆盖部分的n场阻断区3的厚度t3b。由此，从抗蚀剂掩模24的开口部露出部分的n-型晶片的厚度变为制成FS-IGBT后的芯片内周部A的厚度ta。由此，在n-型晶片的、制成FS-IGBT后成为n-型芯片的每个区域内都形成有厚度小于芯片外周部B的芯片内周部A。
接着，除去抗蚀剂掩模24，并对n-型晶片的背面进行清洗。接着，如图10所示，向n-型晶片的整个背面、即n-型晶片的背面、从沟槽25的侧壁露出的n-型FZ晶片1的表面、以及从沟槽25的侧壁及底面露出的n场阻断区3的表面注入硼(B：Boron)离子等的p型杂质离子。在该离子注入时，例如可以将剂量设为5.0×1012cm-2～1.5×1013cm-2，将加速能量设为30keV～60keV。
接着，通过激光退火处理而将离子注入到n-型晶片的整个背面中的p型杂质激活，从而在从n-型晶片背面露出的n-型FZ晶片1的表面层及n场阻断区3的表面层上形成p集电极区11。该激光退火处理例如可以利用波长为532nm的YAG激光，并以1.0J/cm2～2.0J/cm2的能量密度进行。接着，在将形成于n-型晶片正面上的保护抗蚀层22剥离之后，在n-型晶片的整个背面上沉积金属电极材料。
接着，在例如氢(H)气氛下以180℃～330℃的温度对沉积在n-型晶片的整个背面上的金属电极材料进行金属退火，从而形成集电极电极12。集电极电极12被形成为：集电极电极12与n场阻断区3之间在芯片厚度方向上的距离在芯片外周部B中大于在制成FS-IGBT后的芯片内周部A(第2距离x1b＞第1距离x1a)中。然后，如图11所示，沿着切片线29对n-型晶片进行切片，从而将其切割形成为多个芯片，每个芯片中都形成有FS-IGBT的正面元件构造28。由此，制成图1所示的FS-IGBT。
如以上所说明，在第一实施方式中，通过在n-型FZ晶片的形成有n场阻断区的正面上沉积n-漂移区，并在成为n-型芯片的每个区域内从n-漂移区侧形成沟槽，从而能够在成为n-型芯片的每个区域中使芯片外周部的厚度大于芯片内周部的厚度。由此，能够使集中于n-型晶片的应力分散，从而能够保持n-型晶片的机械强度。另外，通过使芯片外周部的厚度大于芯片内周部的厚度，并且使集电极电极与n场阻断区之间在芯片厚度方向上的距离在端部构造部中大于在活性区中，从而与终端构造部及活性区的整个范围内的芯片厚度均匀的半导体装置相比，能够减少终端构造部中从p集电极区注入的载流子的量。因此，在大电流被切断时，导致终端构造部损坏的危险性进一步降低，从而容易确保元件的反偏安全工作区(RBSOA)。
另外，在第一实施方式中，通过在n-型晶片的背面(n-漂移区侧的面)上形成沟槽，而使成为n-型芯片的每个区域中的芯片外周部的厚度大于芯片内周部的厚度，从而与仅使晶片外周部的厚度大于晶片中央部的现有加强晶片(rib wafer)相比，能够减小活性区中的芯片厚度。另外，通过形成深度从n-型晶片的背面到达n场阻断区的沟槽，能够进一步减小芯片内周部的厚度。由此，在制造例如耐压级别为600V以下的低耐压IGBT时，能够将n-漂移区的厚度形成为为了实现所希望的耐压而在设计上所需的理想厚度。因此，能够提供具有设计上可得到的最佳电气特性的半导体装置及半导体装置的制造方法。
另外，在第一实施方式中，通过使成为n-型芯片的每个区域中的芯片外周部的厚度大于芯片内周部的厚度，从而在例如切片前对于n-型晶片进行的电气特性试验中，设置于活性区中的p集电极区或者集电极电极等不会与放置n-型晶片的支撑台接触。由此，能够防止元件耐压降低、漏电流增大、以及反向耐压特性劣化。
另外，在第一实施方式中，由于能够将活性区中的芯片厚度减小至为了实现所希望的耐压而在设计上所需的理想厚度，因此，能够改善元件的导通损耗与开关损耗的折衷关系(trade-off relationship)。由此，能够减少导通损耗及开关损耗。
(第二实施方式)
以下，对于第二实施方式涉及的半导体装置进行说明。图12是表示第二实施方式涉及的半导体装置的构成的剖面图。第二实施方式涉及的半导体装置被设置为：设置于n-型晶片的背面上的沟槽35未到达n场阻断区3，这一点与第一实施方式涉及的半导体装置不同。即，p集电极区11在从终端构造部26到活性区27的整个范围内都仅与n-型FZ晶片1连接。
芯片内周部A中的p集电极区11与n场阻断区3之间在芯片厚度方向上的第3距离x2a，小于芯片外周部B中的p集电极区11与n场阻断区3之间在芯片厚度方向上的第4距离x2b。第3距离x2a可以根据进行蚀刻的工序能力而设为任意厚度，但是，优选为例如1.0μm以上。由此，与在从终端构造部26到活性区27的整个范围内、n-型芯片的厚度均匀的FS-IGBT相比，能够减少关断时在终端构造部26中从p集电极区11注入n-漂移区2的载流子的注入量。另外，由于蚀刻未到达n场阻断区3，因此，与第一实施方式相比，能够更加正确地控制n场阻断区3的厚度和杂质浓度。
第3距离x2a是芯片内周部A中的n-型FZ晶片1的厚度t1a。第4距离x2b是芯片外周部B中的n-型FZ晶片1的厚度t1。芯片内周部A的厚度ta为n-漂移区2的厚度t2、n场阻断区3的厚度t3、芯片内周部A中的n-型FZ晶片1的厚度t1a、以及p集电极区11的厚度t11的总厚度。第二实施方式涉及的半导体装置的沟槽35以外的其他构成与第一实施方式涉及的半导体装置相同。
接着，以制造例如耐压级别为400V的FS-IGBT的情况为例，对第二实施方式涉及的半导体装置的制造方法进行说明。图13、图14是表示第二实施方式涉及的半导体装置的制造期间的状态的剖面图。首先，如图2～图8所示，与第一实施方式同样地制造n-型晶片，并进行从FS-IGBT的正面元件构造的形成工序至薄板化工序为止的工序，其中，该薄板化工序是指将n-型晶片的厚度整体减小至制成FS-IGBT后的芯片外周部B的厚度tb的工序。但是，在图3的n场阻断区3的形成工序中，也可以使n场阻断区3的厚度小于第一实施方式，并且在图4的工序后变为1.5μm～3.0μm。
接着，如图13所示，与第一实施方式同样地，以抗蚀剂掩模24作为掩模进行蚀刻，从而形成深度小于n-型FZ晶片1的厚度的沟槽35。由此，在制成FS-IGBT后成为n-型芯片的每个区域内，都形成有厚度小于芯片外周部B的芯片内周部A。另外，芯片内周部A中的n-型FZ晶片1的厚度t1a小于芯片外周部B中的n-型FZ晶片1的厚度t1。用于形成沟槽35的蚀刻条件与第一实施方式相同。接着，除去抗蚀剂掩模24，并对n-型晶片的背面进行清洗。
接着，如图14所示，向n-型晶片的整个背面、即n-型晶片的背面、从沟槽35的侧壁及底面露出的n-型FZ晶片1的表面注入硼离子等的p型杂质离子。该离子注入条件与第一实施方式相同。接着，对n-型晶片的整个背面进行激光退火处理，从而形成与n-型FZ晶片1相接的p集电极区11。该激光退火处理条件与第一实施方式相同。然后，与第一实施方式同样地进行集电极电极12的形成工序以后的工序，从而制成图12所示的FS-IGBT。
如以上所说明，在第二实施方式中，能够得到与第一实施方式相同的效果。另外，在第二实施方式中，通过在n-型晶片的背面形成未到达n场阻断区的沟槽，从而能够减少因为形成沟槽时的工艺波动(process variation)而引起的活性区中的n场阻断区的厚度、或者n场阻断区的总剂量(将n场阻断区的剂量在厚度方向上积分后的剂量)的波动。由此，能够提高形成n场阻断区时的控制精度。因此，能够使元件的电气特性在容许变动范围内，从而能够减少场阻断效果或者集电极注入效率的变动。
(第三实施方式)
以下，以制造耐压级别为400V的FS-IGBT的情况为例，对第三实施方式涉及的半导体装置的制造方法进行说明。图15、图16是表示第三实施方式涉及的半导体装置的制造期间的状态的剖面图。在第三实施方式涉及的半导体装置的制造方法中，使用厚度大于第一实施方式的n-型FZ晶片41，并通过质子(H+)注入43以及用于将质子施主化的热退火处理而形成n场阻断区3，这一点与第一实施方式涉及的半导体装置的制造方法不同。
具体来说，首先如图15所示，准备例如厚度大于制成FS-IGBT后的芯片外周部B的厚度tb的n-型FZ晶片41。具体来说，n-型FZ晶片41的厚度例如可以为500μm左右。n-型FZ晶片41的电阻率例如可以为13Ω·cm～20Ω·cm。n-型FZ晶片41的直径例如可以为6英寸。接着，如图16所示，通过常用方法在n-型FZ晶片41的正面上形成FS-IGBT的正面元件构造。接着，与第一实施方式同样地，在n-型晶片的正面上形成钝化层(未图示)，并在钝化层上形成开口，从而形成电极焊盘区(未图示)。
接着，从n-型FZ晶片41的背面注入质子(质子注入43)，从而在n-型FZ晶片41的规定深度处形成具有基于质子的杂质态的区域42(在图16中利用×表示。在图17～图21、图25中与此相同)。优选以n-漂移区2与n场阻断区3的边界位于距离n-型FZ晶片41的正面40μm左右的深度处的方式进行该质子注入43。另外，在该离子注入43时，例如可以将n-型FZ晶片41的规定深度处的质子的总剂量设为5.0×1013cm-2～5.0×1014cm-2，将加速能量设为7MeV～8MeV。另外，质子注入43以上述范围内的加速能量进行一次或者多次，并且按照n-型FZ晶片41的规定深度处的质子的总剂量在上述范围内的方式进行。
接着，在例如氢气氛下以330℃～370℃的温度进行30分钟～60分钟的热退火处理，从而将形成于n-型FZ晶片41内部的质子激活(施主化)。由此，在n-型FZ晶片41的规定深度处，形成厚度为10μm左右且质子被施主化的n场阻断区3。然后，通过n场阻断区3将n-型FZ晶片41分割，从而如图6所示，与第一实施方式同样地，以将n场阻断区3夹在中间的方式形成两个n-型区。n场阻断区3的平均杂质浓度优选为1.0×1015cm-3～1.0×1016cm-3。
以将n场阻断区3夹在中间的方式形成的两个n-型区中的、形成有FS-IGBT的正面元件构造的n-型区为n-漂移区2。接着，如图6～图11所示，与第一实施方式同样地，在n-型FZ晶片41的整个正面上形成保护抗蚀层22并贴上BG胶带23，然后进行n-型FZ晶片41的薄板化工序以后的工序，从而制成图1所示的FS-IGBT。在图1、图6～图11中，以符号1表示n-型FZ晶片41(以下，在图12～图14中与此相同)。
另外，通过与第二实施方式同样地形成沟槽35来取代形成沟槽25，从而能够制成图12所示的FS-IGBT。
如以上所说明，在第三实施方式中，能够得到与第一、第二实施方式相同的效果。另外，在第三实施方式中，由于激活质子所需的热退火温度低至350℃左右，因此，能够防止对于在进行用于激活质子的热退火处理之前形成的正面元件构造的金属电极造成不良影响。另外，在第三实施方式中，由于是在整体或者选择性地减小n-型FZ晶片的厚度之前向n-型FZ晶片注入质子从而形成n场阻断区，因此，能够降低n-型FZ晶片破裂的危险。另外，在第三实施方式中，由于是在与其他热退火处理不同的时间进行激活(施主化)质子的热退火处理，因此，能够以最适于激活质子的条件进行用于激活质子的热退火处理。
另外，在第三实施方式中，通过以在芯片内周部中残留有n-型FZ晶片的方式形成沟槽，从而即使在芯片内周部，n-型FZ晶片中的硅溶解深度也未到达n场阻断区，其中，该硅溶解是通过为了形成p集电极区而在晶片背面实施的激光退火而引起的。因此，能够防止将质子施主化而形成的n场阻断区完全晶化。因此，能够将n场阻断区形成为所希望的n型杂质浓度。
(第四实施方式)
以下，以制造耐压级别为400V的FS-IGBT的情况为例，对第四实施方式涉及的半导体装置的制造方法进行说明。图17～图21是表示第四实施方式涉及的半导体装置的制造期间的状态的剖面图。在第四实施方式涉及的半导体装置的制造方法中，通过一次热退火处理而形成p集电极区11及n场阻断区3，这一点与第三实施方式涉及的半导体装置的制造方法不同。
具体来说，首先如图15、图16所示，与第三实施方式同样地准备n-型FZ晶片41，并依次进行FS-IGBT的正面元件构造的形成工序及质子注入43工序。接着，如图17～图21所示，依次进行在n-型晶片的被保护抗蚀层22覆盖的正面上贴上BG胶带23的工序、n-型FZ晶片41的薄板化工序、沟槽25的形成工序、以及用于形成p集电极区11的p型杂质离子的注入工序。图17～图21所示的上述工序通过例如与第一实施方式中的相同工序(图6～图10)相同的方法进行。
接着，将形成于n-型晶片正面上的保护抗蚀层22剥离，并对n-型FZ晶片41进行清洗。接着，进行用于激活注入到n-型FZ晶片41中的质子及p型杂质的热退火处理。该热退火处理条件与例如第三实施方式中为了激活质子而进行的热退火处理相同。通过这一次热退火处理，同时形成n场阻断区3及p集电极区11。接着，通过与第一实施方式同样地进行集电极电极12的形成工序以后的工序，从而制成图1所示的FS-IGBT。
另外，通过与第二实施方式同样地形成沟槽35来取代形成沟槽25，从而能够制成图12所示的FS-IGBT。
如以上所说明，在第四实施方式中，能够得到与第三实施方式相同的效果。另外，在第四实施方式中，由于能通过一次热退火处理而形成p集电极区和n场阻断区，因而能够简化制造工序。
(第五实施方式)
以下，以制造耐压级别为400V的FS-IGBT的情况为例，对第五实施方式涉及的半导体装置的制造方法进行说明。图22～图25是表示第五实施方式涉及的半导体装置的制造期间的状态的剖面图。在第五实施方式涉及的半导体装置的制造方法中，在将n-型FZ晶片41薄板化之后进行用于形成n场阻断区3的质子注入44，这一点与第四实施方式涉及的半导体装置的制造方法不同。
具体来说，首先如图22所示，与第三实施方式同样地准备n-型FZ晶片41，并在n-型FZ晶片41的正面上形成FS-IGBT的正面元件构造。接着，如图23所示，在n-型FZ晶片41的整个正面上形成保护抗蚀层22，并在n-型FZ晶片41的被保护抗蚀层22覆盖的正面上贴上BG胶带23。接着，如图24所示，对n-型FZ晶片41的背面进行磨削，从而将n-型FZ晶片41薄板化。图22～图24所示的工序通过例如与第一实施方式中的相同工序(图5～图7)相同的方法进行。
接着，如图25所示，从n-型FZ晶片41的背面注入质子(质子注入44)，从而在n-型FZ晶片41的规定深度处形成具有基于质子的杂质态的区域42。通过质子注入44注入到n-型FZ晶片41的规定深度处的质子的总剂量例如与第三实施方式相同。另外，质子注入44的加速能量可以低于第三实施方式中的质子注入43，例如可以设为1.6MeV～2.5MeV。
质子注入44的加速能量可以低于第三实施方式的质子注入43的加速能量的理由在于：进行质子注入44的n-型FZ晶片41的厚度通过薄板化而变得小于第三实施方式涉及的半导体装置的制造方法中的n-型FZ晶片。质子注入44以上述范围内的加速能量进行一次或者多次，并且按照n-型FZ晶片41的规定深度处的质子的总剂量在上述范围内的方式进行。n场阻断区3的厚度为3.0μm左右。n场阻断区3的平均杂质浓度优选为1.0×1015cm-3～1.0×1016cm-3。
接着，如图19～图21所示，与第四实施方式同样地进行沟槽25的形成工序、用于形成p集电极区11的p型杂质离子的注入工序、以及用于同时激活注入到n-型FZ晶片41中的质子及p型杂质的热退火处理。由此，形成n场阻断区3及p集电极区11。然后，与第一实施方式同样地进行集电极电极12的形成工序以后的工序，从而制成图1所示的FS-IGBT。
另外，通过与第二实施方式同样地形成沟槽35来取代形成沟槽25，从而能够制成图12所示的FS-IGBT。
如以上所说明，在第五实施方式中，能够得到与第三、第四实施方式相同的效果。另外，在第五实施方式中，通过向薄板化后的n-型FZ晶片注入质子，从而与向薄板化前的n-型FZ晶片注入质子时相比，能够降低质子注入的加速能量。因此，能够减少通过质子注入而残留在n-型FZ晶片内的残留缺陷。另外，在第五实施方式中，能够在通过薄板化减少n-型FZ晶片背面的起伏后向n-型FZ晶片背面注入质子。因此，能够以均匀的厚度形成n场阻断区。
(第六实施方式)
以下，以制造耐压级别为400V的FS-IGBT的情况为例，对第六实施方式涉及的半导体装置的制造方法进行说明。在第六实施方式涉及的半导体装置的制造方法中，在与其他热退火处理不同的时刻进行激活质子的热退火处理，这一点与第五实施方式涉及的半导体装置的制造方法不同。
具体来说，准备n-型FZ晶片41，并与第五实施方式同样地依次进行从FS-IGBT的正面元件构造的形成工序至用于形成p集电极区11的p型杂质离子的注入工序的工序。接着，与第一实施方式同样地，通过激光退火处理而将离子注入到n-型FZ晶片41的背面以及沟槽25的侧壁及底面上的p型杂质激活，从而形成p集电极区11。
接着，剥掉形成于n-型FZ晶片41正面上的保护抗蚀层22，并对n-型FZ晶片41进行清洗。接着，与第三实施方式同样地，进行用于激活注入到n-型FZ晶片41中的质子的热退火处理，从而形成n场阻断区3。然后，与第一实施方式同样地进行集电极电极12的形成工序以后的工序，从而制成图1所示的FS-IGBT。
另外，通过与第二实施方式同样地形成沟槽35来取代形成沟槽25，从而能够制成图12所示的FS-IGBT。另外，也可以将第六实施方式涉及的半导体装置的制造方法适用于第四实施方式涉及的半导体装置的制造方法中。
如以上所说明，在第六实施方式中，能够得到与第五实施方式相同的效果。另外，在第六实施方式中，由于是在与其他热退火处理不同的时间进行激活质子的热退火处理，因此，能够以最佳的条件进行用于激活质子的热退火处理。另外，在第六实施方式中，通过在将n-型FZ晶片薄板化之后进行激活质子的热退火处理，从而能够减少残留在n-型FZ晶片中的热历史。因此，与在n-型FZ晶片的薄板化之前进行激活质子的热退火处理时相比，能够减少n-型FZ晶片上的翘曲。在利用质子形成n场阻断区的情况下，能够容易地将厚度形成为3.0μm～10.0μm。
本发明并不限于以上所述的实施方式，也能够适用于各种元件构造的半导体装置中。具体来说，在各实施方式中，以平面栅构造的IGBT为例进行了说明，但是，也可以适用于例如槽栅构造的半导体装置。另外，在各实施方式中，将第1导电型设为p型、第2导电型设为n型，但是，即使将第1导电型设为n型、第2导电型设为p型，本发明也同样成立。
工业上的实用性
如上所述，本发明涉及的半导体装置及半导体装置的制造方法对于形成于薄板化后的晶片上的低耐压半导体装置有效。具体来说，例如本发明涉及的半导体装置及半导体装置的制造方法有益于提高PDP或者频闪放电管等的脉冲电源中所使用的耐压级别为600V以下的低耐压半导体装置、或者AC输入电压为200V的工业用功率转换器的效率。进而，本发明涉及的半导体装置及半导体装置的制造方法有益于提高驱动电动汽车中的电动机的变频器的效率。
标号说明
1   n-型FZ晶片
2   n-漂移区
3   n场阻断区
4   p基极区
5   n+发射极区
6   p+基极接触区
7   栅极绝缘膜
8   栅电极
9   发射极电极
10  n空穴阻挡区
11  p集电极区
12  集电极电极
13  层间绝缘膜
14  场限环(FLR)
15  n+型区
16、17 场板(FP)
26  终端构造部
27  活性区
A   芯片内周部
B   芯片外周部
x1a 芯片内周部处的集电极电极与n场阻断区之间的第1距离
x1b 芯片外周部处的集电极电极与n场阻断区之间的第2距离
t1  n-型FZ晶片的厚度
t2  n-漂移区的厚度
t3a 芯片内周部处的n场阻断区的厚度
t3b 芯片外周部处的n场阻断区的厚度
t11 p集电极区的厚度
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
第1导电型芯片，其由第1个第1导电型半导体区域、第2个第1导电型半导体区域以及第3个第1导电型半导体区域构成，其中，所述第3个第1导电型半导体区域设置于所述第1个第1导电型半导体区域与所述第2个第1导电型半导体区域之间，并且电阻率低于所述第2个第1导电型半导体区域；
沟槽，其贯穿所述第1个第1导电型半导体区域并到达所述第3个第1导电型半导体区域；
活性区，其设置于所述第1导电型芯片的内周部中，其中，通过形成所述沟槽而使所述第1导电型芯片的内周部的厚度小于外周部；
终端构造部，其设置于所述第1导电型芯片的外周部上并用于保持耐压；
第2导电型半导体区域，其与所述第3个第1导电型半导体区域及所述第1个第1导电型半导体区域连接；以及
输出电极，其与所述第2导电型半导体区域连接，
所述输出电极与所述第3个第1导电型半导体区域在所述第1导电型芯片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
2.(修改后)一种半导体装置，其特征在于，具备：
第1导电型芯片，其由第1个第1导电型半导体区域、第2个第1导电型半导体区域以及第3个第1导电型半导体区域构成，其中，所述第3个第1导电型半导体区域设置于所述第1个第1导电型半导体区域与所述第2个第1导电型半导体区域之间，并且电阻率低于所述第2个第1导电型半导体区域；
沟槽，其从所述第1导电型芯片的所述第1个第1导电型半导体区域侧的面以小于所述第1个第1导电型半导体区域的厚度的深度来设置；
活性区，其设置于所述第1导电型芯片的内周部中，其中，通过形成所述沟槽而使所述第1导电型芯片的内周部的厚度小于外周部；
终端构造部，其设置于所述第1导电型芯片的外周部上并用于保持耐压；
第2导电型半导体区域，其与所述第1个第1导电型半导体区域连接；以及
输出电极，其与所述第2导电型半导体区域连接，
所述第2导电型半导体区域与所述第3个第1导电型半导体区域在所述第1导电型芯片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
3.根据权利要求2所述的半导体装置，其特征在于，所述第3个第1导电型半导体区域的厚度为1.5μm以上且10.0μm以下。
4.根据权利要求1所述的半导体装置，其特征在于，所述第3个第1导电型半导体区域的平均杂质浓度为3.0×1015cm-3～2.0×1016cm-3。
5.根据权利要求1所述的半导体装置，其特征在于，所述第2个第1导电型半导体区域是沉积在所述第3个第1导电型半导体区域上的外延生长层。
6.根据权利要求1所述的半导体装置，其特征在于，所述第3个第1导电型半导体区域是将导入所述第1导电型芯片中的质子施主化而形成的区域。
7.根据权利要求1所述的半导体装置，其特征在于，所述第2个第1导电型半导体区域的电阻率与所述第1个第1导电型半导体区域的电阻率相等。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，所述第1导电型芯片的外周部的厚度大于80μm。
9.一种半导体装置的制造方法，其中，所述半导体装置设有终端构造部和活性区，所述终端构造部设置于第1导电型芯片的外周部中且用于保持耐压，所述活性区设置于所述第1导电型芯片的厚度小于外周部的内周部中，
所述半导体装置的制造方法的特征在于，包括：
第1工序，在第1导电型晶片的规定深度处，形成电阻率低于所述第1导电型晶片的第1导电型半导体区域；
第2工序，形成从所述第1导电型晶片的背面到达所述第1导电型半导体区域的沟槽，从而使成为所述第1导电型芯片的区域的内周部的厚度小于外周部的厚度；
第3工序，沿着所述第1导电型晶片的背面及所述沟槽的内壁形成第2导电型半导体区域；以及
第4工序，在所述第2导电型半导体区域上形成输出电极，使得所述输出电极与所述第1导电型半导体区域在所述第1导电型晶片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
10.一种半导体装置的制造方法，其中，所述半导体装置设有终端构造部和活性区，所述终端构造部设置于第1导电型芯片的外周部中且用于保持耐压，所述活性区设置于所述第1导电型芯片的厚度小于外周部的内周部中，
所述半导体装置的制造方法的特征在于，包括：
第1工序，在第1导电型晶片的规定深度处，形成电阻率低于所述第1导电型晶片的第1导电型半导体区域；
第2工序，在所述第1导电型晶片的背面形成沟槽，使成为所述第1导电型芯片的区域的内周部的厚度小于外周部的厚度，其中，所述沟槽的深度小于从所述第1导电型晶片的背面至所述第1导电型半导体区域的在所述第1导电型晶片的深度方向上的厚度；
第3工序，沿着所述第1导电型晶片的背面及所述沟槽的内壁形成第2导电型半导体区域，使得所述第2导电型半导体区域与所述第1导电型半导体区域在所述第1导电型晶片的厚度方向上的距离在所述终端构造部中大于在所述活性区中；
第4工序，在所述第2导电型半导体区域上形成输出电极。
11.根据权利要求9或者10所述的半导体装置的制造方法，其特征在于，在所述第1工序中，通过第1形成工序和第2形成工序而形成所述第1导电型晶片，
在所述第1形成工序中，在第1导电型支撑晶片的正面上，形成电阻率低于所述第1导电型支撑晶片的所述第1导电型半导体区域；
在所述第2形成工序中，在所述第1导电型半导体区域上，沉积电阻率高于所述第1导电型半导体区域的第1导电型外延生长层。
12.根据权利要求9或者10所述的半导体装置的制造方法，其特征在于，所述第1工序包括：
第1注入工序，从所述第1导电型晶片的背面注入质子；以及
第1热退火工序，通过热退火而将注入到所述第1导电型晶片中的质子激活，在所述第1导电型晶片的规定深度处形成所述第1导电型半导体区域。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述制造方法还包括薄板化工序，即，在所述第1注入工序之前，对所述第1导电型晶片的背面进行磨削，从而减小所述第1导电型晶片的厚度，
在所述第1注入工序中，以加速能量在1.6MeV～2.5MeV的范围内、所述第1导电型半导体区域的总剂量在5.0×1013cm-2～5.0×1014cm-2的范围内的方式注入质子。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述制造方法还包括薄板化工序，即，在所述第1注入工序之后，对于所述第1导电型晶片的背面进行磨削，从而减小所述第1导电型晶片的厚度，
在所述第1注入工序中，以加速能量在7.0MeV～8.0MeV的范围内、所述第1导电型半导体区域的总剂量在5.0×1013cm-2～5.0×1014cm-2的范围内的方式注入质子。
15.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，在所述第2工序中，通过湿式蚀刻形成所述沟槽。
说明或声明(按照条约第19条的修改)
权利要求1、3～15即为申请时的权利要求1、3～15。
权利要求2基于申请时的权利要求2、说明书第0084段、以及图12的记载。

Claims (15)

1.一种半导体装置，其特征在于，具备：
第1导电型芯片，其由第1个第1导电型半导体区域、第2个第1导电型半导体区域以及第3个第1导电型半导体区域构成，其中，所述第3个第1导电型半导体区域设置于所述第1个第1导电型半导体区域与所述第2个第1导电型半导体区域之间，并且电阻率低于所述第2个第1导电型半导体区域；
沟槽，其贯穿所述第1个第1导电型半导体区域并到达所述第3个第1导电型半导体区域；
活性区，其设置于所述第1导电型芯片的内周部中，其中，通过形成所述沟槽而使所述第1导电型芯片的内周部的厚度小于外周部；
终端构造部，其设置于所述第1导电型芯片的外周部上并用于保持耐压；
第2导电型半导体区域，其与所述第3个第1导电型半导体区域及所述第1个第1导电型半导体区域连接；以及
输出电极，其与所述第2导电型半导体区域连接，
所述输出电极与所述第3个第1导电型半导体区域在所述第1导电型芯片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
2.一种半导体装置，其特征在于，具备：
第1导电型芯片，其由第1个第1导电型半导体区域、第2个第1导电型半导体区域以及第3个第1导电型半导体区域构成，其中，所述第3个第1导电型半导体区域设置于所述第1个第1导电型半导体区域与所述第2个第1导电型半导体区域之间，并且电阻率低于所述第2个第1导电型半导体区域；
沟槽，其从所述第1导电型芯片的所述第1个第1导电型半导体区域侧的面以小于所述第1个第1导电型半导体区域的厚度的深度来设置；
活性区，其设置于所述第1导电型芯片的内周部中，其中，通过形成所述沟槽而使所述第1导电型芯片的内周部的厚度小于外周部；
终端构造部，其设置于所述第1导电型芯片的外周部上并用于保持耐压；
第2导电型半导体区域，其与所述第3个第1导电型半导体区域及所述第1个第1导电型半导体区域连接；以及
输出电极，其与所述第2导电型半导体区域连接，
所述第2导电型半导体区域与所述第3个第1导电型半导体区域在所述第1导电型芯片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
3.根据权利要求2所述的半导体装置，其特征在于，所述第3个第1导电型半导体区域的厚度为1.5μm以上且10.0μm以下。
4.根据权利要求1所述的半导体装置，其特征在于，所述第3个第1导电型半导体区域的平均杂质浓度为3.0×1015cm-3～2.0×1016cm-3。
5.根据权利要求1所述的半导体装置，其特征在于，所述第2个第1导电型半导体区域是沉积在所述第3个第1导电型半导体区域上的外延生长层。
6.根据权利要求1所述的半导体装置，其特征在于，所述第3个第1导电型半导体区域是将导入所述第1导电型芯片中的质子施主化而形成的区域。
7.根据权利要求1所述的半导体装置，其特征在于，所述第2个第1导电型半导体区域的电阻率与所述第1个第1导电型半导体区域的电阻率相等。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，所述第1导电型芯片的外周部的厚度大于80μm。
9.一种半导体装置的制造方法，其中，所述半导体装置设有终端构造部和活性区，所述终端构造部设置于第1导电型芯片的外周部中且用于保持耐压，所述活性区设置于所述第1导电型芯片的厚度小于外周部的内周部中，
所述半导体装置的制造方法的特征在于，包括：
第1工序，在第1导电型晶片的规定深度处，形成电阻率低于所述第1导电型晶片的第1导电型半导体区域；
第2工序，形成从所述第1导电型晶片的背面到达所述第1导电型半导体区域的沟槽，从而使成为所述第1导电型芯片的区域的内周部的厚度小于外周部的厚度；
第3工序，沿着所述第1导电型晶片的背面及所述沟槽的内壁形成第2导电型半导体区域；以及
第4工序，在所述第2导电型半导体区域上形成输出电极，使得所述输出电极与所述第1导电型半导体区域在所述第1导电型晶片的厚度方向上的距离在所述终端构造部中大于在所述活性区中。
10.一种半导体装置的制造方法，其中，所述半导体装置设有终端构造部和活性区，所述终端构造部设置于第1导电型芯片的外周部中且用于保持耐压，所述活性区设置于所述第1导电型芯片的厚度小于外周部的内周部中，
所述半导体装置的制造方法的特征在于，包括：
第1工序，在第1导电型晶片的规定深度处，形成电阻率低于所述第1导电型晶片的第1导电型半导体区域；
第2工序，在所述第1导电型晶片的背面形成沟槽，使成为所述第1导电型芯片的区域的内周部的厚度小于外周部的厚度，其中，所述沟槽的深度小于从所述第1导电型晶片的背面至所述第1导电型半导体区域的在所述第1导电型晶片的深度方向上的厚度；
第3工序，沿着所述第1导电型晶片的背面及所述沟槽的内壁形成第2导电型半导体区域，使得所述第2导电型半导体区域与所述第1导电型半导体区域在所述第1导电型晶片的厚度方向上的距离在所述终端构造部中大于在所述活性区中；
第4工序，在所述第2导电型半导体区域上形成输出电极。
11.根据权利要求9或者10所述的半导体装置的制造方法，其特征在于，在所述第1工序中，通过第1形成工序和第2形成工序而形成所述第1导电型晶片，
在所述第1形成工序中，在第1导电型支撑晶片的正面上，形成电阻率低于所述第1导电型支撑晶片的所述第1导电型半导体区域；
在所述第2形成工序中，在所述第1导电型半导体区域上，沉积电阻率高于所述第1导电型半导体区域的第1导电型外延生长层。
12.根据权利要求9或者10所述的半导体装置的制造方法，其特征在于，所述第1工序包括：
第1注入工序，从所述第1导电型晶片的背面注入质子；以及
第1热退火工序，通过热退火而将注入到所述第1导电型晶片中的质子激活，在所述第1导电型晶片的规定深度处形成所述第1导电型半导体区域。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述制造方法还包括薄板化工序，即，在所述第1注入工序之前，对所述第1导电型晶片的背面进行磨削，从而减小所述第1导电型晶片的厚度，
在所述第1注入工序中，以加速能量在1.6MeV～2.5MeV的范围内、所述第1导电型半导体区域的总剂量在5.0×1013cm-2～5.0×1014cm-2的范围内的方式注入质子。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于，
所述制造方法还包括薄板化工序，即，在所述第1注入工序之后，对于所述第1导电型晶片的背面进行磨削，从而减小所述第1导电型晶片的厚度，
在所述第1注入工序中，以加速能量在7.0MeV～8.0MeV的范围内、所述第1导电型半导体区域的总剂量在5.0×1013cm-2～5.0×1014cm-2的范围内的方式注入质子。
15.根据权利要求9或10所述的半导体装置的制造方法，其特征在于，在所述第2工序中，通过湿式蚀刻形成所述沟槽。
CN201280073164.6A 2012-09-13 2012-09-13 半导体装置及半导体装置的制造方法 Pending CN104285298A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/073439 WO2014041652A1 (ja) 2012-09-13 2012-09-13 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104285298A true CN104285298A (zh) 2015-01-14

Family

ID=50277806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280073164.6A Pending CN104285298A (zh) 2012-09-13 2012-09-13 半导体装置及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20150060938A1 (zh)
JP (1) JP5807724B2 (zh)
CN (1) CN104285298A (zh)
WO (1) WO2014041652A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
CN110114861A (zh) * 2017-07-12 2019-08-09 富士电机株式会社 半导体装置的制造方法
CN110676314A (zh) * 2019-10-23 2020-01-10 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030457A1 (ja) * 2012-08-22 2014-02-27 富士電機株式会社 半導体装置および半導体装置の製造方法
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
EP3164890B1 (en) 2015-04-24 2017-11-01 ABB Schweiz AG Method for manufacturing a power semiconductor device with thick top-metal-design
US9793386B2 (en) * 2015-10-14 2017-10-17 Ford Global Technologies, Llc Multiple zone power semiconductor device
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
CN109478561B (zh) * 2016-07-20 2022-05-13 三菱电机株式会社 半导体装置以及其制造方法
DE112017004153T5 (de) * 2016-08-19 2019-05-02 Rohm Co., Ltd. Halbleitervorrichtung
JP7039937B2 (ja) * 2017-11-07 2022-03-23 富士電機株式会社 半導体装置
CN110010678A (zh) * 2018-01-04 2019-07-12 中兴通讯股份有限公司 横向绝缘栅双极晶体管及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
JP5157201B2 (ja) * 2006-03-22 2013-03-06 株式会社デンソー 半導体装置
JP5150195B2 (ja) * 2007-10-16 2013-02-20 株式会社東芝 縦型半導体装置
JP5267036B2 (ja) * 2007-12-05 2013-08-21 株式会社デンソー 半導体装置の製造方法
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP5366521B2 (ja) * 2008-12-05 2013-12-11 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
US8786024B2 (en) * 2010-04-15 2014-07-22 Yoshitaka Sugawara Semiconductor device comprising bipolar and unipolar transistors including a concave and convex portion
JP5218474B2 (ja) * 2010-05-27 2013-06-26 富士電機株式会社 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
EP2654084B1 (en) * 2010-12-17 2019-09-25 Fuji Electric Co. Ltd. Method of manufacturing a semiconductor device
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114861A (zh) * 2017-07-12 2019-08-09 富士电机株式会社 半导体装置的制造方法
CN110114861B (zh) * 2017-07-12 2022-05-31 富士电机株式会社 半导体装置的制造方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
CN110676314A (zh) * 2019-10-23 2020-01-10 广东美的白色家电技术创新中心有限公司 一种绝缘栅双极型晶体管、功率模块及生活电器

Also Published As

Publication number Publication date
US20150060938A1 (en) 2015-03-05
JP5807724B2 (ja) 2015-11-10
WO2014041652A1 (ja) 2014-03-20
JPWO2014041652A1 (ja) 2016-08-12

Similar Documents

Publication Publication Date Title
CN104285298A (zh) 半导体装置及半导体装置的制造方法
CN104241337B (zh) 具有复合中心的半导体器件和制造方法
JP3684962B2 (ja) 半導体装置の製造方法
US8492836B2 (en) Power semiconductor device
CN103035691B (zh) 逆导型igbt半导体器件及其制造方法
JP3918625B2 (ja) 半導体装置およびその製造方法
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
CN109841616B (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
WO2011130044A1 (en) Wide band-gap mosfets having a heterojunction under gate trenches thereof and related methods of forming such devices
CN103222057A (zh) 半导体器件以及半导体器件的制造方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
KR20010007600A (ko) 두꺼운 접합 산화물을 구비한 접합형 웨이퍼 상에 확산배면 층을 제조하는 방법
CN206697484U (zh) Igbt半导体器件以及半导体器件
US20140070265A1 (en) Fast switching igbt with embedded emitter shorting contacts and method for making same
CN108122971A (zh) 一种rc-igbt器件及其制备方法
JP2002246597A (ja) 半導体装置
JP5248741B2 (ja) 逆阻止型絶縁ゲート形半導体装置およびその製造方法
US10692995B2 (en) Insulated-gate bipolar transistor structure and method for manufacturing the same
WO2014206160A1 (zh) 绝缘栅双极晶体管及其制造方法
EP3300121B1 (en) Method for manufacturing a semiconductor device
CN111933705A (zh) 一种功率半导体器件的制作方法及功率半导体器件
JP5867609B2 (ja) 半導体装置の製造方法
JP4096722B2 (ja) 半導体装置の製造方法
US20170294527A1 (en) Semiconductor device and method for manufacturing the same
CN102157434B (zh) 具有p埋层的纵向沟道SOI LIGBT器件单元的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150114

WD01 Invention patent application deemed withdrawn after publication