CN111933705A - 一种功率半导体器件的制作方法及功率半导体器件 - Google Patents
一种功率半导体器件的制作方法及功率半导体器件 Download PDFInfo
- Publication number
- CN111933705A CN111933705A CN202010620956.7A CN202010620956A CN111933705A CN 111933705 A CN111933705 A CN 111933705A CN 202010620956 A CN202010620956 A CN 202010620956A CN 111933705 A CN111933705 A CN 111933705A
- Authority
- CN
- China
- Prior art keywords
- region
- conductive type
- semiconductor device
- power semiconductor
- irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 230000001678 irradiating effect Effects 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 238000012545 processing Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 47
- 238000000137 annealing Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 abstract description 23
- 238000011084 recovery Methods 0.000 abstract description 9
- 230000002829 reductive effect Effects 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 230000000903 blocking effect Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000028070 sporulation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7424—Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
- H01L29/66393—Lateral or planar thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种功率半导体器件及其制作方法，解决了现有逆阻型IGCT由于阻断能力漏电较大、反向恢复关断能力低及通流能力低问题。对第二导电类型的衬底进行离子注入在上表面形成第一导电类型第一基区、在背面形成第一导电类型阳极发射区；高温推进在第一导电类型第一基区远离衬底上表面形成第一导电类型第二基区，在第一导电类型阳极发射区远离衬底下表面形成第一导电类型第三基区；在第一导电类型第一基区上表面形成第二导电类型阴极区；在第一导电类型阳极发射区上形成阳极；在第二导电类型阴极区上形成阴极，在第一导电类型第一基区上形成门极；处理衬底边缘形成台面；对台面终端局部辐照形成辐照区。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种功率半导体器件的制作方法及功率半导体器件。
背景技术
目前世界上柔性直流输电系统电压等级高且功率容量大，部分关键装置使用的主关断器件必须具备单管关断功率容量较高，长期短路失效模式，具备反向阻断能力，易于串联及散热等工作特性。IGCT具有阻断电压高、功率容量大、通态损耗低、短路失效模式、易于串并联等优点；另一方面，IGCT器件作为一种双极性器件，具有鲁棒性高的特点，因此，RB-IGCT(Reverse Bolcking Gate Commutated Thyristors，逆阻型门极换流晶闸管)器件非常契合超高功率电力电子装置的应用，可广泛应用于交流电机驱动，电能质量控制，节能环保等功率装置中，在效率、可靠性、成本、重量和体积等方面都具有突出的优势。目前高压直流输电系统中一直存在换相失败的现象，现有逆阻型IGCT由于阻断漏电大、反向恢复能力以及通流能力等问题，难以应用在抵御换相失败装置中。
发明内容
有鉴于此，本发明实施例提供了一种功率半导体器件的其制作方法及功率半导体器件，解决了现有的逆阻型IGCT由于阻断漏电大、反向恢复关断能力低以及高通流能力等问题。
本发明一实施例提供的一种功率半导体器件的其制作方法，包括提供一个第二导电类型的衬底；对所述衬底上表面和背面进行离子注入，以在所述衬底的上表面形成第一导电类型第一基区、在所述衬底的背面形成第一导电类型阳极发射区；分别对第一导电类型第一基区和第一导电类型阳极发射区进行高温推进，以在所述第一导电类型第一基区远离所述衬底上表面的一侧形成第一导电类型第二基区，在所述第一导电类型阳极发射区远离衬底下表面的一侧形成第一导电类型第三基区；在所述第一导电类型第一基区的上表面形成第二导电类型阴极区；在所述第一导电类型阳极发射区上形成阳极；在所述第二导电类型阴极区上形成阴极，以及在所述第一导电类型第一基区上形成门极；对所述衬底的边缘进行处理形成台面；以及对所述台面终端区域进行局部辐照，以在所述功率半导体器件台面终端区域处形成辐照区。
在一种实施方式中，对所述台面终端区域进行局部辐照，包括：对所述台面终端区域上表面和下表面进行与所述台面终端区域表面垂直的局部辐照。
在一种实施方式中，对所述台面终端区域进行局部辐照包括：对台面终端区域处的所述第一导电类型第一基区进行辐照形成第一辐照区；对台面终端区域处的所述第一导电类型阳极发射区进行辐照形成第二辐照区。
在一种实施方式中，采用质子辐照工艺对台面终端区域处的所述第一导电类型第一基区进行辐照形成第一辐照区；其中，所述第一辐照区在平行于所述衬底表面方向上，位于从所述台面终端到距离所述终端水平距离最大值为8mm的区域内；在垂直于所述衬底的表面方向上，所述第一辐照区位于距离所述功率半导体器件的上表面距离为20-60μm的区域内，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
在一种实施方式中，采用质子辐照工艺对台面终端区域处的所述第一导电类型阳极发射区进行辐照形成第二辐照区；其中，所述第二辐照区在平行于所述衬底表面方向上，位于从所述台面终端到距离所述终端水平距离最大值为8mm的区域内；在垂直于所述衬底的表面方向上，所述第二辐照区位于距离所述功率半导体器件的下表面距离为20-60μm的区域内，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
在一种实施方式中，在所述局部辐照之后进一步包括：对所述功率半导体器件进行退火，其中退火温度为200±20°，退火时间为2小时。
在一种实施方式中，在所述第一导电类型第一基区的上表面形成第二导电类型阴极区，包括：对述第一导电类型第一基区的上表面进行扩散形成第二导电类型层；对所述第二导电类型层的表面进行光刻形成选择性挖槽窗口；沿着所述挖槽窗口进行刻蚀形成第二导电类型阴极区。
一种功率半导体器件，包括依次层叠设置的阳极、第一导电类型阳极发射区、第一导电类型第一基区、第二导电类型基区、第一导电类型第二基区、第一导电类型第三基区、第二导电类型阴极区，所述功率半导体器件进一步包括：设置在所述功率半导体器件台面终端区域处的辐照区。
在一种实施方式中，所述辐照区在平行于所述衬底表面方向上，位于从所述台面终端到距离所述终端水平距离最大值为8mm的区域内；在垂直于所述衬底的表面方向上，所述辐照区位于距离所述功率半导体器件的上表面和下表面距离为20-60μm的区域内。
在一种实施方式中，所述辐照区包括位于所述第一导电类型第一基区内的第一辐照区和位于所述第一导电类型阳极发射区内的第二辐照区。
在一种实施方式中，所述辐照区围绕所述功率半导体器件的中心呈环形分布。
在一种实施方式中，所述辐照区采用质子辐照工艺形成。
在一种实施方式中，所述辐照区采用质子辐照工艺形成，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
在一种实施方式中，所述功率半导体器件为逆阻型门极换流晶闸管；所述功率半导体器件还包括位于所述第一导电类型第一基区上的门极、位于所述第二导电类型阴极区上的阴极、位于所述第一导电类型阳极发射区下表面的阳极。
本发明实施例提供的一种功率半导体器件的制作方法，包括提供一个第二导电类型的衬底；对衬底上表面和背面进行离子注入，以在衬底的上表面形成第一导电类型第一基区、在衬底的背面形成第一导电类型阳极发射区；分别对第一导电类型第一基区和第一导电类型阳极发射区进行高温推进，以在第一导电类型第一基区远离衬底上表面的一侧形成第一导电类型第二基区，在第一导电类型阳极发射区远离衬底下表面的一侧形成第一导电类型第三基区；在第一导电类型第一基区的上表面形成第二导电类型阴极区；在第一导电类型阳极发射区上形成阳极；在第二导电类型阴极区上形成阴极，以及在第一导电类型第一基区上形成门极；对衬底的边缘进行处理形成台面；以及对台面终端区域进行局部辐照，以在功率半导体器件台面终端区域处形成辐照区。终端台面处的辐照区经过辐照工艺后，减少了台面终端区域的少子寿命，因此可以降低器件台面终端区域的高温漏电流，从而提高器件结温，此外，降低了台面处的阳极少数载流子的发射率，可提升逆阻型GCT芯片反向恢复阶段承受短时间内电流变化速度的能力，同时在芯片中间区域保持较高的阳极发射效率，从而保持GCT芯片的低通态损耗优势，提高逆阻GCT的通流能力。
附图说明
图1所示为现有的一种功率半导体器件的结构示意图。
图2所示为本发明一实施例提供的一种功率半导体器件制作方法的流程示意图。
图3所示为本发明一实施例提供的一种功率半导体器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
现有的逆阻型GCT芯片在纵向上的主要结构包含PNPN四层，如图1所示，根据掺杂的轻重程度，细分为P+透明发射阳极02、P基区03、N-基区04、P基区05、P+短基区06和N+发射区07(后文也称为阴极梳条)。此外，GCT还可以包括阳极01、阴极08和门极09。器件内部存在3个PN结，从阳极01往阴极08的方向分别为J1结(反向阻断主结)、J2结(正向阻断主结)和J3结(门阴极结)。从GCT横向上看，阴极梳条07采用扇区圆弧或者圆周均匀排布在一个晶圆中，呈辐射状排布在一个晶圆中。根据GCT关断电流大小，GCT门极引出部位排布在晶圆的中心，即称为中心门极，或者排布在晶圆的中间或者外周，称中间环形门极或边缘环形门极。现有的应用在逆阻型GCT上的辐照技术是局部质辐技术，如图1所示，逆阻型GCT提供了高关断和高di/dt(短时间内承受电流快速变化)能力，但是它增加了通态压降，并降低了芯片通流的能力。另一方面。对于大直径逆阻型IGCT，其安全工作区并不随其面积增大而显著增大。这是由于大直径逆阻型IGCT通常采用中间环形门极，接近以及远离门极接触区域的门极阻抗略有不同，导致关断时IGCT晶闸管单元个体间将存在细小时差，在远离门极接触的区域会引起电流拥挤现象，从而限制了器件安全工作区的扩展。
目前为解决上述问题，主要采用非均匀辐照技术、横向变掺杂技术、中心局部辐照技术和控制分量技术，比如横向非均匀电子辐照的方法，通过对IGCT远离门极处的局部区域进行更高剂量的辐照，使得局部载流子寿命降低，降低该区域在通态状态中电流密度分布，从而提高IGCT安全工作区，通过非均匀辐照调整了GCT芯片横向的载流子注入效率，在关断过程中避免在远离门极接触区域产生电流拥挤产生芯片雪崩击穿的现象，该技术虽然提升了器件的关断能力，但是过度辐照会增大器件的阻断漏电流。或者在IGBT终端结区域的阳极进行弱掺杂，通过降低阳极发射效率控制IGBT终端局部区域的电流增益提升器件静态阻断性，并进一步提高了器件的安全工作区，HDR原理能够提高静态阻断电压，减小漏电流，目前该技术与横向变掺杂技术类似，但在IGCT上的应用暂无相关文献报道。也有在芯片中心实行局部高剂量辐照技术，提升FRD di/dt能力，并降低芯片的高温漏电流的方法。或者通过控制表面电流的分量水平，来提高器件的性能，但该工艺是针对125度以上的高温快速恢复二极管的反向电流不稳定，解决的是反向电流水平的可见热失控表现出来的电特性不稳定，但并未提出具体的技术方案。
针对上述问题，本发明提供了一种新的功率半导体器件的制作方法，如图3所示，包括：
步骤001:提供一个第二导电类型的衬底；首先提供一个第二导电类型的衬底，其中第二导电类型的衬底可以为N型掺杂的单晶硅衬底，衬底掺杂的浓度及片厚选取主要依据功率半导体器件的阻断电压、通态压降等参数的要求而定。
步骤002:对衬底上表面和背面进行离子注入，以在衬底的上表面形成第一导电类型第一基区16、在衬底的背面形成第一导电类型阳极发射区12。第一导电类型第一基区16和第一导电类型阳极发射区12可以利用B注入扩散制造形成，主要制造过程如下:在衬底的上表面和底面双面注入掺杂杂质B+，注入剂量EP+及EAP+是根据第一导电类型第一基区16与第一导电类型阳极发射区12的掺杂浓度而定，最后同时进行高温扩散，将第一导电类型第一基区16与第一导电类型阳极发射区12的硼结深控制在设计范围内。
步骤003:分别对第一导电类型第一基区16和第一导电类型阳极发射区12进行高温推进，以在第一导电类型第一基区16远离衬底上表面的一侧形成第一导电类型第二基区15，在第一导电类型阳极发射区12远离衬底下表面的一侧形成第一导电类型第三基区13。对第一导电类型第一基区16的上表面进行高温推进，以在第一导电类型第一基区16和第二导电类型基区14之间形成第一导电类型第二基区15。对第一导电类型阳极发射区12的背面进行高温推进，以在第一导电类型阳极发射区12和第二导电类型基区14之间形成第一导电类型第三基区13。第一导电类型第二基区15和第一导电类型第三基区13的制造通常可以选择注铝工艺进行，进行高温推进一定时间t，时间t可以是根据第一导电类型第二基区15和第一导电类型第三基区13铝结深的设计值控制。
第一导电类型第一基区16和第一导电类型阳极发射区12、第一导电类型第二基区15和第一导电类型第三基区13的形成顺序是可以选择的，可以如上述方法所述先在衬底的两侧形成第一导电类型第一基区16和第一导电类型阳极发射区12，再形成第一导电类型第二基区15和第一导电类型第三基区13，也可以先在衬底的两侧形成第一导电类型第二基区15和第一导电类型第三基区13，再形成第一导电类型第一基区16和第一导电类型阳极发射区12。例如，首先提供一个第二导电类型的衬底，在衬底的上表面和底面进行离子注入分别形成第一导电类型第二基区15和第一导电类型第三基区13，然后再衬底的两侧再次进行离子注入形成第一导电类型第一基区16和第一导电类型阳极发射区12。本发明对第一导电类型第一基区16和第一导电类型阳极发射区12、第一导电类型第二基区15和第一导电类型第三基区13的形成顺序和工艺不做限定。
步骤004:在第一导电类型第一基区16的上表面形成第二导电类型阴极区17。对第一导电类型第一基区16的上表面进行扩散、光刻和刻蚀等工艺以在第一导电类型第一基区16的上表面形成第二导电类型阴极区17。具体地，可以为：对第一导电类型第一基区16的上表面进行扩散形成第二导电类型层，例如对第一导电类型第一基区16的上表面进行N+磷扩散以形成第二导电类型层，其中根据第二导电类型层的掺杂浓度及结深决定磷扩散炉中的掺杂气源流量及扩散时间；然后可以在第二导电类型层上进行氧化形成氧化层；对第二导电类型层的表面进行光刻形成选择性挖槽窗口，此时氧化层可以用作光刻掩蔽层；沿着挖槽窗口进行刻蚀形成第二导电类型阴极区17，其中刻蚀可以采用化学湿法刻蚀或者干法刻蚀的工艺技术，刻蚀工艺的类型是可以进行选择的，本发明对刻蚀工艺的类型不做限定。
步骤005:在第一导电类型阳极发射区12上形成阳极11。
步骤006:在第二导电类型阴极区17上形成阴极18，以及在第一导电类型第一基区16上形成门极19。在衬底的上表面和底面分别沉积金属电极层，经过刻蚀处理和退火后形成功率半导体器件的电极金属层。阳极11和阴极18可以同时形成，也可以根据产品的需求先后形成，本发明对阳极11和阴极18是否同时形成不做限定。该功率半导体的制作方法还包括在第一导电类型第一基区16上沉积金属，形成门极19，在功率半导体阴极面的一侧开出门极窗口，然后在第一导电类型第一基区16上表面进行蒸发，例如可以进行铝金属的蒸发，铝层厚度在设计控制范围内。保护衬底的底面，在衬底的上表面进行门极19与阴极18铝层的隔离光刻，进而形成门极19和阴极18，利用高温炉，在氮气气氛中进行高温退火处理，使得铝层在各电极表面形成良好的欧姆接触。还可以利用光面聚酰亚胺，进一步隔离门极19与阴极18。
步骤007:对衬底的边缘进行处理形成台面。可以对功率半导体的边缘进行切割和磨角处理形成台面，然后对台面进行钝化处理，采用割圆设备处理GCT晶圆边缘部分，再使用磨角设备对晶圆便于处理成一定角度的斜面，形成终端台面，再使用化学药液去除终端台面的机械损伤层，最后采用钝化材料，对台面进行钝化保护处理，从而形成了GCT芯片结构。
步骤008:对在台面终端区域的边缘部分进行局部辐照，以在功率半导体器件台面终端区域处形成辐照区20。对台面终端区域处的上表面和下表面同时进行局部辐照，辐照采用质子辐照，进行He+辐照或者H+注入工艺完成。辐照时，对台面终端区域上表面和下表面进行与台面终端区域表面垂直的局部辐照。在局部辐照后，对功率半导体器件进行退火处理，退火温度可以为200±20°，退火时间可以为2小时，退火温度和退火时间是可以根据实际的产品进行选择的，本发明对退火温度和退火时间不做限定。此外辐照次数可以根据功率半导体器件的类型和测试参数进行确定。
在终端台面处经过辐照工艺形成的辐照区20内的少子寿命减少，因此可以降低器件台面终端区域处的高温漏电流，从而提高器件结温；此处，降低了台面处的阳极少数载流子的发射效率，提升逆阻型GCT芯片的反向恢复时-di/dt承受能力，同时在芯片中间区域保持较高的阳极发射效率，从而保持GCT芯片的低通态损耗优势，提高逆阻GCT的通流能力。且采用本实施例中的功率半导体器件的制作方法制作在台面终端区域处具有辐照区20的功率半导体器件，与标准型GCT及晶闸管的制造工艺相兼容，工艺和方案简单，不会产生过多的制作成本。
可以理解，本发明中的方法步骤为实现本发明所述功率半导体的制作方法的一种最优方法，方法步骤之间的顺序不是固定的，是可以根据实际的情况进行调整的，采用的工艺手段也是可以根据具体产品的需求进行选择的。
本发明一实施例中，对台面终端区域处部分进行局部辐照可以包括：对台面终端区域处的第一导电类型第一基区16进行辐照形成第一辐照区和对台面终端区域处的第一导电类型阳极发射区12进行辐照形成第二辐照区。可选地，采用质子辐照工艺进行辐照，第一辐照区在平行于衬底表面方向上，位于从台面终端到距离终端水平距离最大值为8mm的区域内；在垂直于衬底的表面方向上，第一辐照区位于距离功率半导体器件的上表面距离为20-60μm的区域内，质子辐照的质照剂量为1E12cm-2～1E14cm-2。第二辐照区在平行于衬底表面方向上，位于从台面终端区域到距离终端水平距离最大值为8mm的区域内，在垂直于衬底的表面方向上，第二辐照区位于距离功率半导体器件的下表面距离为20-60μm的区域内，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
图3所示为本发明一实施例提供的一种功率半导体器件的结构示意图。
如图3所示，该功率半导体器件包括依次层叠设置的阳极11、第一导电类型阳极发射区12、第一导电类型第三基区13、第二导电类型基区14、第一导电类型第二基区15、第一导电类型第一基区16、第二导电类型阴极区17，此外，该功率半导体器件还包括辐照区20，设置在功率半导体器件台面终端区域处，辐照区20经过辐照工艺形成，减少台面终端区域的少子寿命，因此可以降低器件台面终端区域处的高温漏电流，从而提高器件结温；此外，降低了台面处的阳极少数载流子的发射效率，可提升逆阻型GCT芯片反向恢复时-di/dt承受能力；同时在芯片中间区域保持较高的阳极11发射效率，可保持GCT芯片的低通态损耗优势，提高逆阻GCT的通流能力。
可以理解，辐照区20可以采用质子辐照工艺形成，辐照区20的形成方式是可以根据产品的需求进行选择的，本发明对辐照区20的形成工艺不做限定。可选地，本发明辐照区20采用质子辐照工艺形成，质子辐照的质照剂量可以为1E12cm-2～1E14cm-2，质子辐照的剂量是可以根据实际的产品进行选择的，本发明对质子辐照的剂量不做限定。
还可以理解，功率半导体器件为逆阻型门极换流晶闸管；功率半导体器件还包括位于所述第一导电类型第一基区16上的门极19、位于第二导电类型阴极区17上的阴极18、位于第一导电类型阳极发射区12上的阳极11。功率半导体器件的类型是可以进行选择的，本发明对功率半导体器件的具体类型不做限定。
本发明一实施例中，第二导电类型阴极区17的掺杂浓度可以为1E19cm-3～2E20cm-3，结深可以为15μm～30μm，第二导电类型阴极区17可以采用N型杂质扩散形成，比如磷(P)，在制备第二导电类型阴极区17时可以通过预沉积扩散推进工艺控制浓度及结深，第二导电类型阴极区17的掺杂浓度、结深、掺杂类型及制备工艺是可以根据实际的产品进行选择的，本发明对第二导电类型阴极区17的掺杂浓度、结深、掺杂类型及制备工艺不做限定。第一导电类型第一基区16的掺杂浓度可以为5E17cm-3～5E18cm-3，结深可以为50μm～80μm，可以通过P型杂质注入扩散形成，比如硼(B)，第一导电类型第一基区16的掺杂浓度可以由注入剂量控制，再进行高温扩散推进控制结深，第一导电类型第一基区16的掺杂浓度、结深和掺杂类型等，可以根据实际的产品需求进行选择，本发明对第一导电类型第一基区16的掺杂浓度、结深和掺杂类型等不做限定。第一导电类型第二基区15和第一导电类型第三基区13的掺杂浓度可以为5E14cm-3～2E16 cm-3，结深可以决定于器件阻断电压及终端结构的设计，可以采用扩散系数较快的P型杂质扩散形成，比如铝(Al)或镓(Ga)杂质，通过离子注铝或者闭管铝扩散推进控制结深，第一导电类型第二基区15和第一导电类型第三基区13的掺杂浓度、结深和掺杂类型是可以根据实际的产品需求进行选择的，本发明对第一导电类型第二基区15和第一导电类型第三基区13的掺杂浓度、结深和掺杂类型不做限定。第二导电类型基区14的掺杂浓度可以由器件阻断电压电压优化选择，本发明对第二导电类型的掺杂浓度和掺杂类型不做限定。第一导电类型阳极发射区12的掺杂浓度可以为5E17cm-3～2E18cm-3，第一导电类型阳极发射区12采用扩散系数较快的P型杂质扩散形成，比如铝(Al)或镓(Ga)杂质，通过离子注铝或者闭铝扩散推进控制结深，第一导电类型阳极发射区12的掺杂浓度和掺杂类型可以根据实际的产品需求进行选择，本发明对第一导电类型阳极发射区12的掺杂浓度和掺杂类型不做限定。可选的，第一导电类型阳极发射区12可以采用闭管铝扩散工艺方法与第一导电类型第三基区13同时扩散形成，第一导电类型阳极发射区12与第一导电类型第三基区13是否同时制备是可以根据实际的需求进行选择的，本发明对第一导电类型阳极发射区12与第一导电类型第三基区13是否同时制备不做限定。
本发明一实施例中，辐照区20在平行于衬底表面方向上，位于从台面终端到距离终端水平距离最大值为8mm的区域内；在垂直于衬底的表面方向上，辐照区20位于距离功率半导体器件的上表面或下表面距离为20-60μm的区域内。辐照区20可以围绕功率半导体器件的中心呈环形分布。辐照区20可以包括第一辐照区或者第二辐照区，或者第一辐照区和第二辐照区。第一辐照区位于第一导电类型第一基区16内，第一辐照区位于从台面终端到距离终端水平距离最大值为8mm的区域内；在垂直于衬底的表面方向上，第一辐照区位于距离功率半导体器件的下表面距离为20-60μm的区域内，质照剂量可以为1E12cm-2～1E14cm-2；第二辐照区位于第一导电类型阳极发射区12内，位于从台面终端到距离终端水平距离最大值为8mm的区域内，在垂直于衬底的表面方向上，第二辐照区位于距离功率半导体器件的下表面距离为20-60μm的区域内，质照剂量可以为1E12cm-2～1E14cm-2。
采用辐照工艺在台面终端区域处制备辐照区20，可以减少台面区域处的少子寿命，因此可以降低器件台面终端区域处的高温漏电流，从而提高器件结温；此外，降低了台面处的阳极少数载流子的发射效率，刻提升逆阻型GCT芯片的反向恢复时-di/dt承受能力；同时在芯片中间区域保持较高的阳极发射效率，从而保持GCT芯片的低通态损耗优势，提高逆阻GCT的通流能力。根据晶体管小注入理论，pnp晶体管共基电流增益αpnp主要取决于阳极11注入效率γAP与N-基区的输运系数αT的乘积。在同一GCT芯片关断过程中，N-基区各区有效宽度基本相同，因此GCT终端处及各处梳条下方中的基本输运系数αT也几乎相近。为调整GCT芯片门极远端及终端处的电流密度，可适度调整阳极11掺杂浓度进行微调阳极11空穴注入系数，一方面可避免GCT在关断过程中载流子聚集在远离门极处的区域产生电流丝，从而引发芯片雪崩失效；另一方面可降低对称型GCT在反向阻断恢复过程中终端处的载流子浓度分布，实现提高逆阻型GCT-di/dt承受能力。通过寿命控制技术在禁带中引入不同深能级复合中心，减小少数载流子寿命，控制载流子分布。
本发明一实施例中，以晶圆直径为91mm，终端击穿电压设计为6500V的逆阻型GCT设计为例，该逆阻型GCT纵向结构具体设计可以如下所述：第二导电类型基区14的掺杂浓度可以为1.1E13cm-3～1.4E14cm-3，第二导电类型基区14的宽度可以为780μm～810μm，第二导电类型基区14的掺杂浓度和宽度是可以根据实际的产品需求进行选择的，本发明对第二导电类型基区14的掺杂浓度和宽度不做限定。第一导电类型第三基区13和第一导电类型第二基区15的掺杂浓度可以为5E15cm-3～1E15cm-3，结深可以为110μm～130μm，第一导电类型第三基区13和第一导电类型第二基区15的掺杂浓度和结深可以根据实际的产品需求进行选择，本发明对第一导电类型第三基区13和第一导电类型第二基区15的掺杂浓度和结深不做限定。第二导电类型阴极区17的掺杂浓度可以为1E17cm-3～5E17cm-3，结深可以为50μm～70μm，第二导电类型阴极区17的掺杂浓度和结深可以根据实际的产品需求进行选择，本发明对第二导电类型阴极区17的掺杂浓度和结深不做限定。第二导电类型阴极区17的掺杂浓度可以为1E19cm-3～1E20cm-3，结深可以为15μm～30μm，第二导电类型阴极区17的掺杂浓度和结深可以根据实际产品的需求进行选择，本发明对第二导电类型阴极区17的掺杂浓度和结深不做限定。第一导电类型阳极发射区12的掺杂浓度可以为5E17cm-3～1E18cm-3，结深可以为50μm～70μm，第一导电类型阳极发射区12的掺杂浓度和结深是可以根据实际产品需求进行选择的，本发明第一导电类型阳极发射区12的掺杂浓度和结深不做限定。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换等，均应包含在本发明的保护范围之内。
Claims (14)
1.一种功率半导体器件的制作方法，其特征在于，包括：
提供一个第二导电类型的衬底；
对所述衬底上表面和背面进行离子注入，以在所述衬底的上表面形成第一导电类型第一基区、在所述衬底的背面形成第一导电类型阳极发射区；
分别对所述第一导电类型第一基区和第一导电类型阳极发射区进行高温推进，以在所述第一导电类型第一基区远离所述衬底上表面的一侧形成第一导电类型第二基区，在所述第一导电类型阳极发射区远离所述衬底下表面的一侧形成第一导电类型第三基区；
在所述第一导电类型第一基区的上表面形成第二导电类型阴极区；
在所述第一导电类型阳极发射区上形成阳极；
在所述第二导电类型阴极区上形成阴极，以及在所述第一导电类型第一基区上形成门极；
对所述衬底的边缘进行处理形成台面；以及
对所述台面终端区域进行局部辐照，以在所述功率半导体器件台面终端区域处形成辐照区。
2.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，对所述台面终端区域进行局部辐照，包括：对所述台面终端区域上表面和下表面进行与所述台面终端区域表面垂直的局部辐照。
3.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，对所述台面终端区域进行局部辐照包括：
对台面终端区域处的所述第一导电类型第一基区进行辐照形成第一辐照区；
对台面终端区域处的所述第一导电类型阳极发射区进行辐照形成第二辐照区。
4.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，采用质子辐照工艺对台面终端区域处的所述第一导电类型第一基区进行辐照形成第一辐照区；
其中，在平行于所述衬底表面方向上，所述第一辐照区位于从所述台面终端到距离所述终端水平距离最大值为8mm的区域内；在垂直于所述衬底的表面方向上，所述第一辐照区位于距离所述功率半导体器件的上表面距离为20-60μm的区域内，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
5.根据权利要求1所述的功率半导体器件的制作方法，其特征在于，采用质子辐照工艺对台面终端区域处的所述第一导电类型阳极发射区进行辐照形成第二辐照区；
其中，所述第二辐照区在平行于所述衬底表面方向上，位于从所述台面终端到距离所述终端水平距离最大值为8mm的区域内；在垂直于所述衬底的表面方向上，所述第二辐照区位于距离所述功率半导体器件的下表面距离为20-60μm的区域内，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
6.根据权利要求1所述的方法，其特征在于，在所述局部辐照之后进一步包括：对所述功率半导体器件进行退火，其中退火温度为200±20°，退火时间为2小时。
7.根据权利要求1所述的方法，其特征在于，在所述第一导电类型第一基区的上表面形成第二导电类型阴极区，包括：
对所述第一导电类型第一基区的上表面进行扩散形成第二导电类型层；
对所述第二导电类型层的表面进行光刻形成选择性挖槽窗口；
沿着所述挖槽窗口进行刻蚀形成第二导电类型阴极区。
8.一种功率半导体器件，包括依次层叠设置的阳极、第一导电类型阳极发射区、第一导电类型第一基区、第二导电类型基区、第一导电类型第二基区、第一导电类型第三基区、第二导电类型阴极区，其特征在于，所述功率半导体器件进一步包括：设置在所述功率半导体器件台面终端区域处的辐照区。
9.根据权利要求8所述的功率半导体器件，其特征在于，所述辐照区在平行于所述衬底表面方向上，位于从所述台面终端区域到距离所述终端水平距离最大值为8mm的区域内；在垂直于所述衬底的表面方向上，所述辐照区位于距离所述功率半导体器件的上表面或下表面距离为20-60μm的区域内。
10.根据权利要求8所述的功率半导体器件，其特征在于，所述辐照区包括：位于所述第一导电类型第一基区内的第一辐照区和位于所述第一导电类型阳极发射区内的第二辐照区。
11.根据权利要求8所述的功率半导体器件，其特征在于，所述辐照区围绕所述功率半导体器件的中心呈环形分布。
12.根据权利要求8所述的功率半导体器件，其特征在于，所述辐照区采用质子辐照工艺形成。
13.根据权利要求8所述的功率半导体器件，其特征在于，所述辐照区采用质子辐照工艺形成，质子辐照的质照剂量为1E12cm-2～1E14cm-2。
14.根据权利要求8所述的功率半导体器件，其特征在于，所述功率半导体器件为逆阻型门极换流晶闸管；
所述功率半导体器件还包括位于所述第一导电类型第一基区上的门极、位于所述第二导电类型阴极区上的阴极、位于所述第一导电类型阳极发射区下表面的阳极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010620956.7A CN111933705B (zh) | 2020-06-30 | 2020-06-30 | 一种功率半导体器件的制作方法及功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010620956.7A CN111933705B (zh) | 2020-06-30 | 2020-06-30 | 一种功率半导体器件的制作方法及功率半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111933705A true CN111933705A (zh) | 2020-11-13 |
| CN111933705B CN111933705B (zh) | 2023-04-25 |
Family
ID=73317016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010620956.7A Active CN111933705B (zh) | 2020-06-30 | 2020-06-30 | 一种功率半导体器件的制作方法及功率半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111933705B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504824A (zh) * | 2023-06-27 | 2023-07-28 | 清华大学 | 功率半导体器件及其制作方法 |
| CN117810251A (zh) * | 2024-03-01 | 2024-04-02 | 北京怀柔实验室 | 功率半导体器件的终端结构、制造方法及功率器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419898A2 (de) * | 1989-09-28 | 1991-04-03 | Siemens Aktiengesellschaft | Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements |
| US20040183092A1 (en) * | 2003-03-19 | 2004-09-23 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| CN104409491A (zh) * | 2013-08-26 | 2015-03-11 | 湖北台基半导体股份有限公司 | 高压快开通晶闸管及其制造方法 |
| CN110610858A (zh) * | 2018-06-15 | 2019-12-24 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制造方法 |
-
2020
- 2020-06-30 CN CN202010620956.7A patent/CN111933705B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0419898A2 (de) * | 1989-09-28 | 1991-04-03 | Siemens Aktiengesellschaft | Verfahren zur Erhöhung der Spannungsfestigkeit eines mehrschichtigen Halbleiterbauelements |
| US20040183092A1 (en) * | 2003-03-19 | 2004-09-23 | Mitsubishi Denki Kabushiki Kaisha | Pressed-contact type semiconductor device |
| CN104409491A (zh) * | 2013-08-26 | 2015-03-11 | 湖北台基半导体股份有限公司 | 高压快开通晶闸管及其制造方法 |
| CN110610858A (zh) * | 2018-06-15 | 2019-12-24 | 株洲中车时代电气股份有限公司 | 一种门极换流晶闸管及其制造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116504824A (zh) * | 2023-06-27 | 2023-07-28 | 清华大学 | 功率半导体器件及其制作方法 |
| CN116504824B (zh) * | 2023-06-27 | 2023-10-31 | 清华大学 | 功率半导体器件及其制作方法 |
| CN117810251A (zh) * | 2024-03-01 | 2024-04-02 | 北京怀柔实验室 | 功率半导体器件的终端结构、制造方法及功率器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111933705B (zh) | 2023-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4967200B2 (ja) | 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ | |
| US9870923B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| KR101794182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US10950717B2 (en) | Semiconductor device having semiconductor regions with an impurity concentration distribution which decreases from a respective peak toward different semiconductor layers | |
| US7282753B2 (en) | Vertical conducting power semiconducting devices made by deep reactive ion etching | |
| EP2654084B1 (en) | Method of manufacturing a semiconductor device | |
| US11296192B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP2001160559A (ja) | 半導体装置の製造方法 | |
| CN108122971B (zh) | 一种rc-igbt器件及其制备方法 | |
| CN113241377A (zh) | 一种提升耐高温和抗辐照能力的igbt结构及其制备方法 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN111933705B (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| KR101875287B1 (ko) | 반도체 디바이스를 형성하는 방법 | |
| CN111834451B (zh) | 一种逆阻型门极换流晶闸管及其制造方法 | |
| US8592903B2 (en) | Bipolar semiconductor device and manufacturing method | |
| CN110610858B (zh) | 一种门极换流晶闸管及其制造方法 | |
| EP3300121B1 (en) | Method for manufacturing a semiconductor device | |
| WO2014202750A1 (en) | Fast recovery diode | |
| CN107591454B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| JP2851026B2 (ja) | 高速ダイオード | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| WO2021005903A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP4573490B2 (ja) | 逆阻止型ｉｇｂｔおよびその製造方法 | |
| JP3885616B2 (ja) | 半導体装置 | |
| GB2612636A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |