CN111834451B - 一种逆阻型门极换流晶闸管及其制造方法 - Google Patents

一种逆阻型门极换流晶闸管及其制造方法 Download PDF

Info

Publication number
CN111834451B
CN111834451B CN201910332896.6A CN201910332896A CN111834451B CN 111834451 B CN111834451 B CN 111834451B CN 201910332896 A CN201910332896 A CN 201910332896A CN 111834451 B CN111834451 B CN 111834451B
Authority
CN
China
Prior art keywords
region
anode
thyristor
emission
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910332896.6A
Other languages
English (en)
Other versions
CN111834451A (zh
Inventor
陈勇民
戴小平
陈芳林
蒋谊
唐龙谷
徐焕新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Semiconductor Co Ltd filed Critical Zhuzhou CRRC Times Semiconductor Co Ltd
Priority to CN201910332896.6A priority Critical patent/CN111834451B/zh
Publication of CN111834451A publication Critical patent/CN111834451A/zh
Application granted granted Critical
Publication of CN111834451B publication Critical patent/CN111834451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363Thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices
    • H01L29/745Gate-turn-off devices with turn-off by field effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种逆阻型门极换流晶闸管及其制造方法。晶闸管的层状结构竖直方向自下而上依次包括:P+阳极发射区、P阳极区、N基区、P基区、P+基区、半埋于所述P+基区顶部的多个N+发射区;其中,在从正上方俯视晶闸管的方向上,多个N+发射区在以晶闸管的芯片中心为圆心的多个同心圆内沿圆弧均匀排布;P+阳极发射区包括P1 +阳极发射区和水平方向环绕P1 +阳极发射区的P2 +阳极发射区,所述P2 +阳极发射区位于所述P+阳极发射区的在远离门极引出端位置的N+发射区下方的区域以及所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。

Description

一种逆阻型门极换流晶闸管及其制造方法
技术领域
本发明涉及电力半导体器件技术领域,尤其涉及一种逆阻型门极换流晶闸管及其制造方法。
背景技术
门极换流晶闸管(Gate Commutated Thyristors,GCT)是电力电子领域中一种具有超大功率容量的半导体器件。现有逆阻型GCT芯片纵向上的主要结构包含PNPN四层(如图1所示),根据掺杂的轻重程度,细分为P+透明发射阳极、N-基区、P基区、P+短基区和N+发射区(也称为阴极梳条)。器件内部存在3个PN结,沿着从阳极往阴极的方向分别为J1结(反向阻断主结)、J2结(正向阻断主结)和J3结(门阴极结)。对于不同直径的GCT管芯,阴极梳条一般分成2~16圈,采用扇区圆弧或者圆周均匀排布方式,呈辐射状排布在一个晶圆中。根据GCT关断电流大小,GCT门极引出部位排布在晶圆的中心,即称为中心门极,或者排布在晶圆的中间或者外周,称中间环形门极或边缘环形门极。
对于大直径逆阻型IGCT,比如6英寸IGCT,其安全工作区并不随其面积增大而呈比例增大。对于标准型IGCT结构,根据公开文献报道的试验结果显示当其有效面积增加10倍时器件电流关断能力仅增加4倍,最大转换功率密度明显降低。由于大直径逆阻型IGCT通常采用中间环形门极,接近以及远离门极接触区域的门极阻抗略有不同,导致关断时IGCT晶闸管单元个体间存在细小时差,从而使得在远离门极接触区域出现电流拥挤现象。当器件在反向恢复时,在终端附近位置会产生同样的现象,进而限制了器件安全工作区的扩展。
对于现有常规的逆阻型GCT,主要有以下两种常见失效现象:
1)GCT在正向关断过程中,动态雪崩产生过剩载流子(空穴)累积在GCT阴极梳条下方,当累积足够多时可以促使J3结导通,从而导致器件关断失效。大尺寸GCT芯片在关断过程中,由于远离GCT门极触点区域门极阻抗较大,关断完成也发生较晚,容易出现电流聚集现象。另一方面,N-基区动态雪崩产生的载流子担当起器件内含的pnp晶体管的基极电流,这等同于一个雪崩晶体管正反馈电流增益机制,这样就使得在该区域进一步加速电流聚集,因此就可能发生以下情况:在某个或者多个阴极梳条下的电流足够高时就能触发晶闸管,使其开始恢复导通,从而导致关断失效。因此,在此机制下GCT芯片发生关断失效的一个重要特征就是失效位置常常分布在远离门极引出区域范围内。
2)GCT在反向阻断恢复关断的过程中,由于通态时注入大量存储在N-基区载流子,电子通过N+区流向阴极,空穴则流向阳极,使得在反向恢复阶段芯片台面终端处存在高电场,储存在终端处的大量载流子不易抽取至阳极,这也容易导致器件发生雪崩失效。
目前,在现有技术中,通常采用如下技术提高GCT关断能力,避免关断失效。
1)非均匀辐照技术
对GCT远离门极处的局部区域进行更高剂量的辐照,使得局部载流子寿命降低,降低该区域在通态状态中电流密度分布,从而提高IGCT安全工作区的范围。通过非均匀辐照调整了GCT芯片横向的载流子注入效率,在关断过程中避免在远离门极接触区域因为电流拥挤而出现芯片雪崩击穿的现象。该技术虽然提升了器件的关断能力,但是过度辐照会增大器件的阻断漏电流。
2)横向变掺杂技术
在具有横向变掺杂终端结构的晶闸管中,较高浓度P+型掺杂层在低浓度P型掺杂层上形成的高低结为非平行平面结,其结面产生弯曲变化避免较高浓度P+型杂质进入结终端区,具有减薄长基区降低芯片压降及提升晶闸管阻断电压的作用。该技术虽然可提升逆阻型GCT反向阻断及反向恢复能力,但是不能满足提升大尺寸GCT关断能力的设计要求。
3)发射率横向控制技术
在IGBT终端结区域的阳极进行弱掺杂,通过降低阳极发射效率控制IGBT终端局部区域的电流增益提升器件静态阻断性,并进一步提高了器件的安全工作区。目前该技术与横向变掺杂技术类似,但在IGCT上的应用暂无相关技术文献报道。
现有的另一种控制终端注入效率的技术,就是在器件终端n型缓冲层与p型集电区之间引入了一层氧化层进行隔离,以抑制在关断过程中终端处的电流集中效应,从而达到改善器件的关断特性及可靠性。
然而,上述方法均不能同时保持GCT低通态压降与低触发电流的技术优势和提高逆阻型GCT关断电流能力和反向恢复-di/dt能力。
发明内容
针对上述现有技术的不足,本发明提供了一种逆阻型门极换流晶闸管,所述晶闸管的层状结构竖直方向自下而上依次包括:所述晶闸管的层状结构竖直方向自下而上依次包括:P+阳极发射区、P阳极区、N-基区、P基区、P+基区及多个N+发射区;
其中,在从正上方俯视所述晶闸管的方向上,所述多个N+发射区沿以所述晶闸管的芯片中心为圆心的不同直径圆周分圈均匀排布;所述P+阳极发射区包括P1 +阳极发射区和水平环绕所述P1 +阳极发射区的P2+阳极发射区;其中,所述P2 +阳极发射区位于所述P+阳极发射区的在远离门极引出位置的N+发射区的下方对应的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。
根据本发明的实施例,上述P2 +阳极发射区的掺杂浓度低于P1 +阳极发射区的掺杂浓度。
根据本发明的实施例,上述晶闸管还包括:
门极,其位于所述P+基区顶部未被所述N+发射区覆盖的部分上;其中,门极引出端位于所述晶闸管的芯片中心位置与所述晶闸管边缘终端位置之间的中间位置,或者与所述晶闸管边缘终端相邻的位置;
阴极,其位于所述N+发射区顶部;
阳极,其位于所述P+阳极发射区底部。
根据本发明的一个实施例,当上述门极引出端位于所述晶闸管的芯片中心位置与所述晶闸管边缘终端位置之间的中间位置时,所述P2 +阳极发射区位于所述P+阳极发射区的距离所述晶闸管的芯片中心位置最远的1至3圈N+发射区下方的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。
根据本发明的另一个实施例,当所述门极引出端位于与所述晶闸管边缘终端相邻的位置时,所述P2 +阳极发射区位于所述P+阳极发射区的距离所述晶闸管的芯片中心位置最近的1至3圈N+发射区下方的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。
本发明还提供一种逆阻型门极换流晶闸管的制造方法,其特征在于,包括以下步骤:
提供N-型单晶硅衬底;
向所述N-型单晶硅衬底的上表面和下表面进行P型杂质预沉积,并对杂质进行高温扩散,形成P基区和P阳极区;
分别向所述P基区的上表面和所述P阳极区的预设注入窗口注入P型掺杂杂质,并对该注入的掺杂杂质进行高温扩散,形成P+基区和P1 +阳极发射区;
在所述P+基区顶部形成多个N+发射区;其中,在从正上方俯视所述晶闸管的方向上,所述多个N+发射区沿以所述晶闸管的芯片中心为圆心的不同直径圆周分圈均匀排布;
对所述P1 +阳极发射区的周围的指定区域再次注入P型掺杂杂质,并对该注入的掺杂杂质进行高温扩散,以形成P2 +阳极发射区;其中,所述P2 +阳极发射区位于所述P+阳极发射区的在远离门极引出位置的N+发射区的下方对应的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。
根据本发明的实施例,上述制造方法还包括以下步骤:
对所述多个N+发射区和所述N+发射区的中间部位进行表面钝化隔离;
在钝化隔离的表面沉积金属电极层,并进行刻蚀和退火处理,形成位于所述P+基区顶部未被所述N+发射区覆盖的部分上的门极、位于所述N+发射区顶部的阴极;所述P1 +阳极发射区和所述P2 +阳极发射区的下表面沉积金属电极层,并进行退火处理,形成所述P1 +阳极发射区和P2 +阳极发射区底部的阳极。
根据本发明的实施例,优选采用在低真空炉管饱和铝源气氛中进行的闭管扩铝工艺,向所述N-型单晶硅衬底的上表面和下表面进行铝扩散,形成所述P阳极区和P+基区。
根据本发明的实施例,优选通过以下步骤形成所述N+发射区:
在所述P+基区的上表面进行N型杂质高温氧化推进,在所述P+基区的上表面形成N+杂质扩散层和氧化层;
对所述氧化层进行光刻,形成呈径向同心均匀排布的N+发射区图形;
对所述N+发射区图形进行选择性挖槽,形成所述的呈径向同心均匀排布的N+发射区。
根据本发明的实施例,优选采用化学湿法腐蚀或干法刻蚀工艺进行选择性挖槽。
根据本发明的实施例,优选利用二氧化硅或者光刻胶形成所述预设注入窗口。
与现有技术相比,本发明的一个或多个实施例可以具有如下优点:
本发明在通过在GCT台面终端引入低发射阳极结构(P1 +阳极发射区和P2 +阳极发射区)自发调整台面终端处的载流子浓度分布,可以有效解决逆阻型GCT在反向恢复阶段的-di/dt承受能力,同时也可以调整远离门极处的阴极梳条电流密度,避免因载流子聚集最后导致击穿而关断失效。本发明提出的新型大尺寸GCT芯片结构,既能够保持GCT低通态压降与低触发电流的技术优势,又能够提高逆阻型GCT关断电流能力及反向恢复-di/dt能力。
本发明的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:
图1为常规逆阻型GCT芯片纵向结构示意图;
图2为本发明实施例一的逆阻型GCT的N+发射区、中间门极引出位置、芯片边缘终端俯视图;
图3为图2所示的逆阻型GCT芯片的纵向结构剖面图;
图4为本发明实施例的逆阻型GCT芯片纵向结构设计参数定义示意图;
图5为本发明实施例二的逆阻型GCT的N+发射区、边缘门极引出位置、芯片边缘终端俯视图;
图6为图5所示的逆阻型GCT芯片的纵向结构剖面图;
图7为本发明实施例三的逆阻型GCT芯片制造工艺的示意图。
1,P+阳极发射区;2,N-衬底;3,P基区;4,P+短基区;5,N+阴极区;6,阳极;7,门极;8,阴极;9,门极;10,J1结;11,J2结;12,J3结(门阴极结)。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
实施例一
图2为本发明实施例一的逆阻型门极换流晶闸管的俯视示意图。
如图2所示,一个GCT芯片通常包含多个基本GCT单元。在GCT阴极面俯视图中,GCT阴极由许多的N+发射区(阴极梳条)构成,纵向上每个阴极梳条对应一个基本GCT单元。相同大小的阴极梳条沿不同直径但同心的圆周分圈排布,同一圆周上的阴极梳条均匀地向心呈辐射状排布。门极引出位置通常根据芯片尺寸进行设计。在本实施例中,所述门极引出端位于晶闸管的芯片中心位置与所述晶闸管边缘终端位置之间的中间位置。
如图3所示,图2的逆阻型门极换流晶闸管的层状结构沿着竖直方向自下而上依次包括:P+阳极发射区、P阳极区、N-基区、P基区、P+基区以及半埋于所述P+基区顶部的多个N+发射区。
具体地,在从正上方俯视所述晶闸管的方向上,多个N+发射区在以所述晶闸管的芯片中心为圆心的多个同心圆内沿圆弧均匀排布,掺杂浓度为1E19cm-3~2E20cm-3,结深为15μm~30μm。一般采用N型杂质扩散形成,比如磷(P),通过预沉积扩散推进工艺控制浓度及结深。
P+基区掺杂浓度为5E14cm-3~2E16cm-3,其结深取决于器件阻断电压及终端结构设计。通常采用扩散系数较快的P型杂质扩散形成P+基区,比如铝(Al)或镓(Ga)杂质,通过离子注铝或者闭管铝扩散推进控制P+基区的结深。
N-基区的掺杂浓度根据GCT芯片阻断电压大小进行优化选择。
P阳极区的掺杂浓度为5E14cm-3~2E16cm-3,P阳极区通常采用扩散系数较快的P型杂质扩散形成,比如铝(Al)或镓(Ga)杂质,通过离子注铝或者闭铝扩散推进控制P阳极区结深。一般采用闭管铝扩散工艺方法同时扩散形成P基区。
P+阳极发射区包括P1 +阳极发射区和水平方向环绕P1 +阳极发射区的P2 +阳极发射区。具体地,P2 +阳极发射区预设位置位于靠近晶闸管边缘的远离门极引出位置的N+发射区下方对应的部分P+阳极发射区和位于晶闸管边缘终端处的部分P+阳极发射区。优选地,P2 +阳极发射区的掺杂浓度低于P1 +阳极发射区的掺杂浓度。在本实施例中,P1 +阳极发射区掺杂浓度可以为5E17cm-3~8E18cm-3,而P2 +阳极发射区的表面掺杂浓度可以为1E16cm-3~1E18cm-3。P1 +阳极发射区的扩散结深(距离芯片阳极表面的距离)约40μm~80μm。P2 +阳极发射区的扩散结深(距离芯片阳极表面的距离)约1μm~80μm。P1 +阳极发射区和P2 +阳极发射区均采用P型杂质注入扩散形成,比如硼(B)杂质,P1 +阳极发射区及P2 +阳极发射区的掺杂浓度通过P型杂质注入剂量或者注入掩蔽层的厚度控制,注入后再进行高温扩散推进形成。在本实施例中,所述P2 +阳极发射区位于所述P+阳极发射区的距离所述晶闸管的芯片中心位置最远的1至3圈N+发射区下方的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。其中,所述P2 +阳极区如果设计过宽则会降低芯片的通态特性及关断均匀性,反之如果设计过窄则会难以发挥作用。
多个门极位于所述P+基区顶部未被所述N+发射区覆盖的部分上;阴极位于所述N+发射区顶部;阳极位于所述P+阳极发射区底部。
在本实施例中,根据晶体管小注入理论,pnp晶体管共基电流增益αpnp主要取决于阳极注入效率γAP与N-基区的输运系数αT的乘积。在同一GCT芯片关断过程中,N-基区各区有效宽度基本相同,因此GCT终端处及各处梳条下方中的基本输运系数αT也几乎相近。为调整GCT芯片门极远端及终端处的电流密度,可适度调整阳极掺杂浓度进行微调阳极空穴注入系数,一方面可避免GCT在关断过程中载流子聚集在远离门极处的区域产生电流丝,从而引发芯片雪崩失效;另一方面可降低对称型GCT在反向阻断恢复过程中终端处的载流子浓度分布,实现提高逆阻型GCT-di/dt承受能力。
为了更清楚地理解本发明,下面以Φ91mm 6500V逆阻型GCT为例对本实施例的逆阻型门极换流晶闸管的结构进行详细说明。该逆阻型门极换流晶闸管的单胞结构设计参数的定义如图4所示。对于Φ91mm GCT,横向上阴极梳条从中心到管芯终端位置依次记为No.1、No.2…No.10圈。由于第9圈与第10圈远离门极位置且芯片有效面积较大,故在关断过程中存在关断延迟且关断电流密度大,因而器件损坏点常分布在该两圈所在位置。因此,4英寸逆阻型6500V GCT P2 +阳极区可设计在第9圈与第10圈所在位置,并与GCT终端处相连(如图2与图3所示)。
Φ91mm 6500V逆阻型GCT纵向结构具体设计如下:
GCT N-基区掺杂浓度ND为7E12cm-3~1.1E13cm-3,N-基区宽度WD为960μm~990μm。
GCT P基区与P阳极区掺杂浓度NP为5E15cm-3~1E16cm-3,结深Xj1与Xj2约100μm~120μm。
GCT P+基区掺杂浓度NP+为1E17cm-3~5E17cm-3,结深XjP+约60μm~80μm。
GCT N+发射区掺杂浓度Ne为1E19cm-3~1E20cm-3,结深Xj3约15μm~30μm。
GCT P1 +阳极区掺杂浓度NAP1+为5E17cm-3~1E18cm-3,结深XjP1+约60μm~80μm。
GCT P2 +阳极区设计位于第9圈梳条下方至芯片终端区的边缘部分,掺杂浓度NAP2+为1E17cm-3~8E17cm-3,结深XjP2+约1μm~80μm,优选设计为1μm~5μm。
实施例二
与实施例一不同,在本实施例中,所述门极引出端位于与晶闸管边缘终端相邻的位置。在这种情况下,所述P2 +阳极发射区位于所述P+阳极发射区的距离所述晶闸管的芯片中心位置最近的1至3圈N+发射区下方的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域(如图5与图6所示)。
综上,在上述实施例中,在通过在GCT台面终端引入低发射阳极结构(P1 +阳极发射区和P2 +阳极发射区)自发调整台面终端处的载流子浓度分布,可以解决逆阻型GCT在反向恢复阶段的-di/dt承受能力,同时也可调整远离门极处的阴极梳条电流密度,避免载流子聚集最后导致击穿而关断失效。本发明提出的新型结构尤其适用于大尺寸逆阻GCT芯片,既能保持GCT低通态压降与低触发电流的技术优势,又能提高逆阻型GCT关断电流能力及反向恢复-di/dt能力。
实施例三
图7为本发明实施例三的逆阻型门极换流晶闸管芯片的制造过程的示意图。具体地,本申请的制造逆阻型门极换流晶闸管芯片的方法包括如下步骤:
在步骤S801中,准备N-型单晶硅衬底。首先提供一个N-型掺杂的单晶硅衬底,衬底掺杂浓度及片厚选取主要依据GCT阻断电压、通态压降等参数要求而定。
在步骤S802中,向所述N-型单晶硅衬底的上表面和下表面进行杂质预沉积,并对杂质进行高温扩散,形成P基区和P阳极区。可选地,采用闭管扩铝工艺,在低空炉管饱和铝源气氛中向所述N-型单晶硅衬底的上表面和下表面进行一定时间t的高温推进,形成所述P基区和P阳极区。时间t根据P阳极区Al结深设计值控制。
在步骤S803中,分别向所述N-型单晶硅衬底的上表面的预设注入窗口和下表面的预设注入窗口注入硼杂质,并对该注入的硼杂质进行高温扩散,形成P+基区和P1 +阳极发射区。其中,优选利用二氧化硅或者光刻胶形成所述预设注入窗口。注入剂量EP+及EAP1+根据P+基区和P1 +阳极发射区的掺杂浓度而定。高温扩散后P+基区和P1 +阳极发射区的硼结深控制在设计范围内。
在步骤S804中,在所述P+基区顶部形成多个N+发射区;其中,在从正上方俯视所述晶闸管的方向上,所述多个N+发射区在以所述晶闸管的芯片中心为圆心的多个同心圆内沿圆弧均匀排布。
具体地,首先,在所述P+基区的上表面进行磷杂质扩散和氧化,在所述P+基区的上表面形成表面氧化后的磷杂质扩散层;其次,对所述表面氧化后的磷杂质扩散层进行选择性挖槽,剩余部分形成所述N+发射区;最后,对所述P+基区顶部未被所述N+发射区覆盖的部分进行氧化。
在步骤S805中,对所述多个N+发射区和所述P+基区顶部未被所述N+发射区覆盖的部分的上表面进行钝化隔离。
在步骤S806中,在所述P1 +阳极发射区的周围的指定区域注入硼杂质,并对该注入的棚杂质进行高温扩散,形成水平方向环绕所述P1 +阳极发射区的P2 +阳极发射区;其中,所述指定区域是指位于远离门极引出位置的N+发射区的下方的区域和晶闸管边缘终端位置处的区域。注入剂量EAP根据P2 +阳极发射区的掺杂浓度而定。P2 +阳极发射区的结深控制在设计范围内。
在步骤S807中,同时在钝化隔离的表面、所述P1 +阳极发射区的下表面和所述P2 +阳极发射区的下表面沉积金属电极层,并进行刻蚀和退火处理,形成位于所述P+基区顶部未被所述N+发射区覆盖的部分上的门极、位于所述N+发射区顶部的阴极和位于所述P1 +阳极发射区和P2 +阳极发射区底部的阳极。在管芯各个面沉积金属电极层,经过刻蚀处理后,经过退火形成GCT电极金属层。
最后在步骤S808中,完成台面造型、台面保护工艺,形成了对称型GCT管芯。
本发明实施例制造工艺方法简单,兼容现有晶闸管生产工艺平台。在本实施例中,在通过在GCT台面终端引入低发射阳极结构(P1 +阳极发射区和P2 +阳极发射区)自发调整台面终端处的载流子浓度分布,可以解决逆阻型GCT在反向恢复阶段的-di/dt承受能力,同时也可调整远离门极处的阴极梳条电流密度,避免载流子聚集最后导致击穿而关断失效。本发明提出的新型大尺寸GCT芯片结构,既能保持GCT低通态压降与低触发电流的技术优势,又能提高逆阻型GCT关断电流能力及反向恢复-di/dt能力。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的保护范围,仍须以所附的权利要求书所界定的范围为准。

Claims (9)

1.一种逆阻型门极换流晶闸管,其特征在于,所述晶闸管的层状结构竖直方向自下而上依次包括:P+阳极发射区、P阳极区、N-基区、P基区、P+基区及多个N+发射区;所述晶闸管还包括门极,门极引出位置位于所述晶闸管的芯片中心位置与所述晶闸管边缘终端位置之间的中间位置;
其中,在从正上方俯视所述晶闸管的方向上,所述多个N+发射区沿以所述晶闸管的芯片中心为圆心的不同直径圆周分圈均匀排布;所述P+阳极发射区包括P1 +阳极发射区和水平环绕所述P1 +阳极发射区的P2 +阳极发射区;其中,所述P2 +阳极发射区位于所述P+阳极发射区的在远离门极引出位置的N+发射区的下方对应的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。
2.根据权利要求1所述的逆阻型门极换流晶闸管,其特征在于,
所述P2 +阳极发射区的掺杂浓度低于所述P1 +阳极发射区的掺杂浓度。
3.根据权利要求1或2所述的逆阻型门极换流晶闸管,其特征在于,所述门极位于所述P+基区顶部未被所述N+发射区覆盖的部分上;其中,门极引出位置替换为位于与所述晶闸管边缘终端相邻的位置,所述P2+阳极发射区的位置替换为位于所述P+阳极发射区的距离所述晶闸管的芯片中心最近的1至3圈N+发射区下方的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域;
阴极,其位于所述N+发射区顶部;
阳极,其位于所述P+阳极发射区底部。
4.根据权利要求1所述的逆阻型门极换流晶闸管,其特征在于,
当所述门极引出端位于所述晶闸管的芯片中心位置与所述晶闸管边缘终端位置之间的中间位置时,所述P2 +阳极发射区位于所述P+阳极发射区的距离所述晶闸管的芯片中心位置最远的1至3圈N+发射区下方的区域和所述P+阳极发射区的在所述晶闸管边缘终端位置的区域。
5.一种逆阻型门极换流晶闸管的制造方法,其特征在于,包括以下步骤:
提供N-型单晶硅衬底;
向所述N-型单晶硅衬底的上表面和下表面进行P型杂质预沉积,并对杂质进行高温扩散,形成P基区和P阳极区;
分别向所述P基区的上表面和所述P阳极区的预设注入窗口注入P型掺杂杂质,并对该注入的掺杂杂质进行高温扩散,形成P+基区和P1 +阳极发射区;
在所述P+基区顶部形成多个N+发射区;其中,在从正上方俯视所述晶闸管的方向上,所述多个N+发射区沿以所述晶闸管的芯片中心为圆心的不同直径圆周分圈均匀排布;
对所述P1 +阳极发射区的周围的指定区域再次注入P型掺杂杂质,并对该注入的掺杂杂质进行高温扩散,以形成P2 +阳极发射区;其中,所述晶闸管还包括门极,门极引出位置位于所述晶闸管的芯片中心位置与所述晶闸管边缘终端位置之间的中间位置;所述指定区域是指位于远离门极引出位置的N+发射区的下方的区域和晶闸管边缘终端位置处的区域。
6.根据权利要求5所述的制造方法,其特征在于,还包括以下步骤:
对所述多个N+发射区和所述N+发射区的中间部位进行表面钝化隔离;
在钝化隔离的表面沉积金属电极层,并进行刻蚀和退火处理,形成位于所述P+基区顶部未被所述N+发射区覆盖的部分上的门极、位于所述N+发射区顶部的阴极;所述P1 +阳极发射区和所述P2 +阳极发射区的下表面沉积金属电极层,并进行退火处理,形成所述P1 +阳极发射区和P2 +阳极发射区底部的阳极。
7.根据权利要求5或6所述的制造方法,其特征在于,采用在低真空炉管饱和铝源气氛中进行闭管扩铝工艺,向所述N-型单晶硅衬底的上表面和下表面进行铝扩散,形成所述P阳极区和P+基区。
8.根据权利要求5或6所述的制造方法,其特征在于,通过以下步骤形成所述N+发射区:
在所述P+基区的上表面进行N型杂质高温氧化推进,在所述P+基区的上表面形成N+杂质扩散层和氧化层;
对所述氧化层进行光刻,形成呈径向同心均匀排布的N+发射区图形;
对所述N+发射区图形进行选择性挖槽,形成所述的呈径向同心均匀排布的N+发射区。
9.根据权利要求8所述的制造方法,其特征在于,采用化学湿法腐蚀或干法刻蚀工艺进行选择性挖槽。
CN201910332896.6A 2019-04-23 2019-04-23 一种逆阻型门极换流晶闸管及其制造方法 Active CN111834451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910332896.6A CN111834451B (zh) 2019-04-23 2019-04-23 一种逆阻型门极换流晶闸管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910332896.6A CN111834451B (zh) 2019-04-23 2019-04-23 一种逆阻型门极换流晶闸管及其制造方法

Publications (2)

Publication Number Publication Date
CN111834451A CN111834451A (zh) 2020-10-27
CN111834451B true CN111834451B (zh) 2023-04-07

Family

ID=72911948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910332896.6A Active CN111834451B (zh) 2019-04-23 2019-04-23 一种逆阻型门极换流晶闸管及其制造方法

Country Status (1)

Country Link
CN (1) CN111834451B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112909070A (zh) * 2021-02-10 2021-06-04 锦州市圣合科技电子有限责任公司 超大电流高di/dt晶闸管管芯结构
CN113270493A (zh) * 2021-05-17 2021-08-17 湖南大学 一种逆导型碳化硅n-GTO晶闸管及其制备方法
CN116504825B (zh) * 2023-06-27 2023-09-19 清华大学 功率半导体器件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273313A (ja) * 1994-03-25 1995-10-20 Siemens Ag 陽極側ゲッタリングを有する半導体デバイス
CN1126372A (zh) * 1994-06-10 1996-07-10 Abb管理有限公司 非对称晶闸管的阳极侧的短路结构
CN1805150A (zh) * 2005-01-11 2006-07-19 三菱电机株式会社 功率半导体器件
CN102969245A (zh) * 2012-12-07 2013-03-13 株洲南车时代电气股份有限公司 一种逆导型集成门极换流晶闸管制作方法
US20140014973A1 (en) * 2011-10-26 2014-01-16 Anvil Semiconductors Limited 3C-SiC TRANSISTOR
WO2015078657A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Reverse-conducting power semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273313A (ja) * 1994-03-25 1995-10-20 Siemens Ag 陽極側ゲッタリングを有する半導体デバイス
CN1126372A (zh) * 1994-06-10 1996-07-10 Abb管理有限公司 非对称晶闸管的阳极侧的短路结构
CN1805150A (zh) * 2005-01-11 2006-07-19 三菱电机株式会社 功率半导体器件
US20140014973A1 (en) * 2011-10-26 2014-01-16 Anvil Semiconductors Limited 3C-SiC TRANSISTOR
CN102969245A (zh) * 2012-12-07 2013-03-13 株洲南车时代电气股份有限公司 一种逆导型集成门极换流晶闸管制作方法
WO2015078657A1 (en) * 2013-11-29 2015-06-04 Abb Technology Ag Reverse-conducting power semiconductor device

Also Published As

Publication number Publication date
CN111834451A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
CN108242465B (zh) 一种门极换流晶闸管及其制备方法
CN111834451B (zh) 一种逆阻型门极换流晶闸管及其制造方法
US9960250B2 (en) Power device and method of manufacturing the same
JPH09121052A (ja) 半導体装置およびその製造方法
US7262478B2 (en) Semiconductor device and manufacturing method thereof
CN113571415B (zh) Igbt器件及其制作方法
CN113241377A (zh) 一种提升耐高温和抗辐照能力的igbt结构及其制备方法
JP4904625B2 (ja) 半導体装置
CN110610858B (zh) 一种门极换流晶闸管及其制造方法
JPH09326486A (ja) 絶縁ゲートバイポーラトランジスタ
CN110047913B (zh) 一种门极可关断晶闸管及其制造方法
CN110137250B (zh) 一种具有超低导通压降的高速igbt器件
CN111933705B (zh) 一种功率半导体器件的制作方法及功率半导体器件
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
CN111933686B (zh) 一种功率半导体器件及其制作方法
JP2851026B2 (ja) 高速ダイオード
CN116435353A (zh) 一种逆导绝缘栅双极型晶体管结构及其制备方法
CN114497190B (zh) 一种空间寿命非均匀分布的半导体器件及制作方法
CN116110961A (zh) 一种沟槽栅双极型晶体管及其制作工艺
CN111933704B (zh) 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管
CN114566539A (zh) 一种新型结构的igbt芯片及制备方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法
JP2003264288A (ja) 半導体装置
CN217158195U (zh) 一种新型结构的igbt芯片
WO2021232548A1 (zh) 功率半导体装置及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant