JP4167313B2 - 高耐圧電力用半導体装置 - Google Patents
高耐圧電力用半導体装置 Download PDFInfo
- Publication number
- JP4167313B2 JP4167313B2 JP05074598A JP5074598A JP4167313B2 JP 4167313 B2 JP4167313 B2 JP 4167313B2 JP 05074598 A JP05074598 A JP 05074598A JP 5074598 A JP5074598 A JP 5074598A JP 4167313 B2 JP4167313 B2 JP 4167313B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- semiconductor device
- region
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 182
- 239000000758 substrate Substances 0.000 claims description 83
- 239000012535 impurity Substances 0.000 claims description 61
- 230000005684 electric field Effects 0.000 claims description 49
- 238000000034 method Methods 0.000 description 35
- 150000002500 ions Chemical class 0.000 description 34
- 230000015556 catabolic process Effects 0.000 description 33
- 238000011084 recovery Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 11
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイオードやＩＧＢＴ等の高耐圧電力用半導体素子を含む半導体装置に関する。
【０００２】
【従来の技術】
電力制御を行なう高耐圧半導体装置に用いられる高耐圧半導体素子の１つとして、高耐圧ダイオードがある。図５５に、従来の高耐圧ダイオードの断面図を示す。
【０００３】
図５５において、８１は高抵抗の第１のｎ型カソード層（半導体基板）を示しており、このｎ型カソード層８１の表面には、第１のｐ型アノード層８２が選択的に形成されている。この第１のｐ型アノード層８２の表面には、高不純物濃度の第２のｐ型アノード層８３が選択的に形成されている。
【０００４】
また、ｎ型カソード層８１の表面には、電界緩和構造（接合終端構造）である低不純物濃度のｐ型リサーフ層８４がｐ型アノード層に接してその周囲に形成されている。さらに、ｎ型カソード層８１の表面には、高不純物濃度のｎ型チャネルストッパ層８５がｐ型リサーフ層８４から所定距離離れてその外側に形成されている。
【０００５】
また、第２のｐ型アノード層８３の縁から第１のｐ型アノード層８２、ｐ型リサーフ層８４、ｎ型カソード層８１、ｎ型チャネルストッパ層８５にまたがる領域上には高抵抗膜８６が設けられている。なお、高抵抗膜８６の代わりに、絶縁膜が設けられているものもある。
【０００６】
一方、高抵抗の第１のｎ型カソード層８１の裏面には、それよりも高不純物濃度の第２のｎ型カソード層８７が形成されている。このｎ型カソード層８７にはカソード電極８８が設けられている。また、第２のｐ型アノード層８３にはアノード電極８９、ｎ型チャネルストッパ層８５には電極９０が設けられている。９１は絶縁膜を示している。
【０００７】
しかしながら、この種の従来の高耐圧ダイオードには、以下のような問題がある。すなわち、高耐圧化を図るために、ｎ型カソード層８１を厚くする必要があるが、ｎ型カソード層８１が厚くなると、その分、順方向電圧降下、逆回復損失が大きくなるなど素子特性が劣化するという問題が起こる。最悪の場合、装置の破壊につながる。
【０００８】
一方、インバータ回路やチョッパ回路等のスイッチング回路に対して、装置の小型化と高性能化のニーズが近年ますます強くなっている。
【０００９】
図５６は、従来のＩＧＢＴを用いたインバータの主回路構成を示す。インバータ回路では、モータ制御のように負荷にインダクタンス成分を含むため、スイッチング素子（ここでは、ＩＧＢＴ）Ｔｒ１−Ｔｒ４を選択的にターンオフしたとき、負荷のインダクタンスに蓄えられたエネルギーを放出する必要がある。この電気エネルギーを還流するために、還流ダイオードＤ１−Ｄ４がＩＧＢＴに逆並列に接続される。
【００１０】
このような従来の半導体装置では、ＩＧＢＴと還流ダイオードのそれぞれにおいて、電源電圧以上の耐圧を得るために、半導体チップ内で一定面積以上の接合終端領域が必要となる。このため、チップ面積の縮小が難しく、高電流密度化が困難である。また、モジュールとする場合、ＩＧＢＴに個別素子の還流ダイオードが外付けで接続される。すなわち、ＩＧＢＴチップと還流ダイオードチップが同一基板上に載置され、それぞれチップ上の電極と外部導出電極の間が配線で接続される。この構成では、接続配線のインダクタンスのために、高速化が困難である。
【００１１】
また、ＩＧＢＴ単体についても、低損失化が求められている。図５７は、この種のＩＧＢＴの構成を示す断面図である。このＩＧＢＴでは、高抵抗のｎ型ベース層（半導体基板）１０１の一方の面にｐ型ドレイン層１０２が形成されている。一方、ｎ型ベース層１０１の他方の面にｐ型ベース層１０４が選択的に形成され、ｐ型ベース層１０４内にはｎ型ソース層１０５が形成されている。さらに、ｎ型ベース層１０１とｎ型ソース層１０５との間のｐ型ベース層１０４上には、ゲート絶縁膜１０６を介してゲート電極１０７が形成されている。なお、これらゲート電極１０７、ゲート絶縁膜１０６、ｐ型ベース層１０４、ｎ型ベース層１０１及びｎ型ソース層１０５により、ＣＨ１をチャネル領域とする電子注入用ＭＯＳＦＥＴが構成されている。ｐ型ドレイン層１０２上にはドレイン電極１０８が形成され、ｎ型ソース層１０５上及びｐ型ベース層１０４上にはソース電極１０９が形成されている。
【００１２】
次に、このような半導体装置の動作を説明する。ドレイン電極１０８に正電圧、ソース電極１０９に負電圧が印加されている時、ソースよりも正となる正電圧をゲート電極１０７に印加すると、ｐ型ベース層１０４のゲート電極１０７に接した表面がｎ型に反転し、電子ｅがｎ型ソース層１０５から反転層を介してｎ型ベース層１０１に注入されてｐ型ドレイン層１０２に到達する。これに伴い、ｐ型ドレイン層２から正孔ｈがｎ型ベース層１０１に注入される。このようにｎ型ベース層１０１に電子ｅと正孔ｈの両方が注入され、伝導度変調が起こってオン電圧が低減可能となる。
【００１３】
一方、ターンオフ動作の際には、ソースに対して負である負電圧が絶縁ゲート１０７に印加される。これにより、ゲート電極１０７直下に形成されていた反転層が消失して電子注入が止まる。一方、ｎ型ベース層１０１中の正孔ｈは、その一部がｐ型ベース層１０４を介してソース電極１０９に排出され、残りの正孔ｈは、電子ｅと再結合して消滅する。これにより、半導体装置はターンオフする。
【００１４】
しかしながら、上述のような従来のＩＧＢＴでは、その導通状態において、電子ｅ及び正孔ｈがｎベース層１０１とｐ型ドレイン層１０２との間に形成されるｐｎ接合によるポテンシャル障壁を越える必要がある。すなわち、図５８の電流−電圧特性図に示すように、ｐｎ接合による電圧降下として、約０．７Ｖ程度のビルトイン電圧分だけオン抵抗が増大する。このため、従来のＩＧＢＴでは、導通状態のオン抵抗を十分に低減できないという問題がある。
【００１５】
【発明が解決しようとする課題】
上述の如く、従来の高耐圧ダイオードは、高耐圧化を図るために、ｎ型カソード層（半導体基板）を厚くする必要があった。しかしながら、ｎ型カソード層が厚くなると、順方向電圧降下、逆回復損失等の素子特性が劣化するという問題があった。
【００１６】
本発明の第１の目的は、素子特性の劣化を招かずに、必要な耐圧を確保できる高耐圧電力用半導体装置を提供することにある。
【００１７】
また、従来の電力用半導体装置では、スイッチング素子に還流ダイオードを外付けで逆並列接続するために高電流密度化が難しく、接続配線のために高速化が困難であるという問題がある。
【００１８】
本発明の第２の目的は、従来よりも構成が簡素で小型化と高性能化が図れる電力用半導体装置を提供することにある。
【００１９】
また、従来の電力用半導体装置では、オン電圧をビルトイン電圧以下には低減し得ないという問題がある。
【００２０】
本発明の第３の目的は、通電時に零電圧から電流が立上がると共に、低電流領域から高電流領域に亙ってオン抵抗が小さい電力用半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明の高耐圧電力用半導体装置は、第１と第２の主面を有し、前記第１および第２の主面のいずれかに少なくとも一つの段差により形成された凹部を有する高抵抗の第１導電型の半導体基板と、前記半導体基板の前記凹部が形成された領域に少なくともその１部が形成された、低不純物濃度の第２導電型リサーフからなる電界緩和構造と、前記半導体基板の前記凹部が形成された前記第１および第２の主面のいずれかの側に形成され、前記リサーフより高不純物濃度の第２導電型アノード層を有する電力用ダイオードとを具備し、前記電力用ダイオードの前記アノード層が形成された前記半導体基板の高抵抗部分の厚さが、前記電界緩和構造下の前記半導体基板の高抵抗部分の厚さよりも小さく、前記リサーフは前記半導体基板の前記第１の主面または第２の主面に形成された前記凹部を取り囲み前記電力用ダイオードの前記アノード層に接していることを特徴とする。
【００２３】
前記電力用ダイオードの前記アノード層が、前記第１導電型の半導体基板との界面に複数の段差を有することを特徴とする。
【００２８】
したがって、電界緩和構造の効率を高めるために半導体基板を厚くしても、高耐圧半導体素子の順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００２９】
また、半導体ウェハが大口径化するにつれ、強度の観点から半導体基板を厚くせざるを得ない場合でも、高耐半導体素子の厚さは凹部の深さに対応した薄いものとすることができる。これにより、素子特性の劣化を招かずに、半導体基板の厚さを任意に設定することができ、必要な耐圧を確保できる高耐圧半導体装置を実現できるようになる。
【００３０】
また、本発明によれば、半導体基板との界面に複数の段差を有する電界緩和構が用いられているので、段差がない従来の電界緩和構造が用いられた場合に比べて、電界が集中する箇所が増し、電界を積分して得られる耐圧が高くなる。これにより、従来の電界緩和構造に比べて、耐圧の高い高耐圧半導体装置を実現できるようになる。
【００３１】
また、本発明では、高抵抗の第１導電型の半導体基板として、第１の主面（表面）と第２の主面（裏面）に凹部が形成されたものを用いてもよい。そして、高耐圧半導体素子が表面と裏面の凹部との間の部分に形成されている。このため、半導体基板が厚くても、高耐圧半導体素子の厚さは凹部の深さに対応した薄いものとなる。
【００３２】
表面に段差を設ける場合には、微細パターン形成プロセスによる制約で段差をあまり大きくできないの対し、裏面に段差を設ける場合には、このような制約がなく、広範囲で半導体基板の厚さを設定することができる。これにより、素子特性の劣化を招かずに、半導体基板の厚さを広範囲で任意に設定することができ、必要な耐圧を確保できる高耐圧半導体装置を実現できるようになる。
【００４６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。まず、本発明の第１の態様の実施形態（第１乃至第１５の実施形態）を説明する。これらの実施形態では、第１導電型がｎ型の場合を説明するが、ｎ型に代えてｐ型とすることも可能である。また、上記の実施形態を通じて、同一箇所には、同一番号を付して、重複する説明を省略する。
【００４７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態では、高耐圧半導体素子として高耐圧ダイオードを用いている。
【００４８】
図１において、１は高抵抗の第１のｎ型カソード層（半導体基板）を示しており、このｎ型カソード層１の表面には、凹部が形成されている。この凹部の底部の表面には、第１のｐ型アノード層２が選択的に形成されている。この第１のｐ型アノード層２の表面には、高不純物濃度の第２のｐ型アノード層３が選択的に形成されている。
【００４９】
また、ｎ型カソード層１の表面には、電界緩和構造（接合終端構造）である低不純物濃度のｐ型リサーフ層４が第１のｐ型アノード層２に接してその周囲に形成されている。この場合、ｐ型リサーフ層４は、ｎ型カソード層１の凹部の底部および側面部からその外側の基板表面にかけて形成されている。
【００５０】
さらに、ｎ型カソード層１の表面には、接合終端構造である高不純物濃度のｎ型チャネルストッパ層５がｐ型リサーフ層４から所定距離離れてその外側に形成されている。
【００５１】
また、第２のｐ型アノード層３の縁から第１のｐ型アノード層２、ｐ型リサーフ層４、ｎ型カソード層１、ｎ型チャネルストッパ層５にまたがる領域上にはＳＩＰＯＳ（semi-insulating polycrystalline silicon ）膜等の高抵抗膜６が設けられている。なお、高抵抗膜６の代わりに、絶縁膜を設けても良い。
【００５２】
一方、第１のｎ型カソード層１の裏面には、それよりも高不純物濃度の第２のｎ型カソード層７が形成されている。このｎ型カソード層７にはカソード電極８が設けられている。また、第２のｐ型アノード層３にはアノード電極９、そしてｎ型チャネルストッパ層５には電極１０が設けられている。電極１０は耐圧を安定させるために必要な予備電極であるが、これをカソード電極としてアノード電極９との間に横型ダイオード構造を構成することも可能である。なお、１１は絶縁膜である。
【００５３】
本実施形態では、ｎ型カソード層１の表面に凹部が形成され、この凹部の厚さの薄い領域にダイオードが形成されている。すなわち、本実施形態では、ｎ型カソード層１（半導体基板）が厚くても、ダイオードとして動作する部分の厚さは凹部の深さに対応した薄いものとなる。したがって、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００５４】
また、本実施形態によれば、以下の理由によっても、上記の特徴が得られる。
本実施形態の素子を従来構造のそれと比較する。まず、従来の場合、図２に示すように、ｐ型リサーフ層４が形成される領域には段差がなく、電界が集中する箇所は図中Ａ、Ｂ、Ｃで示した３つの箇所である。それぞれの箇所の電界強度を図２の下部に示す。従来は耐圧を高くするためには、基板厚を大きくする必要があり、このため定常オン損失、ターンオン損失が大きくなっていた。
【００５５】
一方、本実施形態の場合、ｐ型リサーフ層４が形成される領域に段差があり、図３に示すように、電界が集中する箇所はＡ、Ｂ、Ｃ、Ｄで示した４つの箇所である。すなわち、本実施形態では段差があるので、電界が集中する箇所が１つ増える。
【００５６】
したがって、本実施形態によれば、従来に比べて、電界を積分して得られる耐圧が高くなるので、半導体基板の厚さが同じでもより高耐圧の半導体素子を実現することができる。
【００５７】
なお、ｐ型リサ−フ層４を設けず、凹部の厚さの薄い領域に素子を形成することだけでも、順方向電圧降下、逆回復損失等の素子特性の劣化を防止することは可能である。また、ｐ型リサーフ層４が形成されている領域に、２個、３個と段差がある場合には更に高耐圧の半導体素子を実現することが可能である。
【００５８】
次に凹部の深さと電界分布との関係について説明する。
【００５９】
図４に、凹部の深さが浅い場合の電界分布を示す。この深さでは、半導体素子の内の主素子部分（Ａ−Ａ´間の領域）はｐ型リサーフ層４に比べて電界が低く余裕があるので、ブレークダウンはｐ型リサーフ層４で起こる。したがって、凹部をもっと深い領域まで形成し、通電損失とターンオフ損失を小さくしても耐圧は落ちることはない。
【００６０】
図５に、凹部の深さが中間の場合の電界分布を示す。この深さでは、主素子の電界とｐ型リサーフ層４のそれとが同じ大きさであるため、ブレークダウンは素子とｐ型リサーフ層４とで同時に起こる。
【００６１】
図６に、凹部の深さが深い場合の電界分布を示す。この深さでは、主素子はｐ型リサーフ層４に比べて電界が大きいので、ブレークダウンは主素子で起こる。すなわち、全体の耐圧は主素子耐圧（主素子設計）のみで決まり、ｐ型リサーフ層４等の電界緩和構造にはよらない。この場合、図５の場合に比べて、耐圧の絶対値は低下するが、同時に順方向電圧降下、逆回復損失が減少し、損失特性が格別に優れた半導体素子を得ることができる。また、ブレークダウンが半導体表面から離れたＡ点で起こるので、表面の影響を受けにくく耐圧の安定した半導体素子を実現することができる。
【００６２】
高耐圧素子としては、図５、図６のように設計することが望ましい。本発明によれば、電流通過部の基板厚を薄く、電界緩和構造（リサーフ層等）の基板厚を厚くすることにより、定常オン損失、ターンオン損失を小さくすることができ、平坦接合並みの耐圧を得ることが可能である。
【００６３】
図７に、凹部の素子構造の形成方法を示す。
【００６４】
まず、図７（ａ）に示すようにｎ型ベース層１（半導体基板）が用意され、次に図７（ｂ）に示すように、ｎ型ベース層１の表面に凹部が形成される。
【００６５】
次に図７（ｃ）に示すように、凹部およびその周囲のｎ型ベース層１の表面にｐ型不純物イオンＩp-が図示しないマスクを用いて選択的に注入される。
【００６６】
次に図７（ｄ）に示すように、凹部底部のｎ型ベース層１の表面にｐ型不純物イオンＩp が図示しないマスクを用いて選択的に注入される。この場合、ｐ型不純物イオンＩp のドーズ量は、ｐ型不純物イオンＩp-のそれよりも多くされる。
【００６７】
最後に、図７（ｅ）に示すように、アニールを行なうことによって、ｐ型アノード層２、ｐ型リサーフ層４が完成する。
【００６８】
なお、この例では、ｐ型アノード層３を省略したが、ｐ型アノード層３を形成する場合には、例えば、図７（ｄ）の工程の後に、ｐ型不純物イオンＩｐ- の注入領域の表面に、さらに高不純物濃度のｐ型不純物イオンを選択的に注入すれば良い。
【００６９】
図８、図９に、本実施形態の変形例を示す。図８の素子では、凹部の段差が２段になっている。また、図９の素子では、凹部の段差が３段になっている。このように段差を多くすることにより、電界緩和構造の屈曲部の曲率半径が大きくなり、耐圧が向上する。これにより、薄い基板厚の素子を容易に作製することができる。なお、凹部の段差は４段以上であっても良い。
【００７０】
（第２の実施形態）
図１０は、本発明の第２の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７１】
本実施例が第１の実施例と異なる点は、半導体素子の内ｐ型リサーフ層４を形成する領域のみに凹部を形成したことにある。ｐ型リサーフ層４はｎ型カソード層１の凹部の底部および側面部からその外側の表面にかけて形成され、その結果、ｐ型のリサーフ層４とｎ型カソード層１との界面に２段の段差が形成されている。したがって、本実施形態によれば、電界緩和構造における屈曲部の曲率半径が大きくなり、電界を積分して得られる耐圧が高くなる。
【００７２】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７３】
本実施形態が第２の実施形態と異なる点は、ｐ型リサーフ層４の外周部が凹部の底部を越えないように形成したことにある。この場合も、電界を積分して得られる耐圧が高くなるので、第２の実施形態と同様な効果が得られる。
【００７４】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７５】
本実施形態が第１の実施形態と異なる点は、電界緩和構造（接合終端構造）として、ｐ型リサーフ層４の代わりに高不純物濃度のｐ型ガードリング層１２を用いたことにある。なお、ｐ型ガードリング層１２は凹部以外の領域に形成しても良い。
【００７６】
本実施形態でも、ｎ型カソード層１（半導体基板）が厚くても、素子の厚さは凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型ガードリング層１２を設けるとともに、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００７７】
（第５の実施形態）
図１３は、本発明の第５の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７８】
本実施形態が第１の実施形態と異なる点は、ｐ型リサーフ層４の表面に、凹部の段差部に接するように、高不純物濃度の第２のｐ型リサーフ層１３を選択的に形成したことにある。第２のｐ型リサーフ層１３は、基板段差部表面の不安定箇所を覆って安定化している。
【００７９】
本実施形態でも第１の実施形態と同様な効果が得られるが、第２のｐ型リサーフ層１３を設けた分その効果が安定して得られる。
【００８０】
（第６の実施形態）
図１４は、本発明の第６の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００８１】
本実施形態が第１の実施形態と異なる点は、ｐ型リサーフ層４の形成領域に凹部の段差が存在せず、凹部の段差が主素子領域のみに存在することにある。その結果、ｐ型アノード層２，３に段差が形成されている。
【００８２】
本実施形態でも、ｎ型カソード層１（半導体基板）が厚くても、主素子の厚さは凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型リサーフ層４を設けるとともに、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００８３】
図１５に、凹部の素子構造の形成方法を示す。
まず、図１５（ａ）に示すようにｎ型ベース層１（半導体基板）が用意され、次に図１５（ｂ）に示すように、ｎ型ベース層１の表面に凹部が形成される。
【００８４】
次に図１５（ｃ）に示すように、凹部およびその周囲のｎ型ベース層１の表面にｐ型不純物イオンＩｐ- が図示しないマスクを用いて選択的に注入される。
【００８５】
次に図１５（ｄ）に示すように、凹部およびその周囲（ただし、ｐ型不純物イオンＩｐ- の注入領域よりも内側）のｎ型ベース層１の表面にｐ型不純物イオンＩｐが図示しないマスクを用いて選択的に注入される。この場合、ｐ型不純物イオンＩｐのドーズ量は、ｐ型不純物イオンＩｐ- のそれよりも多くする。
【００８６】
最後に、図１５（ｅ）に示すように、アニールを行なうことによって、ｐ型アノード層２、ｐ型リサーフ層４が完成する。
【００８７】
なお、この例では、ｐ型アノード層３を省略したが、ｐ型アノード層３を形成する場合には、例えば、図１５（ｄ）の工程の後に、凹部およびその周囲（ただし、ｐ型不純物イオンＩｐの注入領域よりも内側）の表面に、さらに高不純物濃度のｐ型不純物イオンを選択的に注入すれば良い。
【００８８】
図１６に、本実施形態の変形例を示す。この素子では、素子領域に段差が１つの凹部が２つ形成されている。ウェハ強度やエッチング加工での形状制御などプロセス上の制約から、凹部を形成する領域の寸法が制限されている場合に有効である。なお、凹部の数は３つ以上でも良い。
【００８９】
（第７の実施形態）
図１７は、本発明の第７の実施形態に係る高耐圧半導体装置を示す断面図である。本実施形態が第１の実施形態と異なる点は、凹部（第１の凹部）の底部にさらに第２の凹部が設けられ、この第２の凹部を含む第１の凹部の底部にｐ型アノード層２，３が形成されていることにある。本実施形態でも、第１の実施形態と同様な効果が得られる。
【００９０】
（第８の実施形態）
図１８は、本発明の第８の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態では、高耐圧半導体素子としてＩＧＢＴを用いている。
【００９１】
図１８において、２１は高抵抗のｎ型ベース層を示しており、このｎ型ベース層２１の表面には凹部が形成されており、この凹部の底部表面には第１のｐ型ベース層２２が選択的に形成されている。この第１のｐ型ベース層２２が形成された領域にはそれを貫通する深さの高不純物濃度の第２のｐ型ベース層２３が選択的に形成されている。
【００９２】
ｐ型ベース層２２，２３の表面には高不純物濃度のｎ型ソース層２４が選択的に形成されており、このｎ型ソース層２４とｎ型ベース層２１とで挟まれた領域のｐ型ベース層２２上にはゲート絶縁膜２５を介してゲート電極２６が配設されている。
【００９３】
また、ｎ型ベース層２１の表面には、電界緩和構造（接合終端構造）である低不純物濃度のｐ型リサーフ層２７がｐ型ベース層２３に接してその周囲に形成されている。この場合、ｐ型リサーフ層２７は、ｎ型ベース層２１の凹部の底部および側面部からその外側の表面にかけて形成されている。なお、ここでのｐ型ベース層２３は、凹部に形成された半導体装置のうち最も外側のものである。
【００９４】
さらに、ｎ型ベース層２１の表面には、接合終端構造である高不純物濃度のｎ型チャネルストッパ層２８がｐ型リサーフ層２７から所定距離離れてその外側に形成されている。また、第２のｐ型ベース層２３の縁からｐ型リサーフ層２７、ｎ型ベース層２１、ｎ型チャネルストッパ層２８にまたがる領域上には、ＳＩＰＯＳ膜等の高抵抗膜２９が設けられている。なお、高抵抗膜２９の代わりに、絶縁膜を設けても良い。
【００９５】
一方、高抵抗の第１のｎ型ベース層２１の裏面には、それよりも高不純物濃度の第２のｎ型ベース層３０が形成されており、このｎ型ベース層３０の表面には高不純物濃度のｐ型ドレイン層３１が形成されている。このｐ型ドレイン層３１にはドレイン電極３２が設けられている。また、ｎ型ソース層２４にはソース電極３３が設けられている。このソース電極３３はｐ型ベース層２３にもコンタクトしている。そして、ｎ型チャネルストッパ層２８には電極３４が設けられている。なお、３５は絶縁膜を示している。
【００９６】
本実施形態では、ｎ型ベース層２１の表面に凹部が形成され、この凹部の厚さの薄い領域にＩＧＢＴが形成されている。すなわち、ｎ型ベース層２１（半導体基板）が厚くても、ＩＧＢＴの厚さは凹部の深さに対応した薄いものとなる。
【００９７】
したがって、必要な耐圧を確保するために、ｐ型リサーフ層２７を設けるとともに、ｎ型ベース層２１を厚くしても、順方向電圧降下、ターンオフ特性等の素子特性の劣化を招かずに済む。
【００９８】
また、本実施形態によれば、以下の理由によっても、上記の効果を得ることができる。すなわち、本実施形態の場合、ｐ型リサーフ層２７が形成される領域に段差があり、電界が集中する箇所が従来よりも増える。したがって、電界を積分して得られる耐圧が高くなる。
【００９９】
なお、凹部の厚さの薄い領域に素子を形成すること単独でも、あるいはｎ型ベース層２１との界面に複数の段差を有するｐ型リサーフ層２７を形成すること単独でも、上記の効果を得ることが可能である。
【０１００】
（第９の実施形態）
図１９は、本発明の第９の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態が第８の実施形態と異なる点は、ｐ型リサーフ層２７の形成領域に凹部の段差が存在せず、凹部の段差が主素子領域のみに存在することにある。
【０１０１】
本実施形態でも、ｎ型ベース層２１（半導体基板）が厚くても、主素子の厚さは凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型リサーフ層２７を設けるとともに、ｎ型ベース層２１を厚くしても、順方向電圧降下、ターンオフ特性等の素子特性の劣化を招かずに済む。
【０１０２】
（第１０の実施形態）
図２０は、本発明の第１０の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態が第１の実施形態と異なる点は、凹部をｎ型カソード層１の裏面（アノード側の主面と反対側の面）に形成し、かつ凹部がｐ型アノード層２，３と対向するように形成したことにある。
【０１０３】
本実施形態によれば、ｎ型カソード層１（半導体基板）が厚くても、主素子の厚さは裏面の凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型リサーフ層４を設けるとともに、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【０１０４】
図２１に、本実施形態の変形例を示す。この素子では、ｐ型アノード層２，３と対向する領域のｎ型カソード層１の裏面に、段差が１つの凹部が２つ形成されている。ウェハ強度やエッチング加工での形状制約などプロセス上の制約から凹部を形成する場合の寸法が制限されている場合に有効である。
【０１０５】
（第１１の実施形態）
図２２は、本発明の第１１の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態の素子は、第１０の実施形態と第１の実施形態とを組み合わせた例である。すなわち、図１の素子において、そのｎ型ベース層１の裏面に、アノード層２，３と対向するように凹部が設けられている。本実施形態でも第１、第１０の実施形態と同様な効果が得られる。
【０１０６】
図２３に、素子の基本構造の形成方法を示す。
まず、図２３（ａ）に示すように、第１の実施形態で説明した方法に従って、表面（主接合側）に素子構造が形成される。
【０１０７】
次に図２３（ｂ）に示すように、ｎ型ベース層１の裏面に凹部を形成した後、図２３（ｃ）に示すように、裏面全面にｎ型不純物イオンＩn が注入される。
【０１０８】
最後に、図２３（ｄ）に示すように、アニールを行なうことによって、ｎ型カソード層７を形成して、素子の基本構造が完成する。
【０１０９】
図２４に、他の形成方法を示す。図２３に示した方法は、ｎ型ベース層の表面に素子構造を形成した後に、その裏面に素子構造（ｎ型カソード層７）を形成する方法であるが、図２４に示す方法ではその形成順序が逆になっている。
【０１１０】
すなわち、まず、図２４（ａ），（ｂ）に示すように、ｎ型ベース層１（半導体基板）が用意され、その裏面に凹部が形成される。
【０１１１】
次に図２４（ｃ）、（ｄ）に示すように、裏面全面にｎ型不純物イオンＩn を注入した後、アニールを行なうことによって、ｎ型カソード層７が形成される。
【０１１２】
最後に、図２４（ｅ）に示すように、第１の実施形態で説明した方法に従って、表面（主接合側）に素子構造が形成される。
【０１１３】
図２５、図２６にそれぞれさらに別の形成方法を示す。図２５の形成方法は、図２３の形成方法とは逆に、裏面全面にｎ型不純物イオンＩn が注入され、ｎ型カソード層７３が形成された後に凹部が形成されるものである。同様に、図２６の形成方法は、図２４の形成方法とは逆に、裏面全面にｎ型不純物イオンＩn が注入され、ｎ型カソード層７が形成された後に凹部が形成されるものである。
【０１１４】
図２５、図２６の形成方法によれば、素子領域のｎ型カソード層７の表面濃度を下げることができるので、ダイオードの逆回復時のテール電流が低減され、逆回復損失の小さなダイオードを実現することができる。
【０１１５】
（第１２の実施形態）
図２７は、本発明の第１２の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態が第６の実施形態と異なる点は、凹部の素子構造の形成方法にある。すなわち、本実施形態では、凹部の素子構造の形成方法で、ｐ型アノード層２を形成した後に凹部を形成している点が異なっている。
【０１１６】
図２８に、凹部の素子構造の形成方法を示す。まず、図２８（ａ）、（ｂ）に示すように、ｎ型ベース層１（半導体基板）が用意され、その表面の一部にｐ型不純物イオンＩｐ- が注入される。
【０１１７】
次に図２８（ｃ）に示すように、ｐ型不純物イオンＩｐ- が注入された領域の一部にｐ型不純物イオンＩｐが注入される。この場合、ｐ型不純物イオンＩｐのドーズ量は、ｐ型不純物イオンＩｐ- のそれよりも多くされる。
【０１１８】
次に図２８（ｄ）に示すように、アニールを行なうことによって、ｐ型アノード層２、ｐ型リサーフ層４が形成される。
【０１１９】
最後に、図２８（ｅ）に示すように、ｐ型アノード層２の表面がエッチングされ、凹部が形成されて、凹部領域の基本構造が完成する。
【０１２０】
なお、この例では、ｐ型アノード層３を省略したが、ｐ型アノード層３を形成する場合には、例えば、図２８（ｅ）の工程の後に、ｐ型不純物イオンＩp の注入領域の表面に、さらに高不純物濃度のｐ型不純物イオンを選択的に注入すれば良い。
【０１２１】
図２９に、本実施形態の変形例を示す。この素子では段差が１つの凹部が５つ形成されている。なお、段差の数はこれに限定されるものではない。このようにしても主素子領域のベース厚を実質的に薄くすることができるので、同様な効果を得ることができる。
【０１２２】
（第１３の実施形態）
図３０は、本発明の第１３の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【０１２３】
本実施形態が第１２の実施形態と異なる点は、高不純物濃度のｐ型アノード層３が無いことにある。これによってｐ型アノード層２の表面濃度を下げることができるので、ダイオードの逆回復時の最大逆方向電流が低減され、逆回復損失の小さなダイオードを実現することができる。ただし、本実施形態では、第６の実施形態よりもｐ型アノード層２の面積は広くしてある。これにより、順方向電圧ＶF を低く保つことができる。
【０１２４】
（第１４の実施形態）
図３１は、本発明の第１４の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【０１２５】
本実施例の特徴は、ｎ型カソード層７に図２０の素子の特徴に加えて、裏面の凹部の底部および側壁部に接するところのｎ型カソード層４の表面に、高不純物濃度のｎ型カソード層１４を形成したことにある。これにより、電子の注入効率がより高くなり、特に順方向電圧降下を低くした場合に有効である。
【０１２６】
図３１に、本実施形態の変形例を示す。この素子では、裏面に段差が１つの凹部を３つ形成したことにある。なお、凹部の数は２つでも４つ以上でも良い。
【０１２７】
（第１５の実施形態）
図３３は、本発明の第１５の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態の特徴は、第１４の実施形態の高耐圧半導体装置において、高不純物濃度のｎ型カソード層１４を省き、素子構造を簡略したことにある。
【０１２８】
次に、本発明の第２の態様の実施形態（第１６乃至第２１の実施形態）を説明する。なお、上記の実施形態では第１導電型層としてｎ型、第２導電型層としてｐ型を用いているが、導電型を逆にしてもよい。また、同一箇所には、同一番号を付して、重複する説明を省略する。
【０１２９】
（第１６の実施形態）
図３４は、本発明の第１６の実施形態に係る電力用半導体装置の断面図を示す。図３４において、４１は高抵抗のｎ型ベース層（半導体基板）を示しており、このｎ型ベース層４１の一方の面（裏面）には、選択的に凹部が形成されている。
【０１３０】
ｎ型ベース層４１の凹部が形成されていない領域４０ａの裏面には、ｐ型ドレイン層４２が形成されており、他方の面（表面）には、ｐ型ベース層４３が選択的に形成されている。ｐ型ベース層４３内にはｎ型ソース層４４が形成されている。ｎ型ベース層４１とｎ型ソース層４４との間のｐ型ベース層４３上には、ゲート絶縁膜４５を介してゲート電極４６が形成されている。なお、これらゲート電極４６、ゲート絶縁膜４５、ｐ型ベース層４３、ｎ型ベース層４１及びｎ型ソース層４４により、ＣＨ１をチャネル領域とする電子注入用ＭＯＳＦＥＴが構成されている。
【０１３１】
一方、ｎ型ベース層４１の凹部の底面（裏面）と側壁には、ｎ型カソード層４７が形成されている。また、ｎ型ベース層４１の他方の面（表面）で凹部と対向する領域には、ｐ型アノード層４８が形成されている。
【０１３２】
さらに、ｐ型ドレイン層４２上及びｎ型カソード層４７上には、両層４２，４７に接してドレイン電極（第２の主電極）４９が形成されている。また、ｎ型ソース層４４、ｐ型ベース層４３上には、両層に接してソース電極５０ａが形成されている。ｐ型アノード層４８上にはソース電極（アノード電極）５０ｂが形成されている。電極５０ａと電極５０ｂにより、第１の主電極が構成され、ゲート電極４６が副電極となる。なお、複数のソース電極、複数のゲート電極は、それぞれ相互に接続されており、図中では結線で摸式的に表されている。
【０１３３】
上記の構成により、凹部が形成された領域４０ｂにはダイオードが構成され、凹部が形成されない領域４０ａにはＩＧＢＴが構成されている。
【０１３４】
ＩＧＢＴ領域４０ａとダイオード領域４０ｂの間で、絶縁膜５１の下の領域４０ｃは、ＩＧＢＴとダイオードの分離領域である。この領域の幅Ｌは、キャリアの拡散長Ｌｄ以上とするのが望ましい。すなわち、キャリアのライフタイムをτ、拡散係数をＤとしたとき、次の関係が満足されるようにする。
【０１３５】
Ｌ > Ｌｄ＝（Ｄτ）1/2
あるいは、分離領域４０ｃに、後述のライフタイムキラーを含ませてもよい。
【０１３６】
次に、このような半導体装置の動作を説明する。ドレイン電極４９に正電圧、ソース電極５０ａに負電圧が印加されている時、ソースよりも正となる正電圧をゲート電極４６に印加すると、ｐ型ベース層４３のゲート電極４６に接した表面がｎ型に反転し、電子ｅがｎ型ソース層４４から反転層を介してｎ型ベース層４１ａに注入されてｐ型ドレイン層４２に到達する。これに伴い、ｐ型ドレイン層４２から正孔ｈがｎ型ベース層４１に注入される。このようにｎ型ベース層４１に電子ｅと正孔ｈの両方が注入され、伝導度変調が起こってオン電圧が低減される。
【０１３７】
一方、ターンオフ動作の際には、ソースに対して負である負電圧が絶縁ゲート４６に印加される。これにより、ゲート電極４６直下に形成されていた反転層が消失して電子注入が止まる。一方、ｎ型ベース層４１ａ中の正孔ｈは、その一部がｐ型ベース層４３を介してソース電極５０ａに排出され、残りの正孔ｈは、電子ｅと再結合して消滅する。これにより、半導体装置はターンオフする。
【０１３８】
上記のような機構により、例えば図５６において、インバータのＴｒ１とＴｒ４がオンしている状態（図５６の（ｉ）の状態）において、上側アーム素子Ｔｒ１がターンオフすると、誘導負荷による逆起電力が発生し、下側アーム素子Ｔｒ２のドレイン電極（図３４の参照番号４９）が負に、ソース電極（図３４の参照番号５０ａ）が正にバイアスされる。この過程で、下側アーム素子のソース電極５０ａの電圧が上昇して、ｐ型アノード層４８とｎ型ベース層４１ｂより構成されるｐｎ接合が順バイアスされると、ｐ型アノード層４８からｎ型ベース層４１ｂに正孔ｈが注入され、同時にｎ型カソード層４７から電子ｅが注入されて、素子が逆方向にターンオンする。この結果、ｎ型ベース層４１ｂで伝導度変調が起こり、ダイオード領域４０ｂが低オン電圧で通電する（図５６の（ｉｉ）の状態）。
【０１３９】
この場合、ダイオードを構成する高抵抗ベース層（基板）４１ｂの厚さＷ２はＩＧＢＴを構成する高抵抗ベース層（基板）４１ａの厚さＷ１よりも薄いので、素子を逆方向に導通させた場合、低いオン電圧で通電することができる。
【０１４０】
つぎに、再びＴｒ１がターンオンすると、Ｔｒ２の極性が反転し、逆回復電流（図５６の（ｉｉｉ））が流れ、負荷電流（図５６の（ｉ））に重畳される。この現象は、一般にスイッチング素子（ＩＧＢＴ）のターンオン損失を増大させるが、本発明のダイオード部分は低オン抵抗であるため、高速化を図ることができる。
【０１４１】
なお、分離領域４０ｃは、ダイオードが逆回復する際、ＩＧＢＴ領域に拡散したキャリアにより、ＩＧＢＴのｐ型エミッタ４２から正孔が逆注入したり、あるいはＩＧＢＴのｎ型ソース４４が局所的にラッチアップしたりするのを抑制する。
【０１４２】
以上のように、本発明の電力用半導体装置は、逆並列還流ダイオードの機能が内蔵され、順方向においてスイッチング機能を有し、逆方向において導通特性を有する。すなわち、誘導負荷により逆起電力が発生すると、半導体装置が逆方向にターンオンし、低いオン電圧で通電する。
【０１４３】
図３５は、本発明の電力用半導体装置の原理を説明するための特性図である。図３５（ａ）は、ＩＧＢＴ領域４０ａの表面から裏面にかけての深さ方向の電界強度を示す。ＩＧＢＴは、ノンパンチスルー型のデバイスであるので、電界強度はｎ型ベース層４１ａの中でゼロに達している。一方、図３５（ｂ）のダイオードの電界強度は、ダイオードがパンチスルー型の構造を有しているので、ｎ型ベース層４１ｂの中では、図３５（ａ）のｎ型ベース層４１ａと同じ傾斜でもって、アノード側からカソード側に向けて減少していくが、ｎ型カソード層４７の中で急激に減少してゼロとなる。さらに、図３５（ａ）と図３５（ｂ）のそれぞれの電界強度の積分値は等しくなる。
【０１４４】
図３６は、ダイオード（パンチスルー型）とＩＧＢＴ（ノンパンチスルー型）のｎ型ベース層の厚さと耐圧の関係を示したグラフである（基板の比抵抗が３０Ω・ｃｍ場合）。ダイオードとＩＧＢＴが同じ耐圧（例えば６００Ｖ）であるめには、ダイオードで約３５μｍ、ＩＧＢＴで約７５μｍあれば良いことがわかる。もし、ダイオードの厚さをＩＧＢＴに合わせて厚く（７５μｍ）作ったとすると、ダイオードの耐圧は６００Ｖ以上得られるが、オン電圧が過大なダイオードが得られる。このように、本発明ではＩＧＢＴとダイオードがそれぞれ最適なｎ型ベース厚を有する構造を提供している。
【０１４５】
次に、図３７を参照して、本発明の電力用半導体装置の製造方法を説明する。
【０１４６】
まず、図３７（ａ）に示すように、ｎ型ベース層となる半導体基板４１を用意する。次に、図３７（ｂ）に示すように、ｎ型ベース基板の表面に、ＩＧＢＴのｐベース層となる複数のｐウェル４３と、ダイオードのｐ型アノードとなるｐ型層４８を形成する。ｐウェル４３の中には、それぞれｎ型ソース層４３を形成し、隣接するｐウェル間に露出するｎ型ベース基板の表面には、ｐウェル４３、ｎ型ソース層４４の上部に延在するように、ゲート絶縁膜４５を介してゲート電極４６を形成する。同時に、ｎ型ソース層４４とｐウェル４３に接するようにソース電極５０ａを形成し、ｐ型アノード層４８の上にはアノード電極５０ｂを形成する。さらに、ＩＧＢＴ領域４０ａとダイオード領域４０ｂの間に分離領域４０ｃ用の絶縁膜５１を形成する。
【０１４７】
次に、図３７（ｃ）に示すように、ｎ型ベース基板４１裏面のダイオード領域４０ｂに相当する部分をＲＩＥを用いてドライエッチングし、凹部５２を形成する。さらに、この凹部を含めてｎ型ベース基板４１の裏面全面に、ｎ型不純物５３、例えばリン（Ｐ）をイオン注入する。
【０１４８】
次に、図３８（ｄ）に示すように、ｎベース基板４１裏面の凹部が形成されていない領域（ＩＧＢＴ領域）４１ａにｐ型不純物イオン５４、例えばボロン（Ｂ）をイオン注入する。この時、ｐ型不純物イオン５４のドーズ量は、ｎ型不純物イオン５３のそれよりも多くする。例えば、ｎ型不純物イオンとしてリンを２×１０15ｃｍ-2、ｐ型不純物としてボロンを５×１０15ｃｍ-2のドーズ量で注入する。
【０１４９】
続いて、アニールを行うことにより、図３８（ｅ）に示すように、ＩＧＢＴ領域４０ａの裏面にｐ型層４２、ダイオード領域４０ｂの裏面にｎ型層４７を形成する。
【０１５０】
なお、ＩＧＢＴ形成領域４０ａに相当する領域は、電子線やプロトンなどの粒子線を照射する。また、ダイオード領域４０ｂ、分離領域４０ｃに相当する領域は、キャリアのライフタイムを減少させるライフタイムキラーとしてＡｕ，Ｐｔ，Ｆｅ等の重金属を堆積拡散する。
【０１５１】
上記の図３７（ｃ）乃至図３８（ｅ）の工程は、図３９のように変形して実施してもよい。すなわち、ｎ型ベース基板４１の裏面に予めｐ型イオン５４をイオン注入しておき（図３９（ａ））、その後図３９（ｂ）に示すように、凹部５２を形成する。続いてｎ型イオン５３をｎ型ベース基板４１の裏面全体にイオン注入する。その後アニールを行うことにより、図３９（ｃ）に示すようにｐ型層４２とｎ型層４７を形成する。
【０１５２】
以上で、逆並列還流ダイオードの機能が内蔵され、順方向においてスイッチング機能を有し、逆方向において導通特性を有する高電力半導体装置が完成する。
【０１５３】
図３４では、本発明の半導体装置の部分的な断面図のみが示されているが、半導体装置全体としては、図４０の平面図に示すような構成とすることができる。図４０において、５６はリサーフ、ガードリング等が形成される接合終端領域である。図４０（ａ）は角型チップを示し、ＩＧＢＴ領域４０ａがダイオード領域４０ｂで取り囲まれている。図４０（ｂ）も角型チップを示し、ＩＧＢＴ領域４０ａとダイオード領域４０ｂとが並列に形成されている。図４０（ｃ）は、図４０（ａ）の構成を丸型にしたものである。
【０１５４】
なお、図４０（ｂ）において、ＩＧＢＴ領域４０ａと接合終端領域５６とのＢ−Ｂ線に沿った断面は、例えば第１の態様の図１８に示したように、ＩＧＢＴ領域の最も外側に接合終端構造が形成される。ダイオード領域４０ｂと接合終端領域５６との接続構造にも、第１の態様で述べた種々の構造が適用できる。
【０１５５】
このように形成された半導体装置は、誘導負荷により逆起電力が発生すると、逆方向にターンオンする。その際、ダイオードは低オン電圧で導通される。よって、外付けの逆並列還流ダイオードが不要となり、高電流密度化と高速化が図られて、小型で高性能な半導体装置が実現される。
【０１５６】
（第１７の実施形態）
図４１は、本発明の第１７の実施形態に係る電力用半導体装置の要部断面図である。
【０１５７】
本実施形態が第１６の実施形態と異なる点は、ダイオード領域４０ｂの裏面に形成される凹部が機械的研削やウエットエッチングにより形成され、凹部の側壁部が斜めに形成されていることである。これらの方法を用いると、凹部の深さを深く形成できるという利点がある。機械的研削は、弗硝酸等によるウェットエッチングと併用してもよく、ウェットエッチングは、水酸化カリウム（ＫＯＨ）等を使用することができる。
【０１５８】
（第１８の実施形態）
図４２は、本発明の第１８の実施形態に係る電力用半導体装置の要部断面図である。
【０１５９】
本実施形態が第１７の実施形態と異なる点は、ＩＧＢＴのゲート電極５０ａがトレンチの中に形成されていることである。トレンチゲートの形成は、ＲＩＥなどを使用すればよく、良く知られているので説明を省略する。
【０１６０】
このような構成であっても、第１６の実施形態と同様な効果を得ることができ、かつＩＧＢＴのオン電圧を一層低減できる。
【０１６１】
（第１９の実施形態）
図４３は、本発明の第１９の実施形態に係る電力用半導体装置の要部断面図である。
【０１６２】
本実施形態が第１６の実施形態と異なる点は、ＩＧＢＴ領域４０ａとダイオード領域４０ｂが同一の厚さの基板上に形成されていることである。その代わり、ダイオード領域４０ｂのｐ型アノード層４８が深く形成されている。
【０１６３】
このため、ダイオード領域４０ｂの耐圧を実質的に決定するｎ型ベース層４１ｂの厚さＷ２´は、ＩＧＢＴ領域４０ａの耐圧を実質的に決定するｎ型ベース層４１ａの厚さＷ１´との間に、Ｗ２´＜Ｗ１´なる関係を有する。
【０１６４】
このような、このような構成であっても、第１６の実施形態と同様な効果を得ることができる。
【０１６５】
（第２０の実施形態）
図４４は、本発明の第２０の実施形態に係る電力用半導体装置の要部断面図である。
【０１６６】
本実施形態が第１６の実施形態と異なる点は、ダイオード領域４０ｂのｐ型アノード層４８をとり囲み、これより深く形成されたｐ- 型層５７を有する点である。このｐ- 型層５７は、アノード層４８からのホールの注入量を実質的に低減する働きをする。
【０１６７】
（第２１の実施形態）
図４５は、本発明の第２１の実施形態に係る電力用半導体装置の要部断面図である。
【０１６８】
本実施形態が第１６の実施形態と異なる点は、ダイオード領域４０ｂがｎ型ベース基板４１の表面に形成された凹部に設けられていることである。Ｎ型ベース基板４１の裏面は平坦にされており、ＩＧＢＴ領域４０ａのｎ型ベース基板の厚さＷ１と、ダイオード領域のn 型ベース基板の厚さＷ２との間には、Ｗ１> Ｗ２の関係が成り立つ。
【０１６９】
このような構成であっても第１６の実施形態と同様な効果を得ることができる。
【０１７０】
次に、本発明の第３の態様の電力用半導体装置の実施形態（第２２乃至第２６の実施形態）を説明する。なお、これらの実施形態では第１導電型層としてｎ型、第２導電型層としてｐ型を用いているが、導電型を逆にしてもよい。また、同一箇所には同一番号を付して、重複する説明を省略する。
【０１７１】
（第２２の実施形態）
図４６は、本発明の第２２の実施形態に係る電力用半導体装置の要部断面図を示す。図４６において、６１は高抵抗のｎ型ベース層（半導体基板）を示しており、このｎ型ベース層６１の一方の面（裏面）には、凹部が形成されている。この裏面で凹部が形成されていない領域６０ａにｐ型ドレイン層６２が形成され、凹部が形成された領域６０ｂにｎ型ドレイン層６３が形成されている。
【０１７２】
一方、ｎ型ベース層６１の他方の面（表面）には、複数のｐ型ベース層６４が選択的に形成され、各ｐ型ベース層６４内にはｎ型ソース層６５が形成されている。さらに、ｎ型ベース層６１とｎ型ソース層６５との間のｐ型ベース層６４上には、ゲート絶縁膜６６を介してゲート電極６７が形成されている。なお、これらゲート電極６７、ゲート絶縁膜６６、ｐ型ベース層６４、ｎ型ベース層６１及びｎ型ソース層６５により、ＣＨ１をチャネル領域とする電子注入用ＭＯＳＦＥＴが構成されている。
【０１７３】
ｐ型ドレイン層６２上及びｎ型ドレイン層６３上には、両層６２，６３に接してドレイン電極（第２の主電極）６８が形成されている。また、ｎ型ソース層６５上及びｐ型ベース層６４上には、両層６５，６４に接してソース電極（第１の主電極）６９が形成されている。ゲート電極６９が副電極となる。なお、複数のソース電極、複数のゲート電極は、それぞれ相互に接続されており、図中では結線で摸式的に表されている。
【０１７４】
上記のように、ｐ型ドレイン層６２が形成された領域６０ａにはＩＧＢＴが構成されており、ｎ型ドレイン層６３が形成された領域６０ｂには、パワーＭＯＳＦＥＴが構成されている。
【０１７５】
以上のように、本発明の電力用半導体装置は、ＩＧＢＴとＭＯＳＦＥＴとが並列接続され、かつＭＯＳＦＥＴを構成する高抵抗のｎ型ベース層（基板）６１ｂの厚さＷ２がＩＧＢＴを構成する高抵抗のｎ型ベース層（基板）６１ａの厚さＷ１より小さいことが特徴である。
【０１７６】
次に、このような半導体装置の動作を説明する。ドレイン電極６８に正電圧、ソース電極６９に負電圧が印加されている時、ソースよりも正となる正電圧がゲート電極６９に印加されると、ｐ型ベース層６４のゲート電極６７に接した表面がｎ型に反転し、電子ｅがｎ型ソース層６５から反転層を介してｎ型ベース層６１に注入される。
【０１７７】
ここで、ドレイン電流が小さくドレイン電圧も小さい場合、ｎ型ベース層６１に注入された電子ｅは、ｐ型ドレイン層６２とｎ型ベース層６１とによって構成されるｐｎ接合のビルトインポテンシャルを越えることができない。このため、電子ｅはｐ型ドレイン層６２には流れ込まず、ｎ型ドレイン層６３に流れ込む。すなわち低電流領域では、ソース電極６９、ｎ型ソース層６５、反転層（チャネル）ＣＨ１、ｎ型ベース層６１ｂ、ｎ型ドレイン層６３、ドレイン電極６８を結ぶ経路が多数キャリアの流路となるので、ｐｎ接合に起因する電圧降下が生じず、零電圧から電流が立ち上がる。
【０１７８】
次に、電流が増加してドレイン電圧が上昇してくると、上記ｐｎ接合が順バイアスされて、電子ｅはビルトインポテンシャルを越えてｐ型ドレイン層６２に流入するようになる。これに伴い、ｐ型ドレイン層６２からｎ型ベース層６１に正孔ｈが注入される。結果的に、ｎ型ベース層６１に電子ｅと正孔ｈの両方が注入され、伝導度変調が起こる。これにより半導体装置は低オン電圧で導通する。
【０１７９】
特に、本発明の半導体装置では、ＭＯＳＦＥＴを構成する高抵抗ベース層（基板）６１ｂの厚さＷ２がＩＧＢＴを構成する高抵抗ベース層（基板）６１ａの厚さＷ１よりも薄いことから、低電流領域でのオン抵抗を極めて小さくできる。以上の機構により、本発明の半導体装置では、低電流領域から高電流領域に亙って、オン抵抗を低減することができる。図４７は、このような本発明の半導体装置のオン特性を説明する特性図である。
【０１８０】
また、ＭＯＳＦＥＴは、パンチスルー構造を有しているので、図３５を使用して説明した特徴は、本実施形態の半導体装置にもそのまま当てはめることができる。
【０１８１】
一方、ターンオフ動作の際には、ソースに対して負である負電圧が絶縁ゲート６７に印加される。これにより、ゲート電極６７直下に形成されていた反転層が消失して電子注入が止まる。一方、ｎ型ベース層６１中の正孔ｈは、その一部がｐ型ベース層６４を介してソース電極６９に排出され、残りの正孔ｈは、電子ｅと再結合して消滅する。これにより、半導体装置はターンオフする。
【０１８２】
次に、図４８、図４９を参照して、本発明の電力用半導体装置の製造方法を説明する。
【０１８３】
まず、図４８（ａ）に示すように、ｎ型ベース層となる半導体基板６１を用意する。次に、図４８（ｂ）に示すように、ｎ型ベース基板の上面に、ＭＯＳＦＥＴおよびＩＧＢＴのｐベース層となる複数のｐウェル６３を形成する。ｐウェル６３の中には、それぞれｎ型ソース層６５を形成し、隣接するｐウェル間に露出するｎ型ベース基板の表面には、ｐウェル６３、ｎ型ソース６５の上部に延在するように、ゲート絶縁膜６６を介してゲート電極６７を形成する。同時に、ソース電極６８を形成する。
【０１８４】
次に、図４８（ｃ）に示すように、ｎ型ベース基板６１裏面のＭＯＳＦＥＴ領域６０ｂに相当する部分をＲＩＥを用いてドライエッチングし、凹部７０を形成する。続いて、ＩＧＢＴ形成領域６０ａに相当する領域に、電子線やプロトン等の粒子線を照射する。さらに、この凹部を含めてｎ型ベース基板６１の裏面全面に、ｎ型不純物７１、例えばリン（Ｐ）をイオン注入する。
【０１８５】
次に、図４９（ｄ）に示すように、ｎベース基板６１裏面の凹部が形成されていない領域（ＩＧＢＴ領域）６１ａにｐ型不純物イオン７２、例えばボロン（Ｂ）をイオン注入する。この時、ｐ型不純物イオン７２のドーズ量は、ｎ型不純物イオン７１のそれよりも多くする。例えば、ｎ型不純物イオンとしてリンを２×１０15ｃｍ-2、ｐ型不純物としてボロンを５×１０15ｃｍ-2のドーズ量で注入する。
【０１８６】
続いて、アニールを行うことにより、図４９（ｅ）に示すように、ＩＧＢＴ領域６０ａの裏面にｐ型ドレイン層６２、ＭＯＳＦＥＴ領域６０ｂの裏面にｎ型ドレイン層６３を形成する。
【０１８７】
上記の図４８（ｃ）乃至図４９（ｅ）の工程は、図５０ように変形して実施してもよい。すなわち、ｎ型ベース基板６１の裏面に予めｐ型イオン７２をイオン注入しておき（図５０（ａ））、その後図５０（ｂ）に示すように、凹部７２を形成する。続いてｎ型イオン７１をｎ型ベース基板６１の裏面全体にイオン注入する。その後アニールを行うことにより、図５０（ｃ）に示すようにｐ型ドレイン層６２とｎ型ドレイン層６３を形成する。
【０１８８】
以上で、ＭＯＳＦＥＴとＩＧＢＴが並列接続された電力用半導体装置が完成する。
【０１８９】
図４６では、本発明の半導体装置の部分的な断面図のみが示されているが、半導体装置全体としては、第１６の実施形態と同様に、図４０の平面図に示すような構成とすることができる。図４０において、４０ｂをＭＯＳＦＥＴ領域と読み替えれば、そのまま本実施形態に適用することができる。
【０１９０】
以上のように、本発明によれば、低電流領域では主に、ソース電極６９、ｎ型ソース層６５、反転層（チャネル）ＣＨ１、ｎ型ベース層６１ｂ、ｎ型ドレイン層６３、ドレイン電極６８を結ぶ経路が多数キャリアの流路となるので、ｐｎ接合に起因する電圧降下が生じず、零電圧から電流が立ち上がる。一方、高電流領域では、ｐ型ドレイン層６２からｎ型ベース層６１ａに少数キャリアが注入されるので、伝導度変調が起きる。従って、低電流領域から高電流領域に亙って、オン抵抗を低減することができる。
【０１９１】
（第２３の実施形態）
図５１は、本発明の第２３の実施形態に係る電力用半導体装置の要部断面図である。
【０１９２】
本実施形態が第２２の実施形態と異なる点は、ＭＯＳＦＥＴ領域６０ｂの裏面に形成される凹部が機械的研削やウエットエッチングにより形成され、凹部の側壁部が斜めに形成されていることである。これらの方法を用いると、凹部の深さを深く形成できるという利点がある。機械的研削は、弗硝酸等によるウェットエッチングと併せておこなってもよく、ウェットエッチングは、水酸化カリウム（ＫＯＨ）等を用いて行うことができる。
【０１９３】
（第２４の実施形態）
図５２は、本発明の第２４の実施形態に係る電力用半導体装置の要部断面図である。
【０１９４】
本実施例が第２３の実施形態と異なる点は、ＩＧＢＴ若しくはＭＯＳＦＥＴのゲート電極６７がトレンチの中に形成されていることである。トレンチゲートはＲＩＥ等を用いて形成すればよく、その形成方法は良く知られているので説明を省略する。
【０１９５】
このような、このような構成であっても、第２３の実施形態と同様な効果をえることができ、かつＩＧＢＴおよびＭＯＳＦＥＴをさらに低オン抵抗化できる。
【０１９６】
（第２５の実施形態）
図５３は、本発明の第２５の実施形態に係る電力用半導体装置の要部断面図である。
【０１９７】
本実施例が第２３の実施形態と異なる点は、ＩＧＢＴ領域６０ａとＭＯＳＦＥＴ領域６０ｂとの間に分離領域６０ｃを有することである。分離領域６０は、本発明の素子がターンオフする際、ＭＯＳＦＥＴ領域に拡散した正孔により、ＭＯＳＦＥＴ領域の動作のアンバランスが生じるのを抑制するためのものである。分離領域６０ｃの幅が、キャリアの拡散長より短い場合は、ＩＧＢＴと同様に、ライフタイムキラーを導入するのが望ましい。７３は、分離領域上に設けられた絶縁膜である。
【０１９８】
（第２６の実施形態）
図５４は、本発明の第２６の実施形態に係る電力用半導体装置の要部断面図である。
【０１９９】
本実施形態が第２３の実施形態と異なる点は、ＭＯＳＦＥＴ領域６０ｂがｎ型ベース基板６１の表面に形成された凹部に設けられていることである。Ｎ型ベース基板６１の裏面は平坦にされており、ＩＧＢＴ領域６０ａのｎ型ベース基板の厚さＷ１と、ＭＯＳＦＥＴ領域のｎ型ベース基板の厚さＷ２との間には、Ｗ１> Ｗ２の関係が成り立つ。
【０２００】
このような構成であっても第２３の実施形態と同様な効果を得ることができる。
【０２０１】
【発明の効果】
以上詳述したように本発明の第１の態様によれば、半導体基板に凹部を形成することによって、高耐圧半導体素子が形成される領域を薄くしたり、半導体基板との界面に複数の段差を有する電界緩和構造を用いることにより、必要な耐圧を確保するために、電界緩和構造を用いるとともに、半導体基板を厚くしても、高耐圧半導体素子の順方向電圧降下、逆回復損失等の素子特性の劣化を防止できる高耐圧半導体装置を実現できるようになる。
【０２０２】
また、本発明の第２の態様によれば、逆並列還流ダイオードの機能が内蔵され、順方向においてスイッチング機能を有し、逆方向において導通特性を有する。これにより、誘導負荷により逆起電力が発生すると、半導体装置は逆方向にターンオフする。その際、ダイオードは低オン電圧で導通される。もって、逆並列還流ダイオードが不要となる結果、高電流密度化と高速化が図られて、小型で高性能な半導体装置が実現される。
【０２０３】
また、本発明の第３の態様によれば、低電流領域では主に、薄い高抵抗ベース層を有するＭＯＳＦＥＴ領域をキャリアが流れ、高電流領域ではＩＧＢＴ領域を流れる。これにより、低電流領域ではｐｎ接合に起因する電圧降下が生じないので、零電圧から電流が立ち上がり、高電流領域では、ｐ型ドレイン層から少数キャリアが注入されるので、伝導度変調が起きる。従って、低電流領域から高電流領域に亙って、オン抵抗を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２】従来のｐ型リサーフ層を用いた高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図３】第１の実施形態における電界分布を説明するための断面図に、電界強度のプロファイルを併記した図。
【図４】第１の実施形態において凹部の深さが浅い場合の高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図５】第１の実施形態において凹部の深さが中間の場合の高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図６】第１の実施形態において凹部の深さが深い場合の高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図７】第１の実施形態における凹部の素子構造の形成方法を段階的に示す断面図。
【図８】第１の実施形態の高耐圧半導体装置の変形例を示す断面図。
【図９】第１の実施形態の高耐圧半導体装置の他の変形例を示す断面図。
【図１０】本発明の第２の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１１】本発明の第３の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１２】本発明の第４の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１３】本発明の第５の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１４】本発明の第６の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１５】本発明の凹部の素子構造の形成方法を段階的に示す半導体装置の断面図。
【図１６】図１５の高耐圧半導体装置の変形例を示す断面図。
【図１７】本発明の第７の実施形態に係る高耐圧半導体装置を示す断面図。
【図１８】本発明の第８の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１９】本発明の第９の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２０】本発明の第１０の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２１】図２０の高耐圧半導体装置の変形例を示す断面図。
【図２２】本発明の第１１の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２３】図２２の高耐圧半導体装置の基本構造の形成方法を段階的に示す断面図。
【図２４】図２２の高耐圧半導体装置の基本構造の他の形成方法を段階的に示す断面図。
【図２５】図２２の高耐圧半導体装置の基本構造のさらに他の形成方法を段階的に示す断面図。
【図２６】図２２の高耐圧半導体装置の基本構造のさらに他の形成方法を段階的に示す断面図。
【図２７】本発明の第１２の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２８】図２７の凹部の素子構造の形成方法を段階的に示す断面図。
【図２９】図２７の高耐圧半導体装置の変形例を示す断面図。
【図３０】本発明の第１３の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図３１】本発明の第１４の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図３２】図２９の高耐圧半導体装置の変形例を示す断面図。
【図３３】本発明の第１５の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図３４】本発明の第１６の実施形態に係る電力用半導体装置の要部を示す断面図。
【図３５】（ａ）、（ｂ）は、それぞれ図３４のＩＧＢＴ部、ダイオード部の電界強度のプロファイルを示す図。
【図３６】パンチスルー型素子（ダイオード等）とノンパンチスルー型素子（ＩＧＢＴ等）について、ｎ型ベース層の厚さと耐圧の関係を比較した図。
【図３７】図３４の電力用半導体装置の基本構造の製造方法を段階的に示す断面図。
【図３８】図３７に続く工程を示す断面図。
【図３９】図３７（ｃ）乃至図３８（ｅ）に対応する他の製造方法を示す断面図。
【図４０】図３４の電力用半導体装置が採り得る平面形状を示した図で、図３４は、図４０（ａ），（ｂ），（ｃ）の各々のＡ−Ａ線に沿った断面図に相当。
【図４１】本発明の第１７の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４２】本発明の第１８の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４３】本発明の第１９の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４４】本発明の第２０の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４５】本発明の第２１の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４６】本発明の第２２の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４７】図４６の電力用半導体装置の電圧−電流特性を説明するための特性図。
【図４８】図４６の電力用半導体装置の基本構造の製造方法を段階的に示す断面図。
【図４９】図４８に続く工程を示す断面図。
【図５０】図４８（ｃ）乃至図４９（ｅ）に対応する他の製造方法を示す断面図。
【図５１】本発明の第２３の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５２】本発明の第２４の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５３】本発明の第２５の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５４】本発明の第２６の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５５】従来の高耐圧ダイオードの主要部の素子構造を示す部分断面図。
【図５６】従来のＩＧＢＴを用いたインバータの主要部の回路構成図。
【図５７】従来のＩＧＢＴの主要部の断面図。
【図５８】ＩＧＢＴの電圧−電流特性を示す特性図。
【符号の説明】
１…第１のｎ型カソード層（半導体基板）
２…第１のｐ型アノード層
３…第２のｐ型アノード層
４…ｐ型リサーフ層（電界緩和構造）
５…ｎ型チャネルストッパ層
６…高抵抗膜
７…ｎ型カソード層
８…カソード電極
９…アノード電極
１０…電極
１１…絶縁膜
１２…ｐ型ガードリング層
１３…ｐ型リサーフ層（電界緩和構造）
１４…高濃度ｎカソード層
２１…第１のｎ型ベース層（半導体基板）
２２…第１のｐ型ベース層
２３…第２のｐ型ベース層
２４…ｎ型ソース層
２５…ゲート絶縁膜
２６…ゲート電極
２７…ｐ型リサーフ層
２８…ｎ型チャネルストッパ層
２９…高抵抗膜
３０…第２のｎ型ベース層
３１…ｐ型ドレイン層
３２…ドレイン電極
３３…ソース電極
３４…電極
３５…絶縁膜
【発明の属する技術分野】
本発明は、ダイオードやＩＧＢＴ等の高耐圧電力用半導体素子を含む半導体装置に関する。
【０００２】
【従来の技術】
電力制御を行なう高耐圧半導体装置に用いられる高耐圧半導体素子の１つとして、高耐圧ダイオードがある。図５５に、従来の高耐圧ダイオードの断面図を示す。
【０００３】
図５５において、８１は高抵抗の第１のｎ型カソード層（半導体基板）を示しており、このｎ型カソード層８１の表面には、第１のｐ型アノード層８２が選択的に形成されている。この第１のｐ型アノード層８２の表面には、高不純物濃度の第２のｐ型アノード層８３が選択的に形成されている。
【０００４】
また、ｎ型カソード層８１の表面には、電界緩和構造（接合終端構造）である低不純物濃度のｐ型リサーフ層８４がｐ型アノード層に接してその周囲に形成されている。さらに、ｎ型カソード層８１の表面には、高不純物濃度のｎ型チャネルストッパ層８５がｐ型リサーフ層８４から所定距離離れてその外側に形成されている。
【０００５】
また、第２のｐ型アノード層８３の縁から第１のｐ型アノード層８２、ｐ型リサーフ層８４、ｎ型カソード層８１、ｎ型チャネルストッパ層８５にまたがる領域上には高抵抗膜８６が設けられている。なお、高抵抗膜８６の代わりに、絶縁膜が設けられているものもある。
【０００６】
一方、高抵抗の第１のｎ型カソード層８１の裏面には、それよりも高不純物濃度の第２のｎ型カソード層８７が形成されている。このｎ型カソード層８７にはカソード電極８８が設けられている。また、第２のｐ型アノード層８３にはアノード電極８９、ｎ型チャネルストッパ層８５には電極９０が設けられている。９１は絶縁膜を示している。
【０００７】
しかしながら、この種の従来の高耐圧ダイオードには、以下のような問題がある。すなわち、高耐圧化を図るために、ｎ型カソード層８１を厚くする必要があるが、ｎ型カソード層８１が厚くなると、その分、順方向電圧降下、逆回復損失が大きくなるなど素子特性が劣化するという問題が起こる。最悪の場合、装置の破壊につながる。
【０００８】
一方、インバータ回路やチョッパ回路等のスイッチング回路に対して、装置の小型化と高性能化のニーズが近年ますます強くなっている。
【０００９】
図５６は、従来のＩＧＢＴを用いたインバータの主回路構成を示す。インバータ回路では、モータ制御のように負荷にインダクタンス成分を含むため、スイッチング素子（ここでは、ＩＧＢＴ）Ｔｒ１−Ｔｒ４を選択的にターンオフしたとき、負荷のインダクタンスに蓄えられたエネルギーを放出する必要がある。この電気エネルギーを還流するために、還流ダイオードＤ１−Ｄ４がＩＧＢＴに逆並列に接続される。
【００１０】
このような従来の半導体装置では、ＩＧＢＴと還流ダイオードのそれぞれにおいて、電源電圧以上の耐圧を得るために、半導体チップ内で一定面積以上の接合終端領域が必要となる。このため、チップ面積の縮小が難しく、高電流密度化が困難である。また、モジュールとする場合、ＩＧＢＴに個別素子の還流ダイオードが外付けで接続される。すなわち、ＩＧＢＴチップと還流ダイオードチップが同一基板上に載置され、それぞれチップ上の電極と外部導出電極の間が配線で接続される。この構成では、接続配線のインダクタンスのために、高速化が困難である。
【００１１】
また、ＩＧＢＴ単体についても、低損失化が求められている。図５７は、この種のＩＧＢＴの構成を示す断面図である。このＩＧＢＴでは、高抵抗のｎ型ベース層（半導体基板）１０１の一方の面にｐ型ドレイン層１０２が形成されている。一方、ｎ型ベース層１０１の他方の面にｐ型ベース層１０４が選択的に形成され、ｐ型ベース層１０４内にはｎ型ソース層１０５が形成されている。さらに、ｎ型ベース層１０１とｎ型ソース層１０５との間のｐ型ベース層１０４上には、ゲート絶縁膜１０６を介してゲート電極１０７が形成されている。なお、これらゲート電極１０７、ゲート絶縁膜１０６、ｐ型ベース層１０４、ｎ型ベース層１０１及びｎ型ソース層１０５により、ＣＨ１をチャネル領域とする電子注入用ＭＯＳＦＥＴが構成されている。ｐ型ドレイン層１０２上にはドレイン電極１０８が形成され、ｎ型ソース層１０５上及びｐ型ベース層１０４上にはソース電極１０９が形成されている。
【００１２】
次に、このような半導体装置の動作を説明する。ドレイン電極１０８に正電圧、ソース電極１０９に負電圧が印加されている時、ソースよりも正となる正電圧をゲート電極１０７に印加すると、ｐ型ベース層１０４のゲート電極１０７に接した表面がｎ型に反転し、電子ｅがｎ型ソース層１０５から反転層を介してｎ型ベース層１０１に注入されてｐ型ドレイン層１０２に到達する。これに伴い、ｐ型ドレイン層２から正孔ｈがｎ型ベース層１０１に注入される。このようにｎ型ベース層１０１に電子ｅと正孔ｈの両方が注入され、伝導度変調が起こってオン電圧が低減可能となる。
【００１３】
一方、ターンオフ動作の際には、ソースに対して負である負電圧が絶縁ゲート１０７に印加される。これにより、ゲート電極１０７直下に形成されていた反転層が消失して電子注入が止まる。一方、ｎ型ベース層１０１中の正孔ｈは、その一部がｐ型ベース層１０４を介してソース電極１０９に排出され、残りの正孔ｈは、電子ｅと再結合して消滅する。これにより、半導体装置はターンオフする。
【００１４】
しかしながら、上述のような従来のＩＧＢＴでは、その導通状態において、電子ｅ及び正孔ｈがｎベース層１０１とｐ型ドレイン層１０２との間に形成されるｐｎ接合によるポテンシャル障壁を越える必要がある。すなわち、図５８の電流−電圧特性図に示すように、ｐｎ接合による電圧降下として、約０．７Ｖ程度のビルトイン電圧分だけオン抵抗が増大する。このため、従来のＩＧＢＴでは、導通状態のオン抵抗を十分に低減できないという問題がある。
【００１５】
【発明が解決しようとする課題】
上述の如く、従来の高耐圧ダイオードは、高耐圧化を図るために、ｎ型カソード層（半導体基板）を厚くする必要があった。しかしながら、ｎ型カソード層が厚くなると、順方向電圧降下、逆回復損失等の素子特性が劣化するという問題があった。
【００１６】
本発明の第１の目的は、素子特性の劣化を招かずに、必要な耐圧を確保できる高耐圧電力用半導体装置を提供することにある。
【００１７】
また、従来の電力用半導体装置では、スイッチング素子に還流ダイオードを外付けで逆並列接続するために高電流密度化が難しく、接続配線のために高速化が困難であるという問題がある。
【００１８】
本発明の第２の目的は、従来よりも構成が簡素で小型化と高性能化が図れる電力用半導体装置を提供することにある。
【００１９】
また、従来の電力用半導体装置では、オン電圧をビルトイン電圧以下には低減し得ないという問題がある。
【００２０】
本発明の第３の目的は、通電時に零電圧から電流が立上がると共に、低電流領域から高電流領域に亙ってオン抵抗が小さい電力用半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するために、本発明の高耐圧電力用半導体装置は、第１と第２の主面を有し、前記第１および第２の主面のいずれかに少なくとも一つの段差により形成された凹部を有する高抵抗の第１導電型の半導体基板と、前記半導体基板の前記凹部が形成された領域に少なくともその１部が形成された、低不純物濃度の第２導電型リサーフからなる電界緩和構造と、前記半導体基板の前記凹部が形成された前記第１および第２の主面のいずれかの側に形成され、前記リサーフより高不純物濃度の第２導電型アノード層を有する電力用ダイオードとを具備し、前記電力用ダイオードの前記アノード層が形成された前記半導体基板の高抵抗部分の厚さが、前記電界緩和構造下の前記半導体基板の高抵抗部分の厚さよりも小さく、前記リサーフは前記半導体基板の前記第１の主面または第２の主面に形成された前記凹部を取り囲み前記電力用ダイオードの前記アノード層に接していることを特徴とする。
【００２３】
前記電力用ダイオードの前記アノード層が、前記第１導電型の半導体基板との界面に複数の段差を有することを特徴とする。
【００２８】
したがって、電界緩和構造の効率を高めるために半導体基板を厚くしても、高耐圧半導体素子の順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００２９】
また、半導体ウェハが大口径化するにつれ、強度の観点から半導体基板を厚くせざるを得ない場合でも、高耐半導体素子の厚さは凹部の深さに対応した薄いものとすることができる。これにより、素子特性の劣化を招かずに、半導体基板の厚さを任意に設定することができ、必要な耐圧を確保できる高耐圧半導体装置を実現できるようになる。
【００３０】
また、本発明によれば、半導体基板との界面に複数の段差を有する電界緩和構が用いられているので、段差がない従来の電界緩和構造が用いられた場合に比べて、電界が集中する箇所が増し、電界を積分して得られる耐圧が高くなる。これにより、従来の電界緩和構造に比べて、耐圧の高い高耐圧半導体装置を実現できるようになる。
【００３１】
また、本発明では、高抵抗の第１導電型の半導体基板として、第１の主面（表面）と第２の主面（裏面）に凹部が形成されたものを用いてもよい。そして、高耐圧半導体素子が表面と裏面の凹部との間の部分に形成されている。このため、半導体基板が厚くても、高耐圧半導体素子の厚さは凹部の深さに対応した薄いものとなる。
【００３２】
表面に段差を設ける場合には、微細パターン形成プロセスによる制約で段差をあまり大きくできないの対し、裏面に段差を設ける場合には、このような制約がなく、広範囲で半導体基板の厚さを設定することができる。これにより、素子特性の劣化を招かずに、半導体基板の厚さを広範囲で任意に設定することができ、必要な耐圧を確保できる高耐圧半導体装置を実現できるようになる。
【００４６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。まず、本発明の第１の態様の実施形態（第１乃至第１５の実施形態）を説明する。これらの実施形態では、第１導電型がｎ型の場合を説明するが、ｎ型に代えてｐ型とすることも可能である。また、上記の実施形態を通じて、同一箇所には、同一番号を付して、重複する説明を省略する。
【００４７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態では、高耐圧半導体素子として高耐圧ダイオードを用いている。
【００４８】
図１において、１は高抵抗の第１のｎ型カソード層（半導体基板）を示しており、このｎ型カソード層１の表面には、凹部が形成されている。この凹部の底部の表面には、第１のｐ型アノード層２が選択的に形成されている。この第１のｐ型アノード層２の表面には、高不純物濃度の第２のｐ型アノード層３が選択的に形成されている。
【００４９】
また、ｎ型カソード層１の表面には、電界緩和構造（接合終端構造）である低不純物濃度のｐ型リサーフ層４が第１のｐ型アノード層２に接してその周囲に形成されている。この場合、ｐ型リサーフ層４は、ｎ型カソード層１の凹部の底部および側面部からその外側の基板表面にかけて形成されている。
【００５０】
さらに、ｎ型カソード層１の表面には、接合終端構造である高不純物濃度のｎ型チャネルストッパ層５がｐ型リサーフ層４から所定距離離れてその外側に形成されている。
【００５１】
また、第２のｐ型アノード層３の縁から第１のｐ型アノード層２、ｐ型リサーフ層４、ｎ型カソード層１、ｎ型チャネルストッパ層５にまたがる領域上にはＳＩＰＯＳ（semi-insulating polycrystalline silicon ）膜等の高抵抗膜６が設けられている。なお、高抵抗膜６の代わりに、絶縁膜を設けても良い。
【００５２】
一方、第１のｎ型カソード層１の裏面には、それよりも高不純物濃度の第２のｎ型カソード層７が形成されている。このｎ型カソード層７にはカソード電極８が設けられている。また、第２のｐ型アノード層３にはアノード電極９、そしてｎ型チャネルストッパ層５には電極１０が設けられている。電極１０は耐圧を安定させるために必要な予備電極であるが、これをカソード電極としてアノード電極９との間に横型ダイオード構造を構成することも可能である。なお、１１は絶縁膜である。
【００５３】
本実施形態では、ｎ型カソード層１の表面に凹部が形成され、この凹部の厚さの薄い領域にダイオードが形成されている。すなわち、本実施形態では、ｎ型カソード層１（半導体基板）が厚くても、ダイオードとして動作する部分の厚さは凹部の深さに対応した薄いものとなる。したがって、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００５４】
また、本実施形態によれば、以下の理由によっても、上記の特徴が得られる。
本実施形態の素子を従来構造のそれと比較する。まず、従来の場合、図２に示すように、ｐ型リサーフ層４が形成される領域には段差がなく、電界が集中する箇所は図中Ａ、Ｂ、Ｃで示した３つの箇所である。それぞれの箇所の電界強度を図２の下部に示す。従来は耐圧を高くするためには、基板厚を大きくする必要があり、このため定常オン損失、ターンオン損失が大きくなっていた。
【００５５】
一方、本実施形態の場合、ｐ型リサーフ層４が形成される領域に段差があり、図３に示すように、電界が集中する箇所はＡ、Ｂ、Ｃ、Ｄで示した４つの箇所である。すなわち、本実施形態では段差があるので、電界が集中する箇所が１つ増える。
【００５６】
したがって、本実施形態によれば、従来に比べて、電界を積分して得られる耐圧が高くなるので、半導体基板の厚さが同じでもより高耐圧の半導体素子を実現することができる。
【００５７】
なお、ｐ型リサ−フ層４を設けず、凹部の厚さの薄い領域に素子を形成することだけでも、順方向電圧降下、逆回復損失等の素子特性の劣化を防止することは可能である。また、ｐ型リサーフ層４が形成されている領域に、２個、３個と段差がある場合には更に高耐圧の半導体素子を実現することが可能である。
【００５８】
次に凹部の深さと電界分布との関係について説明する。
【００５９】
図４に、凹部の深さが浅い場合の電界分布を示す。この深さでは、半導体素子の内の主素子部分（Ａ−Ａ´間の領域）はｐ型リサーフ層４に比べて電界が低く余裕があるので、ブレークダウンはｐ型リサーフ層４で起こる。したがって、凹部をもっと深い領域まで形成し、通電損失とターンオフ損失を小さくしても耐圧は落ちることはない。
【００６０】
図５に、凹部の深さが中間の場合の電界分布を示す。この深さでは、主素子の電界とｐ型リサーフ層４のそれとが同じ大きさであるため、ブレークダウンは素子とｐ型リサーフ層４とで同時に起こる。
【００６１】
図６に、凹部の深さが深い場合の電界分布を示す。この深さでは、主素子はｐ型リサーフ層４に比べて電界が大きいので、ブレークダウンは主素子で起こる。すなわち、全体の耐圧は主素子耐圧（主素子設計）のみで決まり、ｐ型リサーフ層４等の電界緩和構造にはよらない。この場合、図５の場合に比べて、耐圧の絶対値は低下するが、同時に順方向電圧降下、逆回復損失が減少し、損失特性が格別に優れた半導体素子を得ることができる。また、ブレークダウンが半導体表面から離れたＡ点で起こるので、表面の影響を受けにくく耐圧の安定した半導体素子を実現することができる。
【００６２】
高耐圧素子としては、図５、図６のように設計することが望ましい。本発明によれば、電流通過部の基板厚を薄く、電界緩和構造（リサーフ層等）の基板厚を厚くすることにより、定常オン損失、ターンオン損失を小さくすることができ、平坦接合並みの耐圧を得ることが可能である。
【００６３】
図７に、凹部の素子構造の形成方法を示す。
【００６４】
まず、図７（ａ）に示すようにｎ型ベース層１（半導体基板）が用意され、次に図７（ｂ）に示すように、ｎ型ベース層１の表面に凹部が形成される。
【００６５】
次に図７（ｃ）に示すように、凹部およびその周囲のｎ型ベース層１の表面にｐ型不純物イオンＩp-が図示しないマスクを用いて選択的に注入される。
【００６６】
次に図７（ｄ）に示すように、凹部底部のｎ型ベース層１の表面にｐ型不純物イオンＩp が図示しないマスクを用いて選択的に注入される。この場合、ｐ型不純物イオンＩp のドーズ量は、ｐ型不純物イオンＩp-のそれよりも多くされる。
【００６７】
最後に、図７（ｅ）に示すように、アニールを行なうことによって、ｐ型アノード層２、ｐ型リサーフ層４が完成する。
【００６８】
なお、この例では、ｐ型アノード層３を省略したが、ｐ型アノード層３を形成する場合には、例えば、図７（ｄ）の工程の後に、ｐ型不純物イオンＩｐ- の注入領域の表面に、さらに高不純物濃度のｐ型不純物イオンを選択的に注入すれば良い。
【００６９】
図８、図９に、本実施形態の変形例を示す。図８の素子では、凹部の段差が２段になっている。また、図９の素子では、凹部の段差が３段になっている。このように段差を多くすることにより、電界緩和構造の屈曲部の曲率半径が大きくなり、耐圧が向上する。これにより、薄い基板厚の素子を容易に作製することができる。なお、凹部の段差は４段以上であっても良い。
【００７０】
（第２の実施形態）
図１０は、本発明の第２の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７１】
本実施例が第１の実施例と異なる点は、半導体素子の内ｐ型リサーフ層４を形成する領域のみに凹部を形成したことにある。ｐ型リサーフ層４はｎ型カソード層１の凹部の底部および側面部からその外側の表面にかけて形成され、その結果、ｐ型のリサーフ層４とｎ型カソード層１との界面に２段の段差が形成されている。したがって、本実施形態によれば、電界緩和構造における屈曲部の曲率半径が大きくなり、電界を積分して得られる耐圧が高くなる。
【００７２】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７３】
本実施形態が第２の実施形態と異なる点は、ｐ型リサーフ層４の外周部が凹部の底部を越えないように形成したことにある。この場合も、電界を積分して得られる耐圧が高くなるので、第２の実施形態と同様な効果が得られる。
【００７４】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７５】
本実施形態が第１の実施形態と異なる点は、電界緩和構造（接合終端構造）として、ｐ型リサーフ層４の代わりに高不純物濃度のｐ型ガードリング層１２を用いたことにある。なお、ｐ型ガードリング層１２は凹部以外の領域に形成しても良い。
【００７６】
本実施形態でも、ｎ型カソード層１（半導体基板）が厚くても、素子の厚さは凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型ガードリング層１２を設けるとともに、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００７７】
（第５の実施形態）
図１３は、本発明の第５の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００７８】
本実施形態が第１の実施形態と異なる点は、ｐ型リサーフ層４の表面に、凹部の段差部に接するように、高不純物濃度の第２のｐ型リサーフ層１３を選択的に形成したことにある。第２のｐ型リサーフ層１３は、基板段差部表面の不安定箇所を覆って安定化している。
【００７９】
本実施形態でも第１の実施形態と同様な効果が得られるが、第２のｐ型リサーフ層１３を設けた分その効果が安定して得られる。
【００８０】
（第６の実施形態）
図１４は、本発明の第６の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【００８１】
本実施形態が第１の実施形態と異なる点は、ｐ型リサーフ層４の形成領域に凹部の段差が存在せず、凹部の段差が主素子領域のみに存在することにある。その結果、ｐ型アノード層２，３に段差が形成されている。
【００８２】
本実施形態でも、ｎ型カソード層１（半導体基板）が厚くても、主素子の厚さは凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型リサーフ層４を設けるとともに、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【００８３】
図１５に、凹部の素子構造の形成方法を示す。
まず、図１５（ａ）に示すようにｎ型ベース層１（半導体基板）が用意され、次に図１５（ｂ）に示すように、ｎ型ベース層１の表面に凹部が形成される。
【００８４】
次に図１５（ｃ）に示すように、凹部およびその周囲のｎ型ベース層１の表面にｐ型不純物イオンＩｐ- が図示しないマスクを用いて選択的に注入される。
【００８５】
次に図１５（ｄ）に示すように、凹部およびその周囲（ただし、ｐ型不純物イオンＩｐ- の注入領域よりも内側）のｎ型ベース層１の表面にｐ型不純物イオンＩｐが図示しないマスクを用いて選択的に注入される。この場合、ｐ型不純物イオンＩｐのドーズ量は、ｐ型不純物イオンＩｐ- のそれよりも多くする。
【００８６】
最後に、図１５（ｅ）に示すように、アニールを行なうことによって、ｐ型アノード層２、ｐ型リサーフ層４が完成する。
【００８７】
なお、この例では、ｐ型アノード層３を省略したが、ｐ型アノード層３を形成する場合には、例えば、図１５（ｄ）の工程の後に、凹部およびその周囲（ただし、ｐ型不純物イオンＩｐの注入領域よりも内側）の表面に、さらに高不純物濃度のｐ型不純物イオンを選択的に注入すれば良い。
【００８８】
図１６に、本実施形態の変形例を示す。この素子では、素子領域に段差が１つの凹部が２つ形成されている。ウェハ強度やエッチング加工での形状制御などプロセス上の制約から、凹部を形成する領域の寸法が制限されている場合に有効である。なお、凹部の数は３つ以上でも良い。
【００８９】
（第７の実施形態）
図１７は、本発明の第７の実施形態に係る高耐圧半導体装置を示す断面図である。本実施形態が第１の実施形態と異なる点は、凹部（第１の凹部）の底部にさらに第２の凹部が設けられ、この第２の凹部を含む第１の凹部の底部にｐ型アノード層２，３が形成されていることにある。本実施形態でも、第１の実施形態と同様な効果が得られる。
【００９０】
（第８の実施形態）
図１８は、本発明の第８の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態では、高耐圧半導体素子としてＩＧＢＴを用いている。
【００９１】
図１８において、２１は高抵抗のｎ型ベース層を示しており、このｎ型ベース層２１の表面には凹部が形成されており、この凹部の底部表面には第１のｐ型ベース層２２が選択的に形成されている。この第１のｐ型ベース層２２が形成された領域にはそれを貫通する深さの高不純物濃度の第２のｐ型ベース層２３が選択的に形成されている。
【００９２】
ｐ型ベース層２２，２３の表面には高不純物濃度のｎ型ソース層２４が選択的に形成されており、このｎ型ソース層２４とｎ型ベース層２１とで挟まれた領域のｐ型ベース層２２上にはゲート絶縁膜２５を介してゲート電極２６が配設されている。
【００９３】
また、ｎ型ベース層２１の表面には、電界緩和構造（接合終端構造）である低不純物濃度のｐ型リサーフ層２７がｐ型ベース層２３に接してその周囲に形成されている。この場合、ｐ型リサーフ層２７は、ｎ型ベース層２１の凹部の底部および側面部からその外側の表面にかけて形成されている。なお、ここでのｐ型ベース層２３は、凹部に形成された半導体装置のうち最も外側のものである。
【００９４】
さらに、ｎ型ベース層２１の表面には、接合終端構造である高不純物濃度のｎ型チャネルストッパ層２８がｐ型リサーフ層２７から所定距離離れてその外側に形成されている。また、第２のｐ型ベース層２３の縁からｐ型リサーフ層２７、ｎ型ベース層２１、ｎ型チャネルストッパ層２８にまたがる領域上には、ＳＩＰＯＳ膜等の高抵抗膜２９が設けられている。なお、高抵抗膜２９の代わりに、絶縁膜を設けても良い。
【００９５】
一方、高抵抗の第１のｎ型ベース層２１の裏面には、それよりも高不純物濃度の第２のｎ型ベース層３０が形成されており、このｎ型ベース層３０の表面には高不純物濃度のｐ型ドレイン層３１が形成されている。このｐ型ドレイン層３１にはドレイン電極３２が設けられている。また、ｎ型ソース層２４にはソース電極３３が設けられている。このソース電極３３はｐ型ベース層２３にもコンタクトしている。そして、ｎ型チャネルストッパ層２８には電極３４が設けられている。なお、３５は絶縁膜を示している。
【００９６】
本実施形態では、ｎ型ベース層２１の表面に凹部が形成され、この凹部の厚さの薄い領域にＩＧＢＴが形成されている。すなわち、ｎ型ベース層２１（半導体基板）が厚くても、ＩＧＢＴの厚さは凹部の深さに対応した薄いものとなる。
【００９７】
したがって、必要な耐圧を確保するために、ｐ型リサーフ層２７を設けるとともに、ｎ型ベース層２１を厚くしても、順方向電圧降下、ターンオフ特性等の素子特性の劣化を招かずに済む。
【００９８】
また、本実施形態によれば、以下の理由によっても、上記の効果を得ることができる。すなわち、本実施形態の場合、ｐ型リサーフ層２７が形成される領域に段差があり、電界が集中する箇所が従来よりも増える。したがって、電界を積分して得られる耐圧が高くなる。
【００９９】
なお、凹部の厚さの薄い領域に素子を形成すること単独でも、あるいはｎ型ベース層２１との界面に複数の段差を有するｐ型リサーフ層２７を形成すること単独でも、上記の効果を得ることが可能である。
【０１００】
（第９の実施形態）
図１９は、本発明の第９の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態が第８の実施形態と異なる点は、ｐ型リサーフ層２７の形成領域に凹部の段差が存在せず、凹部の段差が主素子領域のみに存在することにある。
【０１０１】
本実施形態でも、ｎ型ベース層２１（半導体基板）が厚くても、主素子の厚さは凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型リサーフ層２７を設けるとともに、ｎ型ベース層２１を厚くしても、順方向電圧降下、ターンオフ特性等の素子特性の劣化を招かずに済む。
【０１０２】
（第１０の実施形態）
図２０は、本発明の第１０の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態が第１の実施形態と異なる点は、凹部をｎ型カソード層１の裏面（アノード側の主面と反対側の面）に形成し、かつ凹部がｐ型アノード層２，３と対向するように形成したことにある。
【０１０３】
本実施形態によれば、ｎ型カソード層１（半導体基板）が厚くても、主素子の厚さは裏面の凹部の深さに対応した薄いものとなる。したがって、必要な耐圧を確保するために、ｐ型リサーフ層４を設けるとともに、ｎ型カソード層１を厚くしても、順方向電圧降下、逆回復損失等の素子特性の劣化を招かずに済む。
【０１０４】
図２１に、本実施形態の変形例を示す。この素子では、ｐ型アノード層２，３と対向する領域のｎ型カソード層１の裏面に、段差が１つの凹部が２つ形成されている。ウェハ強度やエッチング加工での形状制約などプロセス上の制約から凹部を形成する場合の寸法が制限されている場合に有効である。
【０１０５】
（第１１の実施形態）
図２２は、本発明の第１１の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態の素子は、第１０の実施形態と第１の実施形態とを組み合わせた例である。すなわち、図１の素子において、そのｎ型ベース層１の裏面に、アノード層２，３と対向するように凹部が設けられている。本実施形態でも第１、第１０の実施形態と同様な効果が得られる。
【０１０６】
図２３に、素子の基本構造の形成方法を示す。
まず、図２３（ａ）に示すように、第１の実施形態で説明した方法に従って、表面（主接合側）に素子構造が形成される。
【０１０７】
次に図２３（ｂ）に示すように、ｎ型ベース層１の裏面に凹部を形成した後、図２３（ｃ）に示すように、裏面全面にｎ型不純物イオンＩn が注入される。
【０１０８】
最後に、図２３（ｄ）に示すように、アニールを行なうことによって、ｎ型カソード層７を形成して、素子の基本構造が完成する。
【０１０９】
図２４に、他の形成方法を示す。図２３に示した方法は、ｎ型ベース層の表面に素子構造を形成した後に、その裏面に素子構造（ｎ型カソード層７）を形成する方法であるが、図２４に示す方法ではその形成順序が逆になっている。
【０１１０】
すなわち、まず、図２４（ａ），（ｂ）に示すように、ｎ型ベース層１（半導体基板）が用意され、その裏面に凹部が形成される。
【０１１１】
次に図２４（ｃ）、（ｄ）に示すように、裏面全面にｎ型不純物イオンＩn を注入した後、アニールを行なうことによって、ｎ型カソード層７が形成される。
【０１１２】
最後に、図２４（ｅ）に示すように、第１の実施形態で説明した方法に従って、表面（主接合側）に素子構造が形成される。
【０１１３】
図２５、図２６にそれぞれさらに別の形成方法を示す。図２５の形成方法は、図２３の形成方法とは逆に、裏面全面にｎ型不純物イオンＩn が注入され、ｎ型カソード層７３が形成された後に凹部が形成されるものである。同様に、図２６の形成方法は、図２４の形成方法とは逆に、裏面全面にｎ型不純物イオンＩn が注入され、ｎ型カソード層７が形成された後に凹部が形成されるものである。
【０１１４】
図２５、図２６の形成方法によれば、素子領域のｎ型カソード層７の表面濃度を下げることができるので、ダイオードの逆回復時のテール電流が低減され、逆回復損失の小さなダイオードを実現することができる。
【０１１５】
（第１２の実施形態）
図２７は、本発明の第１２の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態が第６の実施形態と異なる点は、凹部の素子構造の形成方法にある。すなわち、本実施形態では、凹部の素子構造の形成方法で、ｐ型アノード層２を形成した後に凹部を形成している点が異なっている。
【０１１６】
図２８に、凹部の素子構造の形成方法を示す。まず、図２８（ａ）、（ｂ）に示すように、ｎ型ベース層１（半導体基板）が用意され、その表面の一部にｐ型不純物イオンＩｐ- が注入される。
【０１１７】
次に図２８（ｃ）に示すように、ｐ型不純物イオンＩｐ- が注入された領域の一部にｐ型不純物イオンＩｐが注入される。この場合、ｐ型不純物イオンＩｐのドーズ量は、ｐ型不純物イオンＩｐ- のそれよりも多くされる。
【０１１８】
次に図２８（ｄ）に示すように、アニールを行なうことによって、ｐ型アノード層２、ｐ型リサーフ層４が形成される。
【０１１９】
最後に、図２８（ｅ）に示すように、ｐ型アノード層２の表面がエッチングされ、凹部が形成されて、凹部領域の基本構造が完成する。
【０１２０】
なお、この例では、ｐ型アノード層３を省略したが、ｐ型アノード層３を形成する場合には、例えば、図２８（ｅ）の工程の後に、ｐ型不純物イオンＩp の注入領域の表面に、さらに高不純物濃度のｐ型不純物イオンを選択的に注入すれば良い。
【０１２１】
図２９に、本実施形態の変形例を示す。この素子では段差が１つの凹部が５つ形成されている。なお、段差の数はこれに限定されるものではない。このようにしても主素子領域のベース厚を実質的に薄くすることができるので、同様な効果を得ることができる。
【０１２２】
（第１３の実施形態）
図３０は、本発明の第１３の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【０１２３】
本実施形態が第１２の実施形態と異なる点は、高不純物濃度のｐ型アノード層３が無いことにある。これによってｐ型アノード層２の表面濃度を下げることができるので、ダイオードの逆回復時の最大逆方向電流が低減され、逆回復損失の小さなダイオードを実現することができる。ただし、本実施形態では、第６の実施形態よりもｐ型アノード層２の面積は広くしてある。これにより、順方向電圧ＶF を低く保つことができる。
【０１２４】
（第１４の実施形態）
図３１は、本発明の第１４の実施形態に係る高耐圧半導体装置の要部を示す断面図である。
【０１２５】
本実施例の特徴は、ｎ型カソード層７に図２０の素子の特徴に加えて、裏面の凹部の底部および側壁部に接するところのｎ型カソード層４の表面に、高不純物濃度のｎ型カソード層１４を形成したことにある。これにより、電子の注入効率がより高くなり、特に順方向電圧降下を低くした場合に有効である。
【０１２６】
図３１に、本実施形態の変形例を示す。この素子では、裏面に段差が１つの凹部を３つ形成したことにある。なお、凹部の数は２つでも４つ以上でも良い。
【０１２７】
（第１５の実施形態）
図３３は、本発明の第１５の実施形態に係る高耐圧半導体装置の要部を示す断面図である。本実施形態の特徴は、第１４の実施形態の高耐圧半導体装置において、高不純物濃度のｎ型カソード層１４を省き、素子構造を簡略したことにある。
【０１２８】
次に、本発明の第２の態様の実施形態（第１６乃至第２１の実施形態）を説明する。なお、上記の実施形態では第１導電型層としてｎ型、第２導電型層としてｐ型を用いているが、導電型を逆にしてもよい。また、同一箇所には、同一番号を付して、重複する説明を省略する。
【０１２９】
（第１６の実施形態）
図３４は、本発明の第１６の実施形態に係る電力用半導体装置の断面図を示す。図３４において、４１は高抵抗のｎ型ベース層（半導体基板）を示しており、このｎ型ベース層４１の一方の面（裏面）には、選択的に凹部が形成されている。
【０１３０】
ｎ型ベース層４１の凹部が形成されていない領域４０ａの裏面には、ｐ型ドレイン層４２が形成されており、他方の面（表面）には、ｐ型ベース層４３が選択的に形成されている。ｐ型ベース層４３内にはｎ型ソース層４４が形成されている。ｎ型ベース層４１とｎ型ソース層４４との間のｐ型ベース層４３上には、ゲート絶縁膜４５を介してゲート電極４６が形成されている。なお、これらゲート電極４６、ゲート絶縁膜４５、ｐ型ベース層４３、ｎ型ベース層４１及びｎ型ソース層４４により、ＣＨ１をチャネル領域とする電子注入用ＭＯＳＦＥＴが構成されている。
【０１３１】
一方、ｎ型ベース層４１の凹部の底面（裏面）と側壁には、ｎ型カソード層４７が形成されている。また、ｎ型ベース層４１の他方の面（表面）で凹部と対向する領域には、ｐ型アノード層４８が形成されている。
【０１３２】
さらに、ｐ型ドレイン層４２上及びｎ型カソード層４７上には、両層４２，４７に接してドレイン電極（第２の主電極）４９が形成されている。また、ｎ型ソース層４４、ｐ型ベース層４３上には、両層に接してソース電極５０ａが形成されている。ｐ型アノード層４８上にはソース電極（アノード電極）５０ｂが形成されている。電極５０ａと電極５０ｂにより、第１の主電極が構成され、ゲート電極４６が副電極となる。なお、複数のソース電極、複数のゲート電極は、それぞれ相互に接続されており、図中では結線で摸式的に表されている。
【０１３３】
上記の構成により、凹部が形成された領域４０ｂにはダイオードが構成され、凹部が形成されない領域４０ａにはＩＧＢＴが構成されている。
【０１３４】
ＩＧＢＴ領域４０ａとダイオード領域４０ｂの間で、絶縁膜５１の下の領域４０ｃは、ＩＧＢＴとダイオードの分離領域である。この領域の幅Ｌは、キャリアの拡散長Ｌｄ以上とするのが望ましい。すなわち、キャリアのライフタイムをτ、拡散係数をＤとしたとき、次の関係が満足されるようにする。
【０１３５】
Ｌ > Ｌｄ＝（Ｄτ）1/2
あるいは、分離領域４０ｃに、後述のライフタイムキラーを含ませてもよい。
【０１３６】
次に、このような半導体装置の動作を説明する。ドレイン電極４９に正電圧、ソース電極５０ａに負電圧が印加されている時、ソースよりも正となる正電圧をゲート電極４６に印加すると、ｐ型ベース層４３のゲート電極４６に接した表面がｎ型に反転し、電子ｅがｎ型ソース層４４から反転層を介してｎ型ベース層４１ａに注入されてｐ型ドレイン層４２に到達する。これに伴い、ｐ型ドレイン層４２から正孔ｈがｎ型ベース層４１に注入される。このようにｎ型ベース層４１に電子ｅと正孔ｈの両方が注入され、伝導度変調が起こってオン電圧が低減される。
【０１３７】
一方、ターンオフ動作の際には、ソースに対して負である負電圧が絶縁ゲート４６に印加される。これにより、ゲート電極４６直下に形成されていた反転層が消失して電子注入が止まる。一方、ｎ型ベース層４１ａ中の正孔ｈは、その一部がｐ型ベース層４３を介してソース電極５０ａに排出され、残りの正孔ｈは、電子ｅと再結合して消滅する。これにより、半導体装置はターンオフする。
【０１３８】
上記のような機構により、例えば図５６において、インバータのＴｒ１とＴｒ４がオンしている状態（図５６の（ｉ）の状態）において、上側アーム素子Ｔｒ１がターンオフすると、誘導負荷による逆起電力が発生し、下側アーム素子Ｔｒ２のドレイン電極（図３４の参照番号４９）が負に、ソース電極（図３４の参照番号５０ａ）が正にバイアスされる。この過程で、下側アーム素子のソース電極５０ａの電圧が上昇して、ｐ型アノード層４８とｎ型ベース層４１ｂより構成されるｐｎ接合が順バイアスされると、ｐ型アノード層４８からｎ型ベース層４１ｂに正孔ｈが注入され、同時にｎ型カソード層４７から電子ｅが注入されて、素子が逆方向にターンオンする。この結果、ｎ型ベース層４１ｂで伝導度変調が起こり、ダイオード領域４０ｂが低オン電圧で通電する（図５６の（ｉｉ）の状態）。
【０１３９】
この場合、ダイオードを構成する高抵抗ベース層（基板）４１ｂの厚さＷ２はＩＧＢＴを構成する高抵抗ベース層（基板）４１ａの厚さＷ１よりも薄いので、素子を逆方向に導通させた場合、低いオン電圧で通電することができる。
【０１４０】
つぎに、再びＴｒ１がターンオンすると、Ｔｒ２の極性が反転し、逆回復電流（図５６の（ｉｉｉ））が流れ、負荷電流（図５６の（ｉ））に重畳される。この現象は、一般にスイッチング素子（ＩＧＢＴ）のターンオン損失を増大させるが、本発明のダイオード部分は低オン抵抗であるため、高速化を図ることができる。
【０１４１】
なお、分離領域４０ｃは、ダイオードが逆回復する際、ＩＧＢＴ領域に拡散したキャリアにより、ＩＧＢＴのｐ型エミッタ４２から正孔が逆注入したり、あるいはＩＧＢＴのｎ型ソース４４が局所的にラッチアップしたりするのを抑制する。
【０１４２】
以上のように、本発明の電力用半導体装置は、逆並列還流ダイオードの機能が内蔵され、順方向においてスイッチング機能を有し、逆方向において導通特性を有する。すなわち、誘導負荷により逆起電力が発生すると、半導体装置が逆方向にターンオンし、低いオン電圧で通電する。
【０１４３】
図３５は、本発明の電力用半導体装置の原理を説明するための特性図である。図３５（ａ）は、ＩＧＢＴ領域４０ａの表面から裏面にかけての深さ方向の電界強度を示す。ＩＧＢＴは、ノンパンチスルー型のデバイスであるので、電界強度はｎ型ベース層４１ａの中でゼロに達している。一方、図３５（ｂ）のダイオードの電界強度は、ダイオードがパンチスルー型の構造を有しているので、ｎ型ベース層４１ｂの中では、図３５（ａ）のｎ型ベース層４１ａと同じ傾斜でもって、アノード側からカソード側に向けて減少していくが、ｎ型カソード層４７の中で急激に減少してゼロとなる。さらに、図３５（ａ）と図３５（ｂ）のそれぞれの電界強度の積分値は等しくなる。
【０１４４】
図３６は、ダイオード（パンチスルー型）とＩＧＢＴ（ノンパンチスルー型）のｎ型ベース層の厚さと耐圧の関係を示したグラフである（基板の比抵抗が３０Ω・ｃｍ場合）。ダイオードとＩＧＢＴが同じ耐圧（例えば６００Ｖ）であるめには、ダイオードで約３５μｍ、ＩＧＢＴで約７５μｍあれば良いことがわかる。もし、ダイオードの厚さをＩＧＢＴに合わせて厚く（７５μｍ）作ったとすると、ダイオードの耐圧は６００Ｖ以上得られるが、オン電圧が過大なダイオードが得られる。このように、本発明ではＩＧＢＴとダイオードがそれぞれ最適なｎ型ベース厚を有する構造を提供している。
【０１４５】
次に、図３７を参照して、本発明の電力用半導体装置の製造方法を説明する。
【０１４６】
まず、図３７（ａ）に示すように、ｎ型ベース層となる半導体基板４１を用意する。次に、図３７（ｂ）に示すように、ｎ型ベース基板の表面に、ＩＧＢＴのｐベース層となる複数のｐウェル４３と、ダイオードのｐ型アノードとなるｐ型層４８を形成する。ｐウェル４３の中には、それぞれｎ型ソース層４３を形成し、隣接するｐウェル間に露出するｎ型ベース基板の表面には、ｐウェル４３、ｎ型ソース層４４の上部に延在するように、ゲート絶縁膜４５を介してゲート電極４６を形成する。同時に、ｎ型ソース層４４とｐウェル４３に接するようにソース電極５０ａを形成し、ｐ型アノード層４８の上にはアノード電極５０ｂを形成する。さらに、ＩＧＢＴ領域４０ａとダイオード領域４０ｂの間に分離領域４０ｃ用の絶縁膜５１を形成する。
【０１４７】
次に、図３７（ｃ）に示すように、ｎ型ベース基板４１裏面のダイオード領域４０ｂに相当する部分をＲＩＥを用いてドライエッチングし、凹部５２を形成する。さらに、この凹部を含めてｎ型ベース基板４１の裏面全面に、ｎ型不純物５３、例えばリン（Ｐ）をイオン注入する。
【０１４８】
次に、図３８（ｄ）に示すように、ｎベース基板４１裏面の凹部が形成されていない領域（ＩＧＢＴ領域）４１ａにｐ型不純物イオン５４、例えばボロン（Ｂ）をイオン注入する。この時、ｐ型不純物イオン５４のドーズ量は、ｎ型不純物イオン５３のそれよりも多くする。例えば、ｎ型不純物イオンとしてリンを２×１０15ｃｍ-2、ｐ型不純物としてボロンを５×１０15ｃｍ-2のドーズ量で注入する。
【０１４９】
続いて、アニールを行うことにより、図３８（ｅ）に示すように、ＩＧＢＴ領域４０ａの裏面にｐ型層４２、ダイオード領域４０ｂの裏面にｎ型層４７を形成する。
【０１５０】
なお、ＩＧＢＴ形成領域４０ａに相当する領域は、電子線やプロトンなどの粒子線を照射する。また、ダイオード領域４０ｂ、分離領域４０ｃに相当する領域は、キャリアのライフタイムを減少させるライフタイムキラーとしてＡｕ，Ｐｔ，Ｆｅ等の重金属を堆積拡散する。
【０１５１】
上記の図３７（ｃ）乃至図３８（ｅ）の工程は、図３９のように変形して実施してもよい。すなわち、ｎ型ベース基板４１の裏面に予めｐ型イオン５４をイオン注入しておき（図３９（ａ））、その後図３９（ｂ）に示すように、凹部５２を形成する。続いてｎ型イオン５３をｎ型ベース基板４１の裏面全体にイオン注入する。その後アニールを行うことにより、図３９（ｃ）に示すようにｐ型層４２とｎ型層４７を形成する。
【０１５２】
以上で、逆並列還流ダイオードの機能が内蔵され、順方向においてスイッチング機能を有し、逆方向において導通特性を有する高電力半導体装置が完成する。
【０１５３】
図３４では、本発明の半導体装置の部分的な断面図のみが示されているが、半導体装置全体としては、図４０の平面図に示すような構成とすることができる。図４０において、５６はリサーフ、ガードリング等が形成される接合終端領域である。図４０（ａ）は角型チップを示し、ＩＧＢＴ領域４０ａがダイオード領域４０ｂで取り囲まれている。図４０（ｂ）も角型チップを示し、ＩＧＢＴ領域４０ａとダイオード領域４０ｂとが並列に形成されている。図４０（ｃ）は、図４０（ａ）の構成を丸型にしたものである。
【０１５４】
なお、図４０（ｂ）において、ＩＧＢＴ領域４０ａと接合終端領域５６とのＢ−Ｂ線に沿った断面は、例えば第１の態様の図１８に示したように、ＩＧＢＴ領域の最も外側に接合終端構造が形成される。ダイオード領域４０ｂと接合終端領域５６との接続構造にも、第１の態様で述べた種々の構造が適用できる。
【０１５５】
このように形成された半導体装置は、誘導負荷により逆起電力が発生すると、逆方向にターンオンする。その際、ダイオードは低オン電圧で導通される。よって、外付けの逆並列還流ダイオードが不要となり、高電流密度化と高速化が図られて、小型で高性能な半導体装置が実現される。
【０１５６】
（第１７の実施形態）
図４１は、本発明の第１７の実施形態に係る電力用半導体装置の要部断面図である。
【０１５７】
本実施形態が第１６の実施形態と異なる点は、ダイオード領域４０ｂの裏面に形成される凹部が機械的研削やウエットエッチングにより形成され、凹部の側壁部が斜めに形成されていることである。これらの方法を用いると、凹部の深さを深く形成できるという利点がある。機械的研削は、弗硝酸等によるウェットエッチングと併用してもよく、ウェットエッチングは、水酸化カリウム（ＫＯＨ）等を使用することができる。
【０１５８】
（第１８の実施形態）
図４２は、本発明の第１８の実施形態に係る電力用半導体装置の要部断面図である。
【０１５９】
本実施形態が第１７の実施形態と異なる点は、ＩＧＢＴのゲート電極５０ａがトレンチの中に形成されていることである。トレンチゲートの形成は、ＲＩＥなどを使用すればよく、良く知られているので説明を省略する。
【０１６０】
このような構成であっても、第１６の実施形態と同様な効果を得ることができ、かつＩＧＢＴのオン電圧を一層低減できる。
【０１６１】
（第１９の実施形態）
図４３は、本発明の第１９の実施形態に係る電力用半導体装置の要部断面図である。
【０１６２】
本実施形態が第１６の実施形態と異なる点は、ＩＧＢＴ領域４０ａとダイオード領域４０ｂが同一の厚さの基板上に形成されていることである。その代わり、ダイオード領域４０ｂのｐ型アノード層４８が深く形成されている。
【０１６３】
このため、ダイオード領域４０ｂの耐圧を実質的に決定するｎ型ベース層４１ｂの厚さＷ２´は、ＩＧＢＴ領域４０ａの耐圧を実質的に決定するｎ型ベース層４１ａの厚さＷ１´との間に、Ｗ２´＜Ｗ１´なる関係を有する。
【０１６４】
このような、このような構成であっても、第１６の実施形態と同様な効果を得ることができる。
【０１６５】
（第２０の実施形態）
図４４は、本発明の第２０の実施形態に係る電力用半導体装置の要部断面図である。
【０１６６】
本実施形態が第１６の実施形態と異なる点は、ダイオード領域４０ｂのｐ型アノード層４８をとり囲み、これより深く形成されたｐ- 型層５７を有する点である。このｐ- 型層５７は、アノード層４８からのホールの注入量を実質的に低減する働きをする。
【０１６７】
（第２１の実施形態）
図４５は、本発明の第２１の実施形態に係る電力用半導体装置の要部断面図である。
【０１６８】
本実施形態が第１６の実施形態と異なる点は、ダイオード領域４０ｂがｎ型ベース基板４１の表面に形成された凹部に設けられていることである。Ｎ型ベース基板４１の裏面は平坦にされており、ＩＧＢＴ領域４０ａのｎ型ベース基板の厚さＷ１と、ダイオード領域のn 型ベース基板の厚さＷ２との間には、Ｗ１> Ｗ２の関係が成り立つ。
【０１６９】
このような構成であっても第１６の実施形態と同様な効果を得ることができる。
【０１７０】
次に、本発明の第３の態様の電力用半導体装置の実施形態（第２２乃至第２６の実施形態）を説明する。なお、これらの実施形態では第１導電型層としてｎ型、第２導電型層としてｐ型を用いているが、導電型を逆にしてもよい。また、同一箇所には同一番号を付して、重複する説明を省略する。
【０１７１】
（第２２の実施形態）
図４６は、本発明の第２２の実施形態に係る電力用半導体装置の要部断面図を示す。図４６において、６１は高抵抗のｎ型ベース層（半導体基板）を示しており、このｎ型ベース層６１の一方の面（裏面）には、凹部が形成されている。この裏面で凹部が形成されていない領域６０ａにｐ型ドレイン層６２が形成され、凹部が形成された領域６０ｂにｎ型ドレイン層６３が形成されている。
【０１７２】
一方、ｎ型ベース層６１の他方の面（表面）には、複数のｐ型ベース層６４が選択的に形成され、各ｐ型ベース層６４内にはｎ型ソース層６５が形成されている。さらに、ｎ型ベース層６１とｎ型ソース層６５との間のｐ型ベース層６４上には、ゲート絶縁膜６６を介してゲート電極６７が形成されている。なお、これらゲート電極６７、ゲート絶縁膜６６、ｐ型ベース層６４、ｎ型ベース層６１及びｎ型ソース層６５により、ＣＨ１をチャネル領域とする電子注入用ＭＯＳＦＥＴが構成されている。
【０１７３】
ｐ型ドレイン層６２上及びｎ型ドレイン層６３上には、両層６２，６３に接してドレイン電極（第２の主電極）６８が形成されている。また、ｎ型ソース層６５上及びｐ型ベース層６４上には、両層６５，６４に接してソース電極（第１の主電極）６９が形成されている。ゲート電極６９が副電極となる。なお、複数のソース電極、複数のゲート電極は、それぞれ相互に接続されており、図中では結線で摸式的に表されている。
【０１７４】
上記のように、ｐ型ドレイン層６２が形成された領域６０ａにはＩＧＢＴが構成されており、ｎ型ドレイン層６３が形成された領域６０ｂには、パワーＭＯＳＦＥＴが構成されている。
【０１７５】
以上のように、本発明の電力用半導体装置は、ＩＧＢＴとＭＯＳＦＥＴとが並列接続され、かつＭＯＳＦＥＴを構成する高抵抗のｎ型ベース層（基板）６１ｂの厚さＷ２がＩＧＢＴを構成する高抵抗のｎ型ベース層（基板）６１ａの厚さＷ１より小さいことが特徴である。
【０１７６】
次に、このような半導体装置の動作を説明する。ドレイン電極６８に正電圧、ソース電極６９に負電圧が印加されている時、ソースよりも正となる正電圧がゲート電極６９に印加されると、ｐ型ベース層６４のゲート電極６７に接した表面がｎ型に反転し、電子ｅがｎ型ソース層６５から反転層を介してｎ型ベース層６１に注入される。
【０１７７】
ここで、ドレイン電流が小さくドレイン電圧も小さい場合、ｎ型ベース層６１に注入された電子ｅは、ｐ型ドレイン層６２とｎ型ベース層６１とによって構成されるｐｎ接合のビルトインポテンシャルを越えることができない。このため、電子ｅはｐ型ドレイン層６２には流れ込まず、ｎ型ドレイン層６３に流れ込む。すなわち低電流領域では、ソース電極６９、ｎ型ソース層６５、反転層（チャネル）ＣＨ１、ｎ型ベース層６１ｂ、ｎ型ドレイン層６３、ドレイン電極６８を結ぶ経路が多数キャリアの流路となるので、ｐｎ接合に起因する電圧降下が生じず、零電圧から電流が立ち上がる。
【０１７８】
次に、電流が増加してドレイン電圧が上昇してくると、上記ｐｎ接合が順バイアスされて、電子ｅはビルトインポテンシャルを越えてｐ型ドレイン層６２に流入するようになる。これに伴い、ｐ型ドレイン層６２からｎ型ベース層６１に正孔ｈが注入される。結果的に、ｎ型ベース層６１に電子ｅと正孔ｈの両方が注入され、伝導度変調が起こる。これにより半導体装置は低オン電圧で導通する。
【０１７９】
特に、本発明の半導体装置では、ＭＯＳＦＥＴを構成する高抵抗ベース層（基板）６１ｂの厚さＷ２がＩＧＢＴを構成する高抵抗ベース層（基板）６１ａの厚さＷ１よりも薄いことから、低電流領域でのオン抵抗を極めて小さくできる。以上の機構により、本発明の半導体装置では、低電流領域から高電流領域に亙って、オン抵抗を低減することができる。図４７は、このような本発明の半導体装置のオン特性を説明する特性図である。
【０１８０】
また、ＭＯＳＦＥＴは、パンチスルー構造を有しているので、図３５を使用して説明した特徴は、本実施形態の半導体装置にもそのまま当てはめることができる。
【０１８１】
一方、ターンオフ動作の際には、ソースに対して負である負電圧が絶縁ゲート６７に印加される。これにより、ゲート電極６７直下に形成されていた反転層が消失して電子注入が止まる。一方、ｎ型ベース層６１中の正孔ｈは、その一部がｐ型ベース層６４を介してソース電極６９に排出され、残りの正孔ｈは、電子ｅと再結合して消滅する。これにより、半導体装置はターンオフする。
【０１８２】
次に、図４８、図４９を参照して、本発明の電力用半導体装置の製造方法を説明する。
【０１８３】
まず、図４８（ａ）に示すように、ｎ型ベース層となる半導体基板６１を用意する。次に、図４８（ｂ）に示すように、ｎ型ベース基板の上面に、ＭＯＳＦＥＴおよびＩＧＢＴのｐベース層となる複数のｐウェル６３を形成する。ｐウェル６３の中には、それぞれｎ型ソース層６５を形成し、隣接するｐウェル間に露出するｎ型ベース基板の表面には、ｐウェル６３、ｎ型ソース６５の上部に延在するように、ゲート絶縁膜６６を介してゲート電極６７を形成する。同時に、ソース電極６８を形成する。
【０１８４】
次に、図４８（ｃ）に示すように、ｎ型ベース基板６１裏面のＭＯＳＦＥＴ領域６０ｂに相当する部分をＲＩＥを用いてドライエッチングし、凹部７０を形成する。続いて、ＩＧＢＴ形成領域６０ａに相当する領域に、電子線やプロトン等の粒子線を照射する。さらに、この凹部を含めてｎ型ベース基板６１の裏面全面に、ｎ型不純物７１、例えばリン（Ｐ）をイオン注入する。
【０１８５】
次に、図４９（ｄ）に示すように、ｎベース基板６１裏面の凹部が形成されていない領域（ＩＧＢＴ領域）６１ａにｐ型不純物イオン７２、例えばボロン（Ｂ）をイオン注入する。この時、ｐ型不純物イオン７２のドーズ量は、ｎ型不純物イオン７１のそれよりも多くする。例えば、ｎ型不純物イオンとしてリンを２×１０15ｃｍ-2、ｐ型不純物としてボロンを５×１０15ｃｍ-2のドーズ量で注入する。
【０１８６】
続いて、アニールを行うことにより、図４９（ｅ）に示すように、ＩＧＢＴ領域６０ａの裏面にｐ型ドレイン層６２、ＭＯＳＦＥＴ領域６０ｂの裏面にｎ型ドレイン層６３を形成する。
【０１８７】
上記の図４８（ｃ）乃至図４９（ｅ）の工程は、図５０ように変形して実施してもよい。すなわち、ｎ型ベース基板６１の裏面に予めｐ型イオン７２をイオン注入しておき（図５０（ａ））、その後図５０（ｂ）に示すように、凹部７２を形成する。続いてｎ型イオン７１をｎ型ベース基板６１の裏面全体にイオン注入する。その後アニールを行うことにより、図５０（ｃ）に示すようにｐ型ドレイン層６２とｎ型ドレイン層６３を形成する。
【０１８８】
以上で、ＭＯＳＦＥＴとＩＧＢＴが並列接続された電力用半導体装置が完成する。
【０１８９】
図４６では、本発明の半導体装置の部分的な断面図のみが示されているが、半導体装置全体としては、第１６の実施形態と同様に、図４０の平面図に示すような構成とすることができる。図４０において、４０ｂをＭＯＳＦＥＴ領域と読み替えれば、そのまま本実施形態に適用することができる。
【０１９０】
以上のように、本発明によれば、低電流領域では主に、ソース電極６９、ｎ型ソース層６５、反転層（チャネル）ＣＨ１、ｎ型ベース層６１ｂ、ｎ型ドレイン層６３、ドレイン電極６８を結ぶ経路が多数キャリアの流路となるので、ｐｎ接合に起因する電圧降下が生じず、零電圧から電流が立ち上がる。一方、高電流領域では、ｐ型ドレイン層６２からｎ型ベース層６１ａに少数キャリアが注入されるので、伝導度変調が起きる。従って、低電流領域から高電流領域に亙って、オン抵抗を低減することができる。
【０１９１】
（第２３の実施形態）
図５１は、本発明の第２３の実施形態に係る電力用半導体装置の要部断面図である。
【０１９２】
本実施形態が第２２の実施形態と異なる点は、ＭＯＳＦＥＴ領域６０ｂの裏面に形成される凹部が機械的研削やウエットエッチングにより形成され、凹部の側壁部が斜めに形成されていることである。これらの方法を用いると、凹部の深さを深く形成できるという利点がある。機械的研削は、弗硝酸等によるウェットエッチングと併せておこなってもよく、ウェットエッチングは、水酸化カリウム（ＫＯＨ）等を用いて行うことができる。
【０１９３】
（第２４の実施形態）
図５２は、本発明の第２４の実施形態に係る電力用半導体装置の要部断面図である。
【０１９４】
本実施例が第２３の実施形態と異なる点は、ＩＧＢＴ若しくはＭＯＳＦＥＴのゲート電極６７がトレンチの中に形成されていることである。トレンチゲートはＲＩＥ等を用いて形成すればよく、その形成方法は良く知られているので説明を省略する。
【０１９５】
このような、このような構成であっても、第２３の実施形態と同様な効果をえることができ、かつＩＧＢＴおよびＭＯＳＦＥＴをさらに低オン抵抗化できる。
【０１９６】
（第２５の実施形態）
図５３は、本発明の第２５の実施形態に係る電力用半導体装置の要部断面図である。
【０１９７】
本実施例が第２３の実施形態と異なる点は、ＩＧＢＴ領域６０ａとＭＯＳＦＥＴ領域６０ｂとの間に分離領域６０ｃを有することである。分離領域６０は、本発明の素子がターンオフする際、ＭＯＳＦＥＴ領域に拡散した正孔により、ＭＯＳＦＥＴ領域の動作のアンバランスが生じるのを抑制するためのものである。分離領域６０ｃの幅が、キャリアの拡散長より短い場合は、ＩＧＢＴと同様に、ライフタイムキラーを導入するのが望ましい。７３は、分離領域上に設けられた絶縁膜である。
【０１９８】
（第２６の実施形態）
図５４は、本発明の第２６の実施形態に係る電力用半導体装置の要部断面図である。
【０１９９】
本実施形態が第２３の実施形態と異なる点は、ＭＯＳＦＥＴ領域６０ｂがｎ型ベース基板６１の表面に形成された凹部に設けられていることである。Ｎ型ベース基板６１の裏面は平坦にされており、ＩＧＢＴ領域６０ａのｎ型ベース基板の厚さＷ１と、ＭＯＳＦＥＴ領域のｎ型ベース基板の厚さＷ２との間には、Ｗ１> Ｗ２の関係が成り立つ。
【０２００】
このような構成であっても第２３の実施形態と同様な効果を得ることができる。
【０２０１】
【発明の効果】
以上詳述したように本発明の第１の態様によれば、半導体基板に凹部を形成することによって、高耐圧半導体素子が形成される領域を薄くしたり、半導体基板との界面に複数の段差を有する電界緩和構造を用いることにより、必要な耐圧を確保するために、電界緩和構造を用いるとともに、半導体基板を厚くしても、高耐圧半導体素子の順方向電圧降下、逆回復損失等の素子特性の劣化を防止できる高耐圧半導体装置を実現できるようになる。
【０２０２】
また、本発明の第２の態様によれば、逆並列還流ダイオードの機能が内蔵され、順方向においてスイッチング機能を有し、逆方向において導通特性を有する。これにより、誘導負荷により逆起電力が発生すると、半導体装置は逆方向にターンオフする。その際、ダイオードは低オン電圧で導通される。もって、逆並列還流ダイオードが不要となる結果、高電流密度化と高速化が図られて、小型で高性能な半導体装置が実現される。
【０２０３】
また、本発明の第３の態様によれば、低電流領域では主に、薄い高抵抗ベース層を有するＭＯＳＦＥＴ領域をキャリアが流れ、高電流領域ではＩＧＢＴ領域を流れる。これにより、低電流領域ではｐｎ接合に起因する電圧降下が生じないので、零電圧から電流が立ち上がり、高電流領域では、ｐ型ドレイン層から少数キャリアが注入されるので、伝導度変調が起きる。従って、低電流領域から高電流領域に亙って、オン抵抗を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２】従来のｐ型リサーフ層を用いた高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図３】第１の実施形態における電界分布を説明するための断面図に、電界強度のプロファイルを併記した図。
【図４】第１の実施形態において凹部の深さが浅い場合の高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図５】第１の実施形態において凹部の深さが中間の場合の高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図６】第１の実施形態において凹部の深さが深い場合の高耐圧半導体装置の断面図に、電界強度のプロファイルを併記した図。
【図７】第１の実施形態における凹部の素子構造の形成方法を段階的に示す断面図。
【図８】第１の実施形態の高耐圧半導体装置の変形例を示す断面図。
【図９】第１の実施形態の高耐圧半導体装置の他の変形例を示す断面図。
【図１０】本発明の第２の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１１】本発明の第３の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１２】本発明の第４の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１３】本発明の第５の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１４】本発明の第６の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１５】本発明の凹部の素子構造の形成方法を段階的に示す半導体装置の断面図。
【図１６】図１５の高耐圧半導体装置の変形例を示す断面図。
【図１７】本発明の第７の実施形態に係る高耐圧半導体装置を示す断面図。
【図１８】本発明の第８の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図１９】本発明の第９の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２０】本発明の第１０の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２１】図２０の高耐圧半導体装置の変形例を示す断面図。
【図２２】本発明の第１１の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２３】図２２の高耐圧半導体装置の基本構造の形成方法を段階的に示す断面図。
【図２４】図２２の高耐圧半導体装置の基本構造の他の形成方法を段階的に示す断面図。
【図２５】図２２の高耐圧半導体装置の基本構造のさらに他の形成方法を段階的に示す断面図。
【図２６】図２２の高耐圧半導体装置の基本構造のさらに他の形成方法を段階的に示す断面図。
【図２７】本発明の第１２の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図２８】図２７の凹部の素子構造の形成方法を段階的に示す断面図。
【図２９】図２７の高耐圧半導体装置の変形例を示す断面図。
【図３０】本発明の第１３の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図３１】本発明の第１４の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図３２】図２９の高耐圧半導体装置の変形例を示す断面図。
【図３３】本発明の第１５の実施形態に係る高耐圧半導体装置の要部を示す断面図。
【図３４】本発明の第１６の実施形態に係る電力用半導体装置の要部を示す断面図。
【図３５】（ａ）、（ｂ）は、それぞれ図３４のＩＧＢＴ部、ダイオード部の電界強度のプロファイルを示す図。
【図３６】パンチスルー型素子（ダイオード等）とノンパンチスルー型素子（ＩＧＢＴ等）について、ｎ型ベース層の厚さと耐圧の関係を比較した図。
【図３７】図３４の電力用半導体装置の基本構造の製造方法を段階的に示す断面図。
【図３８】図３７に続く工程を示す断面図。
【図３９】図３７（ｃ）乃至図３８（ｅ）に対応する他の製造方法を示す断面図。
【図４０】図３４の電力用半導体装置が採り得る平面形状を示した図で、図３４は、図４０（ａ），（ｂ），（ｃ）の各々のＡ−Ａ線に沿った断面図に相当。
【図４１】本発明の第１７の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４２】本発明の第１８の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４３】本発明の第１９の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４４】本発明の第２０の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４５】本発明の第２１の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４６】本発明の第２２の実施形態に係る電力用半導体装置の要部を示す断面図。
【図４７】図４６の電力用半導体装置の電圧−電流特性を説明するための特性図。
【図４８】図４６の電力用半導体装置の基本構造の製造方法を段階的に示す断面図。
【図４９】図４８に続く工程を示す断面図。
【図５０】図４８（ｃ）乃至図４９（ｅ）に対応する他の製造方法を示す断面図。
【図５１】本発明の第２３の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５２】本発明の第２４の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５３】本発明の第２５の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５４】本発明の第２６の実施形態に係る電力用半導体装置の要部を示す断面図。
【図５５】従来の高耐圧ダイオードの主要部の素子構造を示す部分断面図。
【図５６】従来のＩＧＢＴを用いたインバータの主要部の回路構成図。
【図５７】従来のＩＧＢＴの主要部の断面図。
【図５８】ＩＧＢＴの電圧−電流特性を示す特性図。
【符号の説明】
１…第１のｎ型カソード層（半導体基板）
２…第１のｐ型アノード層
３…第２のｐ型アノード層
４…ｐ型リサーフ層（電界緩和構造）
５…ｎ型チャネルストッパ層
６…高抵抗膜
７…ｎ型カソード層
８…カソード電極
９…アノード電極
１０…電極
１１…絶縁膜
１２…ｐ型ガードリング層
１３…ｐ型リサーフ層（電界緩和構造）
１４…高濃度ｎカソード層
２１…第１のｎ型ベース層（半導体基板）
２２…第１のｐ型ベース層
２３…第２のｐ型ベース層
２４…ｎ型ソース層
２５…ゲート絶縁膜
２６…ゲート電極
２７…ｐ型リサーフ層
２８…ｎ型チャネルストッパ層
２９…高抵抗膜
３０…第２のｎ型ベース層
３１…ｐ型ドレイン層
３２…ドレイン電極
３３…ソース電極
３４…電極
３５…絶縁膜
Claims (2)
- 第１と第２の主面を有し、前記第１および第２の主面のいずれかに少なくとも一つの段差により形成された凹部を有する高抵抗の第１導電型の半導体基板と、
前記半導体基板の前記凹部が形成された領域に少なくともその１部が形成された、低不純物濃度の第２導電型リサーフからなる電界緩和構造と、
前記半導体基板の前記凹部が形成された前記第１および第２の主面のいずれかの側に形成され、前記リサーフより高不純物濃度の第２導電型アノード層を有する電力用ダイオード、
とを具備し、
前記電力用ダイオードの前記アノード層が形成された前記半導体基板の高抵抗部分の厚さが、前記電界緩和構造下の前記半導体基板の高抵抗部分の厚さよりも小さく、
前記リサーフは、前記半導体基板の前記第１の主面または第２の主面に形成された前記凹部を取り囲み、前記電力用ダイオードの前記アノード層に接していることを特徴とする高耐圧電力用半導体装置。 - 前記電力用ダイオードの前記アノード層が、前記第１導電型の半導体基板との界面に複数の段差を有することを特徴とする請求項１に記載の高耐圧電力用半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05074598A JP4167313B2 (ja) | 1997-03-18 | 1998-03-03 | 高耐圧電力用半導体装置 |
| US09/041,799 US6054748A (en) | 1997-03-18 | 1998-03-13 | High voltage semiconductor power device |
| DE19811568A DE19811568B4 (de) | 1997-03-18 | 1998-03-17 | Halbleitervorrichtung mit einem Leistungshalbleiterelement |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6515197 | 1997-03-18 | ||
| JP9-65151 | 1997-03-18 | ||
| JP05074598A JP4167313B2 (ja) | 1997-03-18 | 1998-03-03 | 高耐圧電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321877A JPH10321877A (ja) | 1998-12-04 |
| JP4167313B2 true JP4167313B2 (ja) | 2008-10-15 |
Family
ID=26391203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05074598A Expired - Fee Related JP4167313B2 (ja) | 1997-03-18 | 1998-03-03 | 高耐圧電力用半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6054748A (ja) |
| JP (1) | JP4167313B2 (ja) |
| DE (1) | DE19811568B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10700217B2 (en) | 2018-08-21 | 2020-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3545633B2 (ja) * | 1999-03-11 | 2004-07-21 | 株式会社東芝 | 高耐圧型半導体装置及びその製造方法 |
| JP4862207B2 (ja) * | 1999-11-26 | 2012-01-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| US6482681B1 (en) * | 2000-05-05 | 2002-11-19 | International Rectifier Corporation | Hydrogen implant for buffer zone of punch-through non epi IGBT |
| JP2002026307A (ja) * | 2000-07-05 | 2002-01-25 | Sansha Electric Mfg Co Ltd | 電力用半導体素子の製造方法 |
| JP4736180B2 (ja) | 2000-11-29 | 2011-07-27 | 株式会社デンソー | 半導体装置およびその製造方法 |
| DE10147307A1 (de) * | 2001-09-26 | 2003-04-24 | Infineon Technologies Ag | IGBT mit integriertem Freilaufelement |
| DE10154658B4 (de) * | 2001-11-07 | 2008-11-06 | X-Fab Semiconductor Foundries Ag | Integrierter Leistungsschaltkreis mit verbessertem elektrischen und thermischen Durchgangswiderstand und Verfahren zu seiner Herstellung |
| AU2002351686B2 (en) * | 2002-01-15 | 2008-04-10 | Robert Bosch Gmbh | Semiconductor arrangement comprising a pn-transition and method for producing a semiconductor arrangement |
| JP2003303966A (ja) * | 2002-04-11 | 2003-10-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| DE10217610B4 (de) * | 2002-04-19 | 2005-11-03 | Infineon Technologies Ag | Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren |
| DE10262169B4 (de) * | 2002-04-19 | 2016-11-03 | Infineon Technologies Ag | Halbleiterbauelement und integrierte Schaltungsanordnung damit |
| US7169634B2 (en) * | 2003-01-15 | 2007-01-30 | Advanced Power Technology, Inc. | Design and fabrication of rugged FRED |
| WO2004066391A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
| JP2004281949A (ja) * | 2003-03-19 | 2004-10-07 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| JP2004342718A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体装置及びコンバータ |
| EP1723680A1 (de) * | 2004-03-11 | 2006-11-22 | Siemens Aktiengesellschaft | Pn-diode auf der basis von siliciumcarbid und verfahren zu deren herstellung |
| JP4815885B2 (ja) * | 2005-06-09 | 2011-11-16 | トヨタ自動車株式会社 | 半導体装置の制御方法 |
| US8222649B2 (en) * | 2006-02-07 | 2012-07-17 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| JP2008066694A (ja) * | 2006-03-16 | 2008-03-21 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| EP1873837B1 (en) * | 2006-06-28 | 2013-03-27 | STMicroelectronics Srl | Semiconductor power device having an edge-termination structure and manufacturing method thereof |
| JP2008103529A (ja) * | 2006-10-19 | 2008-05-01 | Toyota Central R&D Labs Inc | 半導体装置 |
| JP4973418B2 (ja) | 2007-09-26 | 2012-07-11 | サンケン電気株式会社 | 半導体装置 |
| EP2086012A1 (en) * | 2007-12-19 | 2009-08-05 | ABB Technology AG | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| EP2073271A1 (en) | 2007-12-19 | 2009-06-24 | ABB Technology AG | Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor |
| EP2081233A1 (de) * | 2007-12-21 | 2009-07-22 | SEMIKRON Elektronik GmbH & Co. KG | Leistungsdiode mit grabenförmigen Anodenkontaktbereich |
| JP4544313B2 (ja) * | 2008-02-19 | 2010-09-15 | トヨタ自動車株式会社 | Ｉｇｂｔとその製造方法 |
| TW201015718A (en) * | 2008-10-03 | 2010-04-16 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
| WO2010046997A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 電子デバイスおよび製造方法 |
| US8507352B2 (en) | 2008-12-10 | 2013-08-13 | Denso Corporation | Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode |
| JP4947111B2 (ja) * | 2008-12-10 | 2012-06-06 | 株式会社デンソー | 半導体装置の製造方法 |
| CN102422416B (zh) | 2009-09-07 | 2014-05-14 | 丰田自动车株式会社 | 具备具有二极管区和igbt区的半导体基板的半导体装置 |
| JP5409247B2 (ja) * | 2009-10-13 | 2014-02-05 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2011074075A1 (ja) * | 2009-12-15 | 2011-06-23 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN102754213B (zh) * | 2010-02-23 | 2015-08-05 | 菅原良孝 | 半导体装置 |
| WO2011129443A1 (ja) * | 2010-04-15 | 2011-10-20 | 富士電機株式会社 | 半導体装置 |
| JP2012023199A (ja) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | ショットキバリアダイオード |
| JP5434961B2 (ja) * | 2010-08-04 | 2014-03-05 | 株式会社デンソー | 横型ダイオードを有する半導体装置 |
| JP5605073B2 (ja) | 2010-08-17 | 2014-10-15 | 株式会社デンソー | 半導体装置 |
| JP5606240B2 (ja) | 2010-09-22 | 2014-10-15 | 三菱電機株式会社 | 半導体装置 |
| JP5547022B2 (ja) * | 2010-10-01 | 2014-07-09 | トヨタ自動車株式会社 | 半導体装置 |
| JP5708124B2 (ja) * | 2011-03-25 | 2015-04-30 | 三菱電機株式会社 | 半導体装置 |
| JP6284565B2 (ja) * | 2011-08-02 | 2018-02-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP5995435B2 (ja) | 2011-08-02 | 2016-09-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| CN103765582B (zh) | 2011-08-30 | 2016-08-24 | 丰田自动车株式会社 | 半导体装置 |
| WO2013073623A1 (ja) * | 2011-11-15 | 2013-05-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5756041B2 (ja) * | 2012-03-06 | 2015-07-29 | 株式会社豊田中央研究所 | 半導体装置 |
| CN104247025B (zh) | 2012-04-25 | 2017-05-03 | Abb 瑞士有限公司 | 具有高发射极栅极电容的绝缘栅双极晶体管 |
| WO2014041652A1 (ja) * | 2012-09-13 | 2014-03-20 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6082314B2 (ja) * | 2012-11-06 | 2017-02-15 | 株式会社東芝 | 半導体装置 |
| JP6150542B2 (ja) * | 2013-02-04 | 2017-06-21 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2014187080A (ja) * | 2013-03-22 | 2014-10-02 | Panasonic Corp | 半導体素子、半導体装置及び複合モジュール |
| JP2014204038A (ja) | 2013-04-08 | 2014-10-27 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN104253151B (zh) * | 2013-06-27 | 2017-06-27 | 无锡华润上华半导体有限公司 | 场截止型反向导通绝缘栅双极型晶体管及其制造方法 |
| JP6127820B2 (ja) * | 2013-08-02 | 2017-05-17 | トヨタ自動車株式会社 | 半導体装置 |
| JP5867484B2 (ja) | 2013-11-14 | 2016-02-24 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| US20160322342A1 (en) * | 2014-01-15 | 2016-11-03 | Panasonic Intellectual Property Management Co. Lt | Semiconductor device |
| JP2015204374A (ja) | 2014-04-14 | 2015-11-16 | 株式会社ジェイテクト | 半導体装置 |
| JP2015204375A (ja) | 2014-04-14 | 2015-11-16 | 株式会社ジェイテクト | 半導体装置 |
| DE112015000206T5 (de) | 2014-10-03 | 2016-08-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| JP6319151B2 (ja) * | 2015-03-23 | 2018-05-09 | 豊田合成株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6384425B2 (ja) * | 2015-08-21 | 2018-09-05 | 株式会社デンソー | 半導体装置 |
| TWI563570B (en) * | 2015-11-23 | 2016-12-21 | Pfc Device Holdings Ltd | Low-temperature oxide method for manufacturing backside field stop layer of insulated gate bipolar transistor (IGBT) |
| CN106935498B (zh) * | 2015-12-30 | 2019-09-13 | 节能元件控股有限公司 | 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法 |
| JP6540563B2 (ja) * | 2016-03-15 | 2019-07-10 | 三菱電機株式会社 | 半導体装置 |
| JP6531731B2 (ja) * | 2016-07-21 | 2019-06-19 | 株式会社デンソー | 半導体装置 |
| JP6891560B2 (ja) | 2017-03-15 | 2021-06-18 | 富士電機株式会社 | 半導体装置 |
| CN110660658B (zh) * | 2018-06-28 | 2022-02-18 | 上海先进半导体制造有限公司 | Vdmos及其制造方法 |
| JP7027287B2 (ja) * | 2018-09-19 | 2022-03-01 | 株式会社東芝 | 半導体装置 |
| CN109411528B (zh) * | 2018-10-26 | 2020-12-22 | 珠海格力电器股份有限公司 | 一种电阻等效二极管结构 |
| US11411099B2 (en) * | 2019-05-28 | 2022-08-09 | Glc Semiconductor Group (Cq) Co., Ltd. | Semiconductor device |
| US11158703B2 (en) * | 2019-06-05 | 2021-10-26 | Microchip Technology Inc. | Space efficient high-voltage termination and process for fabricating same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3370209A (en) * | 1964-08-31 | 1968-02-20 | Gen Electric | Power bulk breakdown semiconductor devices |
| US4374389A (en) * | 1978-06-06 | 1983-02-15 | General Electric Company | High breakdown voltage semiconductor device |
| US5173435A (en) * | 1987-11-11 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| US4927772A (en) * | 1989-05-30 | 1990-05-22 | General Electric Company | Method of making high breakdown voltage semiconductor device |
| JP2689047B2 (ja) * | 1991-07-24 | 1997-12-10 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタとその製造方法 |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| JPH05275688A (ja) * | 1992-03-30 | 1993-10-22 | Toshiba Corp | プレーナ型電力用半導体素子 |
| JPH07302898A (ja) * | 1994-05-10 | 1995-11-14 | Fuji Electric Co Ltd | Ｍｏｓ半導体素子およびその制御方法 |
| JPH07335913A (ja) * | 1994-06-09 | 1995-12-22 | Hitachi Ltd | 半導体装置 |
| DE69602114T2 (de) * | 1995-02-10 | 1999-08-19 | Siliconix Inc. | Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere |
-
1998
- 1998-03-03 JP JP05074598A patent/JP4167313B2/ja not_active Expired - Fee Related
- 1998-03-13 US US09/041,799 patent/US6054748A/en not_active Expired - Fee Related
- 1998-03-17 DE DE19811568A patent/DE19811568B4/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10700217B2 (en) | 2018-08-21 | 2020-06-30 | Kabushiki Kaisha Toshiba | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19811568A1 (de) | 1998-09-24 |
| JPH10321877A (ja) | 1998-12-04 |
| US6054748A (en) | 2000-04-25 |
| DE19811568B4 (de) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4167313B2 (ja) | 高耐圧電力用半導体装置 | |
| US10692861B2 (en) | Method of manufacturing a semiconductor device | |
| JP4351745B2 (ja) | 半導体装置 | |
| US9515067B2 (en) | Semiconductor device having switching element and free wheel diode and method for controlling the same | |
| US7157785B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| KR100661105B1 (ko) | 절연게이트형 바이폴라 트랜지스터 및 인버터회로 | |
| CN106356399B (zh) | 半导体器件 | |
| JP5182766B2 (ja) | 高耐圧半導体装置 | |
| US8569117B2 (en) | Systems and methods integrating trench-gated thyristor with trench-gated rectifier | |
| JPH08316479A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JPH09139510A (ja) | 半導体装置およびその製造方法 | |
| JP2007134625A (ja) | 半導体装置およびその製造方法 | |
| JP6650431B2 (ja) | 半導体装置およびその製造方法 | |
| KR20110094066A (ko) | 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법 | |
| US11114528B2 (en) | Power transistor with dV/dt controllability and tapered mesas | |
| JP5011634B2 (ja) | 半導体装置およびその半導体装置を用いた双方向スイッチ素子 | |
| US11239352B2 (en) | Self-aligned and robust IGBT devices | |
| JPH10178174A (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JP2024045595A (ja) | 半導体素子、半導体装置 | |
| JP2020088155A (ja) | 半導体装置 | |
| JP7503612B2 (ja) | 半導体装置および電力変換装置 | |
| JP3935343B2 (ja) | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 | |
| JP2006237553A (ja) | 半導体装置およびその製造方法 | |
| US8878238B2 (en) | MCT device with base-width-determined latching and non-latching states | |
| JP2006080551A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040615 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |