JP5708124B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5708124B2
JP5708124B2 JP2011068214A JP2011068214A JP5708124B2 JP 5708124 B2 JP5708124 B2 JP 5708124B2 JP 2011068214 A JP2011068214 A JP 2011068214A JP 2011068214 A JP2011068214 A JP 2011068214A JP 5708124 B2 JP5708124 B2 JP 5708124B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
protective film
trench
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011068214A
Other languages
English (en)
Other versions
JP2012204634A (ja
Inventor
藤井　秀紀
秀紀 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011068214A priority Critical patent/JP5708124B2/ja
Priority to US13/237,516 priority patent/US8872346B2/en
Priority to DE102011090118.3A priority patent/DE102011090118B4/de
Priority to DE102011122927.6A priority patent/DE102011122927B3/de
Priority to KR1020120015657A priority patent/KR101329612B1/ko
Priority to CN201210045372.7A priority patent/CN102693964B/zh
Publication of JP2012204634A publication Critical patent/JP2012204634A/ja
Priority to US14/447,045 priority patent/US9054039B2/en
Application granted granted Critical
Publication of JP5708124B2 publication Critical patent/JP5708124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、絶縁耐量を改善することができる半導体装置に関する。
下配線を層間絶縁膜で覆い、その上に上配線を設けた半導体装置がある。この半導体装置の表面において、ワイヤボンディングされるパッド以外の領域は半絶縁性の保護膜で覆われる（例えば、特許文献１参照）。
特開平７−３２６７４４号公報
上配線をエッチングした領域では、層間絶縁膜の一部もエッチングされて薄くなる。また、層間絶縁膜は下配線の段差部分で薄くなる。このような層間絶縁膜が薄い領域において、電位差が発生する下配線と上配線との間で、半絶縁性の保護膜を介してリーク電流が流れてＥＳＤ（Electrostatic Discharge）破壊が生じるという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は絶縁耐量を改善することができる半導体装置を得るものである。
本発明に係る半導体装置は、基板と、前記基板上に設けられた下配線と、前記下配線を覆う層間絶縁膜と、前記層間絶縁膜上に設けられ、互いに分離した第１及び第２の上配線と、前記第１及び第２の上配線を覆う半絶縁性の保護膜とを備え、前記下配線の直上であって前記第１の上配線と前記第２の上配線との間の領域に前記半絶縁性の保護膜が設けられていないことを特徴とする。
本発明により、絶縁耐量を改善することができる。
本発明の実施の形態１に係る半導体装置を示す上面図である。 図１の破線で囲った部分を拡大した上面図である。 図２の一部を拡大した上面図である。 図３のＡ−Ａ´に沿った断面図である。 比較例に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置の変形例を示す上面図である。 図６のＢ−Ｂ´に沿った断面図である。 本発明の実施の形態２に係る半導体装置を示す上面図である。 図８のＣ−Ｃ´に沿った断面図である。 本発明の実施の形態２に係る半導体装置の変形例を示す上面図である。 本発明の実施の形態３に係る半導体装置を示す上面図である。 本発明の実施の形態３に係る半導体装置の変形例１を示す上面図である。 本発明の実施の形態３に係る半導体装置の変形例２を示す上面図である。 本発明の実施の形態３に係る半導体装置の変形例３を示す上面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。ワイヤボンディングされるゲートパッド１、エミッタパッド２、カレント温度センサ（不図示）に接続されたセンスパッド３がチップ上に設けられている。これらのパッド以外の領域は保護膜４で覆われている。
保護膜４は、耐圧を安定化し分極を防ぐために、膜厚２０００Å〜１００００Åの半絶縁性のＳＩｎＳｉＮ膜（屈折率２．２〜２．７）と、その上に設けられた膜厚２０００Å〜１００００Åの絶縁膜（屈折率１．８〜２．２）とを有する。なお、ＳＩｎＳｉＮ膜の代わりに、半絶縁性ポリシリコン（SIPOS: Semi-Insulating Poly-crystalline Silicon）等を用いてもよい。
図２は、図１の破線で囲った部分を拡大した上面図である。互いに分離したアルミ配線５ａ，５ｂは、コンタクト電極６を介してゲート抵抗７の両端にそれぞれ接続されている。保護膜４の開口から露出したアルミ配線５ａの一部がゲートパッド１になっている。アルミ配線５ｂはゲート配線８に接続されている。ゲート配線８は、エミッタパッド２の下方に設けられたトレンチゲート９に接続されている。
図３は図２の一部を拡大した上面図である。図４は図３のＡ−Ａ´に沿った断面図である。Ｓｉ基板１０上に膜厚２０００Å〜１００００Åのゲート酸化膜１１が設けられ、その上に膜厚５００Å〜５０００Åのドープトポリシリコンからなるゲート抵抗７が設けられている。ゲート抵抗７を膜厚２０００Å〜１００００Åの酸化膜からなる層間絶縁膜１２が覆っている。ゲート抵抗７の両端で層間絶縁膜１２がエッチングされ、タングステン等のコンタクト電極６が埋め込まれている。層間絶縁膜１２はＣＶＤ（Chemical Vapor Deposition）により堆積され、ゲート抵抗７の段差部分で薄くなる。
層間絶縁膜１２上に、互いに分離した膜厚１μｍ〜１０μｍのアルミ配線５ａ，５ｂが設けられている。アルミ配線５ａ，５ｂは、アルミ膜を蒸着又はスパッタにより形成した後にエッチングすることで形成される。アルミ配線５ａ，５ｂを半絶縁性の保護膜４が覆っている。ただし、ゲート抵抗７の直上であってアルミ配線５ａとアルミ配線５ｂとの間の領域には、半絶縁性の保護膜４が設けられてない。
続いて本実施の形態の効果について比較例と比較して説明する。図５は、比較例に係る半導体装置を示す断面図である。比較例では、ゲート抵抗７の直上であってアルミ配線５ａとアルミ配線５ｂとの間の領域に、半絶縁性の保護膜４を設けている。しかし、アルミ配線５ａ，５ｂをエッチングした際に、この領域において層間絶縁膜１２の一部もエッチングされて薄くなる。このため、比較例では、電位差が発生するゲート抵抗７とアルミ配線５ａ，５ｂとの間で半絶縁性の保護膜４を介してリーク電流が流れ、ＥＳＤ破壊が生じる。
一方、本実施の形態では、ゲート抵抗７の直上であってアルミ配線５ａとアルミ配線５ｂとの間の領域に、半絶縁性の保護膜４を設けない。これにより、ゲート抵抗７とアルミ配線５ａ，５ｂの間の絶縁距離を長くすることができるため、ＥＳＤ破壊を防ぐことができる。よって、絶縁耐量を改善することができる。
図６は、本発明の実施の形態１に係る半導体装置の変形例を示す上面図である。図７は図６のＢ−Ｂ´に沿った断面図である。ゲート抵抗７の直上の全領域に、保護膜４が設けられていない。これにより、絶縁耐量を更に改善することができる。
実施の形態２．
図８は、本発明の実施の形態２に係る半導体装置を示す上面図である。図９は図８のＣ−Ｃ´に沿った断面図である。Ｓｉ基板１０上にゲート抵抗７ａ，７ｂが設けられている。ゲート抵抗７ａ，７ｂを層間絶縁膜１２が覆っている。層間絶縁膜１２上にアルミ配線５ａ，５ｂが設けられている。アルミ配線５ａ，５ｂは、互いに分離し、コンタクト電極６を介してゲート抵抗７ａ，７ｂにそれぞれ接続されている。アルミ配線５ａ，５ｂを半絶縁性の保護膜４が覆っている。
アルミ配線５ａとアルミ配線５ｂとの間の領域の下方においてＳｉ基板１０にトレンチ配線１３が設けられている。トレンチ配線１３はゲート抵抗７ａとゲート抵抗７ｂを接続する。トレンチ配線１３は、Ｓｉ基板１０を数μｍエッチングしてトレンチを形成し、その側壁を酸化して膜厚１００Å〜２０００Åの酸化膜を形成した後、ドープトポリシリコンを埋め込むことで形成される。
このトレンチ配線１３により、ゲート抵抗７ａ，７ｂとアルミ配線５ａ，５ｂの間の絶縁距離を長くすることができるため、ＥＳＤ破壊を防ぐことができる。よって、絶縁耐量を改善することができる。
図１０は、本発明の実施の形態２に係る半導体装置の変形例を示す上面図である。トレンチ配線１３はメッシュ状に配線されている。これにより、トレンチ配線１３の抵抗が小さくなるため、電流集中を抑えることができる。
実施の形態３．
図１１は、本発明の実施の形態３に係る半導体装置を示す上面図である。アルミ配線５ａは、保護膜４から露出されたゲートパッド１を有する。トレンチ配線１３は、このゲートパッド１の下を通る。これにより、素子面積を小さくすることができる。その他の構成は実施の形態２と同様であり、実施の形態２と同様の効果を得ることもできる。
図１２は、本発明の実施の形態３に係る半導体装置の変形例１を示す上面図である。トレンチ配線１３はゲートパッド１の角部の下を通る。これにより、ゲートパッド１の直下を避けることができるため、ダメージ等の影響を抑えることができる。また、トレンチ配線１３が短くなるため、トレンチ配線１３の抵抗を小さくすることができる。
図１３は、本発明の実施の形態３に係る半導体装置の変形例２を示す上面図である。トレンチ配線１３はゲートパッド１の角部に対して斜めに配置されている。これにより、トレンチ配線１３が更に短くなるため、トレンチ配線１３の抵抗を更に小さくすることができる。
図１４は、本発明の実施の形態３に係る半導体装置の変形例３を示す上面図である。トレンチ配線１３はゲートパッド１の下方においてメッシュ状に配線されている。ゲートパッド１の面積は大きいため、トレンチ配線１３を数多く配置できる。これにより、トレンチ配線１３の抵抗が無視できるほど小さくなるため、電流集中を抑えることができる。
なお、実施の形態２，３の半導体装置において、実施の形態１と同様にゲート抵抗７の直上であってアルミ配線５ａとアルミ配線５ｂとの間の領域に、半絶縁性の保護膜４を設けないようにしてもよい。これにより、絶縁耐量を更に改善することができる。
１ ゲートパッド（ワイヤボンディング領域）
４ 保護膜
５ａ アルミ配線（第１の上配線）
５ｂ アルミ配線（第２の上配線）
７ ゲート抵抗（下配線）
７ａ ゲート抵抗（第１の下配線）
７ｂ ゲート抵抗（第２の下配線）
１０ Ｓｉ基板（基板）
１２ 層間絶縁膜
１３ トレンチ配線

Claims (6)

  1. 基板と、
    前記基板上に設けられた下配線と、
    前記下配線を覆う層間絶縁膜と、
    前記層間絶縁膜上に設けられ、互いに分離した第１及び第２の上配線と、
    前記第１及び第２の上配線を覆う半絶縁性の保護膜とを備え、
    前記下配線の直上であって前記第１の上配線と前記第２の上配線との間の領域に前記半絶縁性の保護膜が設けられていないことを特徴とする半導体装置。
  2. 前記下配線の直上の全領域に前記半絶縁性の保護膜が設けられていないことを特徴とする請求項１に記載の半導体装置。
  3. 基板と、
    前記基板上に設けられた第１及び第２の下配線と、
    前記第１及び第２の下配線を覆う層間絶縁膜と、
    前記層間絶縁膜上に設けられ、互いに分離した第１及び第２の上配線と、
    前記第１の上配線と前記第２の上配線との間の領域の直下において前記基板に設けられ、前記第１の下配線と前記第２の下配線を接続するトレンチ配線と、
    前記第１及び第２の上配線を覆う半絶縁性の保護膜とを備え、
    前記第１の上配線は、前記保護膜から露出されたワイヤボンディング領域を有し、
    前記トレンチ配線は前記ワイヤボンディング領域の下を通ることを特徴とする半導体装置。
  4. 前記トレンチ配線は前記ワイヤボンディング領域の角部の下を通ることを特徴とする請求項３に記載の半導体装置。
  5. 前記トレンチ配線は前記ワイヤボンディング領域の前記角部に対して斜めに配置されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記トレンチ配線はメッシュ状に配線されていることを特徴とする請求項３〜５の何れか１項に記載の半導体装置。
JP2011068214A 2011-03-25 2011-03-25 半導体装置 Active JP5708124B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011068214A JP5708124B2 (ja) 2011-03-25 2011-03-25 半導体装置
US13/237,516 US8872346B2 (en) 2011-03-25 2011-09-20 Semiconductor device
DE102011122927.6A DE102011122927B3 (de) 2011-03-25 2011-12-29 Halbleitervorrichtung
DE102011090118.3A DE102011090118B4 (de) 2011-03-25 2011-12-29 Halbleitervorrichtung
KR1020120015657A KR101329612B1 (ko) 2011-03-25 2012-02-16 반도체장치
CN201210045372.7A CN102693964B (zh) 2011-03-25 2012-02-27 半导体装置
US14/447,045 US9054039B2 (en) 2011-03-25 2014-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068214A JP5708124B2 (ja) 2011-03-25 2011-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2012204634A JP2012204634A (ja) 2012-10-22
JP5708124B2 true JP5708124B2 (ja) 2015-04-30

Family

ID=46831743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068214A Active JP5708124B2 (ja) 2011-03-25 2011-03-25 半導体装置

Country Status (5)

Country Link
US (2) US8872346B2 (ja)
JP (1) JP5708124B2 (ja)
KR (1) KR101329612B1 (ja)
CN (1) CN102693964B (ja)
DE (2) DE102011122927B3 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130116782A (ko) 2012-04-16 2013-10-24 한국전자통신연구원 계층적 비디오 부호화에서의 계층정보 표현방식
JP5765324B2 (ja) * 2012-12-10 2015-08-19 トヨタ自動車株式会社 半導体装置
JP6080961B2 (ja) * 2013-09-05 2017-02-15 三菱電機株式会社 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580156A (en) * 1983-12-30 1986-04-01 At&T Bell Laboratories Structured resistive field shields for low-leakage high voltage devices
USH665H (en) 1987-10-19 1989-08-01 Bell Telephone Laboratories, Incorporated Resistive field shields for high voltage devices
JP3139783B2 (ja) 1991-08-22 2001-03-05 株式会社東芝 半導体集積回路装置
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation
JPH1026744A (ja) 1996-07-10 1998-01-27 Koji Matsui 前掛式眼鏡
JPH1032203A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置の製造方法
JPH10242301A (ja) * 1997-02-21 1998-09-11 Nec Corp 半導体記憶装置およびその製造方法
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP3413345B2 (ja) * 1997-05-20 2003-06-03 松下電器産業株式会社 電界効果型トランジスタ及びその製造方法
JP3132422B2 (ja) * 1997-06-09 2001-02-05 日本電気株式会社 半導体装置の製造方法
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
JP3601761B2 (ja) * 1998-11-19 2004-12-15 松下電器産業株式会社 受光素子およびその製造方法
US7098506B2 (en) 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
JP3941296B2 (ja) * 1999-09-20 2007-07-04 三菱電機株式会社 変調器と変調器付き半導体レーザ装置並びにその製造方法
GB9922572D0 (en) * 1999-09-24 1999-11-24 Koninkl Philips Electronics Nv Capacitive sensing array devices
US6835669B2 (en) 2000-07-21 2004-12-28 Canon Sales Co., Inc. Film forming method, semiconductor device and semiconductor device manufacturing method
JP2002231943A (ja) * 2001-02-02 2002-08-16 Toshiba Corp 半導体装置
KR100539198B1 (ko) 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JPWO2006080099A1 (ja) * 2005-01-25 2008-06-19 コーデンシ株式会社 半絶縁性酸化亜鉛半導体薄膜とシリコンとのヘテロ接合を有する光ダイオード
US7820473B2 (en) * 2005-03-21 2010-10-26 Semiconductor Components Industries, Llc Schottky diode and method of manufacture
US7821095B2 (en) * 2006-07-14 2010-10-26 Semiconductor Components Industries, Llc Method of forming a Schottky diode and structure therefor
JP2008294157A (ja) 2007-05-23 2008-12-04 Toshiba Corp 半導体装置及びその製造方法
JP5045418B2 (ja) 2007-11-28 2012-10-10 三菱化学株式会社 ＧａＮ系ＬＥＤ素子、ＧａＮ系ＬＥＤ素子の製造方法およびＧａＮ系ＬＥＤ素子製造用テンプレート
JP5477681B2 (ja) * 2008-07-29 2014-04-23 三菱電機株式会社 半導体装置
US7951676B2 (en) * 2008-08-29 2011-05-31 Infineon Technologies Ag Semiconductor device and method for the production of a semiconductor device
JP5391447B2 (ja) * 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP2011049393A (ja) 2009-08-27 2011-03-10 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE102011122927B3 (de) 2020-07-30
CN102693964A (zh) 2012-09-26
DE102011090118A1 (de) 2012-09-27
KR101329612B1 (ko) 2013-11-15
US20140339674A1 (en) 2014-11-20
KR20120108925A (ko) 2012-10-05
US8872346B2 (en) 2014-10-28
US9054039B2 (en) 2015-06-09
CN102693964B (zh) 2015-11-18
DE102011090118B4 (de) 2018-06-07
US20120241974A1 (en) 2012-09-27
JP2012204634A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
JP4935192B2 (ja) 半導体装置
JP2012134198A (ja) 半導体装置およびその製造方法
US20140035124A1 (en) Semiconductor device and manufacturing method of same
JP5708124B2 (ja) 半導体装置
JP2019204826A5 (ja)
JP2023154103A (ja) 半導体装置
JP2010135572A (ja) 半導体装置
TWI620290B (zh) 導電墊結構及其製作方法
JPWO2006046302A1 (ja) 半導体装置及びその製造方法
TWI574369B (zh) 半導體裝置與其製造方法
JP6183075B2 (ja) 半導体装置
US9293555B2 (en) Semiconductor device and manufacturing method of same
JP6435562B2 (ja) 半導体装置および半導体装置の製造方法
JP5775139B2 (ja) 半導体装置
JP6211855B2 (ja) 半導体装置
JP2016021454A (ja) 半導体装置
JP2015135991A (ja) 半導体装置
JP2006005213A (ja) 半導体装置の製造方法及び半導体装置
US20190348373A1 (en) Semiconductor Device with Stress Relieving Structure
CN115881787A (zh) 半导体器件及用于制造半导体器件的方法
JP2013217806A (ja) 湿度センサ
JP2008071964A (ja) 半導体装置
JP2010087354A (ja) 半導体ウエハ及び半導体装置
JP2017103385A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150216

R150 Certificate of patent or registration of utility model

Ref document number: 5708124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250