JP3601761B2 - 受光素子およびその製造方法 - Google Patents

受光素子およびその製造方法 Download PDF

Info

Publication number
JP3601761B2
JP3601761B2 JP33006598A JP33006598A JP3601761B2 JP 3601761 B2 JP3601761 B2 JP 3601761B2 JP 33006598 A JP33006598 A JP 33006598A JP 33006598 A JP33006598 A JP 33006598A JP 3601761 B2 JP3601761 B2 JP 3601761B2
Authority
JP
Japan
Prior art keywords
metal film
light
light receiving
region
receiving element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33006598A
Other languages
English (en)
Other versions
JP2000156520A (ja
Inventor
賢一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP33006598A priority Critical patent/JP3601761B2/ja
Priority to US09/442,548 priority patent/US6384459B1/en
Publication of JP2000156520A publication Critical patent/JP2000156520A/ja
Priority to US09/982,717 priority patent/US6458620B1/en
Application granted granted Critical
Publication of JP3601761B2 publication Critical patent/JP3601761B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022416—Electrodes for devices characterised by at least one potential jump barrier or surface barrier comprising ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【０００１】
【発明の属する技術分野】
本発明は、受光素子に関する。より詳細には、本発明は、高速の光応答をする受光素子において本来の光電流よりも非常に遅い応答をする光電流成分（テールカレント）を低減した受光素子およびその製造方法に関する。
【０００２】
【従来の技術】
現在広く用いられている高速の光応答をする受光素子として、ｐｉｎフォトダイオードがある。このｐｉｎフォトダイオードは、半導体材料に使用される材料系によって大別される。具体的には、シリコンを材料とするシリコンｐｉｎフォトダイオードと化合物半導体を材料とする化合物半導体ｐｉｎフォトダイオードがある。
【０００３】
一般に、ｐｉｎフォトダイオードは以下のようにして作製される。
【０００４】
まず、高濃度のｎ型半導体基板上に低濃度のｎ型半導体層を結晶成長させる。次に、所定の島状領域に、低濃度のｎ型半導体成長層の成長層表面から途中までｐ型不純物を拡散させて、島状の拡散領域を形成する。その後、この島状のｐ型拡散領域の一部の上面に負電極を形成し、一方、高濃度のｎ型半導体基板の裏面に正電極を形成する。以上により、ｐｉｎフォトダイオードが作製される。
【０００５】
特に、ＩｎＧａＡｓ／ＩｎＰ等の化合物半導体ｐｉｎフォトダイオードを作製する場合は、上記の低濃度のｎ型半導体成長層を２層にして形成する。この２層の成長層は、半導体基板側にある光吸収層と、光吸収層上に形成された光吸収層よりも禁制帯幅の大きい窓層とからなっている。ここで、禁制帯幅の大きさは、化合物半導体材料およびその組成比を適切に変化させることによって調節することができる。次いで、これら２層の低濃度のｎ型半導体層のうち、窓層の所定領域にｐ型不純物を拡散させて島状の拡散領域を形成して、化合物半導体ｐｉｎフォトダイオードが作製される。シリコンｐｉｎフォトダイオードでは禁制帯幅を変化させることができないので、このような窓層を形成することはできない。
【０００６】
上記のようにして作製された化合物半導体ｐｉｎフォトダイオードの場合、ｐ型拡散領域の下に位置する光吸収層領域が受光部として機能する。受光部においては、窓層の成長表面から入射する入射光に応じて光電流が発生される。
【０００７】
より詳細には、まず、ｐ型拡散領域の下に位置する光吸収層領域（受光部）において、光励起によって電子−正孔対が発生する。そして、この発生した電子−正孔対はｐｎ接合の電位障壁（電界）によって分離され、電子は高濃度ｎ型半導体基板に移動し、正孔はｐ型拡散領域に移動する。これらの電子および正孔の移動が、光電流となる。
【０００８】
さらに、化合物半導体ｐｉｎフォトダイオードにおいては、上述したように光吸収層の上に窓層が設けられているので、量子効率を向上させることができる。この理由は、窓層が光吸収層よりも大きい禁制帯幅を有しているので、入射光に対して窓層は透明となり、光吸収層の表面で生じる電子−正孔対の表面再結合を防止できるからである。
【０００９】
ｐｉｎフォトダイオードでは、主に以上のようにして光電流は生じる。しかし、受光部以外の窓層に光が入射した場合にも、光電流が生じる。このような光電流は正孔の拡散移動によって生じ、本来の受光部で発生する光電流よりも非常に遅い応答をする。この非常に応答の遅い光電流は「テールカレント」と呼ばれ、受光素子の用途によっては、大きな問題となる。このようなテールカレントが生じる機構は、以下の通りである。
【００１０】
最初に、受光部以外の窓層に入射した光によって、この窓層の下に位置する光吸収層で電子−正孔対が発生する。しかし、この領域にはｐｎ接合の電位障壁（電界）が存在しないので、発生した電子と正孔とは、電界によってではなく、拡散によって移動する。すなわち、発生した電子と正孔とは、それぞれの濃度勾配に従って拡散して、周囲の低濃度領域へ広がって行く。ここで、電子はｎ−層（光吸収層）中の多数キャリアなので、ｎ型基板まで到達しなくとも、そのまま光電流になっていると考えられる。これに対して、正孔は、拡散によってｐ型拡散領域に到達したものが光電流となり、それ以外は長時間をかけて電子と再結合する。このとき、光吸収層中の正孔の寿命時間は長いので、光吸収層中を長時間拡散した後にｐ型拡散領域に到達する正孔も存在する。このような正孔の拡散移動によって生じる光電流がテールカレントである。
【００１１】
テールカレントが生じる原因は、上述のように受光部以外の領域で電子−正孔対が発生することにある。従って、テールカレントを低減する対策として、受光素子の構造を受光部以外の領域を金属薄膜等の遮光膜で覆うようにすることが考えられる。このようなテールカレント低減技術は、シリコンｐｉｎフォトダイオードでは、一般に用いられている。
【００１２】
しかし、化合物半導体ｐｉｎフォトダイオードに対しては、このような技術の適用が、実際の製造プロセス上から困難である。この理由は、化合物半導体材料の空乏層がシリコンの空乏層よりも非常に狭く、従って、化合物半導体ｐｉｎフォトダイオードの製造には、非常に高精度の微細加工技術を必要とするからである。この点を、以下により詳細に説明する。
【００１３】
受光素子において、通常、受光部以外の領域は、金属薄膜等の遮光膜で完全には覆われていない。実際には、受光素子の受光領域が形成されている表面には、導電性材料からなるリング電極、配線およびパッドなどが形成されている。これらと金属薄膜などからなる遮光膜とが接触するとショートするので、両者の間には間隙を設ける必要がある。この間隙は遮光されないので、テールカレントを低減するためには間隙はできるだけ小さい方が望ましく、光の入射面（基板上面）からみて、遮光膜の間隙側の端部（内側端部）が、その下方に広がる空乏化したｉ層（すなわち、空乏層）の外周部と重なるように形成されていれば良い。なぜなら、間隙を通じて空乏層に光が入射しても、空乏層には電界が印加されているので非常に速い応答をし、これにより、テールカレントが生じないからである。さらに、遮光膜の内側端部と空乏層の外周部とが重なる受光素子構造とすれば、寄生容量が付加されないという利点もある。
【００１４】
シリコンｐｉｎフォトダイオードでは、空乏層の厚さが１０μｍ以上ある。さらに、この空乏層は、受光領域の垂直方向だけではなく、受光領域周辺の水平方向にも１０μｍ以上の幅で広がっている。よって、シリコンｐｉｎフォトダイオードの場合、間隙幅を１０μｍ程度に設定すれば、テールカレントを抑制でき、かつ寄生容量が付加されることもない。
【００１５】
これに対して、化合物半導体ｐｉｎフォトダイオードでは、空乏層の厚さは２μｍ程度であり、水平方向にも２μｍ程度しか広がっていない。従って、化合物ｐｉｎフォトダイオードの場合は、間隙幅を２μｍ程度に設定する必要がある。このように、シリコンｐｉｎフォトダイオードに比べて化合物半導体ｐｉｎフォトダイオードでは、間隙の設定値は非常に小さく、その実現のためには非常に高精細の加工技術を必要とする。さらに、シリコンに比べて、化合物半導体に対する微細加工技術が遅れているということも一般的事実である。これらの理由から、化合物半導体ｐｉｎフォトダイオードを、遮光膜の内側端部がその下方に広がる空乏層の外周部と重なるようにして作製することは、非常に困難である。
【００１６】
さらに、このように遮光膜の端部を受光領域の端部に近接させて作製する際に、微細加工精度が低いために、遮光膜と受光領域上のエッジ部に形成されたリング電極とが、設計値よりも狭い間隔で作製されることがある。このような場合には、遮光膜とリング電極との間に寄生容量が発生し得る。最悪の場合には、両者がショートする恐れもある。
【００１７】
上述のように、受光部でない領域を遮光膜で覆うという技術を化合物半導体ｐｉｎフォトダイオードに適用することは、容易ではない。しかし、この適用を試みた例が、特開平３−２７６７６９号公報に開示されている。第１の従来例として、図６に、この化合物半導体ｐｉｎフォトダイオード（受光素子）６００を示す。図６（ａ）は受光素子６００の上面図であり、図６（ｂ）は図６（ａ）のＸ−Ｙ線に沿った断面図である。
【００１８】
図６（ａ）および（ｂ）を参照して、第１の従来例の化合物半導体ｐｉｎフォトダイオード６００の構成および製造方法を以下に説明する。
【００１９】
まず、ｎ型ＩｎＰ基板６１上に、ｎ型ＩｎＰバッファ層６２、ｎ型ＩｎＧａＡｓ光吸収層６３、およびｎ型ＩｎＰ窓層６４を、順次積層して形成する。次に、窓層６４の一部にｐ型不純物を拡散した拡散領域６６を形成した後に、拡散領域６６と窓層６４の上面に亘って半絶縁性ＩｎＰキャップ層６７を結晶成長する。そして、キャップ層６７に貫通孔を形成し、この貫通孔にｐ型ＩｎＧａＡｓ導電性埋込み部６８を結晶成長する。続いてｐ型ＩｎＧａＡｓを結晶成長して、キャップ層６７上に配線層６９およびワイヤボンディング部７０を形成する。ここで、半絶縁性ＩｎＰキャップ層６７は、配線層６９およびワイヤボンディング部７０と窓層６４との間の層間容量を低減するためのものである。その後、配線層６９と露出したキャップ層６７上に、ＳｉＮ等の絶縁膜７１を形成する。最後にＴｉ／Ａｕ等の金属薄膜を蒸着し、パターニングして、ワイヤボンディング部７０上にはパッド７２を、絶縁膜７１上には遮光膜７３をそれぞれ形成する。一方、基板６１の裏面には、正電極６５を形成する。これにより、化合物半導体ｐｉｎフォトダイオードが作製される。
【００２０】
上記の第１の従来例の化合物半導体ｐｉｎフォトダイオード６００によれば、受光領域７４以外の領域は、基本的に金属薄膜で覆われた構造となるので、テールカレントが低減され得る。
【００２１】
あるいはまた、ＩｎＧａＡｓ／ＩｎＰ系の化合物半導体ｐｉｎフォトダイオードに金属遮光膜を適用した第２の従来例として、特願平９−２２９２１９号が挙げられる。この化合物半導体ｐｉｎフォトダイオード（受光素子）７００を図７に示す。図７（ａ）は受光素子７００の上面図であり、図７（ｂ）は図７（ａ）のＸ−Ｙ線に沿った断面図である。
【００２２】
図７（ａ）および（ｂ）を参照して、第２の従来例の化合物半導体ｐｉｎフォトダイオード７００の構成を以下に説明する。
【００２３】
ｎ型ＩｎＰ半導体基板８１の上には、低濃度ｎ型ＩｎＧａＡｓ光吸収層８２および低濃度ｎ型ＩｎＰ窓層８３が順次積層されている。窓層８３には、島状にＺｎ等のｐ不純物が拡散された拡散領域８４が形成されており、拡散領域８４の上にはリング状の負電極８５が形成されている。一方、拡散領域８４を除く窓層８３の上には、絶縁膜８６が堆積されている。絶縁膜８６の上にはパッド８７が形成されている。ここで、負電極８５とパッド８７とは、絶縁膜８６の上に形成された配線８８によって電気的に接続されている。さらに、拡散領域８４を取り囲み、かつ配線８８と重ならないように、絶縁膜８６の上に遮光膜８９が形成されている。ここで、パッド８７と配線８８と遮光膜８９とは、同時に蒸着された金属薄膜をパターニングしたものである。さらに、負電極８５も、同じ金属薄膜で形成されている。半導体基板８１の裏面には、正電極９０が蒸着によって形成されている。
【００２４】
【発明が解決しようとする課題】
図６（ａ）および（ｂ）を参照して説明した第１の従来例では、ワイヤボンディングあるいはフリップチップボンディング時に、パッド７２と遮光膜７３とがショートする可能性がある。この点をより詳細に説明すると、一般に、ｐｉｎフォトダイオードを高速動作させるためには素子容量の低減が必要であり、パッドの面積は、できるだけ小さくする方が望ましい。さらに、テールカレントを低減するための遮光効果を高めるためには、遮光膜とパッドとの間隙を小さくする必要がある。ところが、これらの要件を満たすように、パッド面積を小さく、かつパッドと遮光膜との間隙を小さくした場合には、パッドにワイヤをボンディングする際に形成されるワイヤ先端の変形部が遮光膜に達して、パッドと遮光膜がショートする危険性が高くなる。上記の場合に、ワイヤボンディングではなく、フリップチップボンディングでｐｉｎフォトダイオードを実装しても、フォトダイオードチップと配線基板上のバンプの位置ずれによって、同様にパッドと遮光膜がショートする危険性が高くなる。
【００２５】
一方、図７（ａ）および（ｂ）を参照して説明した第２の従来例によれば、拡散領域８４の上にある負電極８５と、負電極８５と離れた位置にあるパッド８７とを、配線８８によって接続している。この従来例においては、拡散領域８４を取り囲んで形成された遮光膜８９と配線８８との間隙を極力小さくしているのに対し、パッド８７と遮光膜８９との間隔を大きくしている。このような配置によって、パッドと遮光膜がボンディング時にショートするという上記第１の従来例の課題を解決している。ここで、パッドと遮光膜との間隔を大きくしているのは、パッドは本来の受光部拡散領域から離れた位置にあるので、遮光膜との間隔を必ずしも小さくする必要はないという考えに基づいている。
【００２６】
しかし、実際にはこのような配置にしても、遮光されてない間隙部分、すなわち非遮光領域が存在するので、微量のテールカレントが生じる。
【００２７】
具体的には、受光部拡散領域が直径１００μｍで、チップサイズが５００μｍ×３００μｍで、低濃度ｎ型ＩｎＧａＡｓ光吸収層のキャリア濃度が１．０〜５．０×１０１４ｃｍ−３程度である場合に、チップの受光領域中心から約２５０μｍ離れた端部に光が入射すると、本来の光応答の１００分の１程度のテールカレントが観測される。このようなテールカレントは、受光素子の用途によっては無視できない大きさである。従って、テールカレントの発生を避けるためには、受光領域以外の受光素子表面をチップの端部まで完全に遮光する必要がある。
【００２８】
さらに上述したように、化合物半導体ｐｉｎフォトダイオードでは、金属遮光膜を有するシリコンｐｉｎフォトダイオードと比較して、より高精度の微細加工技術を必要とする。これは、化合物半導体ｐｉｎフォトダイオードでは、シリコンｐｉｎフォトダイオードに比べて空乏層の広がりが小さいので、遮光膜をより受光領域に近付ける必要があるからである。さらにこのとき、受光領域上のエッジ部に形成されたリング電極との間に寄生容量が発生しないようにすることが必要である。
【００２９】
本発明は、以上のような課題を解決するためになされたものである。詳細には、本発明の目的は、受光部以外のチップ表面が端部まで遮光されており、パッドと遮光膜がワイヤボンディングあるいはフリップチップボンディング時にショートする危険性がなく、かつ、遮光膜の導入によって素子容量が増加することがない受光素子の構造を提供することにある。さらに、本発明の他の目的は、上記のような受光素子の製造方法であって、一般の化合物半導体ｐｉｎフォトダイオードと比較して、工程数の増加が最小限となるような、容易な製造方法を提供することにある。
【００３０】
【課題を解決するための手段】
本発明の受光素子は、半導体基板と、該半導体基板の上に島状に形成された受光領域と、 該受光領域のすくなくとも中央部を除く領域を遮光するように該半導体基板の上に形成された遮光マスクと、を有し、該遮光マスクは、上部金属膜と下部金属膜とを含み、該上部金属膜と該下部金属膜とは、すくなくとも部分的に絶縁膜によって分離され、かつ互いに異なるパターンを有し、該上部金属膜および前記下部金属膜は、該受光領域の側にある内側端部をそれぞれ有し、該上部金属膜の該内側端部は、該受光領域に重畳するかまたは該下部金属膜の該内側端部よりも近接し、該下部金属膜の該内側端部は、該受光領域に該上部金属膜よりも近接しておらず、該上部金属膜は、該受光領域から離れた領域に非遮光領域を有しており、該下部金属膜は、該上部金属膜の該非遮光領域を遮光し、そのことにより、上記課題が解決される。
【００３１】
前記半導体基板上に光吸収層および窓層が順次積層されており、前記受光領域は、該窓層に島状に形成された拡散領域の下方に位置する該光吸収層の領域である。
【００３２】
上記上部金属膜と上記下部金属膜とが、上記絶縁膜の開口部を介して電気的に接続していても良い。
【００３３】
上記半導体基板の上の外側端部は、上記下部金属膜によって遮光され、かつ上記絶縁膜および上記上部金属膜が該外側端部に形成されていなくても良い。
【００３４】
本発明の別の局面において、本発明の受光素子は、前記拡散領域の一部の上に形成された負電極と、前記絶縁膜上の該拡散領域から離れた領域に形成されたパッドと、該負電極と該パッドとを電気的に接続するように該絶縁膜の上に形成された配線とをさらに有し、前記絶縁膜は、前記拡散領域の少なくとも中央部を除く該窓層上に形成され、 前記上部金属膜は、該拡散領域を取り囲んで該配線とは重ならないように該絶縁膜上に形成され、該負電極、該パッド、該配線および該上部金属膜は同一の金属薄膜によって形成されている。
【００３５】
上記半導体基板の上の上記拡散領域の少なくとも上記中央部を除く概ね全面が、上記上部金属膜および上記下部金属膜の少なくとも一方によって遮光されていても良い。
【００３６】
上記半導体基板の上の上記拡散領域の少なくとも上記中央部を除く領域の一部に形成された、上記上部金属膜および上記下部金属膜の何れによっても遮光されていない位置合わせマークをさらに有していても良い。
【００３７】
上記半導体基板の上の上記窓層および上記光吸収層が部分的に除去されて形成されたコンタクト穴と、該コンタクト穴の露出した表面に上記下部金属膜が接触するようにして形成された正電極と、をさらに有していても良い。
【００３８】
上記半導体基板の上に形成された正電極と、該半導体基板の裏面に形成された裏面金属膜と、をさらに有していても良い。
【００３９】
上記半導体基板、上記光吸収層および上記窓層の各側面上に形成された側面金属膜をさらに有していても良い。
【００４０】
本発明の受光素子の製造方法は、請求項１に記載の受光素子の製造方法であって、半導体基板上に光吸収層および窓層を順次結晶成長する工程と、該窓層に島状に不純物を拡散して拡散領域を形成する工程と、該窓層の上の該拡散領域を含まない領域に下部金属膜を蒸着する工程と、該窓層の上および該下部金属膜の上に絶縁膜を堆積する工程と、該絶縁膜をエッチングして該拡散領域の上に開口部を形成する工程と、金属薄膜を蒸着およびリフトオフして、負電極、パッド、配線および上部金属膜を同時に形成する工程と、を包含し、前記半導体基板上に該光吸収層および窓層が順次積層され、該窓層に島状に形成された該拡散領域の下方に位置する該光吸収層の領域を前記受光領域とし、そのことにより上記課題が解決される。
【００４１】
上記下部金属膜がＣｒとＰｔとＡｕとの積層膜であっても良い。
【００４２】
【発明の実施の形態】
以下に、本発明の実施の形態について、図１Ａから図５を用いて説明する。なお、本明細書に亘って、「水平方向」とは、半導体基板の基板面に対して水平な方向を言い、「垂直方向」とは、半導体基板の基板面に対して垂直な方向を言うものとする。さらに、「上面」および「上方」とは、半導体基板上に結晶成長する層の成長する側の面および成長方向を言い、「裏面」および「下方」とは、この成長方向と反対の面および方向を言うものとする。
【００４３】
（実施の形態１）
図１Ａ（ａ）は、本発明の受光素子１００の上面図であり、図１Ａ（ｂ）は、図１Ａ（Ａ）の受光素子１００のＸ−Ｘ’線に沿った断面図である。図１Ｂは、図１Ａ（ａ）のＹ−Ｙ’線に沿った断面図である。
【００４４】
まず、本発明の受光素子１００の構成を、図１Ａから図１Ｃを参照しながら以下に説明する。
【００４５】
本発明の受光素子１００においては、ｎ型ＩｎＰ半導体基板１の上に、低濃度ｎ型ＩｎＧａＡｓ光吸収層２および低濃度ｎ型ＩｎＰ窓層３が、順次積層されている。窓層３には、島状にＺｎ等のｐ型不純物が拡散された拡散領域４が形成されている。ここで、拡散領域４の下方に位置する光吸収層２の領域が、受光領域１４となる。拡散領域４の上には、リング状の負電極５が形成されている。一方、拡散領域４を除く窓層３の上には、例えばＣｒ／Ｐｔ／Ａｕ（約５０ｎｍ／約１００ｎｍ／約２００ｎｍ）の積層膜よりなる下部金属膜１０が、拡散領域４と近接しないように形成されている。さらに、窓層３と下部金属膜１０とを覆うようにして、絶縁膜６が形成されている。絶縁膜６の上にはパッド７が形成され、負電極５とパッド７とは、絶縁膜６の上に形成された配線８によって電気的に接続されている。さらに、拡散領域４を取り囲み、かつ、配線８と重ならないようにして、絶縁膜６の上に上部金属膜９が形成されている。ここで、負電極５、パッド７、配線８および上部金属膜９は、同時に蒸着されたＴｉ／Ｐｔ／Ａｕ（約５０ｎｍ／約１００ｎｍ／約２００ｎｍ）等の金属薄膜をパターニングしたものである。さらにここで、上部金属膜９と下部金属膜１０との２層が、遮光マスクとして機能する。
【００４６】
なお、図１Ａにおいて、同一金属薄膜よりなる負電極５、パッド７、配線８および上部金属膜９には、左下がりのハッチングを施しており、下部金属膜１０には、右下がりのハッチングを施している。クロスハッチングの領域は、両者が重なった部分を示している。ここで、図１Ａの理解を助けるために、図１Ｃ（ａ）には、同時に蒸着された負電極５、パッド７、配線８および上部金属膜９だけのパターンを示し、図１Ｃ（ｂ）には下部金属膜１０だけのパターンを示している。
【００４７】
さらに、光の入射面（基板上面）から見て上部金属膜９と下部金属膜１０が重なった領域（図１のクロスハッチング部分）の一部分には、図１Ａおよび図１Ｂに示すように、絶縁膜６に開口部１１が形成されている。この開口部１１において、上部金属膜９と下部金属膜１０とが接触して電気的に導通している。また、受光素子１００の上面外周部にある端部１２は、下部金属膜１０のみによって遮蔽されている。すなわち、端部１２の上には、絶縁膜６および上部金属膜９は形成されていない。
【００４８】
一方、半導体基板１の裏面には、正電極３が形成されている。
【００４９】
以上のような本発明の受光素子１００の構成において、絶縁膜６は、例えば厚さ約３０ｎｍのＳｉＮ層と厚さ約５００ｎｍのＳｉＯ２層を積層して堆積形成されていることが好ましい。この理由は、ＳｉＮ層は受光素子の暗電流を低減するパッシベーション効果を有し、一方、ＳｉＯ２層は、その誘電率がＳｉＮ層よりも低いことにより層間容量を低減する効果を有するからである。
【００５０】
次に、本発明の受光素子１００の製造方法を、図２（ａ）から（ｄ）を参照して説明する。
【００５１】
まず、図２（ａ）に示すように、半導体基板１の上に光吸収層２および窓層３をＶＰＥ法あるいはＭＯＣＶＤ法などにより順次結晶成長させる。その後、窓層３に島状に不純物を拡散して、拡散領域４を形成する。次に、図２（ｂ）に示すように、窓層３の上にＣｒ／Ｐｔ／Ａｕを連続蒸着して積層膜を形成し、リフトオフによってパターニングして、下部金属膜１０を形成する。次に、絶縁膜６の堆積後に、ＨＦ溶液などによりエッチングして、図２（ｃ）に示すようにパターニングする。この工程により、拡散領域４の上部は露出され、かつ開口部１１が形成される。次いで、Ｔｉ／Ｐｔ／Ａｕを連続蒸着して積層膜を形成し、リフトオフによってパターニングして、図２（ｄ）に示すように、負電極５、配線８、パッド７、上部金属膜９を同時に形成する。最後に、半導体基板１の裏面に、正電極１３を蒸着する。以上のようにして、図１Ａ（ｂ）に示す本発明の受光素子１００が作製される。
【００５２】
本実施形態によれば、遮光膜、すなわち遮光マスクとして、上部金属膜９と下部金属膜１０との２層を用いている。上部金属膜９は、受光領域１４の上の負電極５、ならびに負電極５から引出された絶縁膜６の上の配線８およびパッド７と、同じ金属薄膜によって形成されている。この場合、負電極５、配線６、パッド７および上部金属膜９は、同一のフォトマスクによって加工される。従って、負電極５と上部金属膜９との距離は、マスク合わせ精度の影響を受けることなく、同一のマスクパターンによって正確に決定される。これにより、負電極５と上部金属膜９が設計値よりも近接して形成されて寄生容量が発生したり、両者が導通してショートしたりする恐れは、全くない。
【００５３】
一方、パッド７と上部金属膜９がボンディング時にショートしないようにするためには、パッド７と上部金属膜９との間に間隙を設ける必要がある。しかし、本実施形態においては、上記の目的で設けられるこの間隙を下部金属膜１０によって遮光する構造としているので、間隙の下方に位置する光吸収層で正孔−電子対が発生してテールカレントが生じることがない。
【００５４】
本実施形態においては、上述のように、下部金属膜１０を受光領域１４に近接しないように形成することが特に重要である。なぜなら、受光領域１４の上の負電極５と下部金属膜１０とは、別々のフォトマスクによって加工されるからである。
【００５５】
具体的に説明すると、負電極５と下部金属膜１０との距離は、マスク合わせ精度（加工精度）の影響を受けて、場合によっては非常に近接して形成される可能性がある。本発明によれば、負電極５、配線８およびパッド７と同じフォトマスクで同じ金属薄膜によってパターニングされている上部金属膜９は、受光領域近傍を遮光するために用いられる。これに対して、別のフォトマスクで形成される下部金属膜１０は、受光素子１００の上面周辺部、特にパッド７の下方近傍の遮光に用いられ、特に、上述のように、パッド７と上部金属膜９との間の間隙の遮光に用いられる。
【００５６】
加えて、本実施形態において、上部金属膜９と下部金属膜１０との間に絶縁膜６が配設されているが、上部金属膜９と下部金属膜１０とは電気的に絶縁される必要はない。例えば、本実施形態では、上部金属膜９と下部金属膜１０とは、絶縁膜６に形成された開口部１１を介して電気的に接触している。このような構造により、上部金属膜９および下部金属膜１０の両方を半導体基板１と同じ電位にすることができるので、上部金属膜９および下部金属膜１０と半導体基板１との間に浮遊容量が発生することはない。ここで、配線８およびパッド７と半導体基板１との間に発生する容量成分は、下部金属膜１０が挿入されることでＭＩＳ（金属−絶縁膜−半導体）容量成分からＭＩＭ（金属−絶縁膜−金属）容量成分となって、その容量値が若干増加することになる。しかし、このような容量値の微量な増加による影響は、素子全体の容量値に対して無視できる程度である。
【００５７】
さらに、端部１２は、下部金属膜１０のみによって遮蔽されている。すなわち、端部１２の上には、絶縁膜６および上部金属膜９は形成されていない。
【００５８】
端部１２は、ウエハをチップに分割する際の、いわゆるスクライブレーンである。一般に、半導体素子が形成された半導体基板の端部には、ウエハをチップに分割する（スクライブする）際のマージンとして、スクライブレーンが設けられている。スクライブレーンの上に厚い絶縁膜あるいは金属膜が形成されていると、スクライブが良好に行われにくい。例えば、スクライブによってチップ端部が不規則な形になったり、チップ端部から絶縁膜あるいは金属膜の割れや剥がれが起こったりする。本実施形態のように、端部１２の上に絶縁膜６および上部金属膜９を形成していない構造とすることにより、以上のような問題を回避することができる。
【００５９】
なお、下部金属膜１０は、窓層３の上に直接蒸着されており、かつ遮光を目的として設けられるので厚膜とする必要もない。従って、下部金属膜１０が端部１２の上に形成されていても、スクライブの障害にはならない。
【００６０】
あるいはまた、上記したような本発明の製造方法によれば、不純物拡散による拡散領域４の形成工程、下部金属膜１０の蒸着による形成工程、および絶縁膜６の堆積による形成工程、上部金属膜９の蒸着による形成工程の順で、受光素子１００を製造している。この製造方法は、通常の化合物半導体ｐｉｎフォトダイオードの製造方法と比較して、下部金属膜１０の蒸着による形成工程が付加されているだけである。従って、工程数をわずか１工程増加させているにすぎず、工程数の増加は最小限である。
【００６１】
下部金属膜１０の構成材料としては、例えば、ＡｕとＳｎとの合金膜あるいはＴｉとＰｔとＡｕとの積層膜が挙げられるが、本実施形態のように、ＣｒとＰｔとＡｕとの積層膜とすることが特に好ましい。この理由は、次の通りである。下部金属膜１０は、半導体層（本実施の形態においては窓層３）の上に直接蒸着されるので、ＩｎＰ等の化合物半導体層と合金化する金属材料（例えば、ＡｕとＳｎとの合金膜）を下部金属膜１０に用いることは、下部金属膜１０と半導体層との間の界面の平滑性が失われるので望ましくない。これに対して、ＩｎＰ等の化合物半導体層と合金化しない金属材料としては、ＴｉあるいはＣｒが挙げられる。しかしながら、Ｔｉ／Ｐｔ／Ａｕの積層膜を下部金属膜１０に用いた場合には、絶縁膜６をＨＦ溶液でエッチングして開口部１１を形成する工程において、下部金属膜１０のうちのＴｉがサイドエッチングされる。これにより、下部金属膜１０が剥離してしまうという問題がある。一方、Ｃｒ／Ｐｔ／Ａｕの積層膜を下部金属膜１０に用いた場合には、このようなサイドエッチングが起こらないので、下部金属膜１０が剥離することがない。さらに、Ｃｒ／Ｐｔ／Ａｕの積層膜は、正電極１３としても使用可能である。なお、下部金属膜１０はＣｒからなる単層であっても良いが、Ｃｒ／Ｐｔ／Ａｕの積層構造とするのは、Ａｕ層によってＣｒ層の酸化を防ぐとともに、Ｐｔ層によってＡｕ層と半導体層の合金化を防ぐ効果をＣｒ単層の場合よりも高めることができるという理由による。
【００６２】
次に、上記のようにして作製した本発明の受光素子１００の特性を、以下に説明する。
【００６３】
テールカレントの大きさは、受光領域以外の領域にどれだけの光量が入射するかというモジュール構造に大きく依存する。従って、まずチップ特性として、受光素子の受光感度の入射位置依存性を測定した。テールカレントの発生機構から理解され得るように、受光領域以外の領域に信号光が入射した場合の感度が高いほど、テールカレントは大きくなる。
【００６４】
比較のために、上部金属膜のみを遮光マスクとして用い、下部金属膜を形成しなかったこと以外は実施の形態１と同様にして作製した受光素子と、遮光マスクを全く用いずに、上部金属膜および下部金属膜を形成しなかったこと以外は実施の形態１と同様にして作製した受光素子についても、受光感度の入射位置依存性を測定した。この結果を、図３（ａ）に示す。
【００６５】
図３（ａ）において、チップ中心（受光素子中心）から±５０μｍの範囲が、受光領域である。図３（ａ）において、破線は遮光膜を全く用いなかった受光素子の特性であり、実線は上部金属膜のみを遮光膜として用いた受光素子の特性である。受光領域においては、比較例の受光素子は、いずれも約０．９Ａ／Ｗ程度の受光感度であった。図３（ａ）の破線に示すように、全く遮光膜を用いない場合には、受光領域の外側の受光感度の低下は緩やかであり、チップ端部でも０．０１Ａ／Ｗ以上の感度があった。一方、図３（ａ）の実線に示すように、上部金属膜のみを遮光膜として用いた場合には、受光領域の外側で急激に感度が低下するが、上部金属膜がなくなる領域（−２００μｍ以下と＋１００μｍ以上の領域）では、全く遮光膜を用いない場合と同様の受光感度となった。
【００６６】
一方、図３（ｂ）は、上部金属膜と下部金属膜との両方を遮光マスクとして用いた本実施形態の受光素子１００の特性である。本実施形態においても、受光領域で約０．９Ａ／Ｗ程度の受光感度を示した。しかし、受光領域のすぐ外側では、感度が０．０１Ａ／Ｗ以下に低下した。本発明によれば、受光素子の上面が完全に遮光されているので、再び受光感度が増加するという現象は起らなかった。本実施形態では、チップの中心から±１００μｍ以上離れた領域の受光感度は０．００１Ａ／Ｗ以下になり、十分にテールカレントが抑制されていた。
【００６７】
図４は、上記した全く遮光マスクを備えない受光素子と、本実施形態による受光素子１００（上部金属膜と下部金属膜を遮光マスクとして備える）とについて、それぞれモジュール実装した後のテールカレント特性を示している。ここで、入射光ビームの中心を受光領域の中心と位置合わせして測定を行った。縦軸にテールカレント値を、横軸に信号光をオフしてからの経過時間をとっている。ここで、テールカレント値は、信号光が入射している状態での電流値を１（０ｄＢ）とする相対値である。
【００６８】
図４に示されるように、遮光膜が全くない場合には、信号光をオフしてから５００ｎｓ経過した後も、信号光電流の−３０ｄＢ（１０００分の１）以上のテールカレント値が残存して観測された。これに対して、本実施形態の受光素子の場合には、信号光をオフしてから約８０ｎｓ後には、テールカレント値が上記と同じく−３０ｄＢにまで低減しており、非常に短時間でテールカレント値が低減され得ることがわかる。
【００６９】
なお、上部金属膜のみを遮光膜として備える従来の受光素子についてのテールカレント特性（図示せず）は、図４を参照して説明した両者の受光素子特性の中間の値となるが、モジュールの光学結合の精度によって、その値は変化する。入射光ビームの中心が正確に受光領域の中心と位置合わせされている場合には、２層の金属膜によって遮光した本実施形態の受光素子の場合に近い特性となると考えられる。しかし、受光領域と遮光膜との位置ずれが大きくなるに従って、遮光膜が全くない場合の特性に近付いていく。
【００７０】
以上のように、本実施形態によれば、テールカレントが十分に抑制された受光素子およびその製造方法が提供される。
【００７１】
（実施の形態２）
次に、本発明の他の実施形態の受光素子２００を、図５（ａ）および（ｂ）に示す。図５（ａ）は受光素子２００の上面図、図５（ｂ）は図５（ａ）のＸ−Ｘ’線に沿った断面図である。なお、実施の形態１と同じ部材については、同じ参照符号を付している。
【００７２】
まず、本発明の受光素子２００の構成を、図５（ａ）および（ｂ）を参照しながら以下に説明する。
【００７３】
本発明の受光素子２００においては、ｎ型ＩｎＰ半導体基板１の上に、低濃度ｎ型ＩｎＧａＡｓ光吸収層２および低濃度ｎ型ＩｎＰ窓層３が順次積層されている。窓層３には、島状にＺｎ等のｐ型不純物が拡散された拡散領域４が形成されている。ここで、拡散領域４の下方に位置する光吸収層２の領域が、受光領域１４となる。拡散領域４の上には、リング状の負電極５が形成されている。一方、拡散領域４を除く窓層３の上には、例えばＣｒ／Ｐｔ／Ａｕ（約５０ｎｍ／約１００ｎｍ／約２００ｎｍ）の積層膜よりなる下部金属膜１０が、拡散領域４と近接しないように形成されている。さらに、窓層３と下部金属膜１０とを覆うようにして、絶縁膜６が形成されている。絶縁膜６の上にはパッド７が形成され、負電極５とパッド７とは、絶縁膜６の上に形成された配線８によって、電気的に接続されている。さらに、拡散領域４を取り囲み、かつ、配線８と重ならないようにして、絶縁膜６の上に上部金属膜９が形成されている。ここで、負電極５、パッド７、配線８および上部金属膜９は、同時に蒸着されたＴｉ／Ｐｔ／Ａｕ（約５０ｎｍ／約１００ｎｍ／約２００ｎｍ）等の金属薄膜をパターニングしたものである。上部金属膜９と下部金属膜１０との２層が遮光マスクとして機能する。ここまでの構成は、本発明の実施形態１の受光素子１００と基本的に同じである。
【００７４】
なお、図５（ａ）において、同一金属薄膜よりなる負電極５、パッド７、配線８および上部金属膜９には左下がりのハッチングを施しており、下部金属膜１０には右下がりのハッチングを施している。クロスハッチングの領域は、両者が重なった部分を示している。
【００７５】
本実施形態においては、図５（ｂ）に示すように、受光素子２００（具体的には、窓層３）の上面の四隅に、上部金属膜９と下部金属膜１０とのどちらにも遮光されていない位置合わせマーク１８が形成されている。また、図５（ａ）に示すように、窓層３および光吸収層２が除去されたコンタクト穴１７が形成されており、コンタクト穴１７に下部金属膜１０が接触して形成されている。ここで、コンタクト穴に接触している下部電極１０は、正電極１３として機能する。さらに、半導体基板１の裏面には裏面金属膜１６が蒸着により形成され、受光素子２００の側面には側面金属膜１５が蒸着により形成されている。
【００７６】
次に、本発明の受光素子２００の製造方法を説明する。
【００７７】
まず、実施の形態１と同様にして、半導体基板１の上に、光吸収層２および窓層３をＶＰＥ法あるいはＭＯＣＶＤ法などにより順次結晶成長させる。その後、窓層３に島状に不純物を拡散して、拡散領域４を形成する。次いで、窓層３および光吸収層２をエッチングして、コンタクト穴１７を形成する。続いて、下部金属膜１０、絶縁膜６、負電極５、配線８、パッド７および上部金属膜９を、蒸着により形成する。さらに、裏面金属膜１６および側面金属膜１５を蒸着により形成する。ここで、例えば、裏面金属膜１６と側面金属膜１５とを同時に形成する方法として、以上のようにした作製された基板の上面を粘着シートに貼付け、この状態で基板を裏面からスクライブし、続いて粘着シートをエキスパンドしてチップ間に空間を設けた後に、金属を基板の裏面および空間に蒸着して形成するという方法が挙げられる。
【００７８】
本実施形態は、実施形態１を踏まえた上で、より詳細な構造、特にフリップチップボンディングに適した受光素子の構造を提供するものである。
【００７９】
一般的に、本実施形態のように受光部は通常円形であるが、このような形状の受光部を位置合わせに用いることは難しい。さらに、受光部以外の領域に位置合わせマークを形成しても、位置合わせマークの全領域が金属膜で覆われている場合には、位置合わせマークのコントラストが小さくなるという問題がある。特に自動パターン認識装置を用いる場合には、位置合わせマークの識別が非常に困難になる。
【００８０】
これに対して、本実施形態の受光素子２００では、その上面周辺部に、上部金属膜９および下部金属膜１０のどちらにも遮光されていない位置合わせマーク１８を備えているので、受光素子をフリップチップボンディングする際に、自動パターン認識装置によって容易に位置合わせをすることができる。この位置合わせマーク１８の大きさは、自動パターン認識装置が認識できる程度で設計されてれば良く、受光素子のテールカレント特性に影響を及ぼさない程度に小さくすることが好ましい。
【００８１】
本実施形態によれば、半導体基板１の上の拡散領域４の中央部と位置合わせマーク１８を除く概ね全面が、上部金属膜９あるいは下部金属膜１０によって遮光されている。このような構成により、テールカレントを効果的に抑制することができ、かつフリップチップボンディングの位置合わせを精度良く容易に行うことが可能になる。
【００８２】
さらに、本実施形態の受光素子２００をフリップチップボンディングで使用する場合は、受光素子の上面の上に、負電極および正電極を形成する必要がある。本実施形態によれば、受光素子２００は窓層３および光吸収層２の一部領域が除去されて形成されたコンタクト穴１７を有し、このコンタクト穴１７に下部金属膜１０が接触するように形成されている。このような構成により、下部金属膜１０を正電極１３として機能させることができ、下部金属膜１０を正電極１３と兼用することで、製造工程数を削減することができる。
【００８３】
さらに加えて、この受光素子２０をフリップチップボンディングで使用する場合は、受光素子２００の上面に負電極５および正電極１３が形成されるので、半導体基板１の裏面に電極を形成する必要がなくなる。しかし、受光素子モジュールの構成によっては、半導体基板の裏面側から迷光が入射して、テールカレントを発生する場合もある。受光素子の上面に負電極５および正電極１３が形成されて、半導体基板裏面に電極を設ける必要がない場合でも、半導体基板裏面に裏面金属膜１６を形成することにより、上記のような迷光の入射を回避できて、テールカレントの発生を抑制できる。
【００８４】
さらに、受光素子２００の側面から迷光が入射する場合もあるが、この場合には、受光素子２００の側面に側面金属膜１５を形成することで、テールカレントの発生を抑制できる。
【００８５】
なお、本実施形態においては、裏面金属膜および側面金属膜が共に形成された受光素子を示したが、これらは必要に応じて形成されれば良く、いずれかのみが単独で形成されていても良く、あるいはこれらの形成を省略しても良い。
【００８６】
上記の実施形態１および２を通じて、化合物半導体材料は、上記で挙げた材料に限定されない。例えば、基板材料としてはＧａＡｓ、バッファ層材料としてはＧａＡｓ、光吸収層材料としてはＧａＩｎＮＡｓ、窓層材料としてはＡｌＧａＡｓ、キャップ層材料としてはＧａＡｓ等が挙げられる。さらに、本発明は化合物半導体ｐｉｎフォトダイオードに限定されるものではなく、シリコンｐｉｎフォトダイオードおよびその他の受光素子にも適用され得る。
【００８７】
【発明の効果】
本発明によれば、高速の光応答をする受光素子であって、遮光マスクによってテールカレントを効果的に低減し、かつワイヤボンディングあるいはフリップチップボンディングの際にパッドと遮光膜がショートすることのない受光素子を実現できる。また、受光領域以外の受光素子表面が端部まで遮光されて、テールカレントを大幅に低減することができる受光素子を提供できる。さらに、遮光マスクを備えても、受光素子の素子容量が増加されない。
【００８８】
さらに、本発明によれば、一般の化合物半導体ｐｉｎフォトダイオードの製造方法と比較して、工程数の増加が最小限に抑えられながら、テールカレントの低減された受光素子を容易に製造できる方法が実現される。
【図面の簡単な説明】
【図１Ａ】本発明の実施の形態１の受光素子１００を説明する図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｘ’線に沿った断面図である。
【図１Ｂ】図１Ａ（ａ）のＹ−Ｙ’線に沿った断面図である。
【図１Ｃ】本発明の実施形態１の受光素子１００を説明する図であり、（ａ）は上部金属膜と同一パターンを用いて形成される金属層領域を説明する上面図であり、（ｂ）は下部金属膜の形成領域を説明する上面図である。
【図２】（ａ）〜（ｄ）は、本発明の実施形態１の受光素子１００の製造方法の各ステップを示す工程断面図である。
【図３】受光素子の受光感度の入射位置依存性を示す特性図であり、（ａ）は比較例の受光素子の特性図、（ｂ）は本発明の実施の形態１の受光素子１００の特性図である。
【図４】受光素子のテールカレントを示す特性図であり、白丸は比較例の受光素子の特性図、黒丸は本発明の実施の形態１の受光素子１００の特性図である。
【図５】本発明の実施の形態２の受光素子２００を説明する図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｘ’線に沿った断面図である。
【図６】第１の従来例の受光素子６００を説明する図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｙ線に沿った断面図である。および平面図である。
【図７】第２の従来例の受光素子７００を説明する図であり、（ａ）は上面図、（ｂ）は（ａ）のＸ−Ｙ線に沿った断面図である。
【符号の説明】
１ 半導体基板
２ 光吸収層
３ 窓層
４ 拡散領域
５ 負電極
６ 絶縁膜
７ パッド
８ 配線
９ 上部金属膜
１０ 下部金属膜
１１ 開口部
１２ 端部
１３ 正電極
１４ 受光領域
１５ 側面金属膜
１６ 裏面金属膜
１７ コンタクト穴
１８ 位置合わせマーク
１００、２００ 受光素子

Claims (12)

  1. 半導体基板と、
    該半導体基板の上に島状に形成された受光領域と、
    該受光領域のすくなくとも中央部を除く領域を遮光するように該半導体基板の上に形成された遮光マスクと、
    を有し、
    該遮光マスクは、上部金属膜と下部金属膜とを含み、
    該上部金属膜と該下部金属膜とは、すくなくとも部分的に絶縁膜によって分離され、かつ互いに異なるパターンを有し、
    該上部金属膜および該下部金属膜は、該受光領域の側にある内側端部をそれぞれ有し、
    該上部金属膜の該内側端部は、該受光領域に重畳するかまたは該下部金属膜の該内側端部よりも近接し、
    該下部金属膜の該内側端部は、該受光領域に該上部金属膜よりも近接しておらず、
    該上部金属膜は、該受光領域から離れた領域に非遮光領域を有しており、
    該下部金属膜は、該上部金属膜の該非遮光領域を遮光している、受光素子。
  2. 前記半導体基板上に光吸収層および窓層が順次積層されており、前記受光領域は、該窓層に島状に形成された拡散領域の下方に位置する該光吸収層の領域である、請求項１に記載の受光素子。
  3. 前記上部金属膜と前記下部金属膜とが、前記絶縁膜の開口部を介して電気的に接続している、請求項１に記載の受光素子。
  4. 前記半導体基板の上の外側端部は、前記下部金属膜によって遮光され、かつ前記絶縁膜および前記上部金属膜が該外側端部に形成されていない、請求項１に記載の受光素子。
  5. 前記拡散領域の一部の上に形成された負電極と、
    前記絶縁膜上の該拡散領域から離れた領域に形成されたパッドと、
    該負電極と該パッドとを電気的に接続するように該絶縁膜の上に形成された配線とをさらに有し、
    前記絶縁膜は、前記拡散領域の少なくとも中央部を除く該窓層上に形成され、
    前記上部金属膜は、該拡散領域を取り囲んで該配線とは重ならないように該絶縁膜上に形成され、
    該負電極、該パッド、該配線および該上部金属膜は同一の金属薄膜によって形成されている、請求項２に記載の受光素子。
  6. 前記半導体基板の上の前記拡散領域の少なくとも前記中央部を除く全面が、前記上部金属膜および前記下部金属膜の少なくとも一方によって遮光されている、請求項５に記載の受光素子。
  7. 前記半導体基板の上の前記拡散領域の少なくとも前記中央部を除く領域の一部に形成された、前記上部金属膜および前記下部金属膜の何れによっても遮光されていない位置合わせマークをさらに有する、請求項６に記載の受光素子。
  8. 前記半導体基板の上の前記窓層および前記光吸収層が部分的に除去されて形成されたコンタクト穴と、該コンタクト穴の露出した表面に前記下部金属膜が接触するようにして形成された正電極と、をさらに有する、請求項５に記載の受光素子。
  9. 前記半導体基板の上に形成された正電極と、該半導体基板の裏面に形成された裏面金属膜と、をさらに有する、請求項５に記載の受光素子。
  10. 前記半導体基板、前記光吸収層および前記窓層の各側面上に形成された側面金属膜をさらに有する、請求項５に記載の受光素子。
  11. 請求項１に記載の受光素子の製造方法であって、
    半導体基板上に光吸収層および窓層を順次結晶成長する工程と、
    該窓層に島状に不純物を拡散して拡散領域を形成する工程と、
    該窓層の上の該拡散領域を含まない領域に下部金属膜を蒸着する工程と、
    該窓層の上および該下部金属膜の上に絶縁膜を堆積する工程と、
    該絶縁膜をエッチングして該拡散領域の上に開口部を形成する工程と、
    金属薄膜を蒸着およびリフトオフして、負電極、パッド、配線および上部金属膜を同時に形成する工程と、を包含し、
    前記半導体基板上に該光吸収層および窓層が順次積層され、該窓層に島状に形成された該拡散領域の下方に位置する該光吸収層の領域を前記受光領域としている、受光素子の製造方法。
  12. 前記下部金属膜がＣｒとＰｔとＡｕとの積層膜である、請求項１１に記載の受光素子の製造方法。
JP33006598A 1998-11-19 1998-11-19 受光素子およびその製造方法 Expired - Fee Related JP3601761B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33006598A JP3601761B2 (ja) 1998-11-19 1998-11-19 受光素子およびその製造方法
US09/442,548 US6384459B1 (en) 1998-11-19 1999-11-18 Semiconductor device and method for producing the same
US09/982,717 US6458620B1 (en) 1998-11-19 2001-10-18 Semiconductor device and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33006598A JP3601761B2 (ja) 1998-11-19 1998-11-19 受光素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000156520A JP2000156520A (ja) 2000-06-06
JP3601761B2 true JP3601761B2 (ja) 2004-12-15

Family

ID=18228396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33006598A Expired - Fee Related JP3601761B2 (ja) 1998-11-19 1998-11-19 受光素子およびその製造方法

Country Status (2)

Country Link
US (2) US6384459B1 (ja)
JP (1) JP3601761B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4419264B2 (ja) * 2000-03-31 2010-02-24 ソニー株式会社 固体撮像装置
US6777769B2 (en) * 2001-11-06 2004-08-17 The Furukawa Electric Co., Ltd. Light-receiving element, light-receiving element array and light-receiving module and method for high frequency characteristics
KR100520626B1 (ko) * 2002-12-05 2005-10-10 삼성전자주식회사 핀 구조의 포토다이오드
JP2005129776A (ja) * 2003-10-24 2005-05-19 Hamamatsu Photonics Kk 半導体受光素子
US7259444B1 (en) * 2004-07-20 2007-08-21 Hrl Laboratories, Llc Optoelectronic device with patterned ion implant subcollector
US11213621B2 (en) 2004-09-09 2022-01-04 Reprieve Cardiovascular, Inc. Fluid therapy method
US7758563B2 (en) * 2004-09-09 2010-07-20 Plc Medical Systems, Inc. Patient hydration monitoring and maintenance system and method for use with administration of a diuretic
US7727222B2 (en) * 2004-09-09 2010-06-01 Plc Medical Systems, Inc. Patient hydration system with taper down feature
US7938817B2 (en) * 2004-09-09 2011-05-10 Plc Medical Systems, Inc. Patient hydration system and method
US7758562B2 (en) * 2004-09-09 2010-07-20 Plc Medical Systems, Inc. Patient hydration system with a redundant monitoring of hydration fluid infusion
US7736354B2 (en) * 2004-09-09 2010-06-15 Plc Medical Systems, Inc. Patient hydration system with hydration state detection
US7837667B2 (en) * 2004-09-09 2010-11-23 Plc Medical Systems, Inc. Patient hydration system with abnormal condition sensing
US20080027409A1 (en) * 2004-09-09 2008-01-31 Rudko Robert I Patient hydration/fluid administration system and method
US7538403B2 (en) * 2004-09-20 2009-05-26 Emcore Corporation PIN diode structure with zinc diffusion region
JP4099672B2 (ja) * 2004-12-21 2008-06-11 セイコーエプソン株式会社 半導体装置
US20070088333A1 (en) * 2005-10-13 2007-04-19 G&L Consulting, Llc Method and system for infusing an osmotic solute into a patient and providing feedback control of the infusing rate
JP5010244B2 (ja) * 2005-12-15 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置
US8075513B2 (en) * 2006-10-13 2011-12-13 Plc Medical Systems, Inc. Patient connection system for a balance hydration unit
JP5301108B2 (ja) * 2007-04-20 2013-09-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP2629590A1 (en) * 2008-06-17 2013-08-21 Hitachi Ltd. An organic light-emitting device
US20100163759A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.L. Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process
US10045734B2 (en) 2009-01-28 2018-08-14 Plc Medical Systems, Inc. Fluid replacement device
US8465422B2 (en) * 2009-06-05 2013-06-18 Ethicon Endo-Surgery, Inc. Retractor with integrated wound closure
TWI438917B (zh) * 2009-11-12 2014-05-21 Maxchip Electronics Corp 結合紅外線感測之環境光源感測器及其製造方法
US9136301B2 (en) 2009-11-12 2015-09-15 Maxchip Electronics Corp. Multi-wave band light sensor combined with function of IR sensing and method of fabricating the same
US8598673B2 (en) * 2010-08-23 2013-12-03 Discovery Semiconductors, Inc. Low-noise large-area photoreceivers with low capacitance photodiodes
JP5708124B2 (ja) 2011-03-25 2015-04-30 三菱電機株式会社 半導体装置
WO2015142617A1 (en) 2014-03-17 2015-09-24 Plc Medical Systems, Inc. Fluid therapy method
JP6727858B2 (ja) * 2016-03-04 2020-07-22 浜松ホトニクス株式会社 半導体受光モジュールおよび半導体受光モジュールの製造方法
US11201251B2 (en) * 2018-12-11 2021-12-14 Oepic Semiconductors, Inc. High speed photo detectors with reduced aperture metal contact and method therefor
CN110736938A (zh) * 2019-10-23 2020-01-31 中国电子科技集团公司第四十四研究所 一种用于判断引线键合是否短路的检测结构及方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02199876A (ja) * 1989-01-27 1990-08-08 Nec Corp 半導体受光素子
JPH03220782A (ja) * 1990-01-25 1991-09-27 Mitsubishi Electric Corp 半導体受光装置
JPH03276769A (ja) * 1990-03-27 1991-12-06 Mitsubishi Electric Corp 半導体受光装置
US5345075A (en) 1990-11-13 1994-09-06 Sumitomo Electric Industries, Ltd. Semiconductor photodetector with dielectric shielding
US5288656A (en) * 1991-03-15 1994-02-22 Sony Corporation Method of manufacturing a CCD solid state image sensing device
JP2903812B2 (ja) * 1991-12-10 1999-06-14 日本電気株式会社 固体撮像装置
JP3172253B2 (ja) * 1992-05-20 2001-06-04 三洋電機株式会社 光半導体装置
JPH0645569A (ja) * 1992-05-22 1994-02-18 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
US5492852A (en) * 1993-10-07 1996-02-20 Nec Corporation Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics
JP3442493B2 (ja) * 1994-08-26 2003-09-02 沖電気工業株式会社 半導体受光素子およびその製造方法
US5736756A (en) * 1994-09-29 1998-04-07 Sony Corporation Solid-state image sensing device with lght shielding film
JPH0964405A (ja) * 1995-08-29 1997-03-07 Oki Electric Ind Co Ltd 半導体受光素子およびその製造方法
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JPH10173158A (ja) * 1996-12-05 1998-06-26 Denso Corp 光センサｉｃ
JP3674255B2 (ja) * 1997-08-26 2005-07-20 松下電器産業株式会社 受光素子の製造方法

Also Published As

Publication number Publication date
US6458620B1 (en) 2002-10-01
US6384459B1 (en) 2002-05-07
US20020025597A1 (en) 2002-02-28
JP2000156520A (ja) 2000-06-06

Similar Documents

Publication Publication Date Title
JP3601761B2 (ja) 受光素子およびその製造方法
US6683326B2 (en) Semiconductor photodiode and an optical receiver
US6841814B2 (en) Photodiode for ultra high speed optical communication and fabrication method therefor
US6399967B1 (en) Device for selectively detecting light by wavelengths
KR0132008B1 (ko) 반도체장치 및 그 제조방법
US8274127B2 (en) Photodiode array for image pickup device
US8105866B2 (en) Method of making PIN-type photo detecting element with a controlled thickness of window semiconductor layer
JP2008021725A (ja) アバランシェホトダイオード
US5391910A (en) Light receiving device
US20020084468A1 (en) Shallow-mesa structure for planar PIN and APD photodiodes
JP4109159B2 (ja) 半導体受光素子
JP3674255B2 (ja) 受光素子の製造方法
JP2002050786A (ja) 受光素子およびその製造方法
JPH0582829A (ja) 半導体受光素子
JP2002083993A (ja) 光半導体受光素子およびその製造方法
EP0522746A1 (en) Semiconductor photodetector device
US6589848B1 (en) Photodetector device and method for manufacturing the same
JP2002319669A (ja) 裏面入射型ホトダイオード及びホトダイオードアレイ
JP2006269978A (ja) フォトダイオード
JP2847561B2 (ja) 半導体受光素子
KR101827213B1 (ko) 암전류가 작은 감광성 반도체 소자 및 이의 제조방법
JPH02226777A (ja) 半導体受光素子及びその製造方法
JPH05226687A (ja) 受光素子及びその製造方法
JP2023097802A (ja) 受光素子及び受光素子の製造方法
CN110611000A (zh) 一种背入式雪崩光电探测器芯片及其制作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040916

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees