JPH0799298A - 固体撮像素子及びその製造方法 - Google Patents

固体撮像素子及びその製造方法

Info

Publication number
JPH0799298A
JPH0799298A JP5241183A JP24118393A JPH0799298A JP H0799298 A JPH0799298 A JP H0799298A JP 5241183 A JP5241183 A JP 5241183A JP 24118393 A JP24118393 A JP 24118393A JP H0799298 A JPH0799298 A JP H0799298A
Authority
JP
Japan
Prior art keywords
light
film
source
solid
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5241183A
Other languages
English (en)
Inventor
Takahisa Ueno
貴久 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5241183A priority Critical patent/JPH0799298A/ja
Priority to EP94114634A priority patent/EP0650198B1/en
Priority to DE69404800T priority patent/DE69404800T2/de
Priority to KR1019940024110A priority patent/KR950010105A/ko
Publication of JPH0799298A publication Critical patent/JPH0799298A/ja
Priority to US08/755,244 priority patent/US5773859A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】 【目的】 選択されない画素におけるトランジスタのソ
ース／ドレイン領域への光入射を有効に遮光して、選択
されない画素からの偽信号の現出を防止し、いわゆるブ
ルーミング等のノイズによる画質の劣化を低減させる。 【構成】 ソース領域７Ｓを囲むように形成され、水平
シフトレジスタから導出され、行単位に選択する選択線
Ｌｈが電気的に接続されたゲート電極４を有する光電変
換用トランジスタＴｒが各画素に対応して配列され、更
に、各トランジスタＴｒのソース領域７Ｓに、層間絶縁
膜８に形成されたコンタクトホール９を介して垂直信号
線Ｌｓが接続された固体撮像素子において、層間絶縁膜
８下に、少なくとも信号線Ｌｓに接続されているソース
領域７Ｓを覆うように遮光膜１２を形成して構成する。
この遮光膜１２としては、例えば高融点金属膜にて形成
することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、固体撮像素子に関し、
特に、各画素毎に光電変換用のトランジスタが配列さ
れ、これらトランジスタのゲート電極に選択線、一方の
ソース／ドレイン領域に信号線がそれぞれ接続された増
幅型の固体撮像素子に関する。
【０００２】
【従来の技術】従来の増幅型固体撮像素子は、例えば、
図１２に示すように、それぞれ画素に対応して配列され
た多数の光電変換用のＭＯＳ形トランジスタＴｒが例え
ばマトリクス状に配列されて構成されている。これらト
ランジスタＴｒは、各ゲート電極が、水平シフトレジス
タＨＲから行単位に延びる水平選択線Ｌｈにそれぞれ接
続され、ソースが列方向に延びる垂直信号線Ｌｓに接続
され、ドレインが電源（電源電圧Ｖｄｄ）に接続されて
いる。
【０００３】各トランジスタＴｒは、光の入射によっ
て、その入射光量に応じた電子・正孔対が生成され、こ
れら生成された電子・正孔対のうち、電子はチャネル領
域に流れ込み、正孔は空乏化された基板表面に進み、結
果的にトランジスタのしきい値が変化することになる。
【０００４】従って、周辺に接続された例えば水平シフ
トレジスタＨＲから行単位に延びる水平選択線Ｌｈのう
ち、ある１本の水平選択線Ｌｈの電位が例えば高レベル
となったとき、そのしきい値に応じた信号電流がそれぞ
れ対応する垂直信号線Ｌｓに現出し、選択された行の撮
像信号として出力されることになる（例えば米国特許明
細書４，９０１，１２９号「BULK CHARGE MODULATED TR
ANSISTOR THRESHOLD IMAGE SENSOR ELEMENTS AND METHO
D OF MAKING」参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
増幅型固体撮像素子においては、各画素を構成する１つ
のトランジスタＴｒの断面をみると、図１３に示すよう
に、例えばＮ形の不純物拡散領域にて形成されたソース
領域１０１に対して、Ａｌ配線層による垂直信号線Ｌｓ
がゲート電極１０２上の透明性のある層間絶縁膜１０３
に形成されたコンタクトホール１０４を通じて接続され
ているだけである。
【０００６】Ａｌ配線層Ｌｓは、光を遮断する機能を果
たすが、下層のソース領域１０１の形成面積がＡｌ配線
層Ｌｓの幅よりも広い場合があり、この場合、直入射す
る光が透明性のある層間絶縁膜１０３を透過してソース
領域１０１に入射することが少なくない。
【０００７】特に、水平シフトレジスタＨＲにて選択さ
れていない画素に関するトランジスタＴｒのソース領域
１０１に光が入射した場合、Ｎ形のソース領域１０１と
Ｐ形のシリコン基板（あるいはウェル領域）１０５との
ｐｎ接合にて構成されるフォトダイオードにて光電変換
が行われ、その選択されていないソース領域１０１から
その光電変換にて生成された電荷による偽信号がノイズ
として垂直信号線Ｌｓに現出することになる。
【０００８】そして、この増幅型固体撮像素子において
は、列方向（縦方向）に垂直信号線Ｌｓを共有している
ことから、高輝度の被写体を撮像した際、ＣＣＤによる
固体撮像素子（いわゆるＣＣＤイメージセンサ）のスミ
アのように縦筋となってノイズが現れることになる。こ
のノイズは一般にブルーミングと称され、画質の劣化に
つながる。
【０００９】このブルーミングを回避するためには、例
えば、Ａｌ配線層Ｌｓの幅を広くしてＡｌ配線層Ｌｓに
よる遮光面積を広くする方法が考えられるが、Ａｌ配線
層Ｌｓ下の層間絶縁膜１０３は、素子表面の平坦化を目
的として膜厚を数百ｎｍと厚く形成されることから、直
入射される光を遮光できても、斜め方向から入射する光
や反射光を遮断することができず、依然、上記ブルーミ
ングによる画質の劣化を抑圧することができない。
【００１０】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、選択されない画素にお
けるトランジスタのソース／ドレイン領域への光入射を
有効に遮光して、選択されない画素からの偽信号の現出
を防止することができ、いわゆるブルーミング等のノイ
ズによる画質の劣化を低減することができる固体撮像素
子を提供することにある。
【００１１】また、本発明は、選択されない画素におけ
るトランジスタのソース／ドレイン領域への光入射を有
効に遮光して、選択されない画素からの偽信号の現出を
防止することができ、いわゆるブルーミング等のノイズ
による画質の劣化を低減することができる固体撮像素子
を容易に作製することができる固体撮像素子の製造方法
を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、一方のソース
／ドレイン領域７Ｓを囲むように形成され、行単位ある
いは列単位に選択する選択線Ｌｈが電気的に接続された
ゲート電極４を有する光電変換用トランジスタＴｒが各
画素に対応して配列され、これらトランジスタＴｒの上
記ソース／ドレイン領域７Ｓに、層間絶縁膜８に形成さ
れたコンタクトホール９を介して信号線Ｌｓが接続され
た固体撮像素子において、層間絶縁膜８下に、少なくと
も信号線Ｌｓに接続されている上記ソース／ドレイン領
域７Ｓを覆うように遮光膜１２を形成して構成する。こ
の遮光膜１２としては、例えば高融点金属膜にて形成す
ることができる。
【００１３】また、本発明は、半導体基体１に形成され
た一方のソース／ドレイン領域７Ｓを囲むように形成さ
れ、行単位あるいは列単位に選択する選択線Ｌｈが電気
的に接続されたゲート電極４を有する光電変換用トラン
ジスタＴｒが各画素に対応して配列され、これらトラン
ジスタＴｒの上記ソース／ドレイン領域７Ｓに、層間絶
縁膜８に形成されたコンタクトホール９を介して信号線
Ｌｓが接続された固体撮像素子の製造方法において、ゲ
ート電極４上に絶縁膜１３（又は２１）を介して遮光膜
１２を形成する工程と、遮光膜１２を選択的にパターニ
ングして、少なくともゲート電極４にて囲まれた一方の
ソース／ドレイン領域７Ｓ上に残す工程と、全面に層間
絶縁膜８を形成する工程と、この層間絶縁膜８に、一方
のソース／ドレイン領域７Ｓに達するコンタクトホール
９を形成する工程と、層間絶縁膜８上に、コンタクトホ
ール９を介してソース／ドレイン領域７Ｓに接続される
信号線Ｌｓを形成する工程とを有するものである。この
場合、遮光膜１２を高融点金属膜にて形成するようにし
てもよい。
【００１４】
【作用】本発明に係る固体撮像素子においては、各画素
に対応して配列された光電変換用トランジスタＴｒに光
が入射することによって、例えばトランジスタＴｒのし
きい値が入射光量に応じて変化する。そして、行単位あ
るいは列単位に選択する選択線Ｌｈを通じて、行単位あ
るいは列単位に関するトランジスタＴｒから、それぞれ
しきい値に応じた信号（撮像信号）が取り出されること
になる。
【００１５】このとき、トランジスタＴｒを構成するソ
ース／ドレイン領域７Ｓ及び７Ｄのうち、信号線Ｌｓと
接続されている一方のソース／ドレイン領域７Ｓが、層
間絶縁膜８の下層に形成された遮光膜１２にて覆われて
いるため、直入射された光や斜め入射された光及び反射
光が上記遮光膜１２にて遮光され、光のソース／ドレイ
ン領域７Ｓへの入射が阻止される。
【００１６】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース／ドレイ
ン領域７Ｓへの入射がなくなるため、選択されていない
トランジスタＴｒからの偽信号の出力が回避され、その
結果、偽信号の重畳に伴う固体撮像素子のブルーミング
現象が低減され、画質の劣化を抑制することができる。
特に、遮光膜１２として高融点金属膜を使用することに
より、例えば低抵抗化を目的とした配線形成時に同時に
遮光膜を形成することができることになるため、製造工
程の簡略化を達成させることができる。
【００１７】また、本発明に係る固体撮像素子の製造方
法においては、まず、光電変換用トランジスタＴｒのゲ
ート電極４上に絶縁膜１３（又は２１）を介して遮光膜
１２を形成した後、遮光膜１２を選択的にパターニング
して、少なくともゲート電極４にて囲まれた一方のソー
ス／ドレイン領域７Ｓ上に遮光膜１２を残す。その後、
全面に層間絶縁膜８を形成した後、この層間絶縁膜８
に、一方のソース／ドレイン領域７Ｓに達するコンタク
トホール９を形成する。その後、層間絶縁膜８上に、コ
ンタクトホール９を介して一方のソース／ドレイン領域
７Ｓに接続される信号線Ｌｓを形成する。
【００１８】このように、ゲート電極４上に絶縁膜１３
（又は２１）を介して遮光膜１２を形成した後、この遮
光膜１２を選択的にパターニングして、信号線Ｌｓと接
続される一方のソース／ドレイン領域７Ｓ上に遮光膜１
２を残すようにしたので、トランジスタＴｒを構成する
ソース／ドレイン領域７Ｓ及び７Ｄのうち、信号線Ｌｓ
と接続されている一方のソース／ドレイン領域７Ｓが、
層間絶縁膜８の下層に形成された遮光膜１２によって覆
われた構造を有する画素を容易に作製することができ
る。
【００１９】そして、この製造方法にて作製された固体
撮像素子においては、上述したように、直入射された光
や斜め入射された光及び反射光が上記遮光膜１２にて遮
光され、光のソース／ドレイン領域７Ｓへの入射が阻止
されることになる。
【００２０】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース／ドレイ
ン領域７Ｓへの入射がなくなるため、選択されていない
トランジスタＴｒからの偽信号の出力が回避され、その
結果、偽信号の重畳に伴う固体撮像素子のブルーミング
現象が低減され、画質の劣化を抑制することができるこ
とになる。
【００２１】特に、遮光膜１２として高融点金属膜を使
用することにより、例えば低抵抗化を目的とした配線形
成時に同時に遮光膜を形成することができることになる
ため、製造工程の簡略化を達成させることができる。
【００２２】
【実施例】以下、本発明に係る固体撮像素子を、画素に
応じてＭＯＳトランジスタを有する増幅型の固体撮像素
子に適用した実施例（実施例に係る増幅型固体撮像素子
と記す）を図１〜図１１を参照しながら説明する。
【００２３】この実施例に係る増幅型固体撮像素子は、
図１に示すように、それぞれ画素に対応して配列された
多数の光電変換用のＭＯＳ形トランジスタＴｒが例えば
マトリクス状に配列されて構成されている。これらトラ
ンジスタＴｒは、各ゲート電極が、水平シフトレジスタ
ＨＲから行単位に延びる水平選択線Ｌｈにそれぞれ接続
され、ソースが列方向に延びる垂直信号線Ｌｓに接続さ
れ、ドレインが電源（電源電圧Ｖｄｄ）に接続されてい
る。
【００２４】各画素は、図３に示すように、例えばＰ形
のシリコン基板１の表面に低濃度のＮ形ウェル領域２が
形成され、このウェル領域２上には、例えばＳｉＯ2 か
らなるゲート絶縁膜３を介して透明な多結晶シリコン層
によるゲート電極４が形成されている。このゲート電極
４は、図２に示すように、径が約１μｍ以下である孔４
ａがほぼ中心部分に形成された円環状の部分４ｂとその
円環状部分４ｂから一部突出した部分４ｃを有する。
【００２５】また、ゲート電極４下には、図３に示すよ
うに、Ｐ形の埋め込みチャネル領域５とＮ形の表面チャ
ネル領域６が形成され、ゲート電極４における中央孔４
ａの下には、高濃度のＮ形のソース領域７Ｓが形成さ
れ、ゲート電極４に対応する部分以外の領域には、高濃
度のＮ形のドレイン領域７Ｄが形成されている。また、
ゲート電極４上には、膜厚の厚い層間絶縁膜８が形成さ
れている。この層間絶縁膜８は、ゲート電極４の中央孔
４ａに対応する位置に、該中央孔４ａよりも径が小さい
コンタクトホール９が形成されている。
【００２６】そして、図２に示すように、ゲート電極４
がその突出部分４ｃにおけるコンタクト１０を介して例
えばＡｌ配線層による水平選択線Ｌｈに接続され、ソー
ス領域７Ｓ（図３参照）がコンタクト（コンタクトホー
ル９）を介して例えばＡｌ配線層による垂直信号線Ｌｓ
に接続され、ドレイン領域７Ｄがコンタクト１１を介し
て例えばＡｌ配線層による電源供給線Ｌｄに接続される
ことにより、図１に示す光電変換用のトランジスタＴｒ
が構成される。
【００２７】各トランジスタＴｒは、光の入射によっ
て、その入射光量に応じた電子・正孔対が生成され、こ
れら生成された電子・正孔対のうち、電子は表面チャネ
ル領域６に流れ込んでドレイン領域７Ｄを通じて電源側
に導かれ、正孔は埋め込みチャネル領域５に蓄積される
ことになる。この埋め込みチャネルへの正孔の蓄積によ
って正の空間電位が増加し、トランジスタＴｒのしきい
値が変化することになる。即ち、入射光の光量に応じて
トランジスタＴｒのしきい値が変調されることになる。
【００２８】このような状態において、周辺に接続され
た例えば水平シフトレジスタＨＲから行単位に延びる水
平選択線Ｌｈのうち、ある１本の水平選択線Ｌｈの電位
が例えば高レベルとなったとき、そのしきい値に応じた
信号電流がそれぞれ対応する垂直信号線Ｌｓに現出し、
選択された行の撮像信号として出力されることになる。
【００２９】そして、本実施例に係る増幅型固体撮像素
子は、層間絶縁膜８下、特にゲート電極４の中央孔４ａ
に対応した位置に、ソース領域７Ｓを覆うように遮光膜
１２が形成されて構成されている。具体的には、ゲート
電極４上に層間絶縁膜８よりも薄い絶縁膜１３が形成さ
れ、この絶縁膜１３上、ゲート電極４における中央孔４
ａの内周端に対応する位置から、Ａｌ配線層による垂直
信号線Ｌｓにかけて、平面円環状の遮光膜１２が形成さ
れて構成されている。この場合、ソース領域７Ｓの表面
（即ち、シリコン基板１の表面）から遮光膜１２の下面
までの距離は数十ｎｍである。また、本実施例において
は、遮光膜１２として、低抵抗化を目的とした配線層と
して利用されている高融点金属膜、例えばタングステン
（Ｗ）膜やモリブデン（Ｍｏ）膜あるいはチタン（Ｔ
ｉ）膜を用いた。
【００３０】このように、本実施例に係る増幅型固体撮
像素子においては、トランジスタＴｒを構成するソース
領域７Ｓ及びドレイン領域７Ｄのうち、垂直信号線Ｌｓ
と接続されているソース領域７Ｓが、層間絶縁膜８の下
層に形成された遮光膜１２にて覆われているため、直入
射された光や斜め入射された光及び反射光が上記遮光膜
１２にて遮光され、上記光のソース領域７Ｓへの入射が
阻止されることになる。
【００３１】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース領域７Ｓ
への入射がなくなるため、選択されていないトランジス
タＴｒからの偽信号の出力が回避される。その結果、偽
信号の重畳に伴う増幅型固体撮像素子のブルーミング現
象が低減され、画質の劣化を抑制することができる。
【００３２】特に、本実施例においては、遮光膜１２と
して高融点金属膜を使用するようにしているため、例え
ば低抵抗化を目的とした配線形成時に同時に遮光膜１２
を形成することができることになり、製造工程の簡略化
を達成させることができる。
【００３３】次に、上記実施例に係る増幅型固体撮像素
子の製造方法について図４〜図ＸＸを参照しながら説明
する。なお、図３と対応するものについては同符号を記
す。
【００３４】まず、図４（ａ）に示すように、Ｐ型のシ
リコン基板１上に低濃度のＮ型エピタキシャル層２を形
成した後、このＮ型エピタキシャル層２の表面にＰ型の
不純物、例えばボロン（Ｂ）を例えばイオン注入により
導入して、Ｐ型の埋め込みチャネル領域５を形成する。
その後、埋め込みチャネル領域５の表面にＮ型の不純
物、例えばひ素（Ａｓ）を例えばイオン注入により導入
して、Ｎ型の表面チャネル領域６を形成する。
【００３５】次に、図４（ｂ）に示すように、Ｏ2 ガス
雰囲気中で熱処理を行って表面チャネル領域６上にＳｉ
Ｏ2 からなる熱酸化膜（ゲート絶縁膜）３を形成する。
その後、全面に薄い多結晶シリコン層を形成した後、パ
ターニングを行って図２に示すように、中心に径が１μ
ｍ程度以下の孔４ａを有する円環状部分４ｂとこの円環
状部分４ｂから一部突出した部分４ｃとが一体となった
形状のゲート電極４を形成する。
【００３６】次に、図４（ｃ）に示すように、全面に厚
み約２００ｎｍ程度のＳｉＯ2 等からなる酸化膜２１を
例えばＣＶＤ法にて成膜した後、パターニングを行っ
て、上記酸化膜２１をゲート電極４上に残す。即ち、ゲ
ート電極４上に厚み約２００ｎｍ程度の酸化膜２１を積
層させたかたちにする。その後、酸化膜２１をマスクと
して、エピタキシャル層２の表面にＮ型の不純物、例え
ばリン（Ｐ）をイオン注入することにより、ゲート電極
４の中央孔４ａ下にＮ型のソース領域７Ｓを形成すると
同時に、ゲート電極４の周辺部にＮ型のドレイン領域７
Ｄを形成する。
【００３７】次に、図５（ａ）に示すように、全面に厚
み約数十ｎｍのＳｉＯ2 からなる酸化膜１３を例えばＣ
ＶＤ法にて成膜した後、全面にタングステン（Ｗ）、モ
リブデン（Ｍｏ）又はチタン（Ｔｉ）などの厚み約数十
ｎｍ程度の高融点金属膜１２を例えばＣＶＤ法又はスパ
ッタ法を用いて成膜する。その後、全面にＳｉＯ2 から
なる酸化膜２２を例えばＣＶＤ法にて厚く堆積して、特
に、ゲート電極４の中央孔４ａに対応する部分を酸化膜
２２にて埋め込む。
【００３８】次に、図５（ｂ）に示すように、全面の酸
化膜２２に対する例えばＲＩＥ（反応性イオンエッチン
グ）によるエッチバックを行って、下層の高融点金属膜
１２が露出するまで酸化膜２２をエッチング除去する。
このエッチバックによって、高融点金属膜１２中、ゲー
ト電極４の中央孔４ａに対応する部分に酸化膜２２が残
存することになる。
【００３９】次に、図５（ｃ）に示すように、残存する
酸化膜２２をマスクとして高融点金属膜１２に対するエ
ッチング処理を行って、露出する高融点金属膜１２をエ
ッチング除去する。このとき、酸化膜２２下の高融点金
属膜１２だけが残存することになり、下層のソース領域
７Ｓを覆うかたちに高融点金属膜１２による遮光膜が形
成されることになる。
【００４０】なお、図５（ａ）で示す酸化膜２２の堆積
時、ゲート電極４の中央孔４ａに対応する部分への酸化
膜２２の埋め込みが不十分で、図５（ｂ）で示すエッチ
バック時に、上記部分において、下地の高融点金属膜１
２が露出した場合、その後の高融点金属膜１２の選択的
なエッチング除去にて、上記部分における高融点金属膜
１２もエッチング除去されることになるが、上記高融点
金属膜１２の露出範囲が後に形成されるコンタクトホー
ル９（図６（ｂ）参照）の径の大きさ程度までならば、
コンタクトホール９の形成時にその露出部分が除去され
ることになり、更にこのコンタクトホール９に埋め込ま
れるＡｌ配線層（垂直信号線）Ｌｓによって遮光される
かたちとなるため、その部分に高融点金属膜１２が残存
しないことによる弊害は生じない。
【００４１】次に、図６（ａ）に示すように、全面に平
坦化を目的とした比較的膜厚の厚い例えばＳｉＯ2 等か
らなる層間絶縁膜８を例えばＣＶＤ法にて成膜した後、
層間絶縁膜８中、ゲート電極４の中央孔４ａに対応する
部分に下層のソース領域７Ｓまで達するコンタクトホー
ル９を形成する。
【００４２】次に、図６（ｂ）に示すように、全面にバ
リアメタル層２３を形成した後、パターニングを行って
コンタクトホール９内にバリアメタル層２３を残す。そ
の後、全面にＡｌ配線層を形成して、コンタクトホール
９をＡｌ配線層にて埋め込んだ後、このＡｌ配線層をパ
ターニングして垂直信号線Ｌｓを形成することにより本
実施例に係る増幅型固体撮像素子を得る。
【００４３】このように、上記実施例に係る増幅型固体
撮像素子の製造方法においては、ゲート電極４上に酸化
膜２１及び１３を介して高融点金属膜１２を形成した
後、この高融点金属膜１２を選択的にパターニングし
て、垂直信号線Ｌｓと接続されるソース領域７Ｓ上に高
融点金属膜１２による遮光膜を残すようにしたので、光
電変換用のトランジスタＴｒを構成するソース領域７Ｓ
及びドレイン領域７Ｄのうち、垂直信号線Ｌｓと接続さ
れているソース領域７Ｓが、層間絶縁膜８の下層に形成
された遮光膜１２によって覆われた構造を有する画素を
容易に作製することができる。
【００４４】そして、この製造方法にて作製された固体
撮像素子においては、上述したように、直入射された光
や斜め入射された光及び反射光が上記遮光膜１２にて遮
光され、光のソース領域７Ｓへの入射が阻止されること
になる。
【００４５】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース領域７Ｓ
への入射がなくなるため、選択されていないトランジス
タＴｒからの偽信号の出力が回避され、その結果、偽信
号の重畳に伴う固体撮像素子のブルーミング現象が低減
され、画質の劣化を抑制することができることになる。
【００４６】特に、遮光膜１２として高融点金属膜を使
用するようにしたので、例えば低抵抗化を目的とした配
線形成時に同時に遮光膜１２を形成することができるこ
とになるため、製造工程の簡略化を達成させることがで
きる。また、図７の特性図からわかるように、遮光膜１
２として膜厚数十ｎｍの高融点金属膜を形成した場合、
この高融点金属膜１２の光透過率が可視光領域で約５０
％程度であることから、ブルーミングを６ｄＢ以上低減
させることができる。なお、図７の特性図は、高融点金
属膜１２について、３種類の膜厚に関する光透過率の違
いをみたものであり、曲線ａは膜厚２０ｎｍ、曲線ｂは
膜厚４０ｎｍ、曲線ｃは膜厚６０ｎｍの場合をそれぞれ
示す。
【００４７】次に、上記実施例に係る増幅型固体撮像素
子の製造方法のいくつかの変形例を以下に説明する。
【００４８】まず、第１の変形例は、図８（ａ）に示す
ように、図４（ｃ）で示す工程以降、全面に比較的膜厚
の厚いＳｉＯ2 からなる酸化膜３１を例えばＣＶＤ法に
て成膜した後、全面エッチバックを行って、ゲート電極
４とその上層の酸化膜２１からなる積層膜に酸化膜３１
によるサイドウォール３１ｗを形成する。この場合、ソ
ース領域７Ｓ及びドレイン領域７Ｄにおけるシリコン面
が露出するまでエッチバックを行う。
【００４９】その後、図８（ｂ）に示すように、全面に
タングステン（Ｗ）、モリブデン（Ｍｏ）又はチタン
（Ｔｉ）などの厚み約数十ｎｍ程度の高融点金属膜１２
を例えばＣＶＤ法又はスパッタ法を用いて成膜し、その
後は、図５（ａ）以降の工程を踏んで最終的に図８
（ｃ）に示すように、パターニングされた高融点金属膜
１２が、遮光膜とバリアメタル層を兼ねた構造を有する
増幅型固体撮像素子を得る。
【００５０】この第１の変形例に係る製造方法の場合、
高融点金属膜１２が遮光膜とバリアメタル層を兼ねるこ
とになるため、図６（ｂ）で示すバリアメタル層２３の
形成工程を省略することができ、製造工程の簡略化を図
ることができる。
【００５１】次に、第２の変形例は、図５（ａ）〜図５
（ｃ）で示す工程をブランケットＷ（タングステン）形
成工程に置き換えるものである。即ち、図５（ａ）の工
程にて形成される高融点金属膜１２の代わりに、図９
（ａ）に示すように、タングステン（Ｗ）の密着層３２
として使用される例えばチタンタングステン（ＴｉＷ）
やチタンナイトライド（ＴｉＮ）を例えばスパッタ法あ
るいはＣＶＤ法にて成膜する。その後、密着層３２上に
タングステン層１２を形成する。
【００５２】その後、タングステン層３３に対して全面
エッチバックを行って、ソース領域７Ｓ上及びドレイン
領域７Ｄ上にタングステン層１２を残存させる。その
後、この残存したタングステン層１２をマスクとして露
出する密着層３２をエッチング除去する。その後は、図
６（ａ）及び図６（ｂ）と同様の工程を踏んで、図９
（ｃ）に示すように、ブランケットＷ（タングステン）
法にて形成されたタングステン層１２を遮光膜とする増
幅型固体撮像素子を得る。
【００５３】この第２の変形例においては、周辺回路を
形成する際に行われる各種コンタクトホールへのタング
ステン層１２の埋め込み時に同時に形成することがで
き、製造工程の簡略化を達成させることができる。
【００５４】次に、第３の変形例は、上記第１の変形例
における製法と同様に、図１０（ａ）に示すように、全
面に比較的膜厚の厚いＳｉＯ2 からなる酸化膜３１を例
えばＣＶＤ法にて成膜した後、全面エッチバックを行っ
て、ゲート電極４とその上層の酸化膜２１からなる積層
膜に酸化膜３１によるサイドウォール３１ｗを形成す
る。この場合、ソース領域７Ｓ及びドレイン領域７Ｄに
おけるシリコン面が露出するまでエッチバックを行う。
【００５５】その後、図１０（ｂ）に示すように、タン
グステン（Ｗ）の選択成長ＣＶＤ法を行って、シリコン
面が露出するソース領域７Ｓ及びドレイン領域７Ｄ上に
タングステン層１２を形成する。その後は、図６（ａ）
及び図６（ｂ）と同様の工程を踏んで、図１０（ｃ）に
示すように、選択成長ＣＶＤ法にて形成されたタングス
テン層１２を遮光膜とする増幅型固体撮像素子を得る。
【００５６】この第３の変形例に係る製造方法の場合、
上記第１の変形例と同様に、選択成長ＣＶＤ法にて形成
されたタングステン層１２が遮光膜とバリアメタル層を
兼ねることになるため、バリアメタル層の形成工程を省
略することができ、製造工程の簡略化を図ることができ
る。
【００５７】上記実施例、第１の変形例〜第３の変形例
に係る増幅型固体撮像素子の製造方法は、いずれも自己
整合的に形成できる利点があり、微細化構造を達成させ
ることが可能である。
【００５８】次に、第４の変形例は、図１１（ａ）に示
すように、図４（ｃ）で示す工程以降、全面に薄い酸化
膜１３を形成した後、この酸化膜１３上に高融点金属膜
１２を形成する。その後、高融点金属膜１２上には、酸
化膜２２（図５（ａ）の工程参照）を形成せず、代わり
にフォトレジスト膜３５を形成する。
【００５９】その後、図１１（ｂ）に示すように、フォ
トレジスト膜３５のゲート電極４に対応する部分に開口
３５ａを設け、開口３５ａから露出する高融点金属膜１
２をエッチング除去する。その後は、図６（ａ）及び図
６（ｂ）の工程を踏むことにより、最終的に、図１１
（ｃ）に示すように、ソース領域７Ｓ上のほかドレイン
領域７Ｄ上にも高融点金属膜１２による遮光膜が形成さ
れた増幅型固体撮像素子を得る。この場合、ドレイン領
域７Ｄも遮光膜１２にて光の入射が遮断されるため、選
択されないトランジスタＴｒへの光の入射による影響を
更に低減させることができる。
【００６０】
【発明の効果】上述のように、本発明に係る固体撮像素
子によれば、一方のソース／ドレイン領域を囲むように
形成され、行単位あるいは列単位に選択する選択線が電
気的に接続されたゲート電極を有する光電変換用トラン
ジスタが各画素に対応して配列され、これらトランジス
タの上記ソース／ドレイン領域に、層間絶縁膜に形成さ
れたコンタクトホールを介して信号線が接続された固体
撮像素子において、上記層間絶縁膜下に、少なくとも信
号線に接続されている上記ソース／ドレイン領域を覆う
ように遮光膜を形成するようにしたので、選択されない
画素におけるトランジスタのソース／ドレイン領域への
光入射を有効に遮光して、選択されない画素からの偽信
号の現出を防止することができ、いわゆるブルーミング
等のノイズによる画質の劣化を低減することができる。
【００６１】また、本発明に係る固体撮像素子の製造方
法によれば、半導体基体に形成された一方のソース／ド
レイン領域を囲むように形成され、行単位あるいは列単
位に選択する選択線が電気的に接続されたゲート電極を
有する光電変換用トランジスタが各画素に対応して配列
され、これらトランジスタの上記ソース／ドレイン領域
に、上記層間絶縁膜に形成されたコンタクトホールを介
して信号線が接続された固体撮像素子の製造方法におい
て、上記ゲート電極上に絶縁膜を介して遮光膜を形成す
る工程と、上記遮光膜を選択的にパターニングして、少
なくとも上記ゲート電極にて囲まれた一方のソース／ド
レイン領域上に残す工程と、全面に上記層間絶縁膜を形
成する工程と、上記層間絶縁膜に、上記一方のソース／
ドレイン領域に達するコンタクトホールを形成する工程
と、上記層間絶縁膜上に、上記コンタクトホールを介し
て上記ソース／ドレイン領域に接続される信号線を形成
する工程とを有するようにしたので、選択されない画素
におけるトランジスタのソース／ドレイン領域への光入
射を有効に遮光して、選択されない画素からの偽信号の
現出を防止することができ、いわゆるブルーミング等の
ノイズによる画質の劣化を低減することができる固体撮
像素子を容易に作製することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子を、画素に応じてＭ
ＯＳトランジスタを有する増幅型の固体撮像素子に適用
した実施例（実施例に係る増幅型固体撮像素子と記す）
を示す等価回路図である。
【図２】本実施例に係る増幅型固体撮像素子の各画素の
構成を示す平面図である。
【図３】図２におけるＡ−Ａ線上の断面図である。
【図４】本実施例に係る増幅型固体撮像素子の製造方法
を示す工程図であり、同図（ａ）は、エピタキシャル層
の表面に埋め込みチャネル領域及び表面チャネル領域を
形成した状態を示し、同図（ｂ）は、エピタキシャル層
上にゲート絶縁膜を介してゲート電極を形成した状態を
示し、同図（ｃ）は、ゲート電極上に酸化膜を形成した
状態を示す。
【図５】本実施例に係る増幅型固体撮像素子の製造方法
を示す工程図であり、同図（ａ）は、ゲート電極と酸化
膜からなる積層膜上に薄い酸化膜及び薄い高融点金属膜
をを形成した後、全面に膜厚の厚い酸化膜を形成した状
態を示し、同図（ｂ）は、全面エッチバックを行ってソ
ース領域上に酸化膜を残存させた状態を示し、同図
（ｃ）は、高融点金属膜を選択的にエッチング除去して
ソース領域上に高融点金属膜を残存させた状態を示す。
【図６】本実施例に係る増幅型固体撮像素子の製造方法
を示す工程図であり、同図（ａ）は、全面に平坦化を目
的とした酸化膜を形成した後、この酸化膜にコンタクト
ホールを形成した状態を示し、同図（ｂ）は、Ａｌ配線
層による垂直信号線を形成した状態を示す。
【図７】本実施例に係る増幅型固体撮像素子において遮
光膜として使用される高融点金属膜の膜厚の違いによる
光透過率の変化を示す特性図である。
【図８】本実施例に係る増幅型固体撮像素子の製造方法
の第１の変形例を示す工程図であり、同図（ａ）は、ゲ
ート電極と酸化膜との積層膜にサイドウォールを形成し
た状態を示し、同図（ｂ）は、全面に遮光膜となる高融
点金属膜を形成した状態を示し、同図（ｃ）は、最終的
なかたち、即ち垂直信号線を形成した状態を示す。
【図９】本実施例に係る増幅型固体撮像素子の製造方法
の第２の変形例を示す工程図であり、同図（ａ）は、ゲ
ート電極と酸化膜との積層膜上に密着層を形成した後、
全面にタングステン層を形成した状態を示し、同図
（ｂ）は、全面エッチバックを行ってタングステン層を
ソース領域及びドレイン領域上に残存させた状態を示
し、同図（ｃ）は、最終的なかたち、即ち垂直信号線を
形成した状態を示す。
【図１０】本実施例に係る増幅型固体撮像素子の製造方
法の第３の変形例を示す工程図であり、同図（ａ）は、
ゲート電極と酸化膜との積層膜にサイドウォールを形成
した状態を示し、同図（ｂ）は、選択成長ＣＶＤ法にて
ソース領域及びドレイン領域上にタングステン層を選択
成長させた状態を示し、同図（ｃ）は、最終的なかた
ち、即ち垂直信号線を形成した状態を示す。
【図１１】本実施例に係る増幅型固体撮像素子の製造方
法の第４の変形例を示す工程図であり、同図（ａ）は、
ゲート電極と酸化膜との積層膜上に酸化膜を介して高融
点金属膜を形成した後、全面にフォトレジスト膜を形成
した状態を示し、同図（ｂ）は、フォトレジスト膜のゲ
ート電極に対応する部分に開口を形成した状態を示し、
同図（ｃ）は、最終的なかたち、即ち垂直信号線を形成
した状態を示す。
【図１２】増幅型固体撮像素子の一般的な構成を示す等
価回路図である。
【図１３】従来例に係る増幅型固体撮像素子の各画素の
構成を示す断面図である。
【符号の説明】
Ｔｒ 光電変換用トランジスタ ＨＲ 水平シフトレジスタ Ｌｈ 水平選択線 Ｌｓ 垂直信号線 Ｌｄ 電源供給線 １ シリコン基板 ２ エピタキシャル層 ３ ゲート絶縁膜 ４ ゲート電極 ４ａ 中央孔 ５ 埋め込みチャネル領域 ６ 表面チャネル領域 ７Ｓ ソース領域 ７Ｄ ドレイン領域 ８ 層間絶縁膜 ９ コンタクトホール １２ 遮光膜（高融点金属膜） １３ 酸化膜
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 固体撮像素子及びその製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、固体撮像素子に関し、
特に、各画素毎に光電変換用のトランジスタが配列さ
れ、これらトランジスタのゲート電極に選択線、一方の
ソース／ドレイン領域に信号線がそれぞれ接続された増
幅型の固体撮像素子に関する。
【０００２】
【従来の技術】従来の増幅型固体撮像素子は、例えば、
図１２に示すように、それぞれ画素に対応して配列され
た多数の光電変換用のＭＯＳ形トランジスタＴｒが例え
ばマトリクス状に配列されて構成されている。これらト
ランジスタＴｒは、各ゲート電極が、水平シフトレジス
タＨＲから行単位に延びる水平選択線Ｌｈにそれぞれ接
続され、ソースが列方向に延びる垂直信号線Ｌｓに接続
され、ドレインが電源（電源電圧Ｖｄｄ）に接続されて
いる。
【０００３】各トランジスタＴｒは、光の入射によっ
て、その入射光量に応じた電子・正孔対が生成され、こ
れら生成された電子・正孔対のうち、電子はチャネル領
域に流れ込み、正孔は空乏化された基板表面に進み、結
果的にトランジスタのしきい値が変化することになる。
【０００４】従って、周辺に接続された例えば水平シフ
トレジスタＨＲから行単位に延びる水平選択線Ｌｈのう
ち、ある１本の水平選択線Ｌｈの電位が例えば高レベル
となったとき、そのしきい値に応じた信号電流がそれぞ
れ対応する垂直信号線Ｌｓに現出し、選択された行の撮
像信号として出力されることになる（例えば米国特許明
細書４，９０１，１２９号「BULK CHARGE MODULATED TR
ANSISTOR THRESHOLD IMAGE SENSOR ELEMENTS AND METHO
D OF MAKING」参照）。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
増幅型固体撮像素子においては、各画素を構成する１つ
のトランジスタＴｒの断面をみると、図１３に示すよう
に、例えばＮ型の不純物拡散領域にて形成されたソース
領域１０１に対して、Ａｌ配線層による垂直信号線Ｌｓ
がゲート電極１０２上の透明性のある層間絶縁膜１０３
に形成されたコンタクトホール１０４を通じて接続され
ているだけである。
【０００６】Ａｌ配線層Ｌｓは、光を遮断する機能を果
たすが、下層のソース領域１０１の形成面積がＡｌ配線
層Ｌｓの幅よりも広い場合があり、この場合、直入射す
る光が透明性のある層間絶縁膜１０３を透過してソース
領域１０１に入射することが少なくない。
【０００７】特に、水平シフトレジスタＨＲにて選択さ
れていない画素に関するトランジスタＴｒのソース領域
１０１に光が入射した場合、Ｎ型のソース領域１０１と
Ｐ型のシリコン基板（あるいはウェル領域）１０５との
ｐｎ接合にて構成されるフォトダイオードにて光電変換
が行われ、その選択されていないソース領域１０１から
その光電変換にて生成された電荷による偽信号がノイズ
として垂直信号線Ｌｓに現出することになる。
【０００８】そして、この増幅型固体撮像素子において
は、列方向（縦方向）に垂直信号線Ｌｓを共有している
ことから、高輝度の被写体を撮像した際、ＣＣＤによる
固体撮像素子（いわゆるＣＣＤイメージセンサ）のスミ
アのように縦筋となってノイズが現れることになる。こ
のノイズは一般にブルーミングと称され、画質の劣化に
つながる。
【０００９】このブルーミングを回避するためには、例
えば、Ａｌ配線層Ｌｓの幅を広くしてＡｌ配線層Ｌｓに
よる遮光面積を広くする方法が考えられるが、Ａｌ配線
層Ｌｓ下の層間絶縁膜１０３は、素子表面の平坦化を目
的として膜厚を数百ｎｍと厚く形成されることから、直
入射される光を遮光できても、斜め方向から入射する光
や反射光を遮断することができず、依然、上記ブルーミ
ングによる画質の劣化を抑圧することができない。
【００１０】本発明は、上記の課題に鑑みてなされたも
ので、その目的とするところは、選択されない画素にお
けるトランジスタのソース／ドレイン領域への光入射を
有効に遮光して、選択されない画素からの偽信号の現出
を防止することができ、いわゆるブルーミング等のノイ
ズによる画質の劣化を低減することができる固体撮像素
子を提供することにある。
【００１１】また、本発明は、選択されない画素におけ
るトランジスタのソース／ドレイン領域への光入射を有
効に遮光して、選択されない画素からの偽信号の現出を
防止することができ、いわゆるブルーミング等のノイズ
による画質の劣化を低減することができる固体撮像素子
を容易に作製することができる固体撮像素子の製造方法
を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、一方のソース
／ドレイン領域７Ｓを囲むように形成され、行単位ある
いは列単位に選択する選択線Ｌｈが電気的に接続された
ゲート電極４を有する光電変換用トランジスタＴｒが各
画素に対応して配列され、これらトランジスタＴｒの上
記ソース／ドレイン領域７Ｓに、層間絶縁膜８に形成さ
れたコンタクトホール９を介して信号線Ｌｓが接続され
た固体撮像素子において、層間絶縁膜８下に、少なくと
も信号線Ｌｓに接続されている上記ソース／ドレイン領
域７Ｓを覆うように遮光膜１２を形成して構成する。こ
の遮光膜１２としては、例えば高融点金属膜にて形成す
ることができる。
【００１３】また、本発明は、半導体基体１に形成され
た一方のソース／ドレイン領域７Ｓを囲むように形成さ
れ、行単位あるいは列単位に選択する選択線Ｌｈが電気
的に接続されたゲート電極４を有する光電変換用トラン
ジスタＴｒが各画素に対応して配列され、これらトラン
ジスタＴｒの上記ソース／ドレイン領域７Ｓに、層間絶
縁膜８に形成されたコンタクトホール９を介して信号線
Ｌｓが接続された固体撮像素子の製造方法において、ゲ
ート電極４上に絶縁膜１３（又は２１）を介して遮光膜
１２を形成する工程と、遮光膜１２を選択的にパターニ
ングして、少なくともゲート電極４にて囲まれた一方の
ソース／ドレイン領域７Ｓ上に残す工程と、全面に層間
絶縁膜８を形成する工程と、この層間絶縁膜８に、一方
のソース／ドレイン領域７Ｓに達するコンタクトホール
９を形成する工程と、層間絶縁膜８上に、コンタクトホ
ール９を介してソース／ドレイン領域７Ｓに接続される
信号線Ｌｓを形成する工程とを有するものである。この
場合、遮光膜１２を高融点金属膜にて形成するようにし
てもよい。
【００１４】
【作用】本発明に係る固体撮像素子においては、各画素
に対応して配列された光電変換用トランジスタＴｒに光
が入射することによって、例えばトランジスタＴｒのし
きい値が入射光量に応じて変化する。そして、行単位あ
るいは列単位に選択する選択線Ｌｈを通じて、行単位あ
るいは列単位に関するトランジスタＴｒから、それぞれ
しきい値に応じた信号（撮像信号）が取り出されること
になる。
【００１５】このとき、トランジスタＴｒを構成するソ
ース／ドレイン領域７Ｓ及び７Ｄのうち、信号線Ｌｓと
接続されている一方のソース／ドレイン領域７Ｓが、層
間絶縁膜８の下層に形成された遮光膜１２にて覆われて
いるため、直入射された光や斜め入射された光及び反射
光が上記遮光膜１２にて遮光され、光のソース／ドレイ
ン領域７Ｓへの入射が阻止される。
【００１６】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース／ドレイ
ン領域７Ｓへの入射がなくなるため、選択されていない
トランジスタＴｒからの偽信号の出力が回避され、その
結果、偽信号の重畳に伴う固体撮像素子のブルーミング
現象が低減され、画質の劣化を抑制することができる。
特に、遮光膜１２として高融点金属膜を使用することに
より、例えば低抵抗化を目的とした配線形成時に同時に
遮光膜を形成することができることになるため、製造工
程の簡略化を達成させることができる。
【００１７】また、本発明に係る固体撮像素子の製造方
法においては、まず、光電変換用トランジスタＴｒのゲ
ート電極４上に絶縁膜１３（又は２１）を介して遮光膜
１２を形成した後、遮光膜１２を選択的にパターニング
して、少なくともゲート電極４にて囲まれた一方のソー
ス／ドレイン領域７Ｓ上に遮光膜１２を残す。その後、
全面に層間絶縁膜８を形成した後、この層間絶縁膜８
に、一方のソース／ドレイン領域７Ｓに達するコンタク
トホール９を形成する。その後、層間絶縁膜８上に、コ
ンタクトホール９を介して一方のソース／ドレイン領域
７Ｓに接続される信号線Ｌｓを形成する。
【００１８】このように、ゲート電極４上に絶縁膜１３
（又は２１）を介して遮光膜１２を形成した後、この遮
光膜１２を選択的にパターニングして、信号線Ｌｓと接
続される一方のソース／ドレイン領域７Ｓ上に遮光膜１
２を残すようにしたので、トランジスタＴｒを構成する
ソース／ドレイン領域７Ｓ及び７Ｄのうち、信号線Ｌｓ
と接続されている一方のソース／ドレイン領域７Ｓが、
層間絶縁膜８の下層に形成された遮光膜１２によって覆
われた構造を有する画素を容易に作製することができ
る。
【００１９】そして、この製造方法にて作製された固体
撮像素子においては、上述したように、直入射された光
や斜め入射された光及び反射光が上記遮光膜１２にて遮
光され、光のソース／ドレイン領域７Ｓへの入射が阻止
されることになる。
【００２０】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース／ドレイ
ン領域７Ｓへの入射がなくなるため、選択されていない
トランジスタＴｒからの偽信号の出力が回避され、その
結果、偽信号の重畳に伴う固体撮像素子のブルーミング
現象が低減され、画質の劣化を抑制することができるこ
とになる。
【００２１】特に、遮光膜１２として高融点金属膜を使
用することにより、例えば低抵抗化を目的とした配線形
成時に同時に遮光膜を形成することができることになる
ため、製造工程の簡略化を達成させることができる。
【００２２】
【実施例】以下、本発明に係る固体撮像素子を、画素に
応じてＭＯＳトランジスタを有する増幅型の固体撮像素
子に適用した実施例（実施例に係る増幅型固体撮像素子
と記す）を図１〜図１１を参照しながら説明する。
【００２３】この実施例に係る増幅型固体撮像素子は、
図１に示すように、それぞれ画素に対応して配列された
多数の光電変換用のＭＯＳ形トランジスタＴｒが例えば
マトリクス状に配列されて構成されている。これらトラ
ンジスタＴｒは、各ゲート電極が、水平シフトレジスタ
ＨＲから行単位に延びる水平選択線Ｌｈにそれぞれ接続
され、ソースが列方向に延びる垂直信号線Ｌｓに接続さ
れ、ドレインが電源（電源電圧Ｖｄｄ）に接続されてい
る。
【００２４】各画素は、図３に示すように、例えばＰ型
のシリコン基板１上にＮ型ウェル領域２及びＰ- 型ウェ
ル領域５が順次形成され、このウェル領域２上には、例
えばＳｉＯ2 からなるゲート絶縁膜３を介して透明な多
結晶シリコン層によるゲート電極４が形成されている。
このゲート電極４は、図２に示すように、径が約１μｍ
以下である孔４ａがほぼ中心部分に形成された円環状の
部分４ｂとその円環状部分４ｂから一部突出した部分４
ｃを有する。
【００２５】また、ゲート電極４下には、図３に示すよ
うに、Ｐ型の埋め込みチャネル領域６が形成され、ゲー
ト電極４における中央孔４ａの下には、高濃度のＮ型の
ソース領域７Ｓが形成され、ゲート電極４に対応する部
分以外の領域には、高濃度のＮ型のドレイン領域７Ｄが
形成されている。また、ゲート電極４上には、膜厚の厚
い層間絶縁膜８が形成されている。この層間絶縁膜８
は、ゲート電極４の中央孔４ａに対応する位置に、該中
央孔４ａよりも径が小さいコンタクトホール９が形成さ
れている。
【００２６】そして、図２に示すように、ゲート電極４
がその突出部分４ｃにおけるコンタクト１０を介して例
えばＡｌ配線層による水平選択線Ｌｈに接続され、ソー
ス領域７Ｓ（図３参照）がコンタクト（コンタクトホー
ル９）を介して例えばＡｌ配線層による垂直信号線Ｌｓ
に接続され、ドレイン領域７Ｄがコンタクト１１を介し
て例えばＡｌ配線層による電源供給線Ｌｄに接続される
ことにより、図１に示す光電変換用のトランジスタＴｒ
が構成される。
【００２７】各トランジスタＴｒにおいては、光の入射
によって、その入射光量に応じた電子・正孔対が生成さ
れ、これら生成された電子・正孔対のうち、電子はＰ型
の埋め込みチャネル領域６に流れ込んでドレイン領域７
Ｄを通じて電源側に導かれ、正孔はＰ- 型ウェル領域５
に蓄積されることになる。このＰ- 型ウェル領域５への
正孔の蓄積によって正の空間電位が増加し、トランジス
タＴｒのしきい値が変化することになる。即ち、入射光
の光量に応じてトランジスタＴｒのしきい値が変調され
ることになる。
【００２８】このような状態において、周辺に接続され
た例えば水平シフトレジスタＨＲから行単位に延びる水
平選択線Ｌｈのうち、ある１本の水平選択線Ｌｈの電位
が例えば高レベルとなったとき、そのしきい値に応じた
信号電流がそれぞれ対応する垂直信号線Ｌｓに現出し、
選択された行の撮像信号として出力されることになる。
【００２９】そして、本実施例に係る増幅型固体撮像素
子は、層間絶縁膜８下、特にゲート電極４の中央孔４ａ
に対応した位置に、ソース領域７Ｓを覆うように遮光膜
１２が形成されて構成されている。具体的には、ゲート
電極４上に層間絶縁膜８よりも薄い絶縁膜１３が形成さ
れ、この絶縁膜１３上、ゲート電極４における中央孔４
ａの内周端に対応する位置から、Ａｌ配線層による垂直
信号線Ｌｓにかけて、平面円環状の遮光膜１２が形成さ
れて構成されている。この場合、ソース領域７Ｓの表面
（即ち、シリコン基板１の表面）から遮光膜１２の下面
までの距離は数十ｎｍである。また、本実施例において
は、遮光膜１２として、低抵抗化を目的とした配線層と
して利用されている高融点金属膜、例えばタングステン
（Ｗ）膜やモリブデン（Ｍｏ）膜あるいはチタン（Ｔ
ｉ）膜を用いた。
【００３０】このように、本実施例に係る増幅型固体撮
像素子においては、トランジスタＴｒを構成するソース
領域７Ｓ及びドレイン領域７Ｄのうち、垂直信号線Ｌｓ
と接続されているソース領域７Ｓが、層間絶縁膜８の下
層に形成された遮光膜１２にて覆われているため、直入
射された光や斜め入射された光及び反射光が上記遮光膜
１２にて遮光され、上記光のソース領域７Ｓへの入射が
阻止されることになる。
【００３１】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース領域７Ｓ
への入射がなくなるため、選択されていないトランジス
タＴｒからの偽信号の出力が回避される。その結果、偽
信号の重畳に伴う増幅型固体撮像素子のブルーミング現
象が低減され、画質の劣化を抑制することができる。
【００３２】特に、本実施例においては、遮光膜１２と
して高融点金属膜を使用するようにしているため、例え
ば低抵抗化を目的とした配線形成時に同時に遮光膜１２
を形成することができることになり、製造工程の簡略化
を達成させることができる。
【００３３】次に、上記実施例に係る増幅型固体撮像素
子の製造方法について図４〜図６を参照しながら説明す
る。なお、図３と対応するものについては同符号を記
す。
【００３４】まず、図４（ａ）に示すように、Ｐ型のシ
リコン基板１上にＮ型ウェル領域２及びＰ- 型ウェル領
域５を順次形成した後、このＰ- 型ウェル領域５の表面
にＰ型の不純物、例えばボロン（Ｂ）を例えばイオン注
入により導入して、Ｐ型の埋め込みチャネル領域６を形
成する。ャネル領域６を形成する。
【００３５】次に、図４（ｂ）に示すように、Ｏ2 ガス
雰囲気中で熱処理を行って基体の全面にＳｉＯ2 からな
る熱酸化膜（ゲート絶縁膜）３を形成する。その後、全
面に薄い多結晶シリコン層を形成した後、パターニング
を行って図２に示すように、中心に径が１μｍ程度以下
の孔４ａを有する円環状部分４ｂとこの円環状部分４ｂ
から一部突出した部分４ｃとが一体となった形状のゲー
ト電極４を形成する。
【００３６】次に、図４（ｃ）に示すように、全面に厚
み約２００ｎｍ程度のＳｉＯ2 等からなる酸化膜２１を
例えばＣＶＤ法にて成膜した後、パターニングを行っ
て、上記酸化膜２１をゲート電極４上に残す。即ち、ゲ
ート電極４上に厚み約２００ｎｍ程度の酸化膜２１を積
層させたかたちにする。その後、酸化膜２１をマスクと
して、エピタキシャル層２の表面にＮ型の不純物、例え
ばリン（Ｐ）をイオン注入することにより、ゲート電極
４の中央孔４ａ下にＮ型のソース領域７Ｓを形成すると
同時に、ゲート電極４の周辺部にＮ型のドレイン領域７
Ｄを形成する。
【００３７】次に、図５（ａ）に示すように、全面に厚
み約数十ｎｍのＳｉＯ2 からなる酸化膜１３を例えばＣ
ＶＤ法にて成膜した後、全面にタングステン（Ｗ）、モ
リブデン（Ｍｏ）又はチタン（Ｔｉ）などの厚み約数十
ｎｍ程度の高融点金属膜１２を例えばＣＶＤ法又はスパ
ッタ法を用いて成膜する。その後、全面にＳｉＯ2から
なる酸化膜２２を例えばＣＶＤ法にて厚く堆積して、特
に、ゲート電極４の中央孔４ａに対応する部分を酸化膜
２２にて埋め込む。
【００３８】次に、図５（ｂ）に示すように、全面の酸
化膜２２に対する例えばＲＩＥ（反応性イオンエッチン
グ）によるエッチバックを行って、下層の高融点金属膜
１２が露出するまで酸化膜２２をエッチング除去する。
このエッチバックによって、高融点金属膜１２中、ゲー
ト電極４の中央孔４ａに対応する部分に酸化膜２２が残
存することになる。
【００３９】次に、図５（ｃ）に示すように、残存する
酸化膜２２をマスクとして高融点金属膜１２に対するエ
ッチング処理を行って、露出する高融点金属膜１２をエ
ッチング除去する。このとき、酸化膜２２下の高融点金
属膜１２だけが残存することになり、下層のソース領域
７Ｓを覆うかたちに高融点金属膜１２による遮光膜が形
成されることになる。
【００４０】なお、図５（ａ）で示す酸化膜２２の堆積
時、ゲート電極４の中央孔４ａに対応する部分への酸化
膜２２の埋め込みが不十分で、図５（ｂ）で示すエッチ
バック時に、上記部分において、下地の高融点金属膜１
２が露出した場合、その後の高融点金属膜１２の選択的
なエッチング除去にて、上記部分における高融点金属膜
１２もエッチング除去されることになるが、上記高融点
金属膜１２の露出範囲が後に形成されるコンタクトホー
ル９（図６（ｂ）参照）の径の大きさ程度までならば、
コンタクトホール９の形成時にその露出部分が除去され
ることになり、更にこのコンタクトホール９に埋め込ま
れるＡｌ配線層（垂直信号線）Ｌｓによって遮光される
かたちとなるため、その部分に高融点金属膜１２が残存
しないことによる弊害は生じない。
【００４１】次に、図６（ａ）に示すように、全面に平
坦化を目的とした比較的膜厚の厚い例えばＳｉＯ2 等か
らなる層間絶縁膜８を例えばＣＶＤ法にて成膜した後、
層間絶縁膜８中、ゲート電極４の中央孔４ａに対応する
部分に下層のソース領域７Ｓまで達するコンタクトホー
ル９を形成する。
【００４２】次に、図６（ｂ）に示すように、全面にバ
リアメタル層２３を形成した後、パターニングを行って
コンタクトホール９内にバリアメタル層２３を残す。そ
の後、全面にＡｌ配線層を形成して、コンタクトホール
９をＡｌ配線層にて埋め込んだ後、このＡｌ配線層をパ
ターニングして垂直信号線Ｌｓを形成することにより本
実施例に係る増幅型固体撮像素子を得る。
【００４３】このように、上記実施例に係る増幅型固体
撮像素子の製造方法においては、ゲート電極４上に酸化
膜２１及び１３を介して高融点金属膜１２を形成した
後、この高融点金属膜１２を選択的にパターニングし
て、垂直信号線Ｌｓと接続されるソース領域７Ｓ上に高
融点金属膜１２による遮光膜を残すようにしたので、光
電変換用のトランジスタＴｒを構成するソース領域７Ｓ
及びドレイン領域７Ｄのうち、垂直信号線Ｌｓと接続さ
れているソース領域７Ｓが、層間絶縁膜８の下層に形成
された遮光膜１２によって覆われた構造を有する画素を
容易に作製することができる。
【００４４】そして、この製造方法にて作製された固体
撮像素子においては、上述したように、直入射された光
や斜め入射された光及び反射光が上記遮光膜１２にて遮
光され、光のソース領域７Ｓへの入射が阻止されること
になる。
【００４５】従って、選択されていないトランジスタＴ
ｒに光が照射されたとしても、その光のソース領域７Ｓ
への入射がなくなるため、選択されていないトランジス
タＴｒからの偽信号の出力が回避され、その結果、偽信
号の重畳に伴う固体撮像素子のブルーミング現象が低減
され、画質の劣化を抑制することができることになる。
【００４６】特に、遮光膜１２として高融点金属膜を使
用するようにしたので、例えば低抵抗化を目的とした配
線形成時に同時に遮光膜１２を形成することができるこ
とになるため、製造工程の簡略化を達成させることがで
きる。また、図７の特性図からわかるように、遮光膜１
２として膜厚数十ｎｍの高融点金属膜を形成した場合、
この高融点金属膜１２の光透過率が可視光領域で約５０
％程度であることから、ブルーミングを６ｄＢ以上低減
させることができる。なお、図７の特性図は、高融点金
属膜１２について、３種類の膜厚に関する光透過率の違
いをみたものであり、曲線ａは膜厚２０ｎｍ、曲線ｂは
膜厚４０ｎｍ、曲線ｃは膜厚６０ｎｍの場合をそれぞれ
示す。
【００４７】次に、上記実施例に係る増幅型固体撮像素
子の製造方法のいくつかの変形例を以下に説明する。
【００４８】まず、第１の変形例は、図８（ａ）に示す
ように、図４（ｃ）で示す工程以降、全面に比較的膜厚
の厚いＳｉＯ2 からなる酸化膜３１を例えばＣＶＤ法に
て成膜 した後、全面エッチバックを行って、ゲート電
極４とその上層の酸化膜２１からなる積層膜に酸化膜３
１によるサイドウォール３１ｗを形成する。この場合、
ソース領域７Ｓ及びドレイン領域７Ｄにおけるシリコン
面が露出するまでエッチバックを行う。
【００４９】その後、図８（ｂ）に示すように、全面に
タングステン（Ｗ）、モリブデン（Ｍｏ）又はチタン
（Ｔｉ）などの厚み約数十ｎｍ程度の高融点金属膜１２
を例えばＣＶＤ法又はスパッタ法を用いて成膜し、その
後は、図５（ａ）以降の工程を踏んで最終的に図８
（ｃ）に示すように、パターニングされた高融点金属膜
１２が、遮光膜とバリアメタル層を兼ねた構造を有する
増幅型固体撮像素子を得る。
【００５０】この第１の変形例に係る製造方法の場合、
高融点金属膜１２が遮光膜とバリアメタル層を兼ねるこ
とになるため、図６（ｂ）で示すバリアメタル層２３の
形成工程を省略することができ、製造工程の簡略化を図
ることができる。
【００５１】次に、第２の変形例は、図５（ａ）〜図５
（ｃ）で示す工程をブランケットＷ（タングステン）形
成工程に置き換えるものである。即ち、図５（ａ）の工
程にて形成される高融点金属膜１２の代わりに、図９
（ａ）に示すように、タングステン（Ｗ）の密着層３２
として使用される例えばチタンタングステン（ＴｉＷ）
やチタンナイトライド（ＴｉＮ）を例えばスパッタ法あ
るいはＣＶＤ法にて成膜する。その後、密着層３２上に
タングステン層１２を形成する。
【００５２】その後、タングステン層３３に対して全面
エッチバックを行って、ソース領域７Ｓ上及びドレイン
領域７Ｄ上にタングステン層１２を残存させる。その
後、この残存したタングステン層１２をマスクとして露
出する密着層３２をエッチング除去する。その後は、図
６（ａ）及び図６（ｂ）と同様の工程を踏んで、図９
（ｃ）に示すように、ブランケットＷ（タングステン）
法にて形成されたタングステン層１２を遮光膜とする増
幅型固体撮像素子を得る。
【００５３】この第２の変形例においては、周辺回路を
形成する際に行われる各種コンタクトホールへのタング
ステン層１２の埋め込み時に同時に形成することがで
き、製造工程の簡略化を達成させることができる。
【００５４】次に、第３の変形例は、上記第１の変形例
における製法と同様に、図１０（ａ）に示すように、全
面に比較的膜厚の厚いＳｉＯ2 からなる酸化膜３１を例
えばＣＶＤ法にて成膜した後、全面エッチバックを行っ
て、ゲート電極４とその上層の酸化膜２１からなる積層
膜に酸化膜３１によるサイドウォール３１ｗを形成す
る。この場合、ソース領域７Ｓ及びドレイン領域７Ｄに
おけるシリコン面が露出するまでエッチバックを行う。
【００５５】その後、図１０（ｂ）に示すように、タン
グステン（Ｗ）の選択成長ＣＶＤ法を行って、シリコン
面が露出するソース領域７Ｓ及びドレイン領域７Ｄ上に
タングステン層１２を形成する。その後は、図６（ａ）
及び図６（ｂ）と同様の工程を踏んで、図１０（ｃ）に
示すように、選択成長ＣＶＤ法にて形成されたタングス
テン層１２を遮光膜とする増幅型固体撮像素子を得る。
【００５６】この第３の変形例に係る製造方法の場合、
上記第１の変形例と同様に、選択成長ＣＶＤ法にて形成
されたタングステン層１２が遮光膜とバリアメタル層を
兼ねることになるため、バリアメタル層の形成工程を省
略することができ、製造工程の簡略化を図ることができ
る。
【００５７】上記実施例、第１の変形例〜第３の変形例
に係る増幅型固体撮像素子の製造方法は、いずれも自己
整合的に形成できる利点があり、微細化構造を達成させ
ることが可能である。
【００５８】次に、第４の変形例は、図１１（ａ）に示
すように、図４（ｃ）で示す工程以降、全面に薄い酸化
膜１３を形成した後、この酸化膜１３上に高融点金属膜
１２を形成する。その後、高融点金属膜１２上には、酸
化膜２２（図５（ａ）の工程参照）を形成せず、代わり
にフォトレジスト膜３５を形成する。
【００５９】その後、図１１（ｂ）に示すように、フォ
トレジスト膜３５のゲート電極４に対応する部分に開口
３５ａを設け、開口３５ａから露出する高融点金属膜１
２をエッチング除去する。その後は、図６（ａ）及び図
６（ｂ）の工程を踏むことにより、最終的に、図１１
（ｃ）に示すように、ソース領域７Ｓ上のほかドレイン
領域７Ｄ上にも高融点金属膜１２による遮光膜が形成さ
れた増幅型固体撮像素子を得る。この場合、ドレイン領
域７Ｄも遮光膜１２にて光の入射が遮断されるため、選
択されないトランジスタＴｒへの光の入射による影響を
更に低減させることができる。
【００６０】
【発明の効果】上述のように、本発明に係る固体撮像素
子によれば、一方のソース／ドレイン領域を囲むように
形成され、行単位あるいは列単位に選択する選択線が電
気的に接続されたゲート電極を有する光電変換用トラン
ジスタが各画素に対応して配列され、これらトランジス
タの上記ソース／ドレイン領域に、層間絶縁膜に形成さ
れたコンタクトホールを介して信号線が接続された固体
撮像素子において、上記層間絶縁膜下に、少なくとも信
号線に接続されている上記ソース／ドレイン領域を覆う
ように遮光膜を形成するようにしたので、選択されない
画素におけるトランジスタのソース／ドレイン領域への
光入射を有効に遮光して、選択されない画素からの偽信
号の現出を防止することができ、いわゆるブルーミング
等のノイズによる画質の劣化を低減することができる。
【００６１】また、本発明に係る固体撮像素子の製造方
法によれば、半導体基体に形成された一方のソース／ド
レイン領域を囲むように形成され、行単位あるいは列単
位に選択する選択線が電気的に接続されたゲート電極を
有する光電変換用トランジスタが各画素に対応して配列
され、これらトランジスタの上記ソース／ドレイン領域
に、上記層間絶縁膜に形成されたコンタクトホールを介
して信号線が接続された固体撮像素子の製造方法におい
て、上記ゲート電極上に絶縁膜を介して遮光膜を形成す
る工程と、上記遮光膜を選択的にパターニングして、少
なくとも上記ゲート電極にて囲まれた一方のソース／ド
レイン領域上に残す工程と、全面に上記層間絶縁膜を形
成する工程と、上記層間絶縁膜に、上記一方のソース／
ドレイン領域に達するコンタクトホールを形成する工程
と、上記層間絶縁膜上に、上記コンタクトホールを介し
て上記ソース／ドレイン領域に接続される信号線を形成
する工程とを有するようにしたので、選択されない画素
におけるトランジスタのソース／ドレイン領域への光入
射を有効に遮光して、選択されない画素からの偽信号の
現出を防止することができ、いわゆるブルーミング等の
ノイズによる画質の劣化を低減することができる固体撮
像素子を容易に作製することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子を、画素に応じてＭ
ＯＳトランジスタを有する増幅型の固体撮像素子に適用
した実施例（実施例に係る増幅型固体撮像素子と記す）
を示す等価回路図である。
【図２】本実施例に係る増幅型固体撮像素子の各画素の
構成を示す平面図である。
【図３】図２におけるＡ−Ａ線上の断面図である。
【図４】本実施例に係る増幅型固体撮像素子の製造方法
を示す工程図であり、同図（ａ）は、Ｐ- 型ウェル領域
の表面に埋め込みチャネル領域を形成した状態を示し、
同図（ｂ）は、Ｐ- 型ウェル領域上にゲート絶縁膜を介
してゲート電極を形成した状態を示し、同図（ｃ）は、
ゲート電極上に酸化膜を形成した状態を示す。
【図５】本実施例に係る増幅型固体撮像素子の製造方法
を示す工程図であり、同図（ａ）は、ゲート電極と酸化
膜からなる積層膜上に薄い酸化膜及び薄い高融点金属膜
をを形成した後、全面に膜厚の厚い酸化膜を形成した状
態を示し、同図（ｂ）は、全面エッチバックを行ってソ
ース領域上に酸化膜を残存させた状態を示し、同図
（ｃ）は、高融点金属膜を選択的にエッチング除去して
ソース領域上に高融点金属膜を残存させた状態を示す。
【図６】本実施例に係る増幅型固体撮像素子の製造方法
を示す工程図であり、同図（ａ）は、全面に平坦化を目
的とした酸化膜を形成した後、この酸化膜にコンタクト
ホールを形成した状態を示し、同図（ｂ）は、Ａｌ配線
層による垂直信号線を形成した状態を示す。
【図７】本実施例に係る増幅型固体撮像素子において遮
光膜として使用される高融点金属膜の膜厚の違いによる
光透過率の変化を示す特性図である。
【図８】本実施例に係る増幅型固体撮像素子の製造方法
の第１の変形例を示す工程図であり、同図（ａ）は、ゲ
ート電極と酸化膜との積層膜にサイドウォールを形成し
た状態を示し、同図（ｂ）は、全面に遮光膜となる高融
点金属膜を形成した状態を示し、同図（ｃ）は、最終的
なかたち、即ち垂直信号線を形成した状態を示す。
【図９】本実施例に係る増幅型固体撮像素子の製造方法
の第２の変形例を示す工程図であり、同図（ａ）は、ゲ
ート電極と酸化膜との積層膜上に密着層を形成した後、
全面にタングステン層を形成した状態を示し、同図
（ｂ）は、全面エッチバックを行ってタングステン層を
ソース領域及びドレイン領域上に残存させた状態を示
し、同図（ｃ）は、最終的なかたち、即ち垂直信号線を
形成した状態を示す。
【図１０】本実施例に係る増幅型固体撮像素子の製造方
法の第３の変形例を示す工程図であり、同図（ａ）は、
ゲート電極と酸化膜との積層膜にサイドウォールを形成
した状態を示し、同図（ｂ）は、選択成長ＣＶＤ法にて
ソース領域及びドレイン領域上にタングステン層を選択
成長させた状態を示し、同図（ｃ）は、最終的なかた
ち、即ち垂直信号線を形成した状態を示す。
【図１１】本実施例に係る増幅型固体撮像素子の製造方
法の第４の変形例を示す工程図であり、同図（ａ）は、
ゲート電極と酸化膜との積層膜上に酸化膜を介して高融
点金属膜を形成した後、全面にフォトレジスト膜を形成
した状態を示し、同図（ｂ）は、フォトレジスト膜のゲ
ート電極に対応する部分に開口を形成した状態を示し、
同図（ｃ）は、最終的なかたち、即ち垂直信号線を形成
した状態を示す。
【図１２】増幅型固体撮像素子の一般的な構成を示す等
価回路図である。
【図１３】従来例に係る増幅型固体撮像素子の各画素の
構成を示す断面図である。
【符号の説明】 Ｔｒ 光電変換用トランジスタ ＨＲ 水平シフトレジスタ Ｌｈ 水平選択線 Ｌｓ 垂直信号線 Ｌｄ 電源供給線 １ シリコン基板 ２ Ｎ型ウェル領域 ３ ゲート絶縁膜 ４ ゲート電極 ４ａ 中央孔 ５ Ｐ- 型ウェル領域 ６ 埋め込みチャネル領域 ７Ｓ ソース領域 ７Ｄ ドレイン領域 ８ 層間絶縁膜 ９ コンタクトホール １２ 遮光膜（高融点金属膜） １３ 酸化膜
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１１
【補正方法】変更
【補正内容】
【図１１】

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 一方のソース／ドレイン領域を囲むよう
    に形成され、行単位あるいは列単位に選択する選択線が
    電気的に接続されたゲート電極を有する光電変換用トラ
    ンジスタが各画素に対応して配列され、 これらトランジスタの上記ソース／ドレイン領域に、層
    間絶縁膜に形成されたコンタクトホールを介して信号線
    が接続された固体撮像素子において、 上記層間絶縁膜下に、少なくとも上記信号線に接続され
    ている上記ソース／ドレイン領域を覆うように遮光膜が
    形成されていることを特徴とする固体撮像素子。
  2. 【請求項２】 上記遮光膜が高融点金属膜で形成されて
    いることを特徴とする請求項１記載の固体撮像素子。
  3. 【請求項３】 半導体基体に形成された一方のソース／
    ドレイン領域を囲むように形成され、行単位あるいは列
    単位に選択する選択線が電気的に接続されたゲート電極
    を有する光電変換用トランジスタが各画素に対応して配
    列され、 これらトランジスタの上記ソース／ドレイン領域に、上
    記層間絶縁膜に形成されたコンタクトホールを介して信
    号線が接続された固体撮像素子の製造方法において、 上記ゲート電極上に絶縁膜を介して遮光膜を形成する工
    程と、 上記遮光膜を選択的にパターニングして、少なくとも上
    記ゲート電極にて囲まれた一方のソース／ドレイン領域
    上に残す工程と、 全面に上記層間絶縁膜を形成する工程と、 上記層間絶縁膜に、上記一方のソース／ドレイン領域に
    達するコンタクトホールを形成する工程と、 上記層間絶縁膜上に、上記コンタクトホールを介して上
    記ソース／ドレイン領域に接続される信号線を形成する
    工程とを有することを特徴とする固体撮像素子の製造方
    法。
  4. 【請求項４】 上記遮光膜が高融点金属膜にて形成され
    ることを特徴とする請求項３記載の固体撮像素子の製造
    方法。
JP5241183A 1993-09-28 1993-09-28 固体撮像素子及びその製造方法 Withdrawn JPH0799298A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5241183A JPH0799298A (ja) 1993-09-28 1993-09-28 固体撮像素子及びその製造方法
EP94114634A EP0650198B1 (en) 1993-09-28 1994-09-16 Solid-state image device and method of manufacturing thereof
DE69404800T DE69404800T2 (de) 1993-09-28 1994-09-16 Festkörperbildaufnahmeanordnung und deren Herstellungsprozess
KR1019940024110A KR950010105A (ko) 1993-09-28 1994-09-26 고체촬상소자 및 그 제조방법
US08/755,244 US5773859A (en) 1993-09-28 1996-11-22 Solid-state image transistor having a shielding film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5241183A JPH0799298A (ja) 1993-09-28 1993-09-28 固体撮像素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0799298A true JPH0799298A (ja) 1995-04-11

Family

ID=17070468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5241183A Withdrawn JPH0799298A (ja) 1993-09-28 1993-09-28 固体撮像素子及びその製造方法

Country Status (5)

Country Link
US (1) US5773859A (ja)
EP (1) EP0650198B1 (ja)
JP (1) JPH0799298A (ja)
KR (1) KR950010105A (ja)
DE (1) DE69404800T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186826A (ja) * 2009-02-10 2010-08-26 Sony Corp 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
US10473353B2 (en) * 2014-04-22 2019-11-12 Hitachi-Johnson Controls Air Conditioning, Inc. Air conditioner and defrosting operation method therefor
CN111508834A (zh) * 2019-12-30 2020-08-07 中国科学院微电子研究所 硅基光电探测器的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2998646B2 (ja) * 1996-07-29 2000-01-11 日本電気株式会社 受光演算素子
JP3702611B2 (ja) * 1997-10-06 2005-10-05 ソニー株式会社 固体撮像素子及びその製造方法
KR100266656B1 (ko) * 1998-01-09 2000-10-02 김영환 반도체 소자 및 그 제조방법
JP3228331B2 (ja) * 1998-03-30 2001-11-12 日本電気株式会社 固体撮像デバイス
JP3372216B2 (ja) * 1998-11-11 2003-01-27 株式会社東芝 増幅型固体撮像装置
JP3601761B2 (ja) 1998-11-19 2004-12-15 松下電器産業株式会社 受光素子およびその製造方法
KR20000048110A (ko) * 1998-12-15 2000-07-25 카네코 히사시 고체촬상장치 및 그 제조방법
JP3225939B2 (ja) * 1998-12-18 2001-11-05 日本電気株式会社 固体撮像装置及びその製造方法
US6207984B1 (en) * 1998-12-23 2001-03-27 United Microelectronics Corp. CMOS sensor
US6302235B1 (en) * 2000-03-03 2001-10-16 Carson J. Matherne High-performance muffler
JP4419264B2 (ja) * 2000-03-31 2010-02-24 ソニー株式会社 固体撮像装置
JP2002158345A (ja) * 2000-11-22 2002-05-31 Shimadzu Corp 固体撮像素子
KR100872290B1 (ko) * 2002-09-25 2008-12-05 매그나칩 반도체 유한회사 씨모스 이미지 센서 및 그 제조 방법
US6812539B1 (en) * 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
KR100630679B1 (ko) * 2003-12-17 2006-10-02 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
CN102668081B (zh) * 2009-12-26 2016-02-03 佳能株式会社 固态图像拾取装置和图像拾取系统
CN108598100B (zh) * 2018-06-15 2020-10-02 上海微阱电子科技有限公司 一种减小存储节点漏光的全局像元结构及制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0038697B1 (en) * 1980-04-22 1984-12-12 Semiconductor Research Foundation Semiconductor image sensor
JPS56150871A (en) * 1980-04-24 1981-11-21 Toshiba Corp Semiconductor device
JPS5945781A (ja) * 1982-09-09 1984-03-14 Fuji Photo Film Co Ltd 半導体撮像装置
JPS59158551A (ja) * 1983-02-28 1984-09-08 Fuji Photo Film Co Ltd 半導体光検出装置及びその駆動方法
JPS615580A (ja) * 1984-06-19 1986-01-11 Toshiba Corp 半導体装置の製造方法
US4901129A (en) * 1987-04-10 1990-02-13 Texas Instruments Incorporated Bulk charge modulated transistor threshold image sensor elements and method of making
JPH0828473B2 (ja) * 1988-09-29 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
EP0444963B1 (en) * 1990-03-02 1997-09-17 Canon Kabushiki Kaisha Photoelectric transfer device
JPH0424964A (ja) * 1990-05-16 1992-01-28 Olympus Optical Co Ltd 固体撮像装置
JPH04312082A (ja) * 1991-04-10 1992-11-04 Sony Corp 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010186826A (ja) * 2009-02-10 2010-08-26 Sony Corp 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
JP4715931B2 (ja) * 2009-02-10 2011-07-06 ソニー株式会社 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
US10473353B2 (en) * 2014-04-22 2019-11-12 Hitachi-Johnson Controls Air Conditioning, Inc. Air conditioner and defrosting operation method therefor
CN111508834A (zh) * 2019-12-30 2020-08-07 中国科学院微电子研究所 硅基光电探测器的制造方法

Also Published As

Publication number Publication date
EP0650198A1 (en) 1995-04-26
DE69404800T2 (de) 1998-03-12
US5773859A (en) 1998-06-30
KR950010105A (ko) 1995-04-26
EP0650198B1 (en) 1997-08-06
DE69404800D1 (de) 1997-09-11

Similar Documents

Publication Publication Date Title
JPH0799298A (ja) 固体撮像素子及びその製造方法
US7417273B2 (en) Image sensor with embedded photodiode region and fabrication method thereof
US7217967B2 (en) CMOS image sensor and method for manufacturing the same
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
JP3766734B2 (ja) 固体撮像素子
US6617174B2 (en) Fieldless CMOS image sensor
US6635911B2 (en) Solid state image sensing device
US4665422A (en) Solid state image sensing device
EP4075521A1 (en) Solid-state image sensor and electronic device
JPH06268188A (ja) 増幅型撮像素子
US20110031573A1 (en) Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device
JP4241527B2 (ja) 光電変換素子
JP2001177086A (ja) 撮像素子及びその製造方法
JP2832136B2 (ja) 固体撮像装置及びその製造方法
US7030427B2 (en) Solid-state imaging device and method of manufacturing the same
JPH0778959A (ja) 固体撮像素子
JP2004172394A (ja) 固体撮像装置
JP2001168313A (ja) 撮像素子及びその製造方法
JP4556317B2 (ja) Ｃｍｏｓイメージセンサ
JP3228552B2 (ja) 固体撮像装置及びその製造方法
US20080272417A1 (en) Image Sensor and Method for Manufacturing the Same
US20110031574A1 (en) Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device
JP2980196B2 (ja) 固体撮像素子
JP3141691B2 (ja) 冷却赤外線固体撮像素子の製造方法
JPH09307092A (ja) 増幅型固体撮像素子

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001128