JP2010186826A - 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置 - Google Patents

電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置 Download PDF

Info

Publication number
JP2010186826A
JP2010186826A JP2009028892A JP2009028892A JP2010186826A JP 2010186826 A JP2010186826 A JP 2010186826A JP 2009028892 A JP2009028892 A JP 2009028892A JP 2009028892 A JP2009028892 A JP 2009028892A JP 2010186826 A JP2010186826 A JP 2010186826A
Authority
JP
Japan
Prior art keywords
region
charge
conductivity type
substrate
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009028892A
Other languages
English (en)
Other versions
JP4715931B2 (ja
Inventor
Toshisuke Kameda
俊輔 亀田
Nobuhiro Karasawa
信浩 唐澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009028892A priority Critical patent/JP4715931B2/ja
Priority to US12/656,001 priority patent/US8233065B2/en
Priority to CN2010101110640A priority patent/CN101800230B/zh
Publication of JP2010186826A publication Critical patent/JP2010186826A/ja
Application granted granted Critical
Publication of JP4715931B2 publication Critical patent/JP4715931B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816—Output structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14887—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H01L29/76875—Two-Phase CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ゲートを環状に構成しないＢＣＤを実現し、高い変換効率を達成することができる固体撮像装置を提供する。
【解決手段】Ｐ型ウェル７を有するシリコン基板６と、Ｐ型ウェルに設けられたＮ＋型のドレイン領域２４及びソース領域２５と、ドレイン領域２４及びソース領域２５の間に設けられたＮ型のチャネル領域２３と、チャネル領域の上方に設けられたゲート２８と、水平転送レジスタから転送された信号電荷を蓄積するＮ＋型の電荷蓄積領域２１と、チャネル領域２３と電荷蓄積領域２１との間に設けられたＰ型のチャネルバリア領域２２と、電荷蓄積領域２１に蓄積された信号電荷を掃き捨てるＮ＋型のリセットドレイン部１９を有する。
【選択図】図２

Description

本発明は電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置に関する。詳しくは、トランジスタの閾値電圧を変化させることで蓄積した信号電荷を検知する電荷検出装置及び電荷検出方法、並びにこうした電荷検出装置を用いた固体撮像装置及びその駆動方法、並びにこうした固体撮像装置を用いた撮像装置に係るものである。
固体撮像装置は、大別するとＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型のイメージセンサと、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）型のイメージセンサに分けられる。そして、こうした固体撮像装置において、信号電荷を電圧信号に変換する際の電荷検出装置としては、ＦＤ（ＦｌｏａｔｉｎｇＤｉｆｆｕｓｉｏｎ）やFG(Floating gate)、ＢＣＤ（Ｂｕｌｋ Ｃｈａｒｇｅ Ｄｅｔｅｃｔｉｏｎ）が用いられている。
ここで、ＦＤはその構造上、電荷の熱的な揺らぎによって生じるＫＴＣノイズを避けることができない。一方、ＢＣＤについては、非破壊読み出しであるために、ＫＴＣノイズを除去することが可能である。
図９は従来のＢＣＤを用いた固体撮像装置の構造を説明するための模式図である。
ここで示す固体撮像装置では、トランジスタを構成する環状のゲート１０１が形成されており、ゲートの中央開口に対応するＰ型基板１０２のＮ型ウェル１０３表面にＮ＋型のソース領域１０４が形成されている。また、ゲート１０１の周辺に対応するＮ型ウェル１０３表面にＮ＋型のドレイン領域１０５が形成されている。更に、ソース領域１０４とドレイン領域１０５との間には、環状のＰ型のチャネル領域１０６が形成されており、チャネル領域１０６の下方に環状のＮ＋型の電荷蓄積領域１０７が形成されている（例えば、特許文献１参照。）。
上記の様に構成された固体撮像装置では、電荷蓄積領域１０７に蓄積された信号電荷によりトランジスタの閾値電圧に変化が生じ、ゲートとドレインの間の抵抗値に変化が生じることとなる。そのために、ソースの電位を測定することで電荷蓄積領域１０７に蓄積された信号電荷を検出することができる。なお、検出を終えた後の信号電荷は、リセット電圧を印加することで、ドレイン領域１０５に掃き捨てられることとなる。
特開平１０−４１４９３号公報
しかしながら、ゲートが環状に構成されたＢＣＤでは、ゲート面積が大きくなってしまい、信号電荷から電圧への変換効率が低い。
本発明は以上の点に鑑みて創案されたものであって、高い変換効率を実現することができる電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置を提供することを目的とするものである。
上記の目的を達成するために、本発明の電荷検出装置では、第１導電型の所定領域を有する基板と、該基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられた第２導電型のチャネル領域と、該チャネル領域上に絶縁膜を介して形成されたゲートと、前記基板の前記所定領域内に設けられると共に、測定対象である信号電荷を蓄積することにより前記ドレイン領域、前記ソース領域及び前記ゲートを有して構成されるトランジスタの閾値電圧を変化させる第２導電型の電荷蓄積領域と、前記チャネル領域と前記電荷蓄積領域との間に設けられた第１導電型のチャネルバリア領域と、前記電荷蓄積領域に蓄積された信号電荷を掃き捨てる電荷掃き捨て領域とを備える。
また、上記の目的を達成するために、本発明の電荷検出方法では、測定対象である信号電荷を、基板が有する第１導電型の所定領域内に設けられた第２導電型の電荷蓄積領域に蓄積する工程と、前記電荷蓄積領域に信号電荷を蓄積することにより、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられると共に、前記電荷蓄積領域との間に第１導電型のチャネルバリア領域が設けられた第２導電型のチャネル領域上に絶縁膜を介して形成されたゲートとを有して構成されるトランジスタに生じる閾値電圧の変化を検出する工程と、前記電荷蓄積領域に蓄積された信号電荷を、前記ドレイン領域とは異なる電荷掃き捨て領域に掃き捨てる工程とを備える。
また、上記の目的を達成するために、本発明の固体撮像装置では、第１導電型の所定領域を有する基板と、該基板の前記所定領域内に設けられ、入射光に応じた信号電荷を発生する光電変換素子と、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられた第２導電型のチャネル領域と、該チャネル領域上に絶縁膜を介して形成されたゲートと、前記基板の前記所定領域内に設けられると共に、前記光電変換素子で発生した信号電荷を蓄積することにより前記ドレイン領域、前記ソース領域及び前記ゲートを有して構成されるトランジスタの閾値電圧を変化させる第２導電型の電荷蓄積領域と、前記チャネル領域と前記電荷蓄積領域との間に設けられた第１導電型のチャネルバリア領域と、前記電荷蓄積領域に蓄積された信号電荷を掃き捨てる電荷掃き捨て領域とを備える。
また、上記の目的を達成するために、本発明の固体撮像装置の駆動方法では、基板が有する第１導電型の所定領域内に設けられた光電変換素子により入射光に応じた信号電荷を発生する工程と、前記光電変換素子で発生した信号電荷を、前記基板の前記所定領域内に設けられた第２導電型の電荷蓄積領域に蓄積する工程と、前記電荷蓄積領域に信号電荷を蓄積することにより、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられると共に、前記電荷蓄積領域との間に第１導電型のチャネルバリア領域が設けられた第２導電型のチャネル領域上に絶縁膜を介して形成されたゲートとを有して構成されるトランジスタに生じる閾値電圧の変化を検出する工程と、前記電荷蓄積領域に蓄積された信号電荷を、前記ドレイン領域とは異なる電荷掃き捨て領域に掃き捨てる工程とを備える。
また、上記の目的を達成するために、本発明の撮像装置では、第１導電型の所定領域を有する基板と、該基板の前記所定領域内に設けられ、入射光に応じた信号電荷を発生する光電変換素子と、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられた第２導電型のチャネル領域と、該チャネル領域上に絶縁膜を介して形成されたゲートと、前記基板の前記所定領域内に設けられると共に、前記光電変換素子で発生した信号電荷を蓄積することにより前記ドレイン領域、前記ソース領域及び前記ゲートを有して構成されるトランジスタの閾値電圧を変化させる第２導電型の電荷蓄積領域と、前記チャネル領域と前記電荷蓄積領域との間に設けられた第１導電型のチャネルバリア領域と、前記電荷蓄積領域に蓄積された信号電荷を掃き捨てる電荷掃き捨て領域とを有する固体撮像装置と、前記光電変換素子に入射光を導く光学系とを備える。
ここで、チャネル領域及び電荷蓄積領域が共に第２導電型で構成されると共に、チャネル領域と電荷蓄積領域との間に第１導電型のチャネルバリア領域が設けられたことによって、チャネル領域及び電荷蓄積領域のキャリアを共通化することができ、ゲートを環状に構成することなくＢＣＤを実現することができる。
本発明の電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置では、ゲートを環状に構成することなくＢＣＤを構成でき、ゲート面積の縮小化が実現するために、信号電荷から電圧への高い変換効率が可能となる。
本発明を適用した固体撮像装置の一例であるＣＣＤ型固体撮像装置を説明するための模式図である。 ＢＣＤ部を説明するための模式図である。 各種クロックパルスのタイミングチャートである。 本発明を適用した固体撮像装置の他の一例であるＣＣＤ型固体撮像装置を説明するための模式図である。 本発明を適用した固体撮像装置の更に他の一例である裏面照射型のＣＭＯＳ型固体撮像装置を説明するための概略構成図である。 画素部の単位画素の回路構成の一例を説明するための模式図である。 本発明を適用した固体撮像装置の更に他の一例である裏面照射型のＣＭＯＳ型固体撮像装置の画素部の要部断面図である。 本発明を適用した撮像装置の一例であるカメラを説明するための模式図である。 従来のＢＣＤを用いた固体撮像装置の構造を説明するための模式図である。
以下、本発明を実施するための形態（以下、「実施の形態」と称する。）について説明を行う。なお、説明は以下の順序で行う。
１．第１の実施の形態（ＣＣＤ型固体撮像装置（エリアセンサ））
２．第２の実施の形態（ＣＣＤ型固体撮像装置（リニアセンサ））
３．第３の実施の形態（ＣＭＯＳ型固体撮像装置）
４．第４の実施の形態（撮像装置）
＜１．第１の実施の形態＞
［固体撮像装置の構成］
図１（ａ）は本発明を適用した固体撮像装置の一例であるＣＣＤ型固体撮像装置（エリアセンサ）を説明するための模式的な平面図である。また、図１（ｂ）は本発明を適用した固体撮像装置の一例であるＣＣＤ型固体撮像装置（エリアセンサ）の水平転送レジスタの最終出力段（図１（ａ）中符号ａで示す領域）を説明するための模式的な断面図である。なお、以下に示すＢＣＤ構成の電荷検出装置は、本発明を適用した電荷検出装置の一例でもある。
ここで示すＣＣＤ型固体撮像装置（エリアセンサ）は、シリコン基板内に、マトリクス状に配列された複数の受光部１と、この受光部に隣接して設けられ、受光部１で取り込んだ信号電荷を読み出す読み出しゲート２を有する。また、読み出しゲート２に隣接して設けられ、読み出しゲート２によって読み出された信号電荷を垂直方向に転送する垂直転送レジスタ３と、垂直転送レジスタ３により転送された信号電荷を水平方向に転送する水平転送レジスタ４を有する。更に、受光部１の読み出しゲート２とは逆側に設けられ、混色を抑制するチャネルストップ領域５が形成されている。
また、水平転送レジスタ４は、受光部１から得られた信号電荷を蓄積する複数の電荷蓄積部を有している。そして、水平転送レジスタ４上の転送電極に転送クロックを印加することで、電荷蓄積部のポテンシャルを変化させ、電荷蓄積部間で信号電荷を水平転送できる様に構成されている。
更に、水平転送レジスタ４は、Ｎ型シリコン基板６の表面側にＰ型ウェル７を介してＮ型のチャネル領域８が形成されている。Ｎ型のチャネル領域８の表面部にはＮ−型のトランスファ（ＴＲ）領域９が図の左右方向に一定のピッチで形成され、このトランスファ領域９，９間のチャネル領域がストレージ（ＳＴ）領域１０となっている。
また、ストレージ領域１０の上方には１番目のポリシリコンからなる電極Ｈ１が、トランスファ領域９の上方には２層目のポリシリコンからなる電極Ｈ２がそれぞれ絶縁膜（図示せず）を介して形成されている。そして、隣り合う電極Ｈ１，Ｈ２が対となり、この電極対（Ｈ１，Ｈ２）に対してその配列方向に交互に２相の転送クロックＨφ１，Ｈφ２が印加されることで２相駆動の水平転送が実現することとなる。
更に、水平転送レジスタ４の最終段には２層目のポリシリコンから成るＨＯＧ電極１４が形成されると共に、ＨＯＧ電極１４は基準電位であるグランド（接地）電位に電気的に接続されている。なお、ＨＯＧ電極１４はその下のチャネル領域と共に出力ゲート部１５を構成している。
また、出力ゲート部１５に隣接してＢＣＤ部１７が形成され、このＢＣＤ部１７の横にＮ＋型のリセットドレイン（ＲＤ）部１９が形成されている。更に、リセットドレイン部１９の上方にはポリシリコンからなる電極２０が絶縁膜（図示せず）を介して形成されている。
即ち、ＢＣＤ部１７、リセットドレイン部１９及び電極２０によってＢＣＤ構成の電荷検出装置を実現している。そして、出力ゲート部１５から出力された信号電荷は、こうしたＢＣＤ構成の電荷検出装置によって、電荷検出がなされることとなる。
図２（ａ）はＢＣＤ部１７を説明するための模式的な平面図であり、図２（ｂ）はＢＣＤ部１７を説明するための模式的な断面図である。なお、出力ゲート部１５から出力された信号電荷は、図２（ａ）の場合には符号Ａで示す方向に転送されることによって、また、図２（ｂ）の場合には紙面手前側から紙面奥側に向けて転送されることによって、ＢＣＤ部１７に入力されることとなる。
ここで示すＢＣＤ部１７は、出力ゲート部１５から出力された信号電荷が蓄積されるＮ＋型の電荷蓄積領域２１と、電荷蓄積領域２１の上方領域（シリコン基板の表面側領域）に設けられたＰ型のチャネルバリア領域２２を有する。また、チャネルバリア領域２２の上方領域（シリコン基板の表面側領域）に、Ｐ型ウェル７に埋め込まれて設けられたＮ型のチャネル領域２３を有する。更に、チャネル領域２３を挟む様にＮ＋型のドレイン領域２４及びＮ＋型のソース領域２５が設けられている。
また、ドレイン領域２４の上方にはポリシリコンからなる電極２６が、ソース領域２５の上方にはポリシリコンからなる電極２７が、チャネル領域２３の上方にはポリシリコンからなる電極２８が、それぞれ絶縁膜（図示せず）を介して形成されている。なお、電極２６には一定電圧Ｖｄが印加され、電極２８には一定電圧Ｖｇが印加されている。
ここで、電極２６に一定電圧Ｖｄが印加され、電極２８に一定電圧Ｖｇが印加される様に構成することによって、電荷蓄積領域２１に蓄積された信号電荷量を電極２７からの出力信号（電圧値）で検出可能となる。
即ち、電荷蓄積領域２１に信号電荷が蓄積されると、チャネル領域２３の抵抗値に変化が生じ、ドレイン領域２４、ソース領域２５及びゲートとして機能する電極２８から構成されるトランジスタの閾値が変化することとなる。そのために、電極２６及び電極２８に一定電圧が印加される様に構成し、トランジスタの閾値電圧の変化を電極２７の電圧値の変動で検出可能としている。こうすることで、電極２７からの出力信号（電圧値）によって、電荷蓄積領域２１に蓄積された信号電荷量の検出が可能となるのである。
［固体撮像装置の動作］
以下、上記の様に構成された固体撮像装置（エリアセンサ）の動作について説明を行う。即ち、本発明を適用した固体撮像装置の駆動方法の一例について説明を行う。なお、上記のＢＣＤ構成の電荷検出装置の動作については、本発明を適用した電荷検出方法の一例でもある。
本発明を適用した固体撮像装置（エリアセンサ）の駆動方法では、先ず、タイミング信号発生回路（図示せず）から垂直転送クロックを垂直転送レジスタ３に印加する。
垂直転送クロックの印加によって、受光部１から垂直転送レジスタ３に読み出した信号電荷が垂直方向に転送されることとなり、垂直転送レジスタ３によって垂直転送された信号電荷は水平転送レジスタ４に転送されることとなる。
次に、水平転送レジスタ４上の転送電極（Ｈ１，Ｈ２，ＬＨ）に転送クロックを印加することによって、水平転送レジスタ４に転送された信号電荷を出力方向に転送する。
具体的には、図１中符号Ｈ１で示す転送電極に図３中符号Ｈφ１で示す転送クロックを印加し、図１中符号Ｈ２で示す転送電極に図３中符号Ｈφ２で示す転送クロックを印加する。また、図１中符号ＬＨで示す転送電極に図３中符号ＬＨφで示す転送クロックを印加する。こうした転送クロックを印加し、水平転送レジスタ４の電荷蓄積部のポテンシャルを上下させることで、出力方向（図１の場合には右方向から左方向）に信号電荷を転送する。
なお、第１の実施の形態では、「Ｈφ１の振幅／Ｈφ２の振幅」は３〜５Ｖ程度であり、Ｈφ１とＨφ２とは逆位相となり、Ｈφ１とＬＨφとは同一の転送クロックとしている。
続いて、水平転送レジスタ４内を転送された信号電荷を、電荷蓄積領域２１に転送し、電荷蓄積領域２１に転送された信号電荷量を電極２７の電圧値として検出する。
電極２７で信号電荷量を検出した後は、電極２０にリセットパルスφＲＧを印加し、電荷蓄積領域２１に蓄積された信号電荷をリセットドレイン部１９に掃き捨てる。
こうした一連の動作を行うことによって、図３中符号Ｘで示す様なＣＣＤ型固体撮像装置（エリアセンサ）の出力信号を得ることができる。
本発明を適用した固体撮像装置では、電荷蓄積領域２１をＮ＋型で構成し、チャネル領域２３をＮ型で構成することによって、両者のキャリアをいずれも電子としている。そのために、ゲートとして機能する電極２８を環状に構成する必要がなく、電荷検出装置のゲート面積の縮小化が実現する。そして、電荷検出装置のゲート面積の縮小化に伴って、信号電荷から電圧への高い変換効率が可能となる。
また、本発明を適用した固体撮像装置では、電荷蓄積領域２１に蓄積された信号電荷量を検出した後に、ドレイン領域２４とは異なるリセットドレイン部１９に信号電荷を掃き捨てる構成としている。そのために、消費電力の低減をも実現することができる。
即ち、従来のＢＣＤ構成の電荷検出装置では、信号電荷を掃き捨てる領域が信号電荷量を検出するトランジスタのドレイン領域と共通であったために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れていた。これに対して、本発明を適用した固体撮像装置の電荷検出装置では、ドレイン領域２４とリセットドレイン部１９を別個に設けているために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れることがない。そのために、上述の通り、消費電力の低減を実現することができるのである。
また、ドレイン領域２４とリセットドレイン部１９を別個に設けており、両者を独立して製造することができるために、電荷検出装置の製造時に好都合である。
即ち、電荷検出装置の製造時に、ドレイン領域２４とリセットドレイン領域１９とを同時に形成することもできるし、ドレイン領域２４とリセットドレイン領域１９とを別々に形成することもできる。そのため、電荷検出装置の製造時の状況に応じて形成方法を選択することができることとなり、上述の様に、電荷検出装置の製造時に好都合である。
更に、チャネル領域２３がＰ型ウェル７に埋め込まれた構成を採っているために、シリコン基板界面における電荷のトラップが原因と考えられるランダム・テレグラフ・シグナルノイズ（ＲＴＳ雑音）の低減を図ることができる。
［変形例１］
第１の実施の形態では、Ｐ型ウェル７にＮ＋型の電荷蓄積領域２１、Ｐ型のチャネルバリア領域２２、Ｎ型のチャネル領域２３、Ｎ＋型のドレイン領域２４、Ｎ＋型のソース領域２５が設けられた場合を例に挙げて説明を行っている。即ち、電荷蓄積領域２１及びチャネル領域２３のキャリアが共に電子である場合を例に挙げて説明を行っている。しかし、電荷蓄積領域２１及びチャネル領域２３のキャリアが共通していれば良く、そのキャリアは必ずしも電子である必要はなく、キャリアがホールであっても良い。
［変形例２］
第１の実施の形態では、チャネル領域２３がＰ型ウェル７に埋め込まれて構成された場合を例に挙げて説明を行っている。しかし、チャネル領域２３は電荷蓄積領域２１とキャリアが共通するように構成されていれば充分であって、必ずしもＰ型ウェル７に埋め込まれて構成される必要はない。但し、上述の様に、チャネル領域２３がＰ型ウェル７に埋め込まれることによってＲＴＳ雑音を低減することができるために、ＲＴＳ雑音低減という観点を考慮した場合には、チャネル領域２３がＰ型ウェル７に埋め込まれた構成を採った方が好ましい。
＜２．第２の実施の形態＞
［固体撮像装置の構成］
図４（ａ）は本発明を適用した固体撮像装置の他の一例であるＣＣＤ型固体撮像装置（リニアセンサ）を説明するための模式的な平面図である。また、図４（ｂ）は本発明を適用した固体撮像装置の他の一例であるＣＣＤ型固体撮像装置（リニアセンサ）の転送レジスタの最終出力段を説明するための模式的な断面図である。なお、以下に示すＢＣＤ構成の電荷検出装置は、本発明を適用した電荷検出装置の一例でもある。
ここで示すＣＣＤ型固体撮像装置（リニアセンサ）３１における第１のＣＣＤリニアセンサ３２は、フォトダイオードから成る光電変換部（受光部）３３が直線的に多数配列されてなる第１のセンサ列３４を有する。この第１のセンサ列３４の一方側には各受光部で光電変換された信号電荷を読み出す第１の読み出しゲート３５及びこの第１の読み出しゲート３５により読み出された信号電荷を出力部側に転送する第１の転送レジスタ３６が設けられている。また、第１のセンサ列３４の他方側には第１のオーバーフローコントロールバリア３７及びオーバーフロードレイン３８が配される様に構成されている。
また、第１の転送レジスタ３６は、図４（ｂ）で示す様に、受光部３３から得られた信号電荷を蓄積する複数の電荷蓄積部を有している。そして、第１の転送レジスタ３６上の転送電極に転送クロックを印加することで、電荷蓄積部のポテンシャルを変化させ、電荷蓄積部間で信号電荷を転送できる様に構成されている。
更に、第１の転送レジスタ３６は、Ｎ型シリコン基板６の表面側にＰ型ウェル７を介してＮ型のチャネル領域８が形成されている。Ｎ型のチャネル領域８の表面部にはＮ−型のトランスファ（ＴＲ）領域９が図の左右方向に一定のピッチで形成され、このトランスファ領域９，９間のチャネル領域がストレージ（ＳＴ）領域１０となっている。
また、ストレージ領域１０の上方には１層目のポリシリコンからなる電極Ｈ１が、トランスファ領域９の上方には２層目のポリシリコンからなる電極Ｈ２がそれぞれ絶縁膜（図示せず）を介して形成されている。そして、隣り合う電極Ｈ１，Ｈ２が対となり、この電極対（Ｈ１，Ｈ２）に対してその配列方向に交互に２相の転送クロックＨφ１，Ｈφ２が印加されることで２相駆動の転送が実現することとなる。
更に、第１の転送レジスタ３６の最終段には２層目のポリシリコンからなるＨＯＧ電極１４Ａが形成されると共に、ＨＯＧ電極１４Ａは基準電位であるグランド（接地）電位に電気的に接続されている。なお、ＨＯＧ電極１４Ａはその下のチャネル領域と共に出力ゲート部１５Ａを構成している。
また、出力ゲート部１５Ａに隣接してＢＣＤ部１７Ａが形成され、このＢＣＤ部１７Ａの横にＮ＋型のリセットドレイン（ＲＤ）部１９Ａが形成されている。更に、リセットドレイン部１９Ａの上方にはポリシリコンからなる電極２０Ａが絶縁膜（図示せず）を介して形成されている。
即ち、ＢＣＤ部１７Ａ、リセットドレイン部１９Ａ及び電極２０ＡによってＢＣＤ構成の電荷検出装置を実現している。そして、出力ゲート部１５Ａから出力された信号電荷は、こうしたＢＣＤ構成の電荷検出装置によって、電荷検出がなされることとなる。
ここで、ＢＣＤ部１７Ａは、出力ゲート部１５Ａから出力された信号電荷が蓄積されるＮ＋型の電荷蓄積領域２１Ａと、電荷蓄積領域２１Ａの上方領域（シリコン基板の表面側領域）に設けられたＰ型のチャネルバリア領域２２Ａを有する。また、チャネルバリア領域２２Ａの上方領域（シリコン基板の表面側領域）に、Ｐ型ウェル７に埋め込まれて設けられたＮ型のチャネル領域２３Ａを有する。更に、チャネル領域２３Ａを挟む様にＮ＋型のドレイン領域２４Ａ及びＮ＋型のソース領域２５Ａが設けられている（図２参照。）。
また、ドレイン領域２４Ａの上方にはポリシリコンからなる電極２６Ａが、ソース領域２５Ａの上方にはポリシリコンからなる電極２７Ａがそれぞれ絶縁膜（図示せず）を介して形成されている。更に、チャネル領域２３Ａの上方にはポリシリコンからなる電極２８Ａが絶縁膜（図示せず）を介して形成されている。なお、電極２６Ａには一定電圧Ｖｄが印加され、電極２８Ａには一定電圧Ｖｇが印加されている。
ここで、電極２６Ａに一定電圧Ｖｄが印加され、電極２８Ａに一定電圧Ｖｇが印加される様に構成することによって、電荷蓄積領域２１Ａに蓄積された信号電荷量を電極２７Ａの出力信号（電圧値）で検出可能となる。
即ち、電荷蓄積領域２１Ａに信号電荷が蓄積されると、チャネル領域２３Ａの抵抗値に変化が生じ、ドレイン領域２４Ａ、ソース領域２５Ａ及びゲートとして機能する電極２８Ａから構成されるトランジスタの閾値電圧が変化することとなる。そのために、電極２６Ａ及び電極２８Ａに一定電圧が印加される様に構成し、トランジスタの閾値の変化を電極２７Ａの電圧値の変動で検出可能としている。こうすることで、電極２７Ａからの出力信号（電圧値）によって、電荷蓄積領域２１Ａに蓄積された信号電荷量の検出が可能となるのである。
また、本発明を適用したＣＣＤ型固体撮像装置（リニアセンサ）３１における第２のＣＣＤリニアセンサ３９は、第１のＣＣＤリニアセンサ３２と同様に、フォトダイオードから成る光電変換部（受光部）が直線的に多数配列されてなる第２のセンサ列４０を有する。この第２のセンサ列４０の一方側には各受光部で光電変換された信号電荷を読み出す第２の読み出しゲート４１及びこの第２の読み出しゲート４１により読み出された信号電荷を出力部側に転送する第２の転送レジスタ４２が設けられている。また、第２のセンサ列４０の他方側には第２のオーバーフローコントロールバリア４３及びオーバーフロードレイン３８が配される様に構成されている。
また、第２の転送レジスタ４２は、図４（ｂ）で示す様に、受光部３３から得られた信号電荷を蓄積する複数の電荷蓄積部を有している。そして、第２の転送レジスタ４２上の転送電極に転送クロックを印加することで、電荷蓄積部のポテンシャルを変化させ、電荷蓄積部間で信号電荷を転送できる様に構成されている。
更に、第２の転送レジスタ４２は、Ｎ型シリコン基板６の表面側にＰ型ウェル７を介してＮ型のチャネル領域８が形成されている。Ｎ型のチャネル領域８の表面部にはＮ−型のトランスファ（ＴＲ）領域９が図の左右方向に一定のピッチで形成され、このトランスファ領域９，９間のチャネル領域がストレージ（ＳＴ）領域１０となっている。
また、ストレージ領域１０の上方には１層目のポリシリコンからなる電極Ｈ１が、トランスファ領域９の上方には２層目のポリシリコンからなる電極Ｈ２がそれぞれ絶縁膜（図示せず）を介して形成されている。そして、隣り合う電極Ｈ１，Ｈ２が対となり、この電極対（Ｈ１，Ｈ２）に対してその配列方向に交互に２相の転送クロックＨφ１，Ｈφ２が印加されることで２相駆動の転送が実現することとなる。
更に、第２の転送レジスタ４２の最終段には２層目のポリシリコンからなるＨＯＧ電極１４Ｂが形成されると共に、ＨＯＧ電極１４Ｂは基準電位であるグランド（接地）電位に電気的に接続されている。なお、ＨＯＧ電極１４Ｂはその下のチャネル領域と共に出力ゲート部１５Ｂを構成している。
また、出力ゲート部１５Ｂに隣接してＢＣＤ部１７Ｂが形成され、このＢＣＤ部１７Ｂの横にＮ＋型のリセットドレイン（ＲＤ）部１９Ｂが形成されている。更に、リセットドレイン部１９Ｂの上方にはポリシリコンからなる電極２０Ｂが絶縁膜（図示せず）を介して形成されている。
即ち、ＢＣＤ部１７Ｂ、リセットドレイン部１９Ｂ及び電極２０ＢによってＢＣＤ構成の電荷検出装置を実現している。そして、出力ゲート部１５Ｂから出力された信号電荷は、こうしたＢＣＤ構成の電荷検出装置によって、電荷検出がなされることとなる。
ここで、ＢＣＤ部１７Ｂは、出力ゲート部１５Ｂから出力された信号電荷が蓄積されるＮ＋型の電荷蓄積領域２１Ｂと、電荷蓄積領域２１Ｂの上方領域（シリコン基板の表面側領域）に設けられたＰ型のチャネルバリア領域２２Ｂを有する。また、チャネルバリア領域２２Ｂの上方領域（シリコン基板の表面側領域）に、Ｐ型ウェル７に埋め込まれて設けられたＮ型のチャネル領域２３Ｂを有する。更に、チャネル領域２３Ｂを挟む様にＮ＋型のドレイン領域２４Ｂ及びＮ＋型のソース領域２５Ｂが設けられている（図２参照。）。
また、ドレイン領域２４Ｂの上方にはポリシリコンからなる電極２６Ｂが、ソース領域２５Ｂの上方にはポリシリコンからなる電極２７Ｂがそれぞれ絶縁膜（図示せず）を介して形成されている。更に、チャネル領域２３Ｂの上方にはポリシリコンからなる電極２８Ｂが絶縁膜（図示せず）を介して形成されている。なお、電極２６Ｂには一定電圧Ｖｄが印加され、電極２８Ｂには一定電圧Ｖｇが印加されている。
ここで、電極２６Ｂに一定電圧Ｖｄが印加され、電極２８Ｂに一定電圧Ｖｇが印加される様に構成することによって、電荷蓄積領域２１Ｂに蓄積された信号電荷量を電極２７Ｂからの出力信号（電圧値）で検出可能となる。
即ち、電荷蓄積領域２１Ｂに信号電荷が蓄積されると、チャネル領域２３Ｂの抵抗値に変化が生じ、ドレイン領域２４Ｂ、ソース領域２５Ｂ及びゲートとして機能する電極２８Ｂから構成されるトランジスタの閾値電圧が変化することとなる。そのために、電極２６Ｂ及び電極２８Ｂに一定電圧が印加される様に構成し、トランジスタの閾値の変化を電極２７Ｂの電圧値の変動で検出可能としている。こうすることで、電極２７Ｂからの出力信号（電圧値）によって、電荷蓄積領域２１Ｂに蓄積された信号電荷量を検出が可能となるのである。
［固体撮像装置の動作］
以下、上記の様に構成された固体撮像装置（リニアセンサ）の動作について説明を行う。即ち、本発明を適用した固体撮像装置の駆動方法の他の一例について説明を行う。なお、上記のＢＣＤ構成の電荷検出装置の動作については、本発明を適用した電荷検出方法の一例でもある。
本発明を適用した固体撮像装置（リニアセンサ）の第１のＣＣＤリニアセンサ３２では、先ず、入射光に応じて第１のセンサ列３４の各受光部に蓄積された信号電荷は、第１の読み出しゲート３５を介して第１の転送レジスタ３６に読み出される。
次に、第１の転送レジスタ３６上の転送電極（Ｈ１，Ｈ２，ＬＨ）に転送クロックを印加することによって、第１の転送レジスタ３６に転送された信号電荷を出力方向に転送する。
具体的には、図４中符号Ｈ１で示す転送電極に図３中符号Ｈφ１で示す転送クロックを印加し、図４中符号Ｈ２で示す転送電極に図３中符号Ｈφ２で示す転送クロックを印加する。また、図４中符号ＬＨで示す転送電極に図３中符号ＬＨφで示す転送クロックを印加する。こうした転送クロックを印加し、第１の転送レジスタ３６の電荷蓄積部のポテンシャルを上下させることで、出力方向（図４の場合には右方向から左方向）に信号電荷を転送する。
続いて、第１の転送レジスタ３６内を転送された信号電荷を、電荷蓄積領域２１Ａに転送し、電荷蓄積領域２１Ａに転送された信号電荷量を電極２７Ａの電圧値として検出する。
電極２７Ａで信号電荷量を検出した後は、電極２０ＡにリセットパルスφＲＧを印加し、電荷蓄積領域２１Ａに蓄積された信号電荷をリセットドレイン部１９Ａに掃き捨てる。
こうした一連の動作を行うことによって、第１のＣＣＤリニアセンサ３２からの出力信号を得ることができるのである。
また、本発明を適用した固体撮像装置（リニアセンサ）の第２のＣＣＤリニアセンサ３９では、先ず、入射光に応じて第２のセンサ列４０の各受光部に蓄積された信号電荷は、第２の読み出しゲート４１を介して第２の転送レジスタ４２に読み出される。
次に、第２の転送レジスタ４２上の転送電極（Ｈ１，Ｈ２，ＬＨ）に転送クロックを印加することによって、第２の転送レジスタ４２に転送された信号電荷を出力方向に転送する。
具体的には、図４中符号Ｈ１で示す転送電極に図３中符号Ｈφ１で示す転送クロックを印加し、図４中符号Ｈ２で示す転送電極に図３中符号Ｈφ２で示す転送クロックを印加する。また、図４中符号ＬＨで示す転送電極に図３中符号ＬＨφで示す転送クロックを印加する。こうした転送クロックを印加し、第２の転送レジスタ４２の電荷蓄積部のポテンシャルを上下させることで、出力方向（図４の場合には右方向から左方向）に信号電荷を転送する。
続いて、第２の転送レジスタ４２内を転送された信号電荷を、電荷蓄積領域２１Ｂに転送し、電荷蓄積領域２１Ｂに転送された信号電荷量を電極２７Ｂの電圧値として検出する。
電極２７Ｂで信号電荷量を検出した後は、電極２０ＢにリセットパルスφＲＧを印加し、電荷蓄積領域２１Ｂに蓄積された信号電荷をリセットドレイン部１９Ｂに掃き捨てる。
こうした一連の動作を行うことによって、第２のＣＣＤリニアセンサ３９からの出力信号を得ることができるのである。
本発明を適用した固体撮像装置における第１のＣＣＤリニアセンサ３２では、電荷蓄積領域２１ＡをＮ＋型で構成し、チャネル領域２３ＡをＮ型で構成することによって、両者のキャリアをいずれも電子としている。そのために、ゲートとして機能する電極２８Ａを環状に構成する必要がなく、電荷検出装置のゲート面積の縮小化が実現する。そして、電荷検出装置のゲート面積の縮小化に伴って、信号電荷から電圧への高い変換効率が可能となる。
同様に、本発明を適用した固体撮像装置における第２のＣＣＤリニアセンサ３９では、電荷蓄積領域２１ＢをＮ＋型で構成し、チャネル領域２３ＢをＮ型で構成することによって、両者のキャリアをいずれも電子としている。そのために、ゲートとして機能する電極２８Ｂを環状に構成する必要がなく、電荷検出装置のゲート面積の縮小化が実現する。そして、電荷検出装置のゲート面積の縮小化に伴って、信号電荷から電圧への高い変換効率が可能となる。
また、本発明を適用した固体撮像装置における第１のＣＣＤリニアセンサ３２では、電荷蓄積領域２１Ａに蓄積された信号電荷量を検出した後に、ドレイン領域２４Ａとは異なるリセットドレイン部１９Ａに信号電荷を掃き捨てる構成としている。そのために、消費電力の低減をも実現することができる。
即ち、従来のＢＣＤ構成の電荷検出装置では、信号電荷を掃き捨てる領域が信号電荷量を検出するトランジスタのドレイン領域と共通であったために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れていた。これに対して、本発明を適用した固体撮像装置における第１のＣＣＤリニアセンサ３２の電荷検出装置では、ドレイン領域２４Ａとリセットドレイン部１９Ａを別個に設けている。そのために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れることがなく、上述の通り、消費電力の低減を実現することができるのである。
同様に、本発明を適用した固体撮像装置における第２のＣＣＤリニアセンサ３９では、電荷蓄積領域２１Ｂに蓄積された信号電荷量を検出した後に、ドレイン領域２４Ｂとは異なるリセットドレイン部１９Ｂに信号電荷を掃き捨てる構成としている。そのために、消費電力の低減をも実現することができる。
即ち、従来のＢＣＤ構成の電荷検出装置では、信号電荷を掃き捨てる領域が信号電荷量を検出するトランジスタのドレイン領域と共通であったために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れていた。これに対して、本発明を適用した固体撮像装置における第２のＣＣＤリニアセンサ３９の電荷検出装置では、ドレイン領域２４Ｂとリセットドレイン部１９Ｂを別個に設けている。そのために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れることがなく、上述の通り、消費電力の低減を実現することができるのである。
また、本発明を適用した固体撮像装置における第１のＣＣＤリニアセンサ３２では、ドレイン領域２４Ａとリセットドレイン部１９Ａを別個に設けており、両者を独立して製造することができるために、電荷検出装置の製造時に好都合である。
即ち、電荷検出装置の製造時に、ドレイン領域２４Ａとリセットドレイン領域１９Ａとを同時に形成することもできるし、ドレイン領域２４Ａとリセットドレイン領域１９Ａとを別々に形成することもできる。そのため、電荷検出装置の製造時の状況に応じて形成方法を選択することができることとなり、上述の様に、電荷検出装置の製造時に好都合である。
同様に、本発明を適用した固体撮像装置における第２のＣＣＤリニアセンサ３９では、ドレイン領域２４Ｂとリセットドレイン部１９Ｂを別個に設けており、両者を独立して製造することができるために、電荷検出装置の製造時に好都合である。
即ち、電荷検出装置の製造時に、ドレイン領域２４Ｂとリセットドレイン領域１９Ｂとを同時に形成することもできるし、ドレイン領域２４Ｂとリセットドレイン領域１９Ｂとを別々に形成することもできる。そのため、電荷検出装置の製造時の状況に応じて形成方法を選択することができることとなり、上述の様に、電荷検出装置の製造時に好都合である。
また、本発明を適用した固体撮像装置における第１のＣＣＤリニアセンサ３２では、チャネル領域２３ＡがＰ型ウェル７に埋め込まれた構成を採っている。そのために、シリコン基板界面における電荷のトラップが原因と考えられるランダム・テレグラフ・シグナルノイズ（ＲＴＳ雑音）の低減を図ることができる。
同様に、本発明を適用した固体撮像装置における第２のＣＣＤリニアセンサ３９では、チャネル領域２３ＢがＰ型ウェル７に埋め込まれた構成を採っている。そのために、シリコン基板界面における電荷のトラップが原因と考えられるランダム・テレグラフ・シグナルノイズ（ＲＴＳ雑音）の低減を図ることができる。
［変形例１］
第２の実施の形態では、Ｐ型ウェル７にＮ＋型の電荷蓄積領域２１Ａ、Ｐ型のチャネルバリア領域２２Ａ、Ｎ型のチャネル領域２３Ａ、Ｎ＋型のドレイン領域２４Ａ、Ｎ＋型のソース領域２５Ａが設けられた場合を例に挙げて説明を行っている。即ち、第１のＣＣＤリニアセンサ３２の電荷検出装置の電荷蓄積領域２１Ａ及びチャネル領域２３Ａのキャリアが共に電子である場合を例に挙げて説明を行っている。しかし、電荷蓄積領域２１Ａ及びチャネル領域２３Ａのキャリアが共通していれば良く、そのキャリアは必ずしも電子である必要はなく、キャリアがホールであっても良い。
同様に、第２の実施の形態では、Ｐ型ウェル７にＮ＋型の電荷蓄積領域２１Ｂ、Ｐ型のチャネルバリア領域２２Ｂ、Ｎ型のチャネル領域２３Ｂ、Ｎ＋型のドレイン領域２４Ｂ、Ｎ＋型のソース領域２５Ｂが設けられた場合を例に挙げて説明を行っている。即ち、第２のＣＣＤリニアセンサ３９の電荷検出装置の電荷蓄積領域２１Ｂ及びチャネル領域２３Ｂのキャリアが共に電子である場合を例に挙げて説明を行っている。しかし、電荷蓄積領域２１Ｂ及びチャネル領域２３Ｂのキャリアが共通していれば良く、そのキャリアは必ずしも電子である必要はなく、キャリアがホールであっても良い。
［変形例２］
第２の実施の形態では、チャネル領域２３Ａ，２３ＢがＰ型ウェル７に埋め込まれて構成された場合を例に挙げて説明を行っている。しかし、チャネル領域２３Ａ，２３Ｂは電荷蓄積領域２１Ａ，２１Ｂとキャリアが共通するように構成されれば充分であって、必ずしもＰ型ウェル７に埋め込まれて構成される必要はない。但し、上述の様に、チャネル領域２３Ａ，２３ＢがＰ型ウェル７に埋め込まれることによってＲＴＳ雑音を低減することができる。そのために、ＲＴＳ雑音低減という観点を考慮した場合には、チャネル領域２３Ａ，２３ＢがＰ型ウェル７に埋め込まれた構成を採った方が好ましい。
＜３．第３の実施の形態＞
［固体撮像装置の構成］
図５は本発明を適用した固体撮像装置の更に他の一例である裏面照射型のＣＭＯＳ型固体撮像装置を説明するための概略構成図である。ここで示す固体撮像装置５１は、画素部５２と、周辺回路部とを有しており、これらが同一のシリコン基板上に搭載された構成となっている。第３の実施の形態では、周辺回路部として、垂直選択回路５３、サンプルホールド相関二重サンプリング回路（Ｓ／Ｈ・ＣＤＳ）５４と、水平選択回路５５と、タイミングジェネレータ（ＴＧ）５６とを有する。更に、ＡＧＣ回路５７と、Ａ／Ｄ変換回路５８と、デジタルアンプ５９とを有する。
画素部５２には、後述する単位画素が行列状に多数配置されており、行単位でアドレス線等が、列単位で信号線等がそれぞれ設けられている。
垂直選択回路５３は、画素を行単位で順に選択し、各画素の信号を垂直信号線を通して画素列毎にＳ／Ｈ・ＣＤＳ回路５４に読み出す。Ｓ／Ｈ・ＣＤＳ回路５４は、各画素列から読み出された画素信号に対し、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）等の信号処理を行う。
水平選択回路５５は、Ｓ／Ｈ・ＣＤＳ回路５４に保持されている画素信号を順に取り出し、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒａｌ）回路５７に出力する。ＡＧＣ回路５７は、水平選択回路５５から入力した信号を適当なゲインで増幅し、Ａ／Ｄ変換回路５８に出力する。
Ａ／Ｄ変換回路５８は、ＡＧＣ回路５７から入力したアナログ信号をデジタル信号に変換し、デジタルアンプ５９に出力する。デジタルアンプ５９は、Ａ／Ｄ変換回路５８から入力したデジタル信号を適当に増幅して、パッド（端子）より出力する。
なお、垂直選択回路５３、Ｓ／Ｈ・ＣＤＳ回路５４、水平選択回路５５、ＡＧＣ回路５７、Ａ／Ｄ変換回路５８及びデジタルアンプ５９の各動作は、タイミングジェネレータ５６から出力される各種のタイミング信号に基づいて行われる。
図６は画素部５２の単位画素の回路構成の一例を説明するための模式図である。単位画素は、光電変換素子として例えばフォトダイオード６１を有し、この１個のフォトダイオード６１に対して、転送トランジスタ６２、増幅トランジスタ６３、アドレストランジスタ６４、リセットトランジスタ６５の４つのトランジスタを能動素子として有する。
フォトダイオード６１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。転送トランジスタ６２は、フォトダイオード６１とＢＣＤ部８５との間に接続されている。そして、駆動配線６６を通じて転送トランジスタ６２のゲート（転送ゲート）に駆動信号が与えられることで、フォトダイオード６１で光電変換された電子をＢＣＤ部８５に転送する。
ＢＣＤ部８５には、増幅トランジスタ６３のゲートが接続されている。増幅トランジスタ６３は、アドレストランジスタ６４を介して垂直信号線６７に接続され、画素部外の定電流源Ｉとソースフォロアを構成している。駆動配線６８を通してアドレス信号がアドレストランジスタ６４のゲートに与えられ、アドレストランジスタ６４がオンすると、増幅トランジスタ６３はＢＣＤ部８５で検出された電位を増幅して、それに応じた電圧を垂直信号線６７に出力する。垂直信号線６７を通じて、各画素から出力された電圧はＳ／Ｈ・ＣＤＳ回路５４に出力される。
リセットトランジスタ６５は、電源ＶｄｄとＢＣＤ部８５との間に接続されている。駆動配線６９を通してリセットトランジスタ６５のゲートにリセット信号が与えられることで、ＢＣＤ部８５の信号電荷がリセットされることとなる。これらの動作は、転送トランジスタ６２、アドレストランジスタ６４及びリセットトランジスタ６５の各ゲートが行単位で接続されていることから、１行分の各画素について同時に行われることとなる。
図７は本発明を適用した固体撮像装置の更に他の一例である裏面照射型のＣＭＯＳ型固体撮像装置の画素部の要部断面図である。
ここで示す画素部の受光部７０の領域には、シリコン基板７２にＮ型の電荷蓄積領域８１が形成されている。なお、信号電荷を蓄積する領域をシリコン基板７２の表面側（図７の下方側）に近づけるために、シリコン基板７２の表面側にいくに従って不純物濃度が高くなる様に電荷蓄積領域８１が形成されている方が好ましい。また、入射光を効率良く取り込むために、シリコン基板７２の裏面側（図７の上方側）にいくに従って面積が大きくなる様に電荷蓄積領域８１を形成しても良い。
また、シリコン基板７２中であって、電荷蓄積領域８１の周囲には、Ｐ型ウェル８２が形成されている。更に、シリコン基板７２の表面側であって、受光部７０の領域には、浅いＰ型の正孔蓄積領域８４が形成されている。
また、シリコン基板７２の表面側には、酸化シリコンからなる素子分離絶縁膜８０が形成されている。更に、シリコン基板７２の表面側には、ＢＣＤ部８５が形成されている。なお、ＢＣＤ部８５と電荷蓄積領域８１との間には、Ｐ型領域８６が形成されており、両者は電気的に分離されている。
また、ＢＣＤ部８５の横にＮ＋型のリセットドレイン（ＲＤ）部８８が形成されている。更に、リセットドレイン部８８の上方にはポリシリコンからなる電極（図示せず）が絶縁膜（図示せず）を介して形成されている。
即ち、ＢＣＤ部８５、リセットドレイン部８８及び電極によってＢＣＤ構成の電荷検出装置を実現している。そして、受光部７０で蓄積された信号電荷は、こうしたＢＣＤ構成の電荷検出装置によって、電荷検出がなされることとなる。
以下、図２を用いてＢＣＤ部８５について説明する。なお、図２では表面側を上方に記載し、裏面側を下方に記載しているために、図７とは天地が逆になっている。
図２で示す様に、ＢＣＤ部８５は、受光部７０から転送された信号電荷が蓄積されるＮ＋型の電荷蓄積領域９１と、電荷蓄積領域９１の上方領域（シリコン基板の表面側領域）に設けられたＰ型のチャネルバリア領域９２を有する。また、チャネルバリア領域９２の上方領域（シリコン基板の表面側領域）に、Ｐ型ウェル７に埋め込まれて設けられたＮ型のチャネル領域９３を有する。更に、チャネル領域９３を挟む様にＮ＋型のドレイン領域９４及びソース領域９５が設けられている。
また、ドレイン領域９４の上方にはポリシリコンからなる電極９６が、ソース領域９５の上方にはポリシリコンからなる電極９７が、チャネル領域９３の上方にはポリシリコンからなる電極９８が、それぞれ絶縁膜（図示せず）を介して形成されている。なお、電極９６には一定電圧Ｖｄが印加され、電極９８には一定電圧Ｖｇが印加されている。
ここで、電極９６に一定電圧Ｖｄが印加され、電極９８に一定電圧Ｖｇが印加される様に構成することによって、電荷蓄積領域９１に蓄積された信号電荷量を電極９７からの出力信号（電圧値）で検出可能となる。
即ち、電荷蓄積領域９１に信号電荷が蓄積されると、チャネル領域９３の抵抗値に変化が生じ、トレイン領域９４、ソース領域９５及びゲートとして機能する電極９８から構成されるトランジスタの閾値電圧が変化することとなる。そのために、電極９６及び電極９８に一定電圧が印加される様に構成し、トランジスタの閾値の変化を電極９７の電圧値の変動で検出可能としている。こうすることで、電極９７からの出力信号（電圧値）によって、電荷蓄積領域９１に蓄積された信号電荷量の検出が可能となるのである。
［固体撮像装置の動作］
以下、上記の様に構成された固体撮像装置の動作について説明を行う。即ち、本発明を適用した固体撮像装置の駆動方法の更に他の一例について説明を行う。なお、上記のＢＣＤ構成の電荷検出装置の動作については、本発明を適用した電荷検出方法の一例でもある。
本発明を適用した固体撮像装置の駆動方法の更に他の一例では、先ず、電荷蓄積期間においては、シリコン基板７２の裏面側から入射した光は、受光部７０により光電変換されて、入射光量に応じた信号電荷が発生する。光電変換により発生した信号電荷は、電荷蓄積領域８１中をドリフトし、電荷蓄積領域８１中であって正孔蓄積領域８４付近に蓄積されることとなる。
なお、電荷蓄積期間においては、転送トランジスタ６２のゲート電極には負電圧が印加されており、転送トランジスタ６２はオフの状態となっている。
次に、読み出し時には、転送トランジスタ６２のゲート電極に正電荷が印加され、転送トランジスタ６２がオンの状態となる。その結果、受光部７０に蓄積された信号電荷は、ＢＣＤ部８５に転送される。
なお、正電荷は、例えば電源電圧（３．３Ｖあるいは２．７Ｖ）である。
ここで、ＢＣＤ部８５部の電荷蓄積領域９１に転送された信号電荷の量に従って、電極９７の電位が変化する。そして、電極９７の電位は、増幅トランジスタ６３により増幅され、その電位に応じた電圧が垂直信号線６７に出力されることとなる。
続いて、リセット時には、リセットパルスφＲＧを印加し、電荷蓄積領域９１に転送された信号電荷をリセットドレイン部８８に掃き捨てる。このとき、転送トランジスタ６２のゲート電極に負電圧を印加することによって、転送トランジスタ６２はオフの状態とする。
上記した電荷蓄積期間、読み出し動作及びリセット動作を繰り返し行うこととなる。
本発明を適用した固体撮像装置では、電荷蓄積領域９１をＮ＋型で構成し、チャネル領域９３をＮ型で構成することによって、両者のキャリアをいずれも電子としている。そのために、ゲートとして機能する電極９８を環状に構成する必要がなく、電荷検出装置のゲート面積の縮小化が実現する。そして、電荷検出装置のゲート面積の縮小化に伴って、信号電荷から電圧への高い変換効率が可能となる。
また、本発明を適用した固体撮像装置では、電荷蓄積領域９１に蓄積された信号電荷量を検出した後に、ドレイン領域９４とは異なるリセットドレイン部８８に信号電荷を掃き捨てる構成としている。そのために、消費電力の低減をも実現することができる。
即ち、従来のＢＣＤ構成の電荷検出装置では、信号電荷を掃き捨てる領域が信号電荷量を検出するトランジスタのドレイン領域と共通であったために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れていた。これに対して、本発明を適用した固体撮像装置の電荷検出装置では、ドレイン領域９４とリセットドレイン部８８を別個に設けているために、信号電荷量の検出後の掃き捨て動作時にソース−ドレイン間に電流が流れることがない。そのために、上述の通り、消費電力の低減を実現することができるのである。
また、ドレイン領域９４とリセットドレイン部８８を別個に設けており、両者を独立して製造することができるために、電荷検出装置の製造時に好都合である。
即ち、電荷検出装置の製造時に、ドレイン領域９４とリセットドレイン領域８８とを同時に形成することもできるし、ドレイン領域９４とリセットドレイン領域８８とを別々に形成することもできる。そのため、電荷検出装置の製造時の状況に応じて形成方法を選択することができることとなり、上述の様に、電荷検出装置の製造時に好都合である。
更に、チャネル領域９３がＰ型ウェル７に埋め込まれた構成を採っているために、シリコン基板界面における電荷のトラップが原因と考えられるランダム・テレグラフ・シグナルノイズ（ＲＴＳ雑音）の低減を図ることができる。
［変形例１］
第３の実施の形態では、Ｐ型ウェル７にＮ＋型の電荷蓄積領域９１、Ｐ型のチャネルバリア領域９２、Ｎ型のチャネル領域９３、Ｎ＋型のドレイン領域９４、Ｎ＋型のソース領域９５が設けられた場合を例に挙げて説明を行っている。即ち、電荷蓄積領域９１及びチャネル領域９３のキャリアが共に電子である場合を例に挙げて説明を行っている。しかし、電荷蓄積領域９１及びチャネル領域９３のキャリアが共通していれば良く、そのキャリアは必ずしも電子である必要はなく、キャリアがホールであっても良い。
［変形例２］
第３の実施の形態では、チャネル領域９３がＰ型ウェル７に埋め込まれて構成された場合を例に挙げて説明を行っている。しかし、チャネル領域９３は電荷蓄積領域９１とキャリアが共通するように構成されれば充分であって、必ずしもＰ型ウェル７に埋め込まれて構成される必要はない。但し、上述の様に、チャネル領域９３がＰ型ウェル７に埋め込まれることによってＲＴＳ雑音を低減することができるために、ＲＴＳ雑音低減という観点を考慮した場合には、チャネル領域９３がＰ型ウェル７に埋め込まれた構成を採った方が好ましい。
＜４．第４の実施の形態＞
［撮像装置の構成］
図８は本発明を適用した撮像装置の一例であるカメラ７７を説明するための模式図である。そして、ここで示すカメラ７７は、上記した第３の実施の形態の固体撮像装置を撮像デバイスとして用いたものである。
本発明を適用したカメラ７７では、被写体（図示せず）からの光は、レンズ７１等の光学系及びメカニカルシャッタ７２を経て固体撮像装置７３の撮像エリアに入射することとなる。なお、メカニカルシャッタ７２は、固体撮像装置７３の撮像エリアへの光の入射を遮断して露光期間を決めるためのものである。
ここで、固体撮像装置７３は、上記した第３の実施の形態に係る固体撮像装置が用いられ、タイミング発生回路や駆動系等を含む駆動回路７４によって駆動されることとなる。
また、固体撮像装置７３の出力信号は、次段の信号処理回路７５によって、種々の信号処理が行われた後、撮像信号として外部に導出され、導出された撮像信号は、メモリなどの記憶媒体に記憶されたり、モニタ出力されたりすることとなる。
なお、メカニカルシャッタ７２の開閉制御、駆動回路７４の制御、信号処理回路７５の制御等は、システムコントローラ７６によって行われる。
本発明を適用したカメラでは、上述した本発明を適用した固体撮像装置を採用しているために、小型化及び消費電力の低減を実現することができる。
１ 受光部
２ 読み出しゲート
３ 垂直転送レジスタ
４ 水平転送レジスタ
５ チャネルストップ領域
６ Ｎ型シリコン基板
７ Ｐ型ウェル
８ チャネル領域
９ トランスファ領域
１０ ストレージ領域
１４，１４Ａ，１４Ｂ ＨＯＧ電極
１５，１５Ａ，１５Ｂ 出力ゲート部
１７，１７Ａ，１７Ｂ ＢＣＤ部
１９，１９Ａ，１９Ｂ リセットドレイン部
２０，２０Ａ，２０Ｂ 電極
２１，２１Ａ，２１Ｂ 電荷蓄積領域
２２，２２Ａ，２２Ｂ チャネルバリア領域
２３，２３Ａ，２３Ｂ チャネル領域
２４，２４Ａ，２４Ｂ ドレイン領域
２５，２５Ａ，２５Ｂ ソース領域
２６，２６Ａ，２６Ｂ 電極
２７，２７Ａ，２７Ｂ 電極
２８，２８Ａ，２８Ｂ 電極
３１ ＣＣＤ型固体撮像装置（リニアセンサ）
３２ 第１のＣＣＤリニアセンサ
３３ 光電変換部
３４ 第１のセンサ列
３５ 第１の読み出しゲート
３６ 第１の転送レジスタ
３７ 第１のオーバーフローコントロールバリア
３８ オーバーフロードレイン
３９ 第２のＣＣＤリニアセンサ
４０ 第２のセンサ列
４１ 第２の読み出しゲート
４２ 第２の転送レジスタ
４３ 第２のオーバーフローコントロールバリア
５１ 固体撮像装置（ＣＭＯＳ型）
５２ 画素部
５３ 垂直選択回路
５４ サンプルホールド相関二重サンプリング回路
５５ 水平選択回路
５６ タイミングジェネレータ
５７ ＡＧＣ回路
５８ Ａ／Ｄ変換回路
５９ デジタルアンプ
６１ フォトダイオード
６２ 転送トランジスタ
６３ 増幅トランジスタ
６４ アドレストランジスタ
６５ リセットトランジスタ
６６，６８，６９ 駆動配線
７０ 受光部
７１ レンズ
７２ シリコン基板
７３ 固体撮像装置
７４ 駆動回路
７５ 信号処理回路
７６ システムコントローラ
７７ カメラ
７８ メカニカルシャッタ
８０ 素子分離絶縁膜
８１ 電荷蓄積領域
８２ Ｐ型ウェル
８５ ＢＣＤ部
８６ Ｐ型領域
８８ リセットドレイン部
９１ 電荷蓄積領域
９２ チャネルバリア領域
９３ チャネル領域
９４ ドレイン領域
９５ ソース領域
９６，９７，９８ 電極

Claims (6)

  1. 第１導電型の所定領域を有する基板と、
    該基板の前記所定領域内に設けられた第２導電型のドレイン領域と、
    前記基板の前記所定領域内に設けられた第２導電型のソース領域と、
    前記ドレイン領域と前記ソース領域との間に設けられた第２導電型のチャネル領域と、
    該チャネル領域上に絶縁膜を介して形成されたゲートと、
    前記基板の前記所定領域内に設けられると共に、測定対象である信号電荷を蓄積することにより前記ドレイン領域、前記ソース領域及び前記ゲートを有して構成されるトランジスタの閾値電圧を変化させる第２導電型の電荷蓄積領域と、
    前記チャネル領域と前記電荷蓄積領域との間に設けられた第１導電型のチャネルバリア領域と、
    前記電荷蓄積領域に蓄積された信号電荷を掃き捨てる電荷掃き捨て領域とを備える
    電荷検出装置。
  2. 前記チャネル領域は、前記所定領域内に埋め込まれている
    請求項１に記載の電荷検出装置。
  3. 測定対象である信号電荷を、基板が有する第１導電型の所定領域内に設けられた第２導電型の電荷蓄積領域に蓄積する工程と、
    前記電荷蓄積領域に信号電荷を蓄積することにより、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられると共に、前記電荷蓄積領域との間に第１導電型のチャネルバリア領域が設けられた第２導電型のチャネル領域上に絶縁膜を介して形成されたゲートとを有して構成されるトランジスタに生じる閾値電圧の変化を検出する工程と、
    前記電荷蓄積領域に蓄積された信号電荷を、前記ドレイン領域とは異なる電荷掃き捨て領域に掃き捨てる工程とを備える
    電荷検出方法。
  4. 第１導電型の所定領域を有する基板と、
    該基板の前記所定領域内に設けられ、入射光に応じた信号電荷を発生する光電変換素子と、
    前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、
    前記基板の前記所定領域内に設けられた第２導電型のソース領域と、
    前記ドレイン領域と前記ソース領域との間に設けられた第２導電型のチャネル領域と、
    該チャネル領域上に絶縁膜を介して形成されたゲートと、
    前記基板の前記所定領域内に設けられると共に、前記光電変換素子で発生した信号電荷を蓄積することにより前記ドレイン領域、前記ソース領域及び前記ゲートを有して構成されるトランジスタの閾値電圧を変化させる第２導電型の電荷蓄積領域と、
    前記チャネル領域と前記電荷蓄積領域との間に設けられた第１導電型のチャネルバリア領域と、
    前記電荷蓄積領域に蓄積された信号電荷を掃き捨てる電荷掃き捨て領域とを備える
    固体撮像装置。
  5. 基板が有する第１導電型の所定領域内に設けられた光電変換素子により入射光に応じた信号電荷を発生する工程と、
    前記光電変換素子で発生した信号電荷を、前記基板の前記所定領域内に設けられた第２導電型の電荷蓄積領域に蓄積する工程と、
    前記電荷蓄積領域に信号電荷を蓄積することにより、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられると共に、前記電荷蓄積領域との間に第１導電型のチャネルバリア領域が設けられた第２導電型のチャネル領域上に絶縁膜を介して形成されたゲートとを有して構成されるトランジスタに生じる閾値電圧の変化を検出する工程と、
    前記電荷蓄積領域に蓄積された信号電荷を、前記ドレイン領域とは異なる電荷掃き捨て領域に掃き捨てる工程とを備える
    固体撮像装置の駆動方法。
  6. 第１導電型の所定領域を有する基板と、該基板の前記所定領域内に設けられ、入射光に応じた信号電荷を発生する光電変換素子と、前記基板の前記所定領域内に設けられた第２導電型のドレイン領域と、前記基板の前記所定領域内に設けられた第２導電型のソース領域と、前記ドレイン領域と前記ソース領域との間に設けられた第２導電型のチャネル領域と、該チャネル領域上に絶縁膜を介して形成されたゲートと、前記基板の前記所定領域内に設けられると共に、前記光電変換素子で発生した信号電荷を蓄積することにより前記ドレイン領域、前記ソース領域及び前記ゲートを有して構成されるトランジスタの閾値電圧を変化させる第２導電型の電荷蓄積領域と、前記チャネル領域と前記電荷蓄積領域との間に設けられた第１導電型のチャネルバリア領域と、前記電荷蓄積領域に蓄積された信号電荷を掃き捨てる電荷掃き捨て領域とを有する固体撮像装置と、
    前記光電変換素子に入射光を導く光学系とを備える
    撮像装置。
JP2009028892A 2009-02-10 2009-02-10 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置 Expired - Fee Related JP4715931B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009028892A JP4715931B2 (ja) 2009-02-10 2009-02-10 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
US12/656,001 US8233065B2 (en) 2009-02-10 2010-01-13 Charge detection device and charge detection method, solid-state imaging device and driving method thereof, and imaging device
CN2010101110640A CN101800230B (zh) 2009-02-10 2010-02-03 电荷检测装置及方法、固态成像装置及其驱动方法以及成像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009028892A JP4715931B2 (ja) 2009-02-10 2009-02-10 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置

Publications (2)

Publication Number Publication Date
JP2010186826A true JP2010186826A (ja) 2010-08-26
JP4715931B2 JP4715931B2 (ja) 2011-07-06

Family

ID=42540132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009028892A Expired - Fee Related JP4715931B2 (ja) 2009-02-10 2009-02-10 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置

Country Status (3)

Country Link
US (1) US8233065B2 (ja)
JP (1) JP4715931B2 (ja)
CN (1) CN101800230B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481230B2 (ja) * 2010-02-26 2014-04-23 パナソニック株式会社 撮像装置及び固体撮像装置
JP2012256020A (ja) * 2010-12-15 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置及びその駆動方法
CN102254806A (zh) * 2011-07-04 2011-11-23 上海先进半导体制造股份有限公司 Bcd工艺中双栅极氧化层的形成方法
KR102544169B1 (ko) * 2015-09-10 2023-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417469A (en) * 1987-07-13 1989-01-20 Toshiba Corp Output detector for charge transfer element
JPH01149470A (ja) * 1987-12-05 1989-06-12 Toshiba Corp 電荷検出装置
JPH02304973A (ja) * 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
JPH06338524A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 電荷転送装置
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
JP2008141138A (ja) * 2006-12-05 2008-06-19 Sony Corp 固体撮像装置とその製造方法、及び半導体装置
JP2009016810A (ja) * 2007-06-04 2009-01-22 Sony Corp 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041493A (ja) 1996-07-24 1998-02-13 Sony Corp 固体撮像素子
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
US6950134B2 (en) * 2000-02-22 2005-09-27 Innotech Corporation Method of preventing transfer and storage of non-optically generated charges in solid state imaging device
JP2004349430A (ja) * 2003-05-21 2004-12-09 Sharp Corp 固体撮像素子とその駆動方法
JP4187691B2 (ja) * 2004-06-29 2008-11-26 富士通マイクロエレクトロニクス株式会社 閾値変調型イメージセンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417469A (en) * 1987-07-13 1989-01-20 Toshiba Corp Output detector for charge transfer element
JPH01149470A (ja) * 1987-12-05 1989-06-12 Toshiba Corp 電荷検出装置
JPH02304973A (ja) * 1989-05-19 1990-12-18 Hitachi Ltd 固体撮像装置
JPH06338524A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 電荷転送装置
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
JP2008141138A (ja) * 2006-12-05 2008-06-19 Sony Corp 固体撮像装置とその製造方法、及び半導体装置
JP2009016810A (ja) * 2007-06-04 2009-01-22 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101800230A (zh) 2010-08-11
US8233065B2 (en) 2012-07-31
JP4715931B2 (ja) 2011-07-06
US20100201861A1 (en) 2010-08-12
CN101800230B (zh) 2012-05-02

Similar Documents

Publication Publication Date Title
JP5641287B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
KR100642753B1 (ko) 이미지 센서
JP2008004692A (ja) 固体撮像装置
JP2014060519A (ja) 固体撮像素子及びその制御方法、並びに電子機器
US20130327924A1 (en) Solid-state image sensor, control method for the same, and electronic device
JP2011204878A (ja) 固体撮像デバイスおよび電子機器
JP2011222708A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
CN101272448A (zh) 固体摄像装置及其驱动方法
JP2010182887A (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP4720434B2 (ja) 固体撮像装置
WO2014141898A1 (ja) 固体撮像素子、製造方法、および電子機器
JP4810806B2 (ja) 固体撮像装置
JP2013051327A (ja) 固体撮像素子および電子機器
JP4155568B2 (ja) 固体撮像装置及びカメラ
JP4715931B2 (ja) 電荷検出装置及び電荷検出方法、並びに固体撮像装置及びその駆動方法、並びに撮像装置
JP2011151797A (ja) 撮像素子、半導体装置、及び撮像方法、撮像装置
US20130256768A1 (en) Floating diffusion pre-charge
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP2005217302A (ja) 固体撮像装置
JP2006120966A (ja) 固体撮像装置
JP2008131169A (ja) 撮像素子およびそれを用いた撮像装置
JP2013187233A (ja) 固体撮像装置、固体撮像装置の駆動方法及び電子機器
JP4921345B2 (ja) 固体撮像装置及びカメラ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees