CN111508834A - 硅基光电探测器的制造方法 - Google Patents

硅基光电探测器的制造方法 Download PDF

Info

Publication number
CN111508834A
CN111508834A CN201911402932.8A CN201911402932A CN111508834A CN 111508834 A CN111508834 A CN 111508834A CN 201911402932 A CN201911402932 A CN 201911402932A CN 111508834 A CN111508834 A CN 111508834A
Authority
CN
China
Prior art keywords
dielectric layer
layer
forming
groove
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911402932.8A
Other languages
English (en)
Inventor
张鹏
唐波
李志华
李彬
刘若男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911402932.8A priority Critical patent/CN111508834A/zh
Publication of CN111508834A publication Critical patent/CN111508834A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种硅基光电探测器的制造方法，包括：在半导体衬底的上表面形成介质层结构，所述介质层结构包括至下而上依次层叠设置的第一介质层、停止层以及第二介质层；采用干法刻蚀工艺对所述第二介质层进行刻蚀，形成第一凹槽；采用干法刻蚀工艺对所述第一凹槽的底部进行刻蚀，形成第二凹槽；采用湿法刻蚀工艺对所述第二凹槽的底部进行刻蚀，形成第三凹槽；在所述第三凹槽的底部生长探测层；对所述探测层进行表面平坦化处理，使所述探测层的上表面和所述第二介质层的上表面位于同一平面内。本发明提供的硅基光电探测器的制造方法，可以减小所述硅基光电探测器的暗电流。

Description

硅基光电探测器的制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种硅基光电探测器的制造方法。
背景技术
在信息产业、生物医学等科技领域越来越受关注的今天，新型光电子、光通信科技必将以更快的速度发展。硅基光电子集成采用成熟价廉的微电子加工工艺，将光学器件与多种功能的微电子电路集成，是实现光通信普及发展和光互连的有效途径。硅基光电探测器是硅基光通信系统的关键器件之一，随着近年来硅基锗材料外延技术的突破性进展，锗探测器因为兼顾了硅基光电子集成和对光通讯波段的高效探测，成为了当今研究的一大热点。
在常规的锗探测器中，锗层直接生长在衬底硅层上，但是，由于硅和锗具有4.2％的晶格失配度，使得锗在硅上生长时更容易产生缺陷，造成锗探测器的暗电流较大，影响锗探测器的性能。
发明内容
本发明所要解决的是采用现有工艺制造的锗探测器暗电流大的问题。
本发明通过下述技术方案实现：
一种硅基光电探测器的制造方法，包括：
在半导体衬底的上表面形成介质层结构，所述介质层结构包括至下而上依次层叠设置的第一介质层、停止层以及第二介质层；
采用干法刻蚀工艺对所述第二介质层进行刻蚀，形成第一凹槽，所述第一凹槽的深度与所述第二介质层的厚度匹配；
采用干法刻蚀工艺对所述第一凹槽的底部进行刻蚀，形成第二凹槽，所述第二凹槽的深度与所述停止层的厚度匹配；
采用湿法刻蚀工艺对所述第二凹槽的底部进行刻蚀，形成第三凹槽，所述第三凹槽的深度与所述第一介质层的厚度匹配；
在所述第三凹槽的底部生长探测层；
对所述探测层进行表面平坦化处理，使所述探测层的上表面和所述第二介质层的上表面位于同一平面内。
可选的，所述半导体衬底为SOI衬底。
可选的，在所述在半导体衬底的上表面形成介质层结构之前，还包括：
形成所述SOI衬底，所述SOI衬底包括至下而上依次层叠设置的硅衬底、埋氧层以及顶硅层；
对所述顶硅层进行掺杂处理，以在所述顶硅层形成本征区域、位于所述本征区域一侧的N型轻掺杂区域、位于所述本征区域另一侧的P型轻掺杂区域、位于所述N型轻掺杂区域远离所述本征区域一侧的N型重掺杂区域以及位于所述P型轻掺杂区域远离所述本征区域一侧的P型重掺杂区域，所述探测层位于所述本征区域的正上方。
可选的，所述在半导体衬底的上表面形成介质层结构包括：
在所述半导体衬底的上表面形成所述第一介质层；
在所述第一介质层的上表面形成所述停止层；
在所述停止层的上表面形成所述第二介质层。
可选的，所述第一介质层的材料为二氧化硅，所述第一介质层的厚度为10纳米至20纳米；
所述在所述半导体衬底的上表面形成所述第一介质层包括：
采用等离子体增强化学气相沉积或低压化学气相沉积工艺在所述半导体衬底的上表面形成所述第一介质层。
可选的，所述停止层的材料为氮化硅，所述停止层的厚度为10纳米至20纳米；
所述在所述第一介质层的上表面形成所述停止层包括：
采用等离子体增强化学气相沉积或低压化学气相沉积工艺在所述第一介质层的上表面形成所述停止层。
可选的，所述第二介质层的材料为二氧化硅，所述第二介质层的厚度为1微米至4微米；
所述在所述停止层的上表面形成所述第二介质层包括：
采用等离子体增强化学气相沉积工艺在所述停止层的上表面形成所述第二介质层。
可选的，在所述对所述探测层进行表面平坦化处理之后，还包括：
在所述探测层的上表面和所述第二介质层的上表面形成第三介质层；
形成贯穿所述第三介质层、所述第二介质层、所述停止层以及所述第一介质层的第一通孔和第二通孔，所述第一通孔的下底面与所述N型重掺杂区域抵接，所述第二通孔的下底面与所述P型重掺杂区域抵接；
向所述第一通孔和所述第二通孔填充导电材料，形成第一导电插塞和第二导电插塞；
在所述第一导电插塞和所述第二导电插塞的上表面沉积金属薄膜，形成第一接触电极和第二接触电极。
可选的，所述第三介质层的材料为二氧化硅，所述第三介质层的厚度为200纳米至1000纳米；
所述在所述探测层的上表面和所述第二介质层的上表面形成第三介质层包括：
采用化学气相沉积工艺在所述探测层的上表面和所述第二介质层的上表面形成所述第三介质层。
可选的，所述探测层的材料为锗或者锗硅。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明提供的硅基光电探测器的制造方法，通过在半导体衬底的上表面形成至下而上依次层叠设置的第一介质层、停止层以及第二介质层，采用干法刻蚀工艺对所述第二介质层和所述停止层进行刻蚀，采用湿法刻蚀工艺对所述第一介质层进行刻蚀，形成外延生长探测层的窗口。由于湿法刻蚀工艺对所述半导体衬底的上表面损伤小，可以获得高质量的硅表面，在该硅表面上外延生长的探测层位错缺陷少，因而可以达到减小锗探测器暗电流的目的。并且，由于在所述第一介质层和所述第二介质层之间形成了所述停止层，不论所述第二介质层的厚度分布是否均匀，在工艺容差范围内，对所述第二介质层进行刻蚀都能自动停止在所述停止层，使得采用湿法刻蚀工艺对所述第一介质层进行刻蚀时不受所述第二介质层的厚度影响，减小了工艺难度。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1至图14是本发明实施例的硅基光电探测器的制作过程的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
本实施例提供一种硅基光电探测器的制造方法，所述硅基光电探测器的制造方法包括下列步骤：
在半导体衬底的上表面形成介质层结构，所述介质层结构包括至下而上依次层叠设置的第一介质层、停止层以及第二介质层；
采用干法刻蚀工艺对所述第二介质层进行刻蚀，形成第一凹槽，所述第一凹槽的深度与所述第二介质层的厚度匹配；
采用干法刻蚀工艺对所述第一凹槽的底部进行刻蚀，形成第二凹槽，所述第二凹槽的深度与所述停止层的厚度匹配；
采用湿法刻蚀工艺对所述第二凹槽的底部进行刻蚀，形成第三凹槽，所述第三凹槽的深度与所述第一介质层的厚度匹配；
在所述第三凹槽的底部生长探测层；
对所述探测层进行表面平坦化处理，使所述探测层的上表面和所述第二介质层的上表面位于同一平面内。
具体地，所述半导体衬底可以为硅衬底，也可以为SOI(绝缘体上硅，Silicon OnInsulator)衬底。当所述半导体衬底为SOI衬底时，所述硅基光电探测器可以和波导器件集成在一起。在本实施例中，以所述半导体衬底为SOI衬底为例进行说明。如图1所示，所述SOI衬底包括至下而上依次层叠设置的硅衬底11、埋氧层12以及顶硅层13。形成所述SOI衬底可以有多种方法，在一种可选实现方式中，可以采用注氧隔离技术(SIMOX)形成所述SOI衬底，即：提供第一衬底；向所述第一衬底注入氧离子。通过向所述第一衬底中注入氧离子，形成所述埋氧层12，所述埋氧层12将所述第一衬底分隔成上下两部分，位于所述埋氧层12下方的部分为所述硅衬底11，位于所述埋氧层12上方的部分为所述顶硅层13。在具体的实施方式中，通过高能量、大剂量注氧在硅中形成所述埋氧层12，所述氧离子的剂量可以为3×1017～2×1018cm-2；能量可以在200kev左右。在另一种可选实现方式中，可以采用键合减薄技术(BE)形成所述SOI衬底，即：提供第二衬底，并在所述第二衬底上形成第一氧化层；提供第三衬底，并在所述第三衬底上形成第二氧化层；采用键合的方式连接所述第一氧化层和所述第二氧化层。所述第一氧化层和所述第二氧化层连接后作为所述埋氧层12，所述第二衬底作为所述硅衬底11，所述第三衬底作为所述顶硅层13。在本实施例中，所述埋氧层12的材料为二氧化硅，所述埋氧层12的厚度为2微米至3微米；所述顶硅层13的材料为硅，所述顶硅层13的厚度为200纳米至240纳米。
如图2所示，形成所述半导体衬底之后，可以对所述顶硅层13进行掺杂处理，以在所述顶硅层13形成本征区域I、位于所述本征区域I一侧的N型轻掺杂区域N+、位于所述本征区域另一侧的P型轻掺杂区域P+、位于所述N型轻掺杂区域远离所述本征区域一侧的N型重掺杂区域N++以及位于所述P型轻掺杂区域远离所述本征区域一侧的P型重掺杂区域P++。所述本征区域I为未进行掺杂的区域，所述本征区域I的宽度，即所述N型轻掺杂区域N+和所述P型轻掺杂区域P+之间的距离，可以为100纳米至400纳米；所述N型轻掺杂区域N+和所述N型重掺杂区域N++中的N型杂质可以为磷，所述N型轻掺杂区域N+的掺杂浓度可以为1E+19到5E+20cm-3，所述N型重掺杂区域N++的掺杂浓度可以为1E+20到1E+21cm-3；所述P型轻掺杂区域P+和所述P型重掺杂区域P++中的P型杂质可以为硼，所述P型轻掺杂区域P+的掺杂浓度可以为1E+19到5E+20cm-3，所述P型重掺杂区域P++的掺杂浓度可以为1E+20到1E+21cm-3。
如图3所示，可以采用等离子体增强化学气相沉积工艺(PECVD，Plasma EnhancedChemical Vapor Deposition)或低压化学气相沉积工艺(LPCVD，low Pressure ChemicalVapor Deposition)在所述半导体衬底的上表面形成所述第一介质层14，即在所述顶硅层13的上表面形成所述第一介质层14。在本实施例中，所述第一介质层14的材料为二氧化硅，所述第一介质层14的厚度为10纳米至20纳米。
如图4所示，可以采用等离子体增强化学气相沉积工艺或低压化学气相沉积在所述第一介质层14的上表面形成所述停止层15。在本实施例中，所述停止层15的材料为氮化硅，所述停止层15的厚度为10纳米至20纳米。
如图5所示，可以采用采用等离子体增强化学气相沉积工艺在所述停止层15的上表面形成所述第二介质层16。在本实施例中，所述第二介质层16的材料为二氧化硅，所述第二介质层16的厚度为1微米至4微米。
需要说明的是，所述第一介质层14和所述停止层15为不同的材料，所述第二介质层16和所述停止层15为不同的材料，所述第一介质层14和所述第二介质层16可以为相同的材料。所述停止层15的厚度可根据所述第一介质层14和所述停止层15的刻蚀选择比确定：所述第一介质层14和所述停止层15的刻蚀选择比越大，所述停止层15的厚度可以设置得越薄。
如图6所示，采用干法刻蚀工艺对所述第二介质层16进行刻蚀，直至暴露出所述停止层15，获得所述第一凹槽17。所述干法刻蚀工艺可以为反应离子刻蚀工艺，也可以为等离子刻蚀工艺。具体地，在所述第二介质层16的上表面形成光刻胶层或者采用掩膜版，对不需要刻蚀的部分进行保护，对需要形成所述第一凹槽17的区域进行刻蚀，最后去除光刻胶或移开掩膜版，即形成所述第一凹槽17。所述第一凹槽17位于所述本征区域I的正上方，所述第一凹槽17的深度等于所述第二介质层16的厚度。
如图7所示，采用干法刻蚀工艺对所述第一凹槽17的底部进行刻蚀，即对暴露出的所述停止层15进行刻蚀，直至暴露出所述第一介质层13，获得所述第二凹槽18，所述第二凹槽18的深度等于所述停止层15的厚度。
如图8所示，采用湿法刻蚀工艺对所述第二凹槽18的底部进行刻蚀，即对暴露出的所述第一介质层14进行刻蚀，直至暴露出所述半导体衬底，获得所述第三凹槽19，所述第三凹槽19的深度等于所述第一介质层14的厚度。湿法刻蚀工艺采用的腐蚀溶液可以根据所述第一介质层14和所述顶硅层13的选择比来选择，具体地，选择的腐蚀溶液对所述第一介质层14的腐蚀速率大于对所述顶硅层13的腐蚀速率，从而实现在去除不需要的所述第一介质层14的同时，不会去除掉所述顶硅层13。
如图9所示，在所述第三凹槽19的底部，即在暴露出的所述顶硅层13的表面生长所述探测层20，所述探测层20填充所述第一凹槽17、所述第二凹槽18以及所述第三凹槽19。在本实施例中，可以采用外延生长的方式生长所述探测层20，所述探测层20的材料为锗或者锗硅，所述探测层20位于所述本征区域I的正上方。
如图10所示，可以采用化学机械抛光(CMP，Chemical Mechanical Polishing)工艺对所述探测层20进行表面平坦化处理，使所述探测层20的上表面和所述第二介质层16的上表面位于同一平面内。
进一步，为了形成完整的硅基光电探测器，在对所述探测层20进行表面平坦化处理之后，还包括：
在所述探测层的上表面和所述第二介质层的上表面形成第三介质层；
形成贯穿所述第三介质层、所述第二介质层、所述停止层以及所述第一介质层的第一通孔和第二通孔，所述第一通孔的下底面与所述N型重掺杂区域抵接，所述第二通孔的下底面与所述P型重掺杂区域抵接；
向所述第一通孔和所述第二通孔填充导电材料，形成第一导电插塞和第二导电插塞；
在所述第一导电插塞和所述第二导电插塞的上表面沉积金属薄膜，形成第一接触电极和第二接触电极。
如图11所示，可以采用化学气相沉积工艺在所述探测层20的上表面和所述第二介质层16的上表面形成所述第三介质层21。在本实施例中，所述第三介质层21的材料为二氧化硅，所述第三介质层21的厚度为200纳米至1000纳米
如图12所示，对所述第三介质层21、所述第二介质层16、所述停止层15以及所述第一介质层14进行刻蚀，形成所述第一通孔221和所述第二通孔222。所述第一通孔221的下底面与所述N型重掺杂区域N++抵接，所述第二通孔222的下底面与所述P型重掺杂区域P++抵接。
如图13所示，向所述第一通孔221填充导电材料，形成所述第一导电插塞231；向所述第二通孔222填充导电材料，形成所述第二导电插塞232。在一种可选实现方式中，在向所述第一通孔221和所述第二通孔222填充导电材料前，还可以在所述第一通孔221和所述第二通孔222的内壁设置粘附材料和阻挡材料，在所述第一通孔221和所述第二通孔222的内壁形成粘附层和阻挡层，防止后续填充的导电材料向介质层中扩散。
需要说明的是，所述第一通孔221和所述第二通孔222的形状可以是制作方法可以制作得到的任何形状，比如圆形通孔或者方形通孔等，这些通孔的制作工艺较简单；所述第一导电插塞231和所述第二导电插塞232的材料可以是任何导电的材料，例如铝铜合金、钨和铜之类的低电阻率材料；所述粘附层的材料可以为钛等，所述阻挡层的材料可以为氮化钛等。
如图14所示，可以采用物理气相沉积工艺在所述第一导电插塞231的上表面沉积金属薄膜，形成所述第一接触电极241；在所述第二导电插塞232的上表面沉积金属薄膜，形成所述第二接触电极242。作为一具体实施例，所述第一接触电极241和所述第二接触电极242的材料可以为纯铝、铝铜合金、铝硅或者铝硅铜，所述第一接触电极241和所述第二接触电极242的厚度为200纳米至3微米。若所述第一接触电极241和所述第二接触电极242的材料为铝铜合金，则铜含量可以为0.5％；若所述第一接触电极241和所述第二接触电极242的材料为铝硅，则硅含量可以为1％；若所述所述第一接触电极241和所述第二接触电极242的材料为铝硅铜，则硅含量可以0.5％、铜含量可以为0.5％。
需要说明的是，本实施例的上述制作过程中，为包括所述光电探测器的制作过程，当所述光电探测器集成在光电子集成芯片中时，上述制作过程只是集成芯片的部分制作工艺，该部分制作工艺与其它器件的制作过程不冲突。
本实施例提供的锗探测器的制造方法，通过在所述半导体衬底的上表面形成所述第一介质层14、所述停止层15以及所述第二介质层16，采用干法刻蚀工艺对所述第二介质层16和所述停止层15进行刻蚀，采用湿法刻蚀工艺对所述第一介质层14进行刻蚀，形成外延生长探测层的窗口。由于湿法刻蚀工艺对所述半导体衬底的上表面损伤小，可以获得高质量的硅表面，在该硅表面上外延生长的探测层位错缺陷少，因而可以达到减小锗探测器暗电流的目的。并且，由于在所述第一介质层14和所述第二介质层16之间形成了所述停止层15，不论所述第二介质层16的厚度分布是否均匀，在工艺容差范围内，对所述第二介质层16进行刻蚀都能自动停止在所述停止层15，使得采用湿法刻蚀工艺对所述第一介质层14进行刻蚀时不受所述第二介质层16的厚度影响，因而可以减小工艺难度。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅基光电探测器的制造方法，其特征在于，包括：
在半导体衬底的上表面形成介质层结构，所述介质层结构包括至下而上依次层叠设置的第一介质层、停止层以及第二介质层；
采用干法刻蚀工艺对所述第二介质层进行刻蚀，形成第一凹槽，所述第一凹槽的深度与所述第二介质层的厚度匹配；
采用干法刻蚀工艺对所述第一凹槽的底部进行刻蚀，形成第二凹槽，所述第二凹槽的深度与所述停止层的厚度匹配；
采用湿法刻蚀工艺对所述第二凹槽的底部进行刻蚀，形成第三凹槽，所述第三凹槽的深度与所述第一介质层的厚度匹配；
在所述第三凹槽的底部生长探测层；
对所述探测层进行表面平坦化处理，使所述探测层的上表面和所述第二介质层的上表面位于同一平面内。
2.根据权利要求1所述的硅基光电探测器的制造方法，其特征在于，所述半导体衬底为SOI衬底。
3.根据权利要求2所述的硅基光电探测器的制造方法，其特征在于，在所述在半导体衬底的上表面形成介质层结构之前，还包括：
形成所述SOI衬底，所述SOI衬底包括至下而上依次层叠设置的硅衬底、埋氧层以及顶硅层；
对所述顶硅层进行掺杂处理，以在所述顶硅层形成本征区域、位于所述本征区域一侧的N型轻掺杂区域、位于所述本征区域另一侧的P型轻掺杂区域、位于所述N型轻掺杂区域远离所述本征区域一侧的N型重掺杂区域以及位于所述P型轻掺杂区域远离所述本征区域一侧的P型重掺杂区域，所述探测层位于所述本征区域的正上方。
4.根据权利要求1所述的硅基光电探测器的制造方法，其特征在于，所述在半导体衬底的上表面形成介质层结构包括：
在所述半导体衬底的上表面形成所述第一介质层；
在所述第一介质层的上表面形成所述停止层；
在所述停止层的上表面形成所述第二介质层。
5.根据权利要求4所述的硅基光电探测器的制造方法，其特征在于，所述第一介质层的材料为二氧化硅，所述第一介质层的厚度为10纳米至20纳米；
所述在所述半导体衬底的上表面形成所述第一介质层包括：
采用等离子体增强化学气相沉积或低压化学气相沉积工艺在所述半导体衬底的上表面形成所述第一介质层。
6.根据权利要求4所述的硅基光电探测器的制造方法，其特征在于，所述停止层的材料为氮化硅，所述停止层的厚度为10纳米至20纳米；
所述在所述第一介质层的上表面形成所述停止层包括：
采用等离子体增强化学气相沉积或低压化学气相沉积在所述第一介质层的上表面形成所述停止层。
7.根据权利要求4所述的硅基光电探测器的制造方法，其特征在于，所述第二介质层的材料为二氧化硅，所述第二介质层的厚度为1微米至4微米；
所述在所述停止层的上表面形成所述第二介质层包括：
采用等离子体增强化学气相沉积工艺在所述停止层的上表面形成所述第二介质层。
8.根据权利要求1所述的硅基光电探测器的制造方法，其特征在于，在所述对所述探测层进行表面平坦化处理之后，还包括：
在所述探测层的上表面和所述第二介质层的上表面形成第三介质层；
形成贯穿所述第三介质层、所述第二介质层、所述停止层以及所述第一介质层的第一通孔和第二通孔，所述第一通孔的下底面与所述N型重掺杂区域抵接，所述第二通孔的下底面与所述P型重掺杂区域抵接；
向所述第一通孔和所述第二通孔填充导电材料，形成第一导电插塞和第二导电插塞；
在所述第一导电插塞和所述第二导电插塞的上表面沉积金属薄膜，形成第一接触电极和第二接触电极。
9.根据权利要求8所述的硅基光电探测器的制造方法，其特征在于，所述第三介质层的材料为二氧化硅，所述第三介质层的厚度为200纳米至1000纳米；
所述在所述探测层的上表面和所述第二介质层的上表面形成第三介质层包括：
采用化学气相沉积工艺在所述探测层的上表面和所述第二介质层的上表面形成所述第三介质层。
10.根据权利要求1所述的硅基光电探测器的制造方法，其特征在于，所述探测层的材料为锗或者锗硅。
CN201911402932.8A 2019-12-30 2019-12-30 硅基光电探测器的制造方法 Pending CN111508834A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911402932.8A CN111508834A (zh) 2019-12-30 2019-12-30 硅基光电探测器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911402932.8A CN111508834A (zh) 2019-12-30 2019-12-30 硅基光电探测器的制造方法

Publications (1)

Publication Number Publication Date
CN111508834A true CN111508834A (zh) 2020-08-07

Family

ID=71868907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911402932.8A Pending CN111508834A (zh) 2019-12-30 2019-12-30 硅基光电探测器的制造方法

Country Status (1)

Country Link
CN (1) CN111508834A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289892A (zh) * 2020-11-02 2021-01-29 联合微电子中心有限责任公司 一种光电探测器及其制造方法
CN113433618A (zh) * 2021-06-04 2021-09-24 华东师范大学 片上集成光波导结构及制备方法
WO2022068153A1 (zh) * 2020-09-30 2022-04-07 中国科学院微电子研究所 一种半导体结构的封装方法、封装结构、芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917189A (zh) * 1972-06-02 1974-02-15
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
KR20050060856A (ko) * 2003-12-17 2005-06-22 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
CN103078009A (zh) * 2013-01-14 2013-05-01 中国科学院上海微系统与信息技术研究所 基于免等离子工艺降低暗电流的光电探测器芯片制作方法
CN105405916A (zh) * 2015-12-22 2016-03-16 中国科学院半导体研究所 硅基宽光谱探测器及制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4917189A (zh) * 1972-06-02 1974-02-15
JPH0799298A (ja) * 1993-09-28 1995-04-11 Sony Corp 固体撮像素子及びその製造方法
KR20050060856A (ko) * 2003-12-17 2005-06-22 삼성전자주식회사 포토 다이오드 및 이의 제조 방법
US20050133838A1 (en) * 2003-12-17 2005-06-23 Samsung Electronics Co., Ltd. Photodiode and method of manufacturing the same
US20070243656A1 (en) * 2003-12-17 2007-10-18 Ho-Sung Son Photodiode and method of manufacturing the same
CN103078009A (zh) * 2013-01-14 2013-05-01 中国科学院上海微系统与信息技术研究所 基于免等离子工艺降低暗电流的光电探测器芯片制作方法
CN105405916A (zh) * 2015-12-22 2016-03-16 中国科学院半导体研究所 硅基宽光谱探测器及制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022068153A1 (zh) * 2020-09-30 2022-04-07 中国科学院微电子研究所 一种半导体结构的封装方法、封装结构、芯片
CN112289892A (zh) * 2020-11-02 2021-01-29 联合微电子中心有限责任公司 一种光电探测器及其制造方法
CN113433618A (zh) * 2021-06-04 2021-09-24 华东师范大学 片上集成光波导结构及制备方法

Similar Documents

Publication Publication Date Title
CN111509078B (zh) 硅基光电探测器及其制造方法
US20200158954A1 (en) Integrated photonics including waveguiding material
US8586441B1 (en) Germanium lateral bipolar junction transistor
CN111129228B (zh) 光电探测器的制造方法
US7579273B2 (en) Method of manufacturing a photodiode array with through-wafer vias
CN111508834A (zh) 硅基光电探测器的制造方法
CN112038441A (zh) 一种波导耦合的硅基光电探测器及其制备方法
US7871854B1 (en) Method of making a vertical photodetector
KR101796148B1 (ko) 광 검출 소자 및 이를 제조하는 방법
US11011409B2 (en) Devices with backside metal structures and methods of formation thereof
CN111554759B (zh) 锗探测器及其制造方法
US10325804B2 (en) Method of wafer thinning and realizing backside metal structures
CN111129226A (zh) 锗探测器的制造方法
CN115274894A (zh) Si衬底上GeSn及Ge雪崩光电二极管及其制造方法
US20070272996A1 (en) Self-aligned implanted waveguide detector
CN111048626B (zh) 硅基光电探测器的制造方法
CN111048627B (zh) 半导体器件的制造方法
CN106783600B (zh) 一种固态等离子体PiN二极管及其制备方法
CN111509080A (zh) 一种探测器及其制作方法
CN112993045B (zh) 异质GeSn基固态等离子体PiN二极管的制备方法及其器件
CN114975490A (zh) 一种图像传感器形成方法及图像传感器
CN111509079A (zh) 一种锗探测器及其制作方法
CN112289892B (zh) 一种光电探测器及其制造方法
CN112993044B (zh) CdTe-GeSn-CdTe异质横向PiN二极管的制备方法及其器件
CN112993043B (zh) 一种Si-GeSn-Si异质GeSn基固态等离子体PiN二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200807