KR101796148B1 - 광 검출 소자 및 이를 제조하는 방법 - Google Patents

광 검출 소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101796148B1
KR101796148B1 KR1020100116877A KR20100116877A KR101796148B1 KR 101796148 B1 KR101796148 B1 KR 101796148B1 KR 1020100116877 A KR1020100116877 A KR 1020100116877A KR 20100116877 A KR20100116877 A KR 20100116877A KR 101796148 B1 KR101796148 B1 KR 101796148B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
absorbing layer
light absorbing
pattern
substrate
Prior art date
Application number
KR1020100116877A
Other languages
English (en)
Other versions
KR20120055251A (ko
Inventor
김상훈
김경옥
김인규
주지호
장기석
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100116877A priority Critical patent/KR101796148B1/ko
Priority to US13/284,818 priority patent/US8928107B2/en
Publication of KR20120055251A publication Critical patent/KR20120055251A/ko
Application granted granted Critical
Publication of KR101796148B1 publication Critical patent/KR101796148B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

광 검출 소자 및 이를 제조하는 방법을 제공한다. 광 검출 소자는, 기판 표면에 형성된 제1 도전 패턴, 기판 상에 배치되고 제1 도전 패턴의 적어도 일부를 노출시키는 홈을 포함하는 절연 패턴, 절연 패턴의 홈을 매립하며 절연 패턴의 상부면보다 높은 상부면을 갖는 광 흡수층, 광 흡수층 상에 배치되는 제2 도전 패턴, 그리고, 제1 및 제2 도전 패턴에 각각 전기적으로 연결되는 연결 단자들을 포함할 수 있다.

Description

광 검출 소자 및 이를 제조하는 방법{Device for detecting light and Method of manufacturing the same}
본 발명은 광 검출 소자 및 이를 제조하는 방법에 관련된 것으로서, 더욱 상세하게는 수직 입사형 광 검출 소자 및 이를 제조하는 방법에 관련된 것이다.
광을 정보의 매체로 사용하는 광통신 분야, 사물로부터 반사되는 광을 받아들여 전기적 신호로 변환시키는 이미지 센서 등이 빠르게 발전하고 있으며, 여러 기술분야에서 광을 전기적 신호로 변환시키는 수광 소자는 가장 중요한 요소기술 중 하나가 되고 있다. 빛을 매개로 하는 신호를 전기적 신호로 변환하는 광 검출기는 대개 반도체로 제작되며, 용도에 따라 다른 종류의 반도체 물질이 사용된다. 반도체로 제작된 광 검출기의 흡수층은 빛을 받아 전자(electron) 및 정공(hole)을 발생시키며, 발생된 전자와 전공이 각각의 전극으로 이동하여 전기적 신호가 만들어진다. 특히, 실리콘과의 집적이 용이한 게르마늄(Ge) 광 검출기에 대한 관심이 증가하고 있다. 이는 게르마늄이 실리콘에 비해 더 높은 전자 및 정공 이동성을 가지며, 생성된 캐리어들(carrier)을 신속하게 획득하는데 유리한 특성을 지니고 있어 큰 대역폭과 양자 효율(quantum efficiency)의 측면에서 유리하기 때문이다.
본 발명이 이루고자 하는 일 기술적 과제는 공정시간 및 공정 비용의 단축 및 양산화에 유리한 광 검출 소자를 제공하는 데 있다.
본 발명의 이루고자 하는 일 기술적 과제는 상기 광 검출 소자를 제조하는 방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 개념에 따른 일 실시예는 광 검출 소자를 제공한다. 상기 광 검출 소자는, 기판 표면에 형성된 제1 도전 패턴, 상기 기판 상에 배치되고, 상기 제1 도전 패턴의 적어도 일부를 노출시키는 홈을 포함하는 절연 패턴, 상기 절연 패턴의 홈을 매립하며, 상기 절연 패턴의 상부면보다 높은 상부면을 갖는 광 흡수층, 상기 광 흡수층 상에 배치되는 제2 도전 패턴, 그리고, 상기 제1 및 제2 도전 패턴에 각각 전기적으로 연결되는 연결 단자들을 포함한다.
본 발명의 개념에 따른 다른 실시예는 광 검출 소자의 제조 방법을 제공한다. 상기 광 검출 소자의 제조 방법은, 기판 표면에 제1 도전형의 불순물을 주입하여 제1 도전 패턴을 형성하고, 상기 기판 상에, 상기 제1 도전 패턴의 적어도 일부를 노출시키는 홈을 포함하는 절연 패턴을 형성하고, 상기 홈을 매립하며, 상기 홈에 노출된 상기 제1 도전 패턴으로부터 성장되며, 상기 절연 패턴의 상부면보다 높은 상부면을 갖는 광 흡수층을 형성하고, 상기 광 흡수층의 상에 제2 도전 패턴을 형성하고, 그리고, 상기 제1 및 제2 도전 패턴에 각각 전기적으로 연결되는 연결 단자들을 형성하는 것을 포함한다.
본 발명의 개념에 따른 실시예들에 따르면, 절연 패턴을 이용하여 추가 패턴 없이, 제1 도전 패턴과 자기 정렬된 광 흡수층을 형성할 수 있어, 공정을 보다 단순화할 수 있다. 따라서, 공정시간 및 공정 비용을 단축시킬 수 있으며, 양산화에서 효율적일 수 있다.
도 1 내지 도 7은 본 발명의 몇몇 실시예들에 따른 광 검출 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 8은 본 발명의 몇몇 실시예들에 따른 광 검출 소자의 투과전자 현미경(transmission electron microscope) 촬영 사진이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성 요소가 다른 구성 요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1 내지 도 7은 본 발명의 몇몇 실시예들에 따른 광 검출 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 1을 참조하면, 기판(100)에 제1 도전 패턴(102)을 형성할 수 있다.
기판(100)은 실리콘 기판 또는 SOI(silicon on isolator) 기판일 수 있다. 기판(100)에 제1 도전형의 불순물을 주입할 수 있다. 제1 도전형은 n형 또는 p형일 수 있다. 제1 도전형의 불순물은 이온 주입 공정을 통해 기판(100)의 표면 부위에 도핑되고(doped), 도핑된 불순물을 확산시켜, 기판(100) 표면에 제1 도전 패턴(102)을 형성할 수 있다.
도 2를 참조하면, 제1 도전 패턴(102)이 형성된 기판(100) 상에, 절연막(104) 및 마스크(mask, 105)를 순차적으로 형성할 수 있다.
절연막(104)은 산화물, 질화물 또는 산질화물을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 절연막(104)은 제1 높이(H1)로 형성될 수 있다.
마스크(105)는 절연막(104)과 일 에천트(echant)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예컨대, 절연막(104)이 산화물을 포함하는 경우, 마스크(105)는 질화물을 포함할 수 있다.
도 3a 및 도 3b를 참조하면, 마스크(105)를 이용하는 식각 공정으로 절연막(104)을 식각하여, 절연 패턴(106)을 형성할 수 있다.
본 발명의 몇몇 실시예들에 따르면, 마스크(105)에 의해 노출된 절연막(104)은 건식 식각을 통해 일차 식각될 수 있다. 마스크(105)에 의해 노출된 절연막(104)은 건식 식각에 의해 완전히 식각되지 않도록 한다. 건식 식각된 절연막(104)의 잔류하는 부분을 습식 식각으로 이차 식각할 수 있다. 이차 식각에 의해 마스크(105)에 의해 노출된 절연막(104)은 완전하게 식각될 수 있다. 마스크(105)에 의해 노출된 절연막(104)이 완전히 식각됨으로써, 홈(108)을 갖는 절연 패턴(106)이 형성될 수 있다. 제1 도전 패턴(102)의 적어도 일부가 홈(108)에 의해 노출될 수 있다.
이와 같이, 마스크(105)에 의해 노출될 절연막(104)을 건식 식각 및 습식 식각을 이용하여 식각함으로써, 건식 식각으로 발생할 수 있는 식각 손상을 방지할 수 있다. 따라서, 후속하는 공정의 결함을 최소화할 수 있다.
본 발명의 일 실시예에 따르면, 도 3a에 도시된 바와 같이 홈(108)에 의해 노출되는 절연 패턴(106)의 측면은 수직면을 가질 수 있다. 따라서, 절연 패턴(106)의 홈(108)은 상부 및 하부가 실질적으로 동일한 폭을 가질 수 있다. 본 발명의 다른 실시예들에 따르면, 도 3b에 도시된 바와 같이 절연 패턴(106)은 아래로 갈수록 실질적으로 넓어지는 폭을 가질 수 있다. 따라서, 절연 패턴(106)의 홈(108)은 아래로 갈수록 실질적으로 좁아지는 폭을 가질 수 있다.
절연 패턴(106)을 형성한 후, 마스크(105)는 절연 패턴(106)으로부터 제거될 수 있다.
도 4를 참조하면, 제1 도전 패턴(102)이 노출된 홈(108)을 매립하는 광 흡수층(110)을 형성할 수 있다.
광 흡수층(110)은 제1 높이(H1)보다 실질적으로 큰 제2 높이(H2)를 가질 수 있다. 또한, 광 흡수층(110)은 하부 및 상부를 포함할 수 있다. 광 흡수층(110)의 하부는 절연 패턴(106)의 홈(108)에 배치되며, 홈(108)의 형상에 대응하는 구조를 가질 수 있다. 광 흡수층(110)의 상부는, 광 흡수층(110)의 하부로부터 돌출되며 위로 갈수록 실질적으로 좁은 폭을 가질 수 있다. 광 흡수층(110)의 상부면은 평탄하여, 광 흡수층(110)의 상부는 메사(mesa) 구조를 가질 수 있다.
광 흡수층(110)은 단결정 게르마늄(single crystal germanium)을 포함할 수 있다. 본 발명의 실시예들에서, 광 흡수층(110)은 제1 도전 패턴(102)이 노출된 홈(108)에서 선택적으로 성장될 수 있다. 더욱 상세하게 설명하면, 광 흡수층(110)은 감압 화학기상증착공정(Reduced Pressure Chemical Vapor Deposition: RPCVD) 또는 초진공 화학기상증착공정(Ultra-High Vacuum Chemical Vapor Deposition: UHVCVD)을 이용하여 형성할 수 있다.
본 발명의 일 측면에 따르면, 광 흡수층(110)은 제1 온도에서 일차 성장되고, 제1 온도보다 실질적으로 높은 제2 온도에서 이차 성장됨으로써 형성될 수 있다. 일차 성장은 게르마늄 및 수소를 포함하는 소스(source)를 이용하여 약 300℃ 내지 약 500℃의 온도, 약 수십 토르(Torr)의 압력하에서 진행될 수 있다. 예컨대, 소스는 수소화 게르마늄(GeH4) 및 수소의 혼합 가스일 수 있다. 혼합 가스는, 수소 가스에 약 5% 내지 약 30%로 희석된 수소화 게르마늄일 수 있다. 운반 가스로 수소 가스를 사용할 수 있다. 소스의 유량은 약 50sccm 내지 200sccm 정도이며, 운반 가스의 유량은 약 5slm(standard litters per minute) 내지 50slm일 수 있다. 일차 성장된 광 흡수층(110)의 두께는 약 30nm 내지 300nm일 수 있다. 이차 성장은 약 500℃ 내지 약 800℃의 온도, 약 수십 토르(Torr)의 압력하에서 진행될 수 있다. 이차 성장의 소스 및 운반 가스는 일차 성장 시의 소스 및 운반 가스와 실질적으로 동일할 수 있다. 예컨대, 소스는 수소화 게르마늄(GeH4) 및 수소의 혼합 가스일 수 있으며, 운반 가스로 수소 가스를 사용할 수 있다. 소스의 유량은 약 10sccm 내지 100sccm 정도이며, 운반 가스의 유량은 약 5slm 내지 50slm일 수 있다. 이차 성장된 광 흡수층(110)의 두께는 약 500nm 내지 5,000nm일 수 있다. 본 발명의 실시예들에 따르면, 광 흡수층(110)의 일차 성장 및 이차 성장은 동일한 챔버 내에서 즉, 인-시튜(in-situ)로 진행될 수 있다.
이와 같이, 단결정 게르마늄을 포함하는 광 흡수층(110)이 제1 도전 패턴(102) 상에 선택적으로 성장하는 것은, 벌크 게르마늄(bulk germaium)을 성장시키는 것보다 실질적으로 빠를 수 있다. 따라서, 공정 시간 및 원료 가스의 소모량이 감소할 수 있다. 이는 양산 공정에 적합한 감압 화학기상증착법 또는 초진공 화학기상증착법을 이용하는 것과 동시에, 공정비용의 단축 및 양산화에 유리한 효과를 획득할 수 있다.
또한, 단결정 게르마늄층을 형성한 후, 건식 식각으로 패터닝하여 광 흡수층(110)을 형성하는 기존 방식에서의 문제점을 억제할 수 있다. 기존 방식의 문제점들은 예컨대, 두꺼운 단결정 게르마늄층 식각의 불균일성과, 금속 배선 형성시 단결정 게르마늄층의 측벽에 금속이 잔류하는 현상 등이 있다.
도 5를 참조하면, 광 흡수층(110) 상에 제2 도전 패턴(112)을 형성할 수 있다.
본 발명의 실시예들에서, 제2 도전 패턴(112)은 광 흡수층(110)의 상부면에 선택적으로 성장될 수 있다. 더욱 상세하게 설명하면, 제2 도전 패턴(112)은 감압 화학기상증착 공정 또는 초진공 화학기상증착 공정에 의해, 광 흡수층(110)의 상부면에 선택적으로 형성될 수 있다.
일 실시예에 따르면, 제2 도전 패턴(112)은 제2 도전형의 불순물이 포함된 다결정 실리콘(polycrystalline silicon)을 포함할 수 있다. 제2 도전 패턴(112)을 형성하는 것을 더욱 상세하게 설명하면, 실리콘 소스를 이용하여 약 500℃ 내지 약 900℃의 온도, 약 수십 토르(Torr)의 압력하에서 진행될 수 있다. 예컨대, 소스로는 고순도로 정제된 실란(SiH4), 디클로로 실란(SiH4Cl2) 또는 실리콘 클로라이드(SiCl4)를 사용할 수 있으며, 운반 가스로 수소 가스를 사용할 수 있다. 소스의 유량은 약 50sccm 내지 500sccm 정도이며, 운반 가스의 유량은 약 5slm 내지 50slm일 수 있다. 제2 도전 패턴(112)의 두께는 약 50nm 내지 약 300nm일 수 있다. 제2 도전 패턴(112)이 형성되는 동안, 실시간 제2 도전형의 불순물을 도핑할 수 있다. 제2 도전 패턴(112)은 제1 도전형과 실질적으로 다른 제2 도전형의 불순물을 포함할 수 있다. 일 예로, 제1 도전형이 p형인 경우, 제2 도전형은 n형일 수 있다. 제2 도전형이 n형일 경우, 감압 화학기상증착 공정 또는 초진공 화학기상증착 공정을 수행하는 동안, 포스핀(PH3)을 주입할 수 있다. 다른 예로, 제1 도전형이 n형인 경우, 제2 도전형은 p형일 수 있다. 제2 도전형이 p형일 경우, 감압 화학기상증착 공정 또는 초진공 화학기상증착 공정을 수행하는 동안, 디보렌(diborane, B2H6)을 주입할 수 있다.
다른 실시예에 따르면, 제2 도전 패턴(112)은 다결정 실리콘-게르마늄(polycrystalline silicon-germanium)을 포함할 수 있다. 제2 도전 패턴(112)을 형성하는 것을 더욱 상세하게 설명하면, 실리콘 및 게르마늄을 포함하는 소스를 이용하여 약 500℃ 내지 약 900℃의 온도, 약 수십 토르(Torr)의 압력하에서 진행될 수 있다. 예컨대, 소스는 실란(SiH4), 게르만(GeH4), 염산(HCl) 및 수소를 포함하며, 운반 가스로는 수소 가스를 사용할 수 있다. 소스의 유량은 약 50sccm 내지 500sccm 정도이며, 운반 가스의 유량은 약 5slm 내지 50slm일 수 있다. 제2 도전 패턴(112)의 두께는 약 50nm 내지 약 300nm일 수 있다. 제2 도전 패턴(112)이 형성되는 동안, 실시간 제2 도전형의 불순물을 주입할 수 있다.
도 4 및 도 5에서 설명된 광 흡수층(110)의 형성 공정 및 제2 도전 패턴(112)의 형성 공정은 실질적으로 동일한 챔버 내에서 즉, 인-시튜로 진행될 수 있다.
본 발명의 다른 실시예들에 따르면, 광 흡수층(110) 및 제2 도전 패턴(112)이 감압 화학기상증착 공정에 의해 형성되는 경우, 다른 화학기상증착 공정에 비하여 실질적으로 우수한 침투 전위 밀도를 가질 수 있다.
도 6을 참조하면, 절연 패턴(106) 및 제2 도전 패턴(112)에 상에 컨포멀하게(conformally) 보호막(114)을 형성할 수 있다.
보호막(114)은 절연 패턴(106) 및 제2 도전 패턴(112)의 상부 프로파일(profile)을 따라 연속적으로 형성될 수 있다. 또한, 보호막(114)은 산화물, 질화물 또는 산질화물을 포함할 수 있다.
도 7을 참조하면, 제1 도전 패턴(102) 및 제2 도전 패턴(112)과 각각 전기적으로 연결되는 연결 단자들(116)을 형성할 수 있다.
연결 단자들(116)은 제1 도전 패턴(102)과 전기적으로 연결되는 제1 연결 단자(116a)와, 제2 도전 패턴(112)과 전기적으로 연결되는 제2 연결 단자(116b)를 포함할 수 있다. 제1 연결 단자(116a)는 보호막(114) 및 절연 패턴(106)을 관통하여, 제1 도전 패턴(102)과 전기적으로 연결될 수 있다. 제2 연결 단자(116b)는 보호막(114)을 관통하여, 제2 도전 패턴(112)과 전기적으로 연결될 수 있다.
본 실시예에서는 제1 및 제2 도전 패턴(102, 112)을 각각 두 개로 도시하고 있으나, 본 발명에서, 제1 및 제2 도전 패턴(102, 112)의 수량을 한정하는 것은 아니다.
연결 단자들(116)의 형성 방법을 간략하게 살펴보면, 보호막(114) 및/또는 절연 패턴(106)을 식각하여, 제1 및 제2 도전 패턴(102, 112)의 상부면이 노출되는 홀들(도시되지 않음)을 형성할 수 있다. 홀들 내에 도전물을 매립할 수 있다. 도전물은 금속 또는 금속화합물을 포함할 수 있다. 도전물의 예로는 알루미늄(Al), 구리(Cu), 티탄(Ti), 질화티탄(TiN), 백금(Pt), 탄탈(Ta) 또는 이들의 혼합물을 들 수 있다. 이어서, 열처리 공정을 수행하여, 홀 내에 매립된 도전물이 부분적으로 실리사이드화(silicidation)이 될 수 있다. 더욱 상세하게, 제1 및 제2 도전 패턴(102, 112)은 실리콘 또는 게르마늄을 포함하는 반도체 물질이며, 홀 내 매립된 도전물은 금속 또는 금속 화합물일 수 있다. 제1 및 제2 도전 패턴(102, 112)과 도전물 사이 접촉면이 실리사이드화되어 접촉 저항을 감소시킬 수 있다.
이로써, 기판(100) 표면에 형성된 제1 도전 패턴(102), 기판(100) 상에 배치되고 상기 제1 도전 패턴(102)의 적어도 일부를 노출시키는 홈(108)을 포함하는 절연 패턴(106), 절연 패턴(106)의 홈(108)을 매립하며 절연 패턴(106)의 상부면보다 높은 상부면을 갖는 광 흡수층(110), 광 흡수층(110) 상에 배치되는 제2 도전 패턴(112), 그리고 제1 및 제2 도전 패턴(102, 112)에 각각 전기적으로 연결되는 연결 단자들(116)을 포함하는 광 검출 소자를 형성할 수 있다.
도 8은 본 발명의 몇몇 실시예들에 따른 광 검출 소자의 투과전자 현미경(transmission electron microscope) 촬영 사진이다.
도 8을 참조하면, 광 흡수층(110) 및 제2 도전 패턴(112)은 절연 패턴(106) 위에서는 성장하지 않고, 절연 패턴(106)의 홈(108)에 의해 노출된 제1 도전 패턴(102) 상부에서만 선택적으로 성장한 것을 볼 수 있다. 또한, 광 흡수층(110) 및 제2 도전 패턴(112)은 매끄러운 표면을 가지도록 형성된 것을 볼 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상적인 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있다.
100: 기판 102: 제1 도전 패턴
106: 절연 패턴 110: 광 흡수층
112: 제2 도전 패턴 114: 보호막
116: 연결 단자

Claims (17)

  1. 기판 표면에 형성된 제1 도전 패턴;
    상기 기판 상에 배치되고, 상기 제1 도전 패턴의 적어도 일부를 노출시키는 홈을 포함하는 절연 패턴;
    상기 절연 패턴의 홈을 매립하며, 상기 절연 패턴의 상부면보다 높은 상부면을 갖는 광 흡수층;
    상기 광 흡수층 상에 배치되는 제2 도전 패턴; 그리고,
    상기 제1 및 제2 도전 패턴에 각각 전기적으로 연결되는 연결 단자들을 포함하되,
    상기 광 흡수층은:
    상기 홈의 내측면과 접하며 상기 기판과 멀어지는 방향으로 연장되는 하부 광 흡수층; 그리고,
    상기 하부 광 흡수층으로부터 돌출되고, 상기 기판과 멀어질수록 좁은 폭을 갖는 상부 광 흡수층을 포함하는 광 검출 소자.
  2. 제1항에 있어서,
    상기 상부 광 흡수층은 평탄한 상부면을 갖는 광 검출 소자.
  3. 제1항에 있어서,
    상기 홈에 의해 노출된 절연 패턴의 측면이 수직면인 광 검출 소자.
  4. 제1항에 있어서,
    상기 절연 패턴에 의해 한정되는 홈의 폭이 상부로 갈수록 넓어지는 광 검출 소자.
  5. 제1항에 있어서,
    상기 제1 도전 패턴은 제1 도전형의 불순물을 포함하며,
    상기 광 흡수층은 단결정 게르마늄(single crystal germanium)을 포함하고,
    상기 제2 도전 패턴은 상기 제1 도전형과 상이한 제2 도전형의 불순물을 포함하는 광 검출 소자.
  6. 제1항에 있어서,
    상기 제2 도전 패턴은 상기 상부 광 흡수층의 표면 프로파일에 대응하는 구조를 갖는 광 검출 소자.
  7. 제1항에 있어서,
    상기 연결 단자들은,
    상기 절연 패턴을 관통하여 상기 제1 도전 패턴과 전기적으로 연결되는 제1 연결 단자; 그리고,
    상기 제2 도전 패턴과 전기적으로 연결되는 제2 연결 단자를 포함하는 광 검출 소자.
  8. 기판 표면에 제1 도전형의 불순물을 주입하여 제1 도전 패턴을 형성하고;
    상기 기판 상에, 상기 제1 도전 패턴의 적어도 일부를 노출시키는 홈을 포함하는 절연 패턴을 형성하고;
    상기 홈을 매립하며, 상기 홈에 노출된 상기 제1 도전 패턴으로부터 성장되며, 상기 절연 패턴의 상부면보다 높은 상부면을 갖는 광 흡수층을 형성하고;
    상기 광 흡수층의 상에 제2 도전 패턴을 형성하고; 그리고,
    상기 제1 및 제2 도전 패턴에 각각 전기적으로 연결되는 연결 단자들을 형성하는 것을 포함하되,
    상기 광 흡수층은:
    상기 홈의 내측면과 접하며 상기 기판과 멀어지는 방향으로 연장되는 하부 광 흡수층; 그리고,
    상기 하부 광 흡수층으로부터 돌출되고, 상기 기판과 멀어질수록 좁은 폭을 갖는 상부 광 흡수층을 포함하는 광 검출 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 절연 패턴을 형성하는 것은,
    상기 기판 상에 절연막 및 마스크(mask)를 순차적으로 형성하고;
    상기 마스크를 이용하여 상기 절연막의 일부를 건식 식각으로 일차 식각하고; 그리고,
    상기 마스크를 이용하여 상기 건식 식각된 절연막의 잔류하는 부분을 습식 식각으로 이차 식각하는 것을 포함하는 광 검출 소자의 제조 방법.
  10. 제8항에 있어서,
    상기 광 흡수층을 형성하는 것은,
    상기 홈에 노출된 상기 제1 도전 패턴으로부터, 감압 화학기상증착 공정(reduced pressure chemical vapor deposition: RPCVD) 또는 초진공 화학기상증착 공정(ultra-high vacuum CVD: UHVCVD)을 이용하여, 단결정 게르마늄을 성장시키는 것을 포함하는 광 검출 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 광 흡수층을 형성하는 것은,
    게르마늄을 포함하는 소스를 이용하여 제1 온도에서 일차 성장하고; 그리고,
    상기 게르마늄을 포함하는 소스를 이용하여 상기 제1 온도보다 높은 제2 온도에서 이차 성장하는 것을 포함하는 광 검출 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 일차 성장 및 이차 성장은 동일한 공정 공간에서(in-situ) 수행되는 광 검출 소자의 제조 방법.
  13. 제8항에 있어서,
    상기 제2 도전 패턴을 형성하는 것은,
    상기 광 흡수층 상에, 감압 화학기상증착 공정 또는 초진공 화학기상증착 공정으로, 실리콘을 포함하는 소스를 사용하여 다결정 실리콘(polycrystalline silicon)을 성장시키는 것을 포함하는 광 검출 소자의 제조 방법.
  14. 제8항에 있어서,
    상기 제2 도전 패턴을 형성하는 것은,
    상기 광 흡수층 상에, 감압 화학기상증착 공정 또는 초진공 화학기상증착 공정으로, 실리콘 및 게르마늄을 포함하는 소스를 사용하여 다결정 실리콘-게르마늄 실리콘(polycrystalline silicon-germanium)을 성장시키는 것을 포함하는 광 검출 소자의 제조 방법.
  15. 제8항에 있어서,
    상기 광 흡수층 및 제2 도전 패턴은 동일한 공정 공간에서(in-situ) 수행되는 광 검출 소자의 제조 방법.
  16. 제8항에 있어서,
    상기 제2 도전 패턴 및 상기 절연 패턴을 덮는 보호막을 형성하는 것을 더 포함하되,
    상기 연결 단자들을 형성하는 것은,
    상기 보호막 및 상기 절연 패턴을 관통하여 상기 제1 도전 패턴과 전기적으로 연결하는 제1 연결 단자를 형성하고;
    상기 보호막을 관통하여 상기 제2 도전 패턴과 전기적으로 연결하는 제2 연결 단자를 형성하는 것을 포함하는 광 검출 소자의 제조 방법.
  17. 제1항에 있어서,
    상기 제2 도전 패턴은 상기 절연 패턴에 의해 노출된 상기 광 흡수층의 표면을 완전히 덮는 광 검출 소자.
KR1020100116877A 2010-11-23 2010-11-23 광 검출 소자 및 이를 제조하는 방법 KR101796148B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100116877A KR101796148B1 (ko) 2010-11-23 2010-11-23 광 검출 소자 및 이를 제조하는 방법
US13/284,818 US8928107B2 (en) 2010-11-23 2011-10-28 Light detection devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100116877A KR101796148B1 (ko) 2010-11-23 2010-11-23 광 검출 소자 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20120055251A KR20120055251A (ko) 2012-05-31
KR101796148B1 true KR101796148B1 (ko) 2017-11-13

Family

ID=46063560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100116877A KR101796148B1 (ko) 2010-11-23 2010-11-23 광 검출 소자 및 이를 제조하는 방법

Country Status (2)

Country Link
US (1) US8928107B2 (ko)
KR (1) KR101796148B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013201644A1 (de) * 2012-09-19 2014-03-20 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Germanium PIN-Fotodiode für die Integration in eine CMOS- oder BiCMOS-Technologie
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6534888B2 (ja) * 2015-07-30 2019-06-26 技術研究組合光電子融合基盤技術研究所 面型光検出器
JP6744138B2 (ja) * 2016-06-08 2020-08-19 富士通株式会社 半導体装置及びその製造方法、光インターコネクトシステム
KR102357012B1 (ko) * 2016-10-25 2022-02-04 한국전자통신연구원 광 검출 소자 및 그의 제조 방법
US11949030B2 (en) * 2020-10-27 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ cap for germanium photodetector
CN115084303A (zh) * 2021-03-10 2022-09-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230282476A1 (en) * 2022-03-01 2023-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Passive cap for germanium-containing layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100151619A1 (en) 2008-07-09 2010-06-17 Analog Devices, Inc. Recessed Germanium (Ge) Diode
JP2010212469A (ja) * 2009-03-11 2010-09-24 Hiroshima Univ 光検出器およびそれを備えた光集積回路装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP3011167B2 (ja) 1997-12-16 2000-02-21 日本電気株式会社 半導体光検出器及びその製造方法
AU2002368035A1 (en) 2002-06-19 2004-01-06 Massachusetts Institute Of Technology Ge photodetectors
US7138697B2 (en) 2004-02-24 2006-11-21 International Business Machines Corporation Structure for and method of fabricating a high-speed CMOS-compatible Ge-on-insulator photodetector

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100151619A1 (en) 2008-07-09 2010-06-17 Analog Devices, Inc. Recessed Germanium (Ge) Diode
JP2010212469A (ja) * 2009-03-11 2010-09-24 Hiroshima Univ 光検出器およびそれを備えた光集積回路装置

Also Published As

Publication number Publication date
KR20120055251A (ko) 2012-05-31
US20120126357A1 (en) 2012-05-24
US8928107B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
KR101796148B1 (ko) 광 검출 소자 및 이를 제조하는 방법
US8586441B1 (en) Germanium lateral bipolar junction transistor
US8123964B2 (en) Image sensor and method for fabricating the same
US20230378385A1 (en) Photodetector and method for forming the same
US7989245B2 (en) Method for fabricating image sensor
JP2007123852A (ja) ゲルマニウム光検出装置の製造方法
KR20160089927A (ko) 광 수신 소자
US8859319B2 (en) Methods of forming photo detectors
US7871854B1 (en) Method of making a vertical photodetector
CN111508834A (zh) 硅基光电探测器的制造方法
KR101287196B1 (ko) 광 검출기 및 그 제조방법
US11600737B2 (en) Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
CN105637639A (zh) 提供具有缺陷的减少的外延光子装置的方法及所得结构
KR20180033070A (ko) Ge 디바이스 및 SiGe 디바이스에서의 품질 개선을 위한 유전체 측벽 구조체
US9349808B2 (en) Double aspect ratio trapping
KR20180046339A (ko) 광 검출 소자 및 그의 제조 방법
US11855237B2 (en) Germanium-based sensor with junction-gate field effect transistor and method of fabricating thereof
US12015097B2 (en) Germanium-based planar photodiode with a compressed lateral peripheral zone
CN111048626B (zh) 硅基光电探测器的制造方法
CN112289892B (zh) 一种光电探测器及其制造方法
US20230282476A1 (en) Passive cap for germanium-containing layer
TW202230472A (zh) 半導體元件
KR100668855B1 (ko) Spe 공정을 이용한 콘택플러그 형성시의 실리콘기판손실 깊이 측정방법
CN118263354A (en) Photoelectric detector, manufacturing method of photoelectric detector and chip
JPH10261650A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant