JP3011167B2 - 半導体光検出器及びその製造方法 - Google Patents
半導体光検出器及びその製造方法Info
- Publication number
- JP3011167B2 JP3011167B2 JP9363338A JP36333897A JP3011167B2 JP 3011167 B2 JP3011167 B2 JP 3011167B2 JP 9363338 A JP9363338 A JP 9363338A JP 36333897 A JP36333897 A JP 36333897A JP 3011167 B2 JP3011167 B2 JP 3011167B2
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal layer
- oxide film
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体光検出器及
びその製造方法に関し、特にシリコン基板中にゲルマニ
ウムの光吸収層を持つ半導体光検出器およびその製造方
法に関する。
びその製造方法に関し、特にシリコン基板中にゲルマニ
ウムの光吸収層を持つ半導体光検出器およびその製造方
法に関する。
【０００２】
【従来の技術】通信用半導体光検出器として使われるフ
ォトダイオードは、受光感度の関係から、受光波長によ
り光吸収層に使われる材料が異なる。一般にこの材料の
バンドギャップが小さいほど長波長領域での受光感度が
上がるので、例えば１．０μ以下の波長ではシリコン
（Ｓｉ）が、１．０μ以上のいわゆる長波長帯ではゲル
マニウム（Ｇｅ）やインジウムガリウムヒ素（ＩｎＧａ
Ａｓ）がよく使われる。
ォトダイオードは、受光感度の関係から、受光波長によ
り光吸収層に使われる材料が異なる。一般にこの材料の
バンドギャップが小さいほど長波長領域での受光感度が
上がるので、例えば１．０μ以下の波長ではシリコン
（Ｓｉ）が、１．０μ以上のいわゆる長波長帯ではゲル
マニウム（Ｇｅ）やインジウムガリウムヒ素（ＩｎＧａ
Ａｓ）がよく使われる。
【０００３】ところで、１．０μｍ以上のいわゆる長波
長帯に使われるこれらの材料（Ｇｅ、ＩｎＧａＡｓ等）
は一般にシリコンに比べ高価であり、また製造プロセス
にかかる費用も高く、他の回路素子との集積も困難で、
なお且つ出来上がったフォトダイオードも高価なものと
なる。
長帯に使われるこれらの材料（Ｇｅ、ＩｎＧａＡｓ等）
は一般にシリコンに比べ高価であり、また製造プロセス
にかかる費用も高く、他の回路素子との集積も困難で、
なお且つ出来上がったフォトダイオードも高価なものと
なる。
【０００４】そこで、比較的低コストなシリコンプロセ
スを使って製造され、且つ長波長帯でも十分な受光感度
をもつフォトダイオードの実現が望まれていた。このた
めには、シリコン基板上にゲルマニウムのような長波長
帯に受光感度のある材料を直接堆積すれぱよいが、一般
にこれら材料とシリコンとは格子定数が異なるので、シ
リコン上には結晶成長が困難である。
スを使って製造され、且つ長波長帯でも十分な受光感度
をもつフォトダイオードの実現が望まれていた。このた
めには、シリコン基板上にゲルマニウムのような長波長
帯に受光感度のある材料を直接堆積すれぱよいが、一般
にこれら材料とシリコンとは格子定数が異なるので、シ
リコン上には結晶成長が困難である。
【０００５】これを解決する一例として、辰巳らは、シ
リコン基板上に直接ゲルマニウム単結晶を成長する方法
と、フォトダイオードへの応用を開示している（特願平
９―０７０９３３）。
リコン基板上に直接ゲルマニウム単結晶を成長する方法
と、フォトダイオードへの応用を開示している（特願平
９―０７０９３３）。
【０００６】これは、シリコン基板上に薄いゲルマニウ
ム層を成長し、この上に極めて薄いシリコンまたはＳｉ
Ｇｅ層を成長した後、熱処理により、シリコンとゲルマ
ニウム界面にのみ局在した転位を残し、ゲルマニウム層
内部を完全に格子緩和させ、貫通転位を完全になくした
薄いゲルマニウム結晶官を形成し、この上に所望の厚さ
のゲルマニウム単結晶の成長を行うものである。
ム層を成長し、この上に極めて薄いシリコンまたはＳｉ
Ｇｅ層を成長した後、熱処理により、シリコンとゲルマ
ニウム界面にのみ局在した転位を残し、ゲルマニウム層
内部を完全に格子緩和させ、貫通転位を完全になくした
薄いゲルマニウム結晶官を形成し、この上に所望の厚さ
のゲルマニウム単結晶の成長を行うものである。
【０００７】この成長すべてを、シリコン酸化膜に対し
て選択的に成長を行うことによって、シリコン基板上に
形成した溝中に、光吸収層となるゲルマニウム単結晶層
が直接形成された、プレーナ型のフォトダイオードが製
造可能である。
て選択的に成長を行うことによって、シリコン基板上に
形成した溝中に、光吸収層となるゲルマニウム単結晶層
が直接形成された、プレーナ型のフォトダイオードが製
造可能である。
【０００８】図１１はこのフォトダイオードの断面図を
示したものである。Ｎ型シリコン基板１中（基板主面）
に約１μｍの深さの溝を形成し、側壁にシリコン酸化膜
２を形成後、ゲルマニウム単結晶層４を約０．８μｍ、
シリコン酸化膜２、３に対して選択的に成長する。更に
連続して、アノード電極としてのＰ型シリコン層１２を
０．１μｍ選択成長する。
示したものである。Ｎ型シリコン基板１中（基板主面）
に約１μｍの深さの溝を形成し、側壁にシリコン酸化膜
２を形成後、ゲルマニウム単結晶層４を約０．８μｍ、
シリコン酸化膜２、３に対して選択的に成長する。更に
連続して、アノード電極としてのＰ型シリコン層１２を
０．１μｍ選択成長する。
【０００９】これで、Ｐ型シリコン層１２、ゲルマニウ
ム単結晶層４、Ｎ型シリコン基板１の間でＰｉＮダイオ
ードが形成される。
ム単結晶層４、Ｎ型シリコン基板１の間でＰｉＮダイオ
ードが形成される。
【００１０】次に、深さ約７５μｍの光ファイバ固定溝
１１を形成する。シングルモードの光ファイバ９をこの
溝に固定すると、ちょうどファイバのコア１０部分がゲ
ルマニウム単結晶層４の横方向に位置し、ファイバから
の入射光が光吸収層であるゲルマニウム単結晶層４に達
する構造となる。
１１を形成する。シングルモードの光ファイバ９をこの
溝に固定すると、ちょうどファイバのコア１０部分がゲ
ルマニウム単結晶層４の横方向に位置し、ファイバから
の入射光が光吸収層であるゲルマニウム単結晶層４に達
する構造となる。
【００１１】
【発明が解決しようとする課題】上記従来例には、以下
のような問題点がある。上記従来例のように、側壁がシ
リコン酸化膜２で覆われた溝部分にゲルマニウム単結晶
層を選択的にエピタキシャル成長すると、実際は図１２
に示すように、ゲルマニウム単結晶層側面部に溝底面の
シリコン面と面方位の異なるファセット７が形成されて
くる。
のような問題点がある。上記従来例のように、側壁がシ
リコン酸化膜２で覆われた溝部分にゲルマニウム単結晶
層を選択的にエピタキシャル成長すると、実際は図１２
に示すように、ゲルマニウム単結晶層側面部に溝底面の
シリコン面と面方位の異なるファセット７が形成されて
くる。
【００１２】例えば、シリコンの（１００）面方位にゲ
ルマニウムを成長した場合、図１２のように底面に対し
て約３０度の角度でゲルマニウムの（３１１）面方位の
ファセット７が生じる。このファセット上にはゲルマニ
ウムはほとんど成長しないので、ゲルマニウム単結晶層
４に連続してＰ型シリコン層１２を選択成長すると、図
１２中の○で囲んだ部分でＮ型シリコン基板１とＰ型シ
リコン層１２が接触もしくはそれに近い状態になる。
ルマニウムを成長した場合、図１２のように底面に対し
て約３０度の角度でゲルマニウムの（３１１）面方位の
ファセット７が生じる。このファセット上にはゲルマニ
ウムはほとんど成長しないので、ゲルマニウム単結晶層
４に連続してＰ型シリコン層１２を選択成長すると、図
１２中の○で囲んだ部分でＮ型シリコン基板１とＰ型シ
リコン層１２が接触もしくはそれに近い状態になる。
【００１３】すなわち、シリコン基板上に形成した溝中
に、光吸収層としてのゲルマニウム単結晶層を選択成長
したプレーナ型のＰｉＮフォトダイオードの場合、Ｎ型
シリコン領域とＰ型シリコン領域（アノード電極とカソ
ード電極）の接触もしくは接近を生じ、１Ｖ程度の接合
耐圧しか得られず、リーク電流の増加、接合耐圧の低下
をもたらすという問題が有った。
に、光吸収層としてのゲルマニウム単結晶層を選択成長
したプレーナ型のＰｉＮフォトダイオードの場合、Ｎ型
シリコン領域とＰ型シリコン領域（アノード電極とカソ
ード電極）の接触もしくは接近を生じ、１Ｖ程度の接合
耐圧しか得られず、リーク電流の増加、接合耐圧の低下
をもたらすという問題が有った。
【００１４】本発明の目的は、以上のような従来例の問
題点を解決し、簡便な方法で、リーク電流の増加と接合
耐圧低下を抑制した半導体光検出器及びその製造方法を
提供することである。
題点を解決し、簡便な方法で、リーク電流の増加と接合
耐圧低下を抑制した半導体光検出器及びその製造方法を
提供することである。
【００１５】
【課題を解決するための手段】前記課題を解決するた
め、本発明の半導体光検出器では、第一導電型のシリコ
ン基板主面に、側壁部分がシリコン酸化膜で覆われた溝
が形成され、その溝内に、ゲルマニウム単結晶層が前記
シリコン基板主面より高く形成され、そのシリコン基板
主面より上部の前記ゲルマニウム単結晶層表面の少なく
とも一部に、第二電型のシリコン層が形成されているこ
とを特徴とする。ここで、ゲルマニウム単結晶層は光吸
収層であるのが好適である。また、溝の側壁に形成した
シリコン酸化膜と前記ゲルマニウム単結晶層との間の隙
間を充填する絶縁層が形成されている構成とすることも
できる。また、絶縁層としては、シリカ塗布膜で形成す
ることもできる。また、絶縁層をシリコン酸化膜で形成
することもできる。さらに、第一導電型シリコン基板を
Ｎ型シリコン基板とすることもできる。一方、本発明の
半導体光検出器の製造方法は、第一導電型のシリコン基
板主面に、側壁部分を第１シリコン酸化膜で覆った溝を
形成する工程と、その溝内にゲルマニウム単結晶層をシ
リコン基板主面より高くなるまで選択的に形成する工程
と、全面に第２シリコン酸化膜、またはシリカ系塗布膜
を形成する上程と、第２シリコン酸化膜、またはシリカ
系塗布膜をエッチバックすることで、ゲルマニウム単結
晶層の一部を露出させる工程と、露出した前記ゲルマニ
ウム単結晶層表面に第二導電型のシリコン層を選択的に
成長させる工程とを含む方法とした。その場合、第２シ
リコン酸化膜をエッチバックする工程の前に、その第２
シリコン酸化膜の研磨工程を行うこともできる。また、
研磨工程については、ゲルマニウム単結晶層の一部が露
出する直前まで行うこともできる。
め、本発明の半導体光検出器では、第一導電型のシリコ
ン基板主面に、側壁部分がシリコン酸化膜で覆われた溝
が形成され、その溝内に、ゲルマニウム単結晶層が前記
シリコン基板主面より高く形成され、そのシリコン基板
主面より上部の前記ゲルマニウム単結晶層表面の少なく
とも一部に、第二電型のシリコン層が形成されているこ
とを特徴とする。ここで、ゲルマニウム単結晶層は光吸
収層であるのが好適である。また、溝の側壁に形成した
シリコン酸化膜と前記ゲルマニウム単結晶層との間の隙
間を充填する絶縁層が形成されている構成とすることも
できる。また、絶縁層としては、シリカ塗布膜で形成す
ることもできる。また、絶縁層をシリコン酸化膜で形成
することもできる。さらに、第一導電型シリコン基板を
Ｎ型シリコン基板とすることもできる。一方、本発明の
半導体光検出器の製造方法は、第一導電型のシリコン基
板主面に、側壁部分を第１シリコン酸化膜で覆った溝を
形成する工程と、その溝内にゲルマニウム単結晶層をシ
リコン基板主面より高くなるまで選択的に形成する工程
と、全面に第２シリコン酸化膜、またはシリカ系塗布膜
を形成する上程と、第２シリコン酸化膜、またはシリカ
系塗布膜をエッチバックすることで、ゲルマニウム単結
晶層の一部を露出させる工程と、露出した前記ゲルマニ
ウム単結晶層表面に第二導電型のシリコン層を選択的に
成長させる工程とを含む方法とした。その場合、第２シ
リコン酸化膜をエッチバックする工程の前に、その第２
シリコン酸化膜の研磨工程を行うこともできる。また、
研磨工程については、ゲルマニウム単結晶層の一部が露
出する直前まで行うこともできる。
【００１６】上記手段を施すことで、フォトリソグラフ
イー工程を行うことなく、簡便な方法で、シリコン基板
上に形成した溝中に、光吸収層としてのゲルマニウム単
結晶層を選択成長したプレーナ型のＰｉＮフォトダイオ
ードのＮ型シリコン領域とＰ型シリコン領域（アノード
電極とカソード電極）の接触もしくは接近を避けること
ができ、ＰｉＮフォトダイオードの電流の増加、接合耐
圧の低下が抑制されることになる。
イー工程を行うことなく、簡便な方法で、シリコン基板
上に形成した溝中に、光吸収層としてのゲルマニウム単
結晶層を選択成長したプレーナ型のＰｉＮフォトダイオ
ードのＮ型シリコン領域とＰ型シリコン領域（アノード
電極とカソード電極）の接触もしくは接近を避けること
ができ、ＰｉＮフォトダイオードの電流の増加、接合耐
圧の低下が抑制されることになる。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。図１は本発明の実施
の形態に係る半導体光検出器の断面図である。Ｎ型シリ
コン基板１に、側壁がシリコン酸化膜２で覆われた溝が
形成され、ゲルマニウム単結晶層４がＮ型シリコン基板
１の主面より高く形成され、尚かつシリカ塗布膜６から
露出した部分にＰ型シリコン層５が形成されている。こ
のため、ファセット７が生じても、Ｎ型シリコン基板１
とＰ型シリコン層５は従来例のように接触ないし接近す
る部分が生じることなく、ＰｉＮフォトダイオードのリ
ーク電流増加、接合耐圧低下が生じない。
について図面を参照して説明する。図１は本発明の実施
の形態に係る半導体光検出器の断面図である。Ｎ型シリ
コン基板１に、側壁がシリコン酸化膜２で覆われた溝が
形成され、ゲルマニウム単結晶層４がＮ型シリコン基板
１の主面より高く形成され、尚かつシリカ塗布膜６から
露出した部分にＰ型シリコン層５が形成されている。こ
のため、ファセット７が生じても、Ｎ型シリコン基板１
とＰ型シリコン層５は従来例のように接触ないし接近す
る部分が生じることなく、ＰｉＮフォトダイオードのリ
ーク電流増加、接合耐圧低下が生じない。
【００１８】次に、この図１に示す例について、図２〜
図６の工程順断面図を参照して説明する。
図６の工程順断面図を参照して説明する。
【００１９】まず、図２のように、面方位（１００）の
Ｎ型シリコン基板１にシリコン酸化膜３をマスクにし
て、ドライエッチング法により探さ１．０μｍの溝を形
成する。溝の面積は必要とするフォトダイオードによっ
て異なるが、シングルモード光ファイバを使った導波路
型フォトダイオードであれば、幅１０μｍ以上の矩形で
ある。
Ｎ型シリコン基板１にシリコン酸化膜３をマスクにし
て、ドライエッチング法により探さ１．０μｍの溝を形
成する。溝の面積は必要とするフォトダイオードによっ
て異なるが、シングルモード光ファイバを使った導波路
型フォトダイオードであれば、幅１０μｍ以上の矩形で
ある。
【００２０】次に、厚さ０．２μｍのシリコン酸化膜を
全面に成長し、エッチバック法で溝の側壁部のみにシリ
コン酸化膜２を残す。
全面に成長し、エッチバック法で溝の側壁部のみにシリ
コン酸化膜２を残す。
【００２１】続いて、図３のように、ゲルマニウム単結
晶層４をシリコン基板１主面上に対応するＡ−Ａ’の高
さより約０．２μ高くまで、シリコン酸化膜２、３に対
して選択的に成長する。
晶層４をシリコン基板１主面上に対応するＡ−Ａ’の高
さより約０．２μ高くまで、シリコン酸化膜２、３に対
して選択的に成長する。
【００２２】この成長法は、従来例で述べた辰巳らの開
示している方法であることが望ましい。すなわち、シリ
コン基板上に薄いゲルマニウム層（約４０ｎｍ）を成長
し、この上に極めて薄いシリコンまたはＳｉＧｅ層（１
〜２ｎｍ）を成長した後、熱処理により、シリコンとゲ
ルマニウム界面にのみ局在した転位を残し、薄いゲルマ
ニウム層内部を完全に格子緩和させ、貫通転位を完全に
なくした薄いゲルマニウム結晶層を形成し、この上に所
望の厚さのゲルマニウム単結晶の成長を行うものであ
る。このとき、図３のように底面に対して約３０度のフ
ァセット７が形成される。
示している方法であることが望ましい。すなわち、シリ
コン基板上に薄いゲルマニウム層（約４０ｎｍ）を成長
し、この上に極めて薄いシリコンまたはＳｉＧｅ層（１
〜２ｎｍ）を成長した後、熱処理により、シリコンとゲ
ルマニウム界面にのみ局在した転位を残し、薄いゲルマ
ニウム層内部を完全に格子緩和させ、貫通転位を完全に
なくした薄いゲルマニウム結晶層を形成し、この上に所
望の厚さのゲルマニウム単結晶の成長を行うものであ
る。このとき、図３のように底面に対して約３０度のフ
ァセット７が形成される。
【００２３】次に、図４のように、全面にシリカ塗布膜
６を塗布する．これにより、ファセット７で生じたＶ字
状の凹み（隙間）をシリカ塗布膜６で埋設すると同時に
ゲルマニウム単結晶層４上に平坦化されたシリカ塗布膜
６が形成される。
６を塗布する．これにより、ファセット７で生じたＶ字
状の凹み（隙間）をシリカ塗布膜６で埋設すると同時に
ゲルマニウム単結晶層４上に平坦化されたシリカ塗布膜
６が形成される。
【００２４】その後、ドライエッチング又はウェットエ
ッチングにより、図５のように、ゲルマニウム単結晶層
４の上部０．１μｍ程度を露出させる。
ッチングにより、図５のように、ゲルマニウム単結晶層
４の上部０．１μｍ程度を露出させる。
【００２５】この状態で、露出したゲルマニウム単結晶
４の表面に、図６に示すようにＰ型シリコン層５をシリ
カ塗布膜６に対して約０．１μｍほど選択成長すること
で、図１の構造が完成する。
４の表面に、図６に示すようにＰ型シリコン層５をシリ
カ塗布膜６に対して約０．１μｍほど選択成長すること
で、図１の構造が完成する。
【００２６】本実施の形態の特徴は、ファセット７の発
生した台形状のゲルマニウム単結晶層４の上部のみにＰ
型シリコン層５を形成するために、ゲルマニウム単結晶
層４をＮ型シリコン基板１の表面よりも高く形成するこ
とであり、シリカ塗布膜６を塗布・エッチバックするだ
けで、ファセット７により発生したＶ字状の凹みの埋設
とＰ型シリコン層５を成長させるゲルマニウム単結晶層
４の表面露出を同時に且つ簡便に形成し、Ｎ型シリコン
基板１とＰ型シリコン層５が従来例のように接触ないし
接近することがない。
生した台形状のゲルマニウム単結晶層４の上部のみにＰ
型シリコン層５を形成するために、ゲルマニウム単結晶
層４をＮ型シリコン基板１の表面よりも高く形成するこ
とであり、シリカ塗布膜６を塗布・エッチバックするだ
けで、ファセット７により発生したＶ字状の凹みの埋設
とＰ型シリコン層５を成長させるゲルマニウム単結晶層
４の表面露出を同時に且つ簡便に形成し、Ｎ型シリコン
基板１とＰ型シリコン層５が従来例のように接触ないし
接近することがない。
【００２７】したがって、Ｎ型シリコン基板１とＰ型シ
リコン層５の聞には必ずゲルマニウム単結晶層４が存在
し、しかも一様な電界分布を持つから、従来例では１Ｖ
程度しか接合耐圧が得られないのに対し、１０Ｖ程度の
接合耐圧が容易に得られ、ＰｉＮフォトダイオードのリ
ーク電流増加、接合耐圧低下が十分に抑制されることに
ある。
リコン層５の聞には必ずゲルマニウム単結晶層４が存在
し、しかも一様な電界分布を持つから、従来例では１Ｖ
程度しか接合耐圧が得られないのに対し、１０Ｖ程度の
接合耐圧が容易に得られ、ＰｉＮフォトダイオードのリ
ーク電流増加、接合耐圧低下が十分に抑制されることに
ある。
【００２８】ゲルマニウム単結晶層４の表面露出のため
には、一般にはフォトリソグラフイー技術によって、た
とえば、シリカ塗布膜にコンタクト孔を開ける方法もあ
るが、このためにはフォトマスク作成やフォトレジスト
塗布、露光、現像、レジストアッシング等数工程の工程
増加が見込まれ、これらの製造コスト増を考慮した場
合、本例での構造、及び方法の方が、より簡便であるこ
とは明らかである。
には、一般にはフォトリソグラフイー技術によって、た
とえば、シリカ塗布膜にコンタクト孔を開ける方法もあ
るが、このためにはフォトマスク作成やフォトレジスト
塗布、露光、現像、レジストアッシング等数工程の工程
増加が見込まれ、これらの製造コスト増を考慮した場
合、本例での構造、及び方法の方が、より簡便であるこ
とは明らかである。
【００２９】次に、本発明の他の実施の形態について、
図７〜図１０に示す工程順断面図を参照して説明する。
図７〜図１０に示す工程順断面図を参照して説明する。
【００３０】途中までは先の実施の形態の図３までと同
じである。この後、図７のように、ＣＶＤ法によるシリ
コン酸化膜８を約０．６μｍ堆積させる。ＣＶＤ法での
シリコン酸化膜成長では先の例のような塗布膜と比べ
て、平坦性に欠けるが、ファセット７で発生したＶ字状
の凹みは埋設可能である。
じである。この後、図７のように、ＣＶＤ法によるシリ
コン酸化膜８を約０．６μｍ堆積させる。ＣＶＤ法での
シリコン酸化膜成長では先の例のような塗布膜と比べ
て、平坦性に欠けるが、ファセット７で発生したＶ字状
の凹みは埋設可能である。
【００３１】次に、図８のように、研磨法により、ゲル
マニウム単結晶層４の表面は露出する直前までシリコン
酸化膜８を研磨し、平坦化を行う。
マニウム単結晶層４の表面は露出する直前までシリコン
酸化膜８を研磨し、平坦化を行う。
【００３２】更に、ウェットエッチまたはドライエッチ
でシリコン酸化膜８をエッチング除去し、図９のよう
に、ゲルマニウム単結晶層４の表面を露出させ、この
後、先の例と同様Ｐ型シリコン層５をシリコン酸化膜８
に対して約０．１μｍほど選択成長することで図１０の
ようになり、先の例とほぼ同様な構造を得る。
でシリコン酸化膜８をエッチング除去し、図９のよう
に、ゲルマニウム単結晶層４の表面を露出させ、この
後、先の例と同様Ｐ型シリコン層５をシリコン酸化膜８
に対して約０．１μｍほど選択成長することで図１０の
ようになり、先の例とほぼ同様な構造を得る。
【００３３】この実施の形態では、先の実施の形態と基
本的効果は同じであるが、先の実施の形態でのシリカ塗
布膜より、厚い成長が容易なＣＶＤシリコン酸化膜を使
うことと、最近技術水準が向上した研磨法を組み合わせ
ることで、先の実施の形態より容易に本発明の構造を実
現可能である。
本的効果は同じであるが、先の実施の形態でのシリカ塗
布膜より、厚い成長が容易なＣＶＤシリコン酸化膜を使
うことと、最近技術水準が向上した研磨法を組み合わせ
ることで、先の実施の形態より容易に本発明の構造を実
現可能である。
【００３４】
【発明の効果】以上述べたように、本発明は、シリコン
基板上に形成した溝中に、光吸収層としてのゲルマニウ
ム単結晶層を選択成長したプレーナ型のＰｉＮフォトダ
イオードにおいて、簡便な方法で、Ｎ型シリコン領域と
Ｐ型シリコン領域（アノード電極とカソード電極）の接
触もしくは接近を避けることができ、フォトリソグラフ
ィーなどのコストのかかる方法によらずに、ＰｉＮフォ
トダイオードのリーク電流の増加、接合耐圧の低下を抑
制することができる。
基板上に形成した溝中に、光吸収層としてのゲルマニウ
ム単結晶層を選択成長したプレーナ型のＰｉＮフォトダ
イオードにおいて、簡便な方法で、Ｎ型シリコン領域と
Ｐ型シリコン領域（アノード電極とカソード電極）の接
触もしくは接近を避けることができ、フォトリソグラフ
ィーなどのコストのかかる方法によらずに、ＰｉＮフォ
トダイオードのリーク電流の増加、接合耐圧の低下を抑
制することができる。
【図１】本発明の実施の形態に係る半導体光検出器の断
面図である。
面図である。
【図２】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図３】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図４】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図５】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図６】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図７】本発明の他の実施の形態係る半導体光検出器の
工程順断面図である。
工程順断面図である。
【図８】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図９】本発明の実施の形態係る半導体光検出器の工程
順断面図である。
順断面図である。
【図１０】本発明の実施の形態係る半導体光検出器の工
程順断面図である。
程順断面図である。
【図１１】従来例の断面図である。
【図１２】従来例の課題を説明するための拡大断面図で
ある。
ある。
１ Ｎ型シリコン基板 ２ シリコン酸化膜 ３ シリコン酸化膜 ４ ゲルマニウム単結晶層 ５ Ｐ型シリコン層 ６ シリカ塗布膜 ７ ファセット ８ シリコン酸化膜 ９ 光ファイバ １０ コア １１ 光ファイバ固定溝 １２ Ｐ型シリコン層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 31/10 - 31/119
Claims (9)
- 【請求項１】 第一導電型のシリコン基板主面に、側壁
部分がシリコン酸化膜で覆われた溝が形成され、その溝
内に、ゲルマニウム単結晶層が前記シリコン基板主面よ
り高く形成され、そのシリコン基板主面より上部の前記
ゲルマニウム単結晶層表面の少なくとも一部に、第二導
電型のシリコン層が形成されていることを特徴とする半
導体光検出器。 - 【請求項２】 前記ゲルマニウム単結晶層が光吸収層で
あることを特徴とする請求項１記載の半導体光検出器。 - 【請求項３】 前記溝の側壁に形成したシリコン酸化膜
と前記ゲルマニウム単結晶層との間の隙間を充填する絶
縁層が形成されていることを特徴とする、請求項１又は
２記載の半導体光検出器。 - 【請求項４】 前記絶縁層がシリカ塗布膜で形成されて
いることを特徴とする、請求項３記載の半導体光検出
器。 - 【請求項５】 前記絶縁層がシリコン酸化膜で形成され
ていることを特徴とする、請求項３記載の半導体光検出
器。 - 【請求項６】 前記第一導電型シリコン基板がＮ型シリ
コン基板であることを特徴とする、請求項１〜５記載の
半導体光検出器。 - 【請求項７】 第一導電型のシリコン基板主面に、側壁
部分を第１シリコン酸化膜で覆った溝を形成する工程
と、その溝内にゲルマニウム単結晶層を前記シリコン基
板主面より高くなるまで選択的に形成する工程と、全面
に第２シリコン酸化膜、またはシリカ系塗布膜を形成す
る工程と、前記第２シリコン酸化膜、またはシリカ系塗
布膜をエッチバックすることで、前記ゲルマニウム単結
晶層の一部を露出させる工程と、露出した前記ゲルマニ
ウム単結晶層表面に第二導電型のシリコン層を選択的に
成長させる工程とを含む、ことを特徴とする半導体光検
出器の製造方法。 - 【請求項８】 前記第２シリコン酸化膜をエッチバック
する工程の前に、その第２シリコン酸化膜の研磨工程を
行うことを特徴とする、請求項７記載の半導体光検出器
の製造方法。 - 【請求項９】 前記研磨工程は、ゲルマニウム単結晶層
の一部が露出する直前まで行うことを特徴とする、請求
項８記載の半導体光検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9363338A JP3011167B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体光検出器及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9363338A JP3011167B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体光検出器及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177122A JPH11177122A (ja) | 1999-07-02 |
| JP3011167B2 true JP3011167B2 (ja) | 2000-02-21 |
Family
ID=18479082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9363338A Expired - Lifetime JP3011167B2 (ja) | 1997-12-16 | 1997-12-16 | 半導体光検出器及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3011167B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861326B2 (en) * | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| KR100636393B1 (ko) * | 2005-02-24 | 2006-10-18 | (주)실리콘화일 | 이미지 센서 |
| KR100718875B1 (ko) | 2005-02-24 | 2007-05-17 | (주)실리콘화일 | 이미지 센서용 포토다이오드의 제조 방법 및 그 포토다이오드 |
| KR101796148B1 (ko) | 2010-11-23 | 2017-11-13 | 한국전자통신연구원 | 광 검출 소자 및 이를 제조하는 방법 |
| WO2013088490A1 (ja) | 2011-12-12 | 2013-06-20 | 株式会社日立製作所 | 半導体光素子 |
| JP6811523B2 (ja) * | 2015-07-30 | 2021-01-13 | 技術研究組合光電子融合基盤技術研究所 | 光デバイス |
| JP6656016B2 (ja) * | 2016-02-22 | 2020-03-04 | 富士通株式会社 | 半導体装置及び光インターコネクトシステム |
-
1997
- 1997-12-16 JP JP9363338A patent/JP3011167B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11177122A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5969811B2 (ja) | シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 | |
| US6943409B1 (en) | Trench optical device | |
| US5082799A (en) | Method for fabricating indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor lasers | |
| US5086011A (en) | Process for producing thin single crystal silicon islands on insulator | |
| JP2701754B2 (ja) | シリコン受光素子の製造方法 | |
| US11508870B2 (en) | Process for fabricating at least one tensilely strained planar photodiode | |
| EP0450827B1 (en) | Silicon photodiode for monolithic integrated circuits and method for making same | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| WO2022043513A1 (en) | Diode with light-sensitive intrinsic region | |
| JP3011167B2 (ja) | 半導体光検出器及びその製造方法 | |
| GB2326282A (en) | Shallow trench isolation | |
| JPH10270746A (ja) | 光検出器の製造方法 | |
| KR940008221B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN111933753A (zh) | 一种波导型光电探测器及制造方法 | |
| US11520113B1 (en) | Photodetectors and terminators including a tapered thickness | |
| JPH0697400A (ja) | Ｓｏｉウェーハ及びその製造方法 | |
| CN112186075A (zh) | 一种波导型光电探测器及制造方法 | |
| US7112461B2 (en) | Fabrication process for integrated circuit having photodiode device | |
| KR100203894B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| US20240072184A1 (en) | Photodetectors on fin structure | |
| JPS63237484A (ja) | 半導体装置 | |
| JP3343008B2 (ja) | 半導体レーザの製造方法 | |
| JP2701881B2 (ja) | 半導体の分離領域 | |
| KR940007463B1 (ko) | 반도체 장치의 소자 분리 방법 |