JP5969811B2 - シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 - Google Patents

シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 Download PDF

Info

Publication number
JP5969811B2
JP5969811B2 JP2012106604A JP2012106604A JP5969811B2 JP 5969811 B2 JP5969811 B2 JP 5969811B2 JP 2012106604 A JP2012106604 A JP 2012106604A JP 2012106604 A JP2012106604 A JP 2012106604A JP 5969811 B2 JP5969811 B2 JP 5969811B2
Authority
JP
Japan
Prior art keywords
silicon
layer
growth
photodetector
waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012106604A
Other languages
English (en)
Other versions
JP2012256869A (ja
Inventor
ウィム・ボガーツ
ヨリス・ファン・カンペンハウト
ペーター・フェルハイェン
フィリップ・アブシル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universiteit Gent
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Universiteit Gent
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universiteit Gent, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Universiteit Gent
Publication of JP2012256869A publication Critical patent/JP2012256869A/ja
Application granted granted Critical
Publication of JP5969811B2 publication Critical patent/JP5969811B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)

Description

本開示は、シリコン・フォトニクスプラットフォーム、例えば、ＳＯＩベースのフォトニクス・プラットフォームにおける、高性能の導波路一体型光検出器、例えば、Ｇｅ導波路一体型光検出器と、他のフォトニックデバイスとの集積化のための方法に関する。
完全なシリコンベースのフォトニクスプラットフォームの実現は、例えば、ポリ・オン・ＳＯＩ(poly-on-SOI)を用いた先進の受動フォトニックデバイス、例えば、高性能の隆起型(raised)グレーティングカプラ、フィルタ、偏光ローテータ及び／又は導波路と、先進の電気光学変調器およびスイッチ、例えば、ポリとＳＯＩの間にあるゲート酸化物キャパシタンス、及び／又は、キャリア空乏および注入のためのｐ−ｎダイオードを採用したＳＯＳＣＡＰ（半導体−酸化物−半導体）変調器と、接合技術を用いたハイブリッドＩＩＩ−Ｖ／Ｓｉレーザおよび増幅器と、ＧｅオンＳｉ(Ge-on-Si)導波路光検出器と、の共集積化(co-integration)を必要とする。
ハイブリッドＩＩＩ−Ｖ／シリコン・レーザおよび増幅器では、最初に別の基板上にエピタキシャル成長し、そして、例えば、ＳＯＩ基板に接合した低欠陥のＩＩＩ−Ｖ層の中で光学利得が達成される。シリコン層とＩＩＩ−Ｖ層との間で効率的なエバネセント結合を可能にするため、両方の層は、好ましくは１００ｎｍ未満の距離で近接している。ＩＩＩ−Ｖ層と薄い界面層との接合は、低い凹凸形状を持つ平坦な表面を必要とする。
共集積化したＧｅオンＳｉ導波路光検出器は、好ましくは、良好な性能、例えば、低い暗電流（低欠陥密度の貫通転位（１０７個／ｃｍ２未満）未満を必要とする）、１Ａ／Ｗのオーダーの高い応答性（シリコンとゲルマニウムとの間の効率的な光学結合、金属コンタクトでの低い寄生吸収、および効率的なキャリア収集を必要とする）、例えば、１０ＧＨｚ〜４０ＧＨｚの高速性（薄い層および小さな設置面積を必要とする）を有する。
Ｇｅ導波路光検出器は、例えば、結晶性ゲルマニウム膜をシリコンベース（例えば、ＳＯＩ）のウエハに移送してウエハ接合を行い、移送した膜に光検出器を製作することによって、シリコン・フォトニクスプラットフォームとともに集積化できる。ウエハ接合の手法を用いることは、比較的高価であり、他の光学電子コンポーネントとの共集積化、特に、近接したＩＩＩ−Ｖ層とシリコン導波路との接合を必要とするハイブリッドＩＩＩ−Ｖ／シリコン・レーザとの共集積化を困難にする。
Ｇｅ導波路光検出器は、Ｇｅ層をシリコン導波路の上部に（例えば、エピタキシャル）成長させ、Ｇｅ光検出器を製作することによって、シリコン・フォトニクスプラットフォームとの集積化も可能である。他の光学電子コンポーネント、例えば、ハイブリッドレーザとの共集積化を可能にするために、プレーナ・トポロジーが必要であり、例えば、光検出器用の薄いゲルマニウム膜（好ましくは、３００ｎｍより薄い）が必要になる。
しかしながら、こうした薄膜の上部での金属コンタクトは、光電流に寄与しない余分な光吸収を引き起こすことが知られており、それ自体、光検出器の応答速度に悪影響を及ぼす。さらに、シリコン上部にエピタキシャル成長した薄いＧｅ層内の欠陥による光検出器の応答速度への悪影響は、より厚いＧｅ層よりかなり顕著である。
本開示の実施形態の目的は、シリコンベースのフォトニクスプラットフォーム上で、フォトニック能動および受動デバイス、高性能のＧｅ導波路一体型光検出器、およびハイブリッドＩＩＩ−Ｖ／Ｓｉレーザの共集積化のための方法を提供することである。
上記目的は、本開示に係る方法およびデバイスによって達成される。
本開示は、パターン化したシリコン構造、例えば、導波路構造を含むシリコンデバイスを備えた、平坦化したシリコンベースのフォトニクス基板上における、先進の能動および受動フォトニックデバイス、ハイブリッドＩＩＩ−Ｖ／シリコンレーザおよび、ＧｅオンＳｉ(Ge-on-Si)導波路光検出器の共集積化のための方法を提供する。
該方法は、誘電体層、例えば、ＳｉＯ２層を、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、露出した導波路を選択エッチングして、Ｇｅ成長用のテンプレートを作成し、薄いシリコン層をＧｅ成長用のシード(seed)層として残すことと、意図的なＧｅ過成長(overgrowth)、例えば、約１マイクロメータのＧｅ過成長を伴って、シード層からＧｅを選択成長させることと、必要に応じて、好都合ではあるが、成長後(post-growth)アニールを行って、Ｇｅ層中の欠陥密度を減少させることと、例えば、ＣＭＰ（化学機械研磨）によって平坦化し、例えば、１００ｎｍ〜５００ｎｍ、例えば、２５０ｎｍ〜３００ｎｍのオーダーの厚さを持つＧｅ層を残すこととを含む。本開示の方法は、例えば、注入(implantation)によってドープ領域をＧｅ層の中に作成すること、およびＧｅ領域およびＳｉ領域の両方のシリサイド化を含む、Ｇｅ光検出器の処理をさらに含む。さらに、ＩＩＩ−Ｖ層を、ハイブリッドＩＩＩ−Ｖシリコンレーザの集積化のための基板に接合できる。レーザ処理の後、一般のＢＥＯＬ（Back-End Of Line: 配線工程）プロセスが、レーザ、Ｇｅ光検出器およびシリコンデバイスを接触させるために実施できる。
シリコンベースのフォトニクス基板またはシリコンベースのフォトニクスプラットフォームは、フォトニック構造およびフォトニックデバイス、例えば、導波路構造、グレーティングカプラ、フィルタ及び／又は変調器を備え、この場合、シリコン／誘電体材料系が光学的機能を実現するために用いられる。それは、例えば、ＳＯＩ（シリコン・オン・インシュレータ）ウエハ上に設けたＳｉ／ＳｉＯ２材料系とすることができる。このシリコンベースのフォトニクス基板は、好ましくは平坦化され、即ち、好ましくはほぼ平坦な表面を有する。
本開示の実施形態では、Ｇｅ成長用のテンプレートは、良好な性能、即ち、高い応答性、低い暗電流、高速性を備えた薄いＧｅ光検出器の製造が可能なように選択される。第１態様において、Ｇｅ成長用テンプレートは、例えば、１００ｎｍ〜５００ｎｍ厚、好ましくは、２５０ｎｍ〜３００ｎｍ厚の光学活性領域を備えた「反転リブ(rib)」（Ｔ字状）Ｇｅ層が得られるように選択される。光学活性領域は、より薄い（例えば、５０ｎｍ厚）横方向張り出し部を備え、その上に金属コンタクトが設けられる。動作の際、光が光学活性領域内に閉じ込められ、金属コンタクトから遠くに保たれおり、金属コンタクトでの吸収損失を実質的に制限している。
第２の態様において、Ｇｅ成長用のテンプレートは、「横方向過成長」（Ｌ字状）Ｇｅ層が得られるように選択され、Ｇｅ内の光学活性領域（１００ｎｍ〜５００ｎｍ、例えば、２５０ｎｍ〜３００ｎｍのオーダーの厚さを有する）は、シリコン導波路上での横方向過成長によって形成され、シリコン導波路とＧｅ光検出器の光学活性領域の間に薄い誘電体層を備える。Ｇｅの光学活性領域は、横方向に配置され、例えば、シード層から横方向距離（例えば、３００ｎｍ〜１０００ｎｍ）に、こうしてシード層近くの欠陥からある横方向距離に配置され、例えば、低い暗電流が得られ、暗電流は、例えば、所定の閾値未満になる。Ｇｅ光検出器への金属コンタクトは、好ましくは、光学活性領域からある距離（例えば、５０ｎｍまたはそれ以上）に設けられ、その結果、コンタクトでの吸収損失を制限でき、例えば、所定の閾値未満に制限できる。
本開示の方法において、Ｇｅ光検出器を処理した後、プレーナトポロジーが得られる。この方法は、ハイブリッドＩＩＩ−Ｖシリコン・レーザの集積化のための基板へのＩＩＩ−Ｖ層の接合をさらに含んでもよい。１００ｎｍ未満、好ましくは、５０ｎｍ未満の厚さ、例えば、３０ｎｍの薄い酸化物層を有する薄い誘電体層が、この平坦な表面上に設置でき、その後、例えば、下地のシリコン構造との良好な結合を備えたＩＩＩ−Ｖ／Ｓｉハイブリッドレーザを製造するために、例えば、これらのＩＩＩ−Ｖ層の接合が行われる。本発明の好ましい実施形態によれば、ＩＩＩ−Ｖ層は、フォトニクス基板のシリコン導波路構造からある垂直な距離、例えば、１００ｎｍより小さい、または５０ｎｍより小さい、または３０ｎｍより小さい距離に設けられる。
好ましい実施形態によれば、該方法は、単一の一般的なＢＥＯＬ(Back-End Of Line)プロセスを実施して、ＩＩＩ−Ｖ／シリコンハイブリッドレーザ、Ｇｅ光検出器およびシリコンデバイスを接触させることをさらに含む。
好ましい実施形態によれば、平坦化したシリコンベースのフォトニクス基板を用意することは、シリコンベースのダミー構造をシリコンベースのフォトニクス基板の上に設けることと、シリコンベースのフォトニクス基板をＣＭＰによって平坦化することとを含む。こうした好ましい実施形態では、少なくとも相当な量のシリコンベースのダミー構造がＧｅ成長用のシード層として使用でき、これによりＧｅ密度を基板に渡って平均化するＧｅベースのダミー構造（またはＧｅダミー）を作成でき、そしてＣＭＰを用いてＧｅ層の良好な平坦化を可能にする。利点は、シリコンベースのダミー構造は、Ｇｅベースのダミー構造を作成するために再使用できることである。
本開示の方法の利点は、既存のフレームワークに収まること、ＣＭＯＳ互換性があること、ＩＩＩ−Ｖ／Ｓｉレーザの集積化と組み合わせて良好な高性能のＧｅ光検出器が得られることである。利点は、Ｇｅ導波路一体型光検出器の集積後、シリコン導波路の上部に薄い誘電体層（１００ｎｍ未満、好ましくは５０ｎｍ未満の厚さ）だけを備えたプレーナトポロジーが得られることである。これにより後続のハイブリッドＩＩＩ−Ｖ／Ｓｉレーザの集積化が可能になり、これはシリコンとＩＩＩ−Ｖ層の間にある薄い界面誘電体層に依存して、最適なレーザ性能が得られる。
利点は、本開示のプロセスが、シリコンベースのフォトニクスプロセスのための既存のプラットフォームまたはフレームワークに収まること、そして、全てのデバイス（レーザ、Ｇｅ光検出器、シリコンデバイス）間のコンタクトモジュールの共有が可能になり、コスト低減をもたらす可能性があることである。
本開示および、先行技術に対して達成される利点を要約する目的で、本開示の一定の目的および利点を上述している。当然ながら、こうした目的または利点の全てが本開示のいずれか特定の実施形態に従って必ず達成されるわけではないことは理解すべきである。こうして、例えば、本開示が、ここで教示したような１つの利点または複数の利点を達成または最適化するような方法で、ここで教示または提示したような他の目的または利点を必ずしも達成することなく、具体化または実施できることは、当業者は認識するであろう。さらに、この要約は一例に過ぎず、本開示の範囲を限定することを意図していないことが理解される。本開示は、添付図面を参照しながら読んだ場合、構成および動作方法の両方にとって、これらの特徴および利点とともに、下記の詳細な説明を参照して最もよく理解できるてあろう。
本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係るハイブリッドＩＩＩ−Ｖシリコンレーザの集積化を示す。 「反転リブ」Ｇｅ構造のＴＥＭ断面を示す。 本開示の実施形態において使用可能な「反転リブ」Ｇｅ導波路一体型光検出器について種々のデバイス構成を示す。 先行技術のＧｅ導波路一体型光検出器（図１２（ｂ））、および本開示の実施形態に係る「反転リブ」Ｇｅ導波路一体型光検出器（図１２（ａ））のシミュレーション結果を示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示に係る例示の方法の処理ステップを概略的に示す。 本開示の実施形態において使用可能な「横方向過成長」Ｇｅ導波路一体型光検出器について種々のデバイス構成を示す。 先行技術のＧｅ光検出器と本開示の実施形態に係るＧｅ光検出器とを比較した実験結果を示す。 先行技術のＧｅ光検出器と本開示の実施形態に係るＧｅ光検出器とを比較した実験結果を示す。
請求項中のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。異なる図面において、同じ参照符号は同じまたは類似の要素を参照する。
下記の詳細な説明では、本開示および特定の実施形態でどのように実用化されるかの深い理解を提供するために、多数の具体的な詳細を説明している。しかしながら、本開示は、これらの具体的な詳細なしで実施してもよいことは理解されよう。別の例では、本開示を曖昧にしないために、周知の方法、手順および技法は詳細には示していない。本開示は、特定の実施形態に関して、一定の図面を参照しながら説明しているが、本開示はこれによって限定されない。ここに含まれ記載した図面は概略的であり、本開示の範囲を限定するものでない。図面において、幾つかの要素のサイズは強調していることがあり、説明目的のため、スケールどおりに描いていないことに留意する。
さらに、説明および請求項での用語「第１」「第２」「第３」などは、類似の要素を区別するために使用しており、必ずしも時間的または空間的な順番をランキングや他の方法で記述するためではない。ここで使用した用語は、適切な状況下で交換可能であり、ここで説明した本開示の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するためのものでない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した本開示の実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
用語「備える、含む(comprising)」は、それ以降に列挙された手段に限定されるものと解釈すべきでなく、他の要素またはステップを除外していないことに留意する。記述した特徴、整数、ステップまたは構成要素の存在を、参照したように特定するように解釈する必要があるが、１つ又はそれ以上の他の特徴、整数、ステップまたは構成要素、あるいはこれらのグループの存在または追加を除外していない。こうして表現「手段Ａ，Ｂを備えるデバイス」の範囲は、構成要素Ａ，Ｂのみから成るデバイスに限定すべきでない。
本開示は、集積化プロセスを提供するものであり、単一のシリコンベースのフォトニクスプラットフォーム上で、フォトニック能動および受動デバイス、高性能の導波路一体型光検出器、例えば、高性能のＧｅ導波路一体型光検出器、および光源のハイブリッド集積化、例えば、ハイブリッドＩＩＩ−Ｖ／Ｓｉレーザの共集積化を可能にする。
こうした共集積化は、プレーナ技術を必要とし、Ｇｅ光検出器を形成するために用いられるＧｅ層の厚さは、好ましくは３００ｎｍ未満である。
本開示の方法は、誘電体層を、パターン化したシリコン構造を備えた、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、適切なエッチング深さで溝を誘電体層にエッチング形成して、フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、露出した導波路を選択エッチングして、Ｇｅ成長用のテンプレートを作成し、薄いシリコン層をＧｅ成長用のシード(seed)層として残すことと、意図的なＧｅ過成長(overgrowth)とともに、エッチングした導波路の露出したシリコンをシード層として用いて、Ｇｅを選択成長させることと、成長後アニールを行って、Ｇｅ層中の欠陥密度を減少させることと、ＧｅのＣＭＰ（化学機械研磨）を行って、表面を平坦化し、その結果、プレーナ構造が得られ、例えば、２５０ｎｍ〜３００ｎｍのオーダーの厚さを持つＧｅ層を残すことと、を含む。本開示の方法は、例えば、注入(implantation)によってドープ領域をＧｅ層の中に作成することを含む、Ｇｅ光検出器の処理をさらに含む。
本開示の実施形態では、Ｇｅ成長用のテンプレートは、良好な性能、即ち、高い応答性、低い暗電流、高速性を備えた薄いＧｅ光検出器の製造が可能なように選択される。第１の態様において、こうした薄いＧｅ膜上の金属コンタクトが過剰な光学吸収損失を引き起こし、低性能のＧｅ光検出器をもたらすことを回避するために、金属コンタクトを光学活性領域からある距離に設けた設計が提案される。これは、「反転リブ(rib)」Ｇｅ光検出器を設けることによって得られ、この場合、Ｇｅは、光学活性領域（例えば、１００ｎｍ〜５００ｎｍ厚、例えば、２５０ｎｍ〜３００ｎｍ厚）と、横方向張り出し要素または部分（例えば、約５０ｎｍ厚）とを含むようにパターン化されて、Ｔ字状のものが得られ、金属コンタクトがこれらの張り出し要素の上に設けられる。
横方向張り出し部は、薄く、例えば、５０ｎｍのオーダーであり、光学モードをより厚い、例えば、２５０ｎｍ〜３００ｎｍ厚の光学活性領域に閉じ込める。金属コンタクトは、Ｇｅ光学活性領域と横方向接続されたこれらの薄いＧｅ層の上に設けられる。光は、主としてより厚いＧｅ領域に閉じ込められ、金属コンタクトから遠くに保たれ、これによりコンタクトでの吸収損失を大きく制限している。
第２の態様において、シリコンシード層の上部に成長した薄いＧｅ層内の欠陥の影響をさらに最小化するために、「横方向過成長」Ｇｅ導波路一体型光検出器がシリコン導波路の上部に設けられる。この態様では、光学活性Ｇｅ領域は、シリコン導波路の上に横方向過成長によって形成され、薄い（１００ｎｍ未満）誘電体層が横方向過成長Ｇｅ層とシリコン導波路層の間に存在する。Ｇｅ層の光学活性領域は、シード層から所定の横方向距離の場所にあり、光学活性領域は、シード層近くの欠陥からある横方向距離の場所にある。さらに、金属コンタクトは、好ましくは光学活性領域からある距離に設けられ、金属コンタクトでの吸収損失を最小化している。
本開示によれば、「反転リブ」Ｇｅ構造および「横方向過成長」Ｇｅ構造が、適切なエッチング深さおよびプロファイルを持つ酸化物溝の底部においてシリコン層からシード成長した選択的Ｇｅ成長によって形成される。上述のように、酸化物溝は、Ｇｅ成長用のテンプレートを形成し、エッチングされたシリコン導波路がシード層として用いられる。
Ｇｅ光検出器の集積後、プレーナ構造が得られる。プロセスの後の段階で、例えば、集積ＩＩＩ−Ｖ／シリコンハイブリッドレーザを製造するために、ＩＩＩ−Ｖ層がこのプレーナ構造に接合できる。レーザプロセスの後、一般のＢＥＯＬ(Back-End Of Line)手法が、レーザ、Ｇｅ光検出器およびシリコンデバイスを接触させるために使用できる。
本開示のプロセスが、シリコン・フォトニクスプロセス用の既存のフレームワークまたはプラットフォームに収まる。それはＣＭＯＳ互換であり、ＩＩＩ−Ｖ／Ｓｉレーザの集積化と組み合わせた良好なＧｅ光検出器を得ることを可能にする。Ｇｅ導波路一体型光検出器の集積後、プレーナトポロジーが得られ、シリコン導波路の上部に薄い誘電体層（１００ｎｍ未満、好ましくは５０ｎｍ未満の厚さ）を備える。これによりハイブリッドＩＩＩ−Ｖ／Ｓｉレーザの次の集積化が可能になり、これはシリコンとＩＩＩ−Ｖレーザとの間の薄い界面誘電体層に依存して、最適なレーザ性能が得られる。本開示のプロセスにおいて、全てのデバイス（レーザ、Ｇｅ光検出器、シリコンデバイス）間でのコンタクトモジュールの共有が可能になり、低コストプロセスをもたらす可能性がある。
本開示の方法は、例示の処理フローについて、Ｇｅ光検出器を形成するための処理ステップに着目してさらに説明する。しかしながら、本開示はこれに限定されない。例えば、異なる処理ステップでは、他の適切な材料、他の適切な処理パラメータ（例えば、温度、処理時間、…）、他の適切な寸法が使用できる。説明したもの以外の他のデバイスも集積化が可能である。
本開示の一実施形態に係る例示の処理フローの処理ステップを図１〜図８に概略的に示す。これらの図面において、本開示のプロセスは、導波路／グレーティングカプラ（ＦＣ）、隆起型(raised)グレーティングカプラ（ＲＦＣ）、ＧｅオンＳｉ(Ge-on-Si)光検出器（ＰＤ）、Ｓｉ ＭＯＳＣＡＰ変調器、Ｓｉダイオード変調器がシリコンベースのフォトニクスプラットフォームに集積化された例について説明している。
図示した例では、フォトニクスＳＯＩウエハを用いており、ＳＯＩウエハは、２０００ｎｍ厚のＢＯＸ（埋め込み酸化物）層と、その上に、軽くドープした２２０ｎｍ厚のシリコン層とを備える。図１は、既存のシリコン・フォトニクスプラットフォームに従って処理された、平坦化したシリコンベースのフォトニクス基板の断面を示す（例えば、文献（D. Vermeulen et al, "High-efficiency fiber-to-chip grating couplers realized using an advanced CMOS-compatible Silicon-On-Insulator platform", Optics Express, Vol. 18 No. 17, 16 August 2010, pp 18278-18283.）で報告されている）。図１は、２０００ｎｍ厚のＢＯＸ層１と、形成すべきフォトニクスデバイスを実現するのに必要な場所にドープされたパターン化（２２０ｎｍ厚）シリコン層２とを示し、シリコン構造２、ゲート酸化物層４、ポリ構造５の間に酸化物領域３を備え、そして、平坦な表面を有する酸化物層６を示す。
下記のステップでは、Ｇｅ成長用のテンプレートが形成される。図２は、酸化物層６を通る溝７のエッチングを示しており、その結果、Ｇｅ光検出器を形成するためのＧｅ成長が開始する場所で、下地のポリ層５が露出している。図３は、ポリ層５を通るエッチングを行い（ゲート酸化物層４の上で停止）、ゲート酸化物層４をエッチングし、下地の結晶シリコン構造２の中に、例えば、７０ｎｍ〜１５０ｎｍの範囲の深さまでエッチングした後、得られた構造を示す。こうしてＧｅ成長用のテンプレート８が形成される。
次に、クリーニングステップを行い、ＨＦ浸漬と、その場(in-situ)Ｈ２焼成(bake)を８５０℃で行う。そして、約５０ｎｍのシリコンについてその場(in-situ)ＨＣｌ気相エッチングを行って、良好なシード層表面を有する。このプロセスでは、好ましくは、フォトレジスト（パターニングステップ用に使用）は、シリコン層を露出することなく、ポリのエッチング後、ゲート酸化物のエッチング前に除去される。これは、シリコンシード層表面の清浄度にとって有利である。
プロセスでの次のステップは、Ｇｅ層９の選択成長であり、露出したシリコンをシード層として用い（図４）、段差形状の溝８（図３）をテンプレートとして用いる。Ｇｅ層９の厚さは、例えば、１マイクロメータ〜２マイクロメータのオーダーにできる。より発展したデバイスでは、シリコンエピタキシャル成長及び／又はその場(in-situ)ドーピングのニーズがさらに存在するであろう。
欠陥の数を低減するためのＧｅの成長後(post-growth)アニール（例えば、３分間、８５０℃、窒素雰囲気）の後、シリコン酸化物層６で停止するＧｅ ＣＭＰステップを行う（図５）。Ｇｅ ＣＭＰプロセスをより良く制御するために、Ｇｅ密度を基板に渡って平均化するＧｅベースのダミー構造またはＧｅダミーが設置できる。これらのＧｅダミーは、例えば、図１に示す平坦化したシリコンベースのフォトニクス基板の製造プロセスで用いられたシリコンベースのダミー構造の場所に形成できる。例えば、Ｇｅダミーは、シリコンベースのダミー構造をＧｅ成長用のシード層として用いて、製造できる。Ｇｅ ＣＭＰ後、残りのＧｅ層１０の厚さは、例えば、１００ｎｍ〜５００ｎｍの範囲、好ましくは２５０ｎｍ〜３００ｎｍのオーダーである。
このステップに続いて、図６に示すように、２０ｎｍ厚のＳｉ０．５０Ｇｅ０．５０キャップ層１１の成長（酸化物層６に対して選択的）を行い、後の処理ステップにおいてシリコンデバイスとの集団シリサイド化を可能にする。これに続いて、１００ｎｍ未満、好ましくは５０ｎｍ未満、例えば、約３０ｎｍの厚さを有するＰＥＣＶＤ酸化物ライナー１２の成長を行う（図７）。次に、Ｇｅ層内にｎ＋注入(implant)１３（例えば、リン）及び／又はｐ＋注入（例えば、ボロン）を行い、続いて活性化アニールを行い、光検出器構造（図８に示す例では、垂直ｐ−ｉ−ｎ）を形成する。図８に示す例では、Ｇｅ光検出器は、「反転リブ(rib)」構造を有する。こうした「反転リブ」構造のＴＥＭ断面を図１０に示す。
プロセスのこの段階では、シリコン・フォトニクスプラットフォーム上に、フォトニックデバイスと、集積化したＧｅ光検出器とを備えたプレーナ構造が得られる。上部酸化物層１２は、薄く、例えば、３０ｎｍの薄さであり、例えば、下地のシリコン・フォトニクス構造との良好な結合を備えたＩＩＩ−Ｖ／Ｓｉハイブリッドレーザの集積化をさらに可能にする。
ＩＩＩ−Ｖデバイスの集積化を図９に概略的に示ており、下地のシリコン導波路構造１６との良好な光結合を可能にする、集積化ＩＩＩ−Ｖレーザ１４を示している。更なる処理ステップは、ＩＩＩ−Ｖレーザの結合後、主としてレーザプロセスおよびコンタクトおよび相互接続の形成に関係する。本開示のあるプロセスでは、単一コンタクトモジュールが、シリコンデバイス、Ｇｅ光検出器およびハイブリッドレーザとのコンタクトを形成するために使用できる（図９）。図９に判るように、図示した例では、Ｇｅ層１０の形状は、薄い横方向張り出し要素を含む「反転リブ」Ｇｅ構造であり、その上に金属コンタクト１５が設けられる。これは、Ｇｅ光検出器の異なる電気設計の変形について図１１にも示している。図１１（ａ）は、垂直方向ｐ−ｉ−ｎ構造を示し、図１１（ｂ）は、横方向ｐ−ｉ−ｎ構造を示し、図１１（ｃ）は、横方向の金属−半導体−金属の構造を示す。金属コンタクトは、Ｇｅ構造の薄い横方向張り出し部分の上に、光学活性領域から遠くに設けられ、その結果、金属コンタクトの場所での光学損失は大きく減少し、Ｇｅ光検出器の高い応答性をもたらす。
図１２は、上述のような本開示に係る「反転リブ」Ｇｅ光検出器（図１２（ａ））、およびＧｅ光検出器の光学活性領域の上部に金属コンタクトを備えた先行技術のＧｅ導波路一体型光検出器（図１２（ｂ））について行ったシミュレーション結果を示す。シミュレーションは、１．５マイクロメータの波長で行い、幅が１マイクロメータ、厚さが０．２１マイクロメータのＧｅ導波路を想定した。シミュレーションは、「反転リブ」Ｇｅ光検出器の場合、光学モードの吸収係数が約４４００／ｃｍであり、その吸収は主にゲルマニウムで生じており、１００％に近い最大量子効率をもたらすことを明らかにした。先行技術のＧｅ光検出器の場合、シミュレーションは、光学モードの吸収係数が約７４００／ｃｍであり、その３０００／ｃｍが金属での吸収に関係しており、６０％未満の最大量子効率が得られることを示している。
図１３は、本開示の製造プロセスを概略的に示しており、第１態様に係る「反転リブ」Ｇｅ導波路一体型光検出器の製造、および第２態様に係る「横方向過成長」Ｇｅ導波路一体型光検出器の製造を示している。図１３（ａ）の基礎は、平坦化したシリコンベースのフォトニクスプラットフォームである。このプラットフォームは、シリコン・オン・インシュレータ（ＳＯＩ）基板の上に、ゲート酸化物４／多結晶シリコン５のスタックを備える（典型的な厚さ：１６０ｎｍ多結晶シリコン５／５ｎｍゲート酸化物４。例えば、２２０ｎｍ厚のシリコン２および２ミクロン厚の埋め込み酸化物（Ｂｏｘ）１を備えたＳＯＩ基板の上部に位置する）。
典型的には４つまたは５つのレベルのパターニングを行い、例えば、多結晶シリコンのリソグラフィ及び／又はエッチング／シリコンエッチングを含んでおり、先進の光学特徴部または構造をシリコン内に規定する。シリコンのパターニングステップ後、シリコンベースのフォトニクスプラットフォームを製造するプロセスは、酸化物を堆積し、例えば、化学機械研磨（ＣＭＰ）によって、堆積した酸化物の平坦化するステップをさらに含む。このＣＭＰステップは、パターン化した多結晶シリコンの上部にあるＳｉＮ層で停止できる。好ましくは、ＳｉＮで覆われたダミー多結晶シリコン構造が基板全体に設けられ、多結晶シリコン構造の密度をウエハ全体で平均化し、これにより良好なＣＭＰプロセス制御を可能にしている。
ＣＭＰの後、ＳｉＮ層は除去され、ＳｉＮ構造の間にある酸化物はエッチバックされ、その結果、プレーナ表面が得られる。次に、酸化物層、例えば、１５０ｎｍ厚の酸化物層が表面全体に堆積される。得られたシリコンベースのフォトニクスプラットフォームは、図１にも示している。
図１３（ａ）は、酸化物層にＧｅ成長用テンプレートを形成するステップ直前のプロセス段階を示す。図１３（ａ）は、例えば、リソグラフィ手法を用いて酸化物テンプレートを規定するためのパターン化レジスト層２１の設置を示す。図１３（ｂ）は、酸化物層６を通る溝のエッチングを示し、その結果、下地の多結晶シリコン層５が露出し、その場所でＧｅ光検出器を形成するためのＧｅ成長が開始することになる。好ましくは、これは、時間限定(timed)の酸化物エッチングであり、多結晶シリコン構造５を露出して、エッチング時間は、シリコン導波路構造２の上部に残る酸化物の厚さを決定する。図示した例では、左側の溝は、「反転リブ」Ｇｅ構造を実現するための形状であり、右側の溝は、シリコン導波路の上に位置し、「横方向過成長」Ｇｅ構造を実現することを意図している。
図１３（ｃ）は、多結晶シリコン層５を通るエッチングのステップ（例えば、ゲート酸化物４の上で停止する）を示す。これにより酸化物の中に段差状テンプレートが生成され、下地のＳｉ導波路構造の上に配置できる。レジスト層を剥離した後（図１３（ｄ））、ゲート酸化物層は、選択的にエッチングされ（図１３（ｅ））、続いてその場(in-situ)クリーニングおよび、多結晶シリコン層の中に、例えば、７０ｎｍ〜１５０ｎｍの範囲の深さまでの任意のエッチングを行う（図１３（ｆ））。プロセスの次のステップは、露出したシリコンをシード層として用い、段差状の酸化物溝をテンプレートとして用いて、例えば、０．５〜５ミクロンの厚さに達する選択的Ｇｅ成長である（図１３（ｇ））。
好都合には、転位欠陥を除去するために成長後(post-growth)アニールを行う。これにより欠陥の除去は、典型的には、薄い層よりも厚い層でより良好になる。その後、Ｇｅ ＣＭＰを行う（図１３（ｈ））。Ｇｅ層の最終厚さは、１００ｎｍ〜５００ｎｍの範囲内、典型的には約３００ｎｍに見積もられる。図示した例では、「反転リブ」構造（左側）および「横方向過成長」構造（右側）の両方が得られる。Ｇｅ ＣＭＰプロセス制御は、ウエハ全体で等しいＧｅアイランド密度を必要とし、これはＧｅダミー構造をウエハ全体に設けることによって取得できる。単一で一般の配線工程（ＢＥＯＬ）コンタクトプロセスまたは方策が、同じ基板上にあるＧｅデバイスおよびＳｉ光学デバイスのために実施できる。
一例として、図１４は、本開示の実施形態において「横方向過成長」Ｇｅ導波路一体型光検出器として使用できる２つの異なるデバイス構成を示す。
「標準」または先行技術（図１５）および「反転リブ」（図１６）のＧｅ光検出器構造の両方について、１．５マイクロメータの波長で、デバイスの機能として測定した応答性に関する実験結果を提示している。Ｇｅ層の最終厚さは約２００ｎｍであった。１０マイクロメータの長さ（Ｌ１０）を持つデバイスについて、異なる幅（それぞれＷ＝１．４ミクロン、２ミクロン、３ミクロン、１ミクロン、２ミクロン）についての結果を示す。同じデバイスサイズでは、本発明の態様に係る反転リブ構造は、「標準」Ｇｅ光検出器と比べて明らかにより良好な応答性が得られることが結論付けられる。また、反転リブ構造の場合、先行技術の構造と比べて、応答性はデバイス幅による影響をあまり受けないことが結論付けられる。
開示した実施形態の他の変形例が、図面、本開示および添付の請求項の研究から、請求項の発明を実施する際に当業者によって理解、実施できる。請求項において、用語「備える、含む(comprising)」は、他の要素またはステップを除外していない。不定冠詞"a"または"an"は、複数を除外してない。ある手段が互いに異なる従属請求項に記載されていることだけでは、これらの手段の組合せが好都合に使用できないことを示すものではない。請求項中のいずれの参照符号も、本開示の範囲を限定するものとして解釈すべきでない。
上述の説明は、本発明の一定の実施形態を詳説している。しかしながら、上述の説明が文章にどんなに詳細に記述されていても、本発明は多くの方法で実施できることは理解されよう。特定の用語の使用は、本発明の一定の特徴または態様を説明する場合、その用語は、当該用語が関連した、本発明の特徴または態様のいずれか特定の特性を含むように限定されるものとしてここで再定義されることを意味すると理解すべきではないことに留意すべきである。

Claims (14)

  1. シリコンベースのフォトニクスプラットフォーム上で、フォトニックデバイス、Ｇｅ導波路一体型光検出器、およびハイブリッドＩＩＩ−Ｖ／Ｓｉレーザの共集積化のための方法であって、
    ・パターン化したシリコン導波路構造を含むシリコンデバイスを備えた、平坦化したシリコンベースのフォトニクス基板を用意することと、
    ・誘電体層、例えば、ＳｉＯ２層を、平坦化したシリコンベースのフォトニクス基板の上部に堆積することと、
    ・適切なエッチング深さで溝を前記誘電体層にエッチング形成して、前記フォトニクス基板のパターン化したシリコン導波路構造を露出させることと、
    ・露出した導波路を選択エッチングして、Ｇｅ成長用のテンプレートを作成し、薄いシリコン層をＧｅ成長用のシード層として残すことと、
    ・意図的なＧｅ過成長を伴って、前記シード層からＧｅを選択成長させることと、
    ・Ｇｅ表面を平坦化し、減少した厚さを持つＧｅ層を残すことと、を含む方法。
  2. 前記Ｇｅ表面を平坦化する前に、成長後アニールを行って、Ｇｅ層中の欠陥密度を減少させることをさらに含む請求項１記載の方法。
  3. 減少した厚さを持つ前記Ｇｅ層は、１００ｎｍ〜５００ｎｍの厚さを有する請求項１または２記載の方法。
  4. 前記Ｇｅ表面を平坦化することは、ＣＭＰプロセスを含む請求項１〜３のいずれかに記載の方法。
  5. Ｇｅ光検出器の処理をさらに含む請求項１〜４のいずれかに記載の方法。
  6. Ｇｅ光検出器への金属コンタクトを、光学活性領域からある距離に設けて、その結果、コンタクトでの吸収損失を所定の閾値未満に制限することをさらに含む請求項１〜５のいずれかに記載の方法。
  7. 「反転リブ」（Ｔ字状）Ｇｅ層が得られるように、Ｇｅ成長用のテンプレートを選択することをさらに含む請求項１〜６のいずれかに記載の方法。
  8. 前記「反転リブ」は、２５０ｎｍ〜３００ｎｍ厚の光学活性領域を備え、光学活性領域は、より薄い横方向張り出し部を備え、横方向張り出し部の上に金属コンタクトが設けられる請求項７記載の方法。
  9. Ｇｅ成長用のテンプレートは、「横方向過成長」（Ｌ字状）Ｇｅ層が得られるように選択され、
    Ｇｅ内の光学活性領域は、シリコン導波路上での横方向過成長によって形成される請求項１〜８のいずれかに記載の方法。
  10. Ｇｅ成長用のテンプレートは、Ｇｅの光学活性領域がシード層から横方向に配置されるように選択され、こうしてシード層近くの欠陥から充分に大きな横方向距離に配置され、暗電流を所定の閾値未満に低減している請求項９記載の方法。
  11. ハイブリッドＩＩＩ−Ｖシリコン・レーザの集積化のための基板に、ＩＩＩ−Ｖ層を接合することをさらに含む請求項１〜１０のいずれかに記載の方法。
  12. 前記ＩＩＩ−Ｖ層は、前記フォトニクス基板のシリコン導波路構造から、１００ｎｍ未満の垂直距離に設けられる請求項１１記載の方法。
  13. 単一の一般的なＢＥＯＬ(Back-End Of Line)プロセスを実施して、ハイブリッドＩＩＩ−Ｖシリコンレーザ、Ｇｅ光検出器およびシリコンデバイスを接触させることをさらに含む請求項１１または１２記載の方法。
  14. 前記平坦化したシリコンベースのフォトニクス基板を用意することは、ダミー構造を前記シリコンベースのフォトニクス基板の上に設けることと、前記シリコンベースのフォトニクス基板をＣＭＰによって平坦化することとを含み、
    前記ダミー構造は、Ｇｅ成長用のシード層として使用され、これによりＧｅベースのダミー構造を作成でき、ＣＭＰを用いてＧｅ層の良好な平坦化を可能にする請求項１〜１３のいずれかに記載の方法。
JP2012106604A 2011-05-09 2012-05-08 シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法 Active JP5969811B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161484064P 2011-05-09 2011-05-09
US61/484,064 2011-05-09

Publications (2)

Publication Number Publication Date
JP2012256869A JP2012256869A (ja) 2012-12-27
JP5969811B2 true JP5969811B2 (ja) 2016-08-17

Family

ID=46395454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012106604A Active JP5969811B2 (ja) 2011-05-09 2012-05-08 シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法

Country Status (3)

Country Link
US (1) US8741684B2 (ja)
EP (1) EP2523026B1 (ja)
JP (1) JP5969811B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368579B2 (en) 2012-02-07 2016-06-14 The Board Of Trustees Of The Leland Stanford Junior University Selective area growth of germanium and silicon-germanium in silicon waveguides for on-chip optical interconnect applications
US20140270629A1 (en) * 2013-03-15 2014-09-18 Apic Corporation Optical waveguide network of an interconnecting ic module
JP6020295B2 (ja) * 2013-03-28 2016-11-02 富士通株式会社 Ｓｉ光集積回路装置及びその製造方法
US9407066B2 (en) 2013-07-24 2016-08-02 GlobalFoundries, Inc. III-V lasers with integrated silicon photonic circuits
US9048371B2 (en) * 2013-10-03 2015-06-02 Globalfoundries Singapore Pte. Ltd. Semiconductor devices including avalanche photodetector diodes integrated on waveguides and methods for fabricating the same
US9442259B2 (en) 2013-11-11 2016-09-13 Sumitomo Electric Industries, Ltd. Method for producing optical assembly and optical assembly
US9231131B2 (en) 2014-01-07 2016-01-05 International Business Machines Corporation Integrated photodetector waveguide structure with alignment tolerance
US9766484B2 (en) 2014-01-24 2017-09-19 Cisco Technology, Inc. Electro-optical modulator using waveguides with overlapping ridges
US9461090B2 (en) 2014-07-03 2016-10-04 Globalfoundries Inc. Photodetector and method of forming the photodetector on stacked trench isolation regions
US9627575B2 (en) 2014-09-11 2017-04-18 International Business Machines Corporation Photodiode structures
US10571631B2 (en) 2015-01-05 2020-02-25 The Research Foundation For The State University Of New York Integrated photonics including waveguiding material
US9372307B1 (en) * 2015-03-30 2016-06-21 International Business Machines Corporation Monolithically integrated III-V optoelectronics with SI CMOS
US10288804B2 (en) 2015-07-06 2019-05-14 University Of Houston System Method to fabricate chip-scale electronic photonic (plasmonic)-integrated circuits
JP2017022175A (ja) * 2015-07-07 2017-01-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6641765B2 (ja) * 2015-08-05 2020-02-05 富士通オプティカルコンポーネンツ株式会社 光通信装置、及び、光モジュール
JP6533131B2 (ja) * 2015-09-04 2019-06-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6545608B2 (ja) * 2015-11-30 2019-07-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2017146364A (ja) * 2016-02-15 2017-08-24 富士通株式会社 光半導体装置及び光半導体モジュール
CN105655417B (zh) 2016-02-29 2017-07-28 华为技术有限公司 光波导探测器与光模块
US9711662B1 (en) * 2016-04-21 2017-07-18 Globalfoundries Singapore Pte. Ltd. Integrated circuits with optical modulators and photodetectors and methods for producing the same
CN109642985B (zh) * 2016-07-13 2021-03-12 洛克利光子有限公司 模式转换器及其制造方法
US10976491B2 (en) 2016-11-23 2021-04-13 The Research Foundation For The State University Of New York Photonics interposer optoelectronics
US9927572B1 (en) 2017-01-04 2018-03-27 Hewlett Packard Enterprise Development Lp Hybrid photonic device structures
US10698156B2 (en) 2017-04-27 2020-06-30 The Research Foundation For The State University Of New York Wafer scale bonded active photonics interposer
FR3067866B1 (fr) * 2017-06-19 2022-01-14 Commissariat Energie Atomique Composant laser semiconducteur hybride et procede de fabrication d'un tel composant
CN108461629A (zh) * 2018-03-02 2018-08-28 福建省福芯电子科技有限公司 硅基射频电容及其制备方法
FR3078826B1 (fr) * 2018-03-07 2022-01-14 St Microelectronics Crolles 2 Sas Photodiode verticale
EP3776074B1 (en) 2018-04-04 2023-11-22 The Research Foundation for the State University of New York Heterogeneous structure on an integrated photonics platform
US10816724B2 (en) 2018-04-05 2020-10-27 The Research Foundation For The State University Of New York Fabricating photonics structure light signal transmission regions
FR3082354B1 (fr) * 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
US10690853B2 (en) 2018-06-25 2020-06-23 International Business Machines Corporation Optoelectronics integration using semiconductor on insulator substrate
KR102601212B1 (ko) 2018-10-10 2023-11-10 삼성전자주식회사 광전 소자를 포함하는 집적 회로 소자
US11550099B2 (en) * 2018-11-21 2023-01-10 The Research Foundation For The State University Of New York Photonics optoelectrical system
TWI829761B (zh) 2018-11-21 2024-01-21 紐約州立大學研究基金會 具有積體雷射的光學結構
CN114830332A (zh) * 2019-10-18 2022-07-29 光量子计算公司 在衬底上制造并包含在衬底上外延生长的铁电层的电光装置
US11810986B2 (en) * 2019-11-15 2023-11-07 Institute of Microelectronics, Chinese Academy of Sciences Method for integrating surface-electrode ion trap and silicon photoelectronic device, integrated structure, and three-dimensional structure
US11581452B2 (en) * 2020-01-10 2023-02-14 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate and contacts with precursor stacks
US11233159B2 (en) 2020-01-10 2022-01-25 Newport Fab, Llc Fabrication of semiconductor structure having group III-V device on group IV substrate with separately formed contacts using different metal liners
US11349280B2 (en) 2020-01-10 2022-05-31 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate
US11296482B2 (en) 2020-01-10 2022-04-05 Newport Fab, Llc Semiconductor structure having group III-V chiplet on group IV substrate and cavity in proximity to heating element
US11545587B2 (en) 2020-01-10 2023-01-03 Newport Fab, Llc Semiconductor structure having group III-V device on group IV substrate and contacts with liner stacks
US11929442B2 (en) 2020-01-10 2024-03-12 Newport Fab, Llc Structure and method for process control monitoring for group III-V devices integrated with group IV substrate
US11256114B2 (en) * 2020-02-11 2022-02-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making
US11764543B2 (en) 2020-04-23 2023-09-19 Mellanox Technologies, Ltd. Integration of modulator and laser in a single chip
WO2021227912A1 (zh) * 2020-05-14 2021-11-18 上海新微技术研发中心有限公司 基于硅光转接板技术的硅基光电子器件及制备方法
CN112186075B (zh) * 2020-10-10 2023-05-23 中国科学院微电子研究所 一种波导型光电探测器及制造方法
US20230091834A1 (en) * 2021-09-22 2023-03-23 Intel Corporation Optical waveguide formed within in a glass layer
CN114400236B (zh) * 2022-01-16 2024-04-26 Nano科技(北京)有限公司 集成硅光调制器和锗硅探测器的硅光集成芯片及制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998008077A1 (de) * 1996-08-16 1998-02-26 Novartis Ag Optische detektionsvorrichtung
JPH10290023A (ja) 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
US7453132B1 (en) 2002-06-19 2008-11-18 Luxtera Inc. Waveguide photodetector with integrated electronics
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US6897498B2 (en) 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
US7209623B2 (en) 2005-05-03 2007-04-24 Intel Corporation Semiconductor waveguide-based avalanche photodetector with separate absorption and multiplication regions
JP4621081B2 (ja) * 2005-07-07 2011-01-26 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
FR2896337A1 (fr) * 2006-01-17 2007-07-20 St Microelectronics Crolles 2 Procede de realisation d'une couche monocristalline sur une couche dielectrique
US7613369B2 (en) 2006-04-13 2009-11-03 Luxtera, Inc. Design of CMOS integrated germanium photodiodes
FR2910700B1 (fr) * 2006-12-21 2009-03-20 Commissariat Energie Atomique PROCEDE DE FABRICATION D'UN SUBSTRAT SOI ASSOCIANT DES ZONES A BASE DE SILICIUM ET DES ZONES A BASE DE GaAs
US7790495B2 (en) * 2007-10-26 2010-09-07 International Business Machines Corporation Optoelectronic device with germanium photodetector
US8269303B2 (en) 2008-03-07 2012-09-18 Nec Corporation SiGe photodiode
US7972922B2 (en) * 2008-11-21 2011-07-05 Freescale Semiconductor, Inc. Method of forming a semiconductor layer
JP5204059B2 (ja) * 2009-09-04 2013-06-05 日本電信電話株式会社 光検出器の製造方法
WO2011104317A1 (en) * 2010-02-24 2011-09-01 Universiteit Gent Laser light coupling into soi cmos photonic integrated circuit

Also Published As

Publication number Publication date
EP2523026B1 (en) 2016-04-27
US20120288971A1 (en) 2012-11-15
EP2523026A1 (en) 2012-11-14
JP2012256869A (ja) 2012-12-27
US8741684B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
JP5969811B2 (ja) シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化方法
KR101952800B1 (ko) 수직의 피엔 실리콘 변조기
US9653639B2 (en) Laser using locally strained germanium on silicon for opto-electronic applications
US7217584B2 (en) Bonded thin-film structures for optical modulators and methods of manufacture
CN103998960B (zh) 电子/光子集成电路架构及其制造方法
JP2013505485A (ja) ウェハ貼り合わせ技術を利用する光変調器
CN110325900B (zh) 波导光电器件
US8723125B1 (en) Waveguide end-coupled infrared detector
US20130200431A1 (en) Selective Area Growth of Germanium and Silicon-Germanium in Silicon Waveguides for On-chip Optical Interconnect Applications
JP6091273B2 (ja) 半導体装置とその製造方法
US11075498B2 (en) Method of fabricating an optoelectronic component
US20170214216A1 (en) Hybrid semiconductor lasers
US20220037545A1 (en) Fin-based photodetector structure
CN111244227B (zh) 一种硅基光子集成模块及其制备方法
CN112204459A (zh) 电吸收调制器
US8728837B2 (en) Enhancing uniformity of slab region thickness in optical components
US11256113B2 (en) Optical structure and method of fabricating an optical structure
CN111987585B (zh) 一种硅波导输出激光器
US8639065B2 (en) System having avalanche effect light sensor with enhanced sensitivity
EP3471221B1 (en) Active-passive waveguide photonic system
CN111816733B (zh) 波导锗探测器制作工艺中选择性锗外延的前处理方法
JP2015162571A (ja) Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステム
US11874540B2 (en) Capacitor resonator modulator
Verheyen et al. Co-integration of Ge detectors and Si modulators in an advanced Si photonics platform
US20190019902A1 (en) Silicon waveguide integrated with germanium pin photodetector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160708

R150 Certificate of patent or registration of utility model

Ref document number: 5969811

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250