JP2017146364A - 光半導体装置及び光半導体モジュール - Google Patents
光半導体装置及び光半導体モジュール Download PDFInfo
- Publication number
- JP2017146364A JP2017146364A JP2016026209A JP2016026209A JP2017146364A JP 2017146364 A JP2017146364 A JP 2017146364A JP 2016026209 A JP2016026209 A JP 2016026209A JP 2016026209 A JP2016026209 A JP 2016026209A JP 2017146364 A JP2017146364 A JP 2017146364A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- heater
- optical waveguide
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本実施形態では、熱源(ヒータ)を備えた光半導体装置を開示する。本実施形態では、光半導体装置の構成をその製造方法と共に説明する。図1〜図8は、第1の実施形態による光半導体装置の製造方法を工程順に示す模式図である。図1〜図4,図6〜図8において、(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。図5は、破線I−I'に対応した断面図である。
詳細には、シリコン基板1a上にシリコン酸化膜1bを介してシリコン層1cが設けられたSOI(Silicon On Insulator)基板1を用意する。例えば、シリコン酸化膜1bの厚みは3μm程度、シリコン層1cの厚みは220nm程度である。シリコン酸化膜1bの表面の面方位は、例えば(001)である。シリコン層1cを2回のリソグラフィー及びドライエッチングで加工する。例えば、1回目のリソグラフィー及びドライエッチングにより、シリコン酸化膜1b上でシリコン層1cを所定の島状に加工する。次に、2回目のリソグラフィー及びドライエッチングにより、シリコンが所定の厚み、例えば50nm程度に残存するように除去する。以上により、リブ型の光導波路11及びヒータ領域12が一体形成される。例えば、光導波路11の幅を0.4μm程度、ヒータ領域12の幅を5μm程度で長さを200μm程度とする。
詳細には、シリコン層1cを覆うようにSOI基板1の全面に絶縁材料、例えばシリコン酸化物であるTEOSを100nm程度の厚みに堆積する。次に、TEOS上にレジストを塗布し、リソグラフィーにより、TEOSにおいて下層のヒータ領域12の上面に相当する部位を開口するレジストマスクを形成する。このレジストマスクを用いて、TEOS及びヒータ領域12をドライエッチングする。以上により、ヒータ領域12には深さ200nm程度の溝12aが形成されと共に、溝12aを露出させる開口2aを有する選択成長用マスク2が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
詳細には、減圧化学気層成長(LP−CVD)装置にSOI基板1を導入し、Geをエピタキシャル成長する。Geの成膜には、原料ガスとしてGeH4、キャリアガスとしてH2を適用する。シリコン層1c上には選択成長用マスク2が形成されていることから、選択成長用マスク2の開口2aから露出する溝12aを埋め込むようにGeが成長し、Ge層13が形成される。Ge層13は、例えば200nm程度の厚みに形成する。Ge層13としては、Geを主成分とする層であれば良い。例えば、スズ(Sn)を10%程度含有するGe−Sn合金層や、シリコン(Si)を10%程度含有するGe−Si層を形成することも可能である。
詳細には、LP−CVD装置からSOI基板1を取り出した後、選択成長用マスク2の開口2aから露出するGe層13の上面を覆うように、選択成長用マスク2上にイオン注入用のスルー酸化膜3を、例えばプラズマCVD(P−CVD)法により10nm程度成膜する。次に、全面にレジストを塗布し、選択成長用マスク2の開口2aの部分のみを露出するように、露光及び現像を行う。これにより、開口4aを有するレジストマスク4が形成される。
詳細には、SOI基板1をイオン注入装置に導入し、レジストマスク4の開口4aで露出するGe層13上のスルー酸化膜3からGe層13内に、不純物、ここではn型不純物であるリン(P)をイオン注入する。n型不純物としては、Pの代わりに砒素(As)を用いても良い。イオン注入の条件としては、Ge層13の所期の低抵抗化を実現すべく、1×1015/cm2以上の高ドーズ量、例えば5×1015/cm2のドーズ量とし、加速電圧を20keVとする。なお、n型不純物の代わりに、例えばホウ素(B)等のp型不純物をGe層13に対して高濃度に導入するようにしても良い。
詳細には、SOI基板1をイオン注入装置から取り出し、レジストマスク4を、アッシング処理又は所定の薬液を用いたウェット処理により除去する。次に、SOI基板1をRTA(Rapid thermal annealing)装置に導入し、Ge層13に導入されたPイオンの活性化アニールを行う。活性化アニールは、Ge層13の所期の低抵抗化を実現すべく、700℃以上、例えば、700℃程度〜800℃程度、1分間程度の条件で行う。この活性化アニールにより、Ge層13中のキャリア濃度は、1×1020/cm3程度となる。次に、スルー酸化膜3を、希フッ酸(DHF)を用いたウェット処理により除去する。その後、SOI基板1をP−CVD装置に導入し、全面に、層間絶縁膜又はクラッド層となる絶縁層14を1μm程度の厚みに堆積する。
詳細には、絶縁層14上にレジストを塗布し、リソグラフィーにより、絶縁層14のコンタクト孔の形成部位を開口するレジストマスクを形成する。SOI基板1をICP−RIE(Inductive coupled plasma reactive ion etching)装置に導入し、レジストマスクを用いて絶縁層14をドライエッチングする。これにより、絶縁層14にコンタクト孔14aが形成される。コンタクト孔14aは通常、ヒータの1つのユニットに対して2個形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
詳細には、SOI基板1をスパッタリング装置に導入し、コンタクト孔14aを埋め込むように絶縁層13上に導電物、ここでは例えばアルミニウム(Al)を500nm程度の厚みに堆積する。次に、Al上にレジストを塗布し、リソグラフィーにより、Alの電極形成部位を開口するレジストマスクを形成する。SOI基板1をICP−RIE装置に導入し、レジストマスクを用いて絶縁層13でAlをドライエッチングする。その後、絶縁層13上に、コンタクト孔14aを埋め込んでGe層13と電気的に接続された電極15が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
ここで、第1の実施形態の変形例について説明する。本例では、第1の実施形態と同様に、ヒータを備えた光半導体装置を開示するが、ヒータの形成部位が異なる点で相違する。図9は、第1の実施形態の変形例による光半導体装置の構成を示す模式図であり、(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。図9(a)では、図示の分り易さに配慮して、絶縁層14及び電極15の図示を省略している。なお、第1の実施形態の光半導体装置と同じ構成部材等については、同符号を付して詳しい説明を省略する。
図1と同様の工程では、SOI基板1のシリコン層1cがリソグラフィー及びドライエッチングにより加工され、細線光導波路21と、リング型光導波路22となる領域(リブ型の光導波路23及びヒータ領域12)が形成される。
本実施形態では、第1の実施形態の変形例と同様に、リング型光導波路にヒータを備えた光半導体装置を開示するが、その光導波路がリブ型ではなく細線状に形成されたものである点で相違する。図10は、第2の実施形態による光半導体装置の構成を示す模式図であり、(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。図10(a)では、図示の分り易さに配慮して、絶縁層14及び電極15の図示を省略している。なお、第1の実施形態及び変形例等の光半導体装置と同じ構成部材等については、同符号を付して詳しい説明を省略する。
詳細には、シリコン基板1a上にシリコン酸化膜1bを介してシリコン層1cが設けられたSOI基板1を用意する。例えば、シリコン酸化膜1bの厚みは3μm程度、シリコン層1cの厚みは250nm程度である。シリコン酸化膜1bの表面の面方位は、例えば(001)である。シリコン層1cをリソグラフィー及びドライエッチングで分断加工する。これにより、シリコン酸化膜1b上に、直線状の細線光導波路21、リング型の細線光導波路31、及びヒータ領域33が形成される。ヒータ領域33が第1の実施形態の図1のヒータ領域12に対応しており、ヒータ領域33にヒータ32が形成される。
本実施形態では、第1の実施形態の変形例と同様に、リング型光導波路にヒータを備えた光半導体装置を開示するが、ヒータの構造が若干異なる点で相違する。図12は、第3の実施形態による光半導体装置の構成を示す模式図であり、(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。図12(a)では、図示の分り易さに配慮して、絶縁層14及び電極15の図示を省略している。なお、第1の実施形態及び変形例等の光半導体装置と同じ構成部材等については、同符号を付して詳しい説明を省略する。
本実施形態による光半導体装置を製造するには、先ず、第1の実施形態の図1と同様の工程を行う。これにより、直線状の細線光導波路21と、一体とされたリブ型の光導波路23及びヒータ領域42とを形成する。
詳細には、シリコン層1cを覆うようにSOI基板1の全面に絶縁材料、例えばシリコン酸化物であるTEOSを100nm程度の厚みに堆積する。次に、TEOS上にレジストを塗布し、リソグラフィーにより、TEOSにおいて下層のヒータ領域42の上面に相当する部位を開口するレジストマスクを形成する。このレジストマスクを用いて、TEOSをドライエッチングする。以上により、ヒータ領域42の上面を露出させる開口43aを有する選択成長用マスク43が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
詳細には、減圧化学気層成長(LP−CVD)装置にSOI基板1を導入し、Geをエピタキシャル成長する。Geの成膜には、原料ガスとしてGeH4、キャリアガスとしてH2を適用する。シリコン層1c上には選択成長用マスク43が形成されていることから、選択成長用マスク43の開口43aから露出するヒータ領域42の上面上にGeが成長し、Ge層13が形成される。Ge層13は、例えば500nm程度の厚みに形成する。
本実施形態では、第2の実施形態と同様に、リング型光導波路にヒータを備えた光半導体装置を開示するが、ヒータの構造が若干異なる点で相違する。図15は、第4の実施形態による光半導体装置の構成を示す模式図であり、(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。図15(a)では、図示の分り易さに配慮して、絶縁層14及び電極15の図示を省略している。なお、第2の実施形態等の光半導体装置と同じ構成部材等については、同符号を付して詳しい説明を省略する。
本実施形態による光半導体装置を製造するには、先ず、第1の実施形態の図1と同様の工程を行う。これにより、SOI基板1のシリコン層1cが加工されて、直線状の細線光導波路21、リング型の細線光導波路31、及びヒータ領域52が形成される。
詳細には、シリコン層1cを覆うようにSOI基板1の全面に絶縁材料、例えばシリコン酸化物であるTEOSを100nm程度の厚みに堆積する。次に、TEOS上にレジストを塗布し、リソグラフィーにより、TEOSにおいて下層のヒータ領域52の上面に相当する部位を開口するレジストマスクを形成する。このレジストマスクを用いて、TEOSをドライエッチングする。以上により、ヒータ領域52の上面を露出させる開口53aを有する選択成長用マスク53が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
詳細には、減圧化学気層成長(LP−CVD)装置にSOI基板1を導入し、Geをエピタキシャル成長する。Geの成膜には、原料ガスとしてGeH4、キャリアガスとしてH2を適用する。シリコン層1c上には選択成長用マスク53が形成されていることから、選択成長用マスク53の開口53aから露出するヒータ領域52の上面上にGeが成長し、Ge層13が形成される。Ge層13は、例えば500nm程度の厚みに形成する。
本実施形態では、第1の実施形態の変形例と同様に、リング型光導波路にヒータを備えた光半導体装置を開示するが、ヒータの構造が若干異なる点で相違する。図18は、第5の実施形態による光半導体装置の構成を示す模式図であり、(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。図18(a)では、図示の分り易さに配慮して、絶縁層14及び電極15の図示を省略している。なお、第1の実施形態及び変形例等の光半導体装置と同じ構成部材等については、同符号を付して詳しい説明を省略する。
本実施形態による光半導体装置を製造するには、先ず、図19(及び図18)に示すように、直線状の細線光導波路21及びリブ型の光導波路62を形成する。
詳細には、シリコン層1cを覆うようにSOI基板1の全面に絶縁材料、例えばシリコン酸化物であるTEOSを100nm程度の厚みに堆積する。次に、TEOS上にレジストを塗布し、リソグラフィーにより、TEOSにおいて下層の光導波路62の上面に相当する部位(細線光導波路21の近傍における部位を除く)を開口するレジストマスクを形成する。このレジストマスクを用いて、TEOSをドライエッチングする。以上により、光導波路62の上面を露出させる開口64aを有する選択成長用マスク64が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
詳細には、減圧化学気層成長(LP−CVD)装置にSOI基板1を導入し、Geをエピタキシャル成長する。Geの成膜には、原料ガスとしてGeH4、キャリアガスとしてH2を適用する。シリコン層1c上には選択成長用マスク64が形成されていることから、選択成長用マスク64の開口64aから露出する光導波路62の上面上にGeが成長し、Ge層13が形成される。Ge層13は、例えば500nm程度の厚みに形成する。Ge層64としては、Geを主成分とする層であれば良い。
本実施形態では、第2の実施形態と同様に、リング型光導波路にヒータを備えた光半導体装置を開示するが、ヒータの構造が若干異なる点で相違する。図22は、第6の実施形態による光半導体装置の構成を示す模式図であり、図22(a)では、図示の分り易さに配慮して、絶縁層14及び電極15の図示を省略している。(a)が平面図、(b)が(a)の破線I−I'に沿った断面図である。なお、第2の実施形態等の光半導体装置と同じ構成部材等については、同符号を付して詳しい説明を省略する。
本実施形態による光半導体装置を製造するには、先ず、図23(及び図22)に示すように、直線状の細線光導波路21及びリング型の細線光導波路31を形成する。
詳細には、シリコン層1cを覆うようにSOI基板1の全面に絶縁材料、例えばシリコン酸化物であるTEOSを100nm程度の厚みに堆積する。次に、TEOS上にレジストを塗布し、リソグラフィーにより、TEOSにおいて下層の細線光導波路31の上面に相当する部位(細線光導波路21の近傍における部位を除く)を開口するレジストマスクを形成する。このレジストマスクを用いて、TEOSをドライエッチングする。以上により、細線光導波路31の上面を露出させる開口72aを有する選択成長用マスク72が形成される。レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
詳細には、減圧化学気層成長(LP−CVD)装置にSOI基板1を導入し、Geをエピタキシャル成長する。Geの成膜には、原料ガスとしてGeH4、キャリアガスとしてH2を適用する。シリコン層1c上には選択成長用マスク72が形成されていることから、選択成長用マスク72の開口72aから露出する細線光導波路31の上面上にGeが成長し、Ge層13が形成される。Ge層73は、例えば500nm程度の厚みに形成する。Ge層13としては、Geを主成分とする層であれば良い。例えば、スズ(Sn)を10%程度含有するGe−Sn合金層や、シリコン(Si)を10%程度含有するGe−Si層を形成することも可能である。
本実施形態では、上述した第1の実施形態の変形例〜第6の実施形態のうちの1つの光半導体装置を備えた光半導体モジュールを開示する。
この光半導体モジュールは、Si光素子集積基板81,82を備え、両者が光ファイバ83で光学的に接続されて構成されている。
レーザ91a〜91dは、光導波路92a〜92dの一端が接続されており、それぞれ発光波長の相異なる連続光を発生させるものである。リング型変調器93a〜93dは、光導波路92a〜92dと光結合しており、温度を変えて共振波長をそれぞれ調節するものである。リング型変調器93a〜93dには、第1の実施形態の変形例〜第6の実施形態におけるヒータ24,32,41,51,62,71のうちの1つが形成されている。各ヒータは、周辺温度の変化に応じて当該ヒータに流す電流値を調整して温度を変えて、リング型変調器93a〜93dにおける共振波長を調節する。合波器94は、例えばAWG(Array Waveguide)で構成されており、入力側に光導波路92a〜92dの他端が接続され、出力側に光ファイバ83の一端が接続されている。
リング型分波器96a〜96dは、光導波路95と光結合しており、温度を変えて共振波長をそれぞれ調節し、分波を行うものである。リング型分波器96a〜96dには、第1の実施形態の変形例〜第6の実施形態におけるヒータ24,32,41,51,62,71のうちの1つが形成されている。各ヒータは、周辺温度の変化に応じて当該ヒータに流す電流値を調整して温度を変えて、リング型変調器96a〜96dにおける共振波長を調節してフィルタ特性を制御する。Ge受光器98a〜98dは、リング型分波器96a〜96dと光導波路97a〜97dを介してそれぞれ接続されており、光導波路97a〜97dを進行してきた光信号を電気信号に変換するものである。
前記光導波路の温度を調節するヒータと
を備えており、
前記ヒータは、
ゲルマニウムを主成分とするゲルマニウム層と、
前記ゲルマニウム層と電気的に接続された電極と
を含むことを特徴とする光半導体装置。
前記半導体層の一部の領域に前記ゲルマニウム層が設けられていることを特徴とする付記1又は2に記載の光半導体装置。
前記半導体層に形成された溝を埋め込むように前記ゲルマニウム層が形成されていることを特徴とする付記7に記載の光半導体装置。
前記半導体層上に前記ゲルマニウム層が形成されていることを特徴とする付記7に記載の光半導体装置。
前記第1の光素子集積基板は、発振波長の異なる複数のレーザと、前記各レーザに対応した複数の光変調器と、光合波器とを有し、
前記第2の光素子集積基板は、前記各レーザに対応した複数の光分波器と、前記各光分波器の対応した複数の受光器とを有し、
前記光変調器及び前記光分波器の少なくとも一方は、
ゲルマニウムを主成分とするゲルマニウム層と、
前記ゲルマニウム層と電気的に接続された電極と
を備えたヒータを含むことを特徴とする光半導体モジュール。
1a シリコン基板
1b シリコン酸化膜
1c シリコン層
2,43,53,64,72 選択成長用マスク
2a,4a,43a,53a,64a,72a 開口
3 スルー酸化膜
4 レジストマスク
10,24,32,41,51,63,71 ヒータ
11,23,62 リブ型の光導波路
12,33,42,52 ヒータ領域
12a,33a 溝
13 Ge層
14 絶縁層
14a コンタクト孔
15 電極
21 細線光導波路
22,61 リング型光導波路
31 リング型の細線光導波路
81,82 Si光素子集積基板
83 光ファイバ83
91a〜91d レーザ
92a〜92d,95,97a〜97d 光導波路
93a〜93d リング型変調器
94 合波器
96a〜96d リング型分波器
98a〜98d Ge受光器
Claims (12)
- 光導波路と、
前記光導波路の温度を調節するヒータと
を備えており、
前記ヒータは、
ゲルマニウムを主成分とするゲルマニウム層と、
前記ゲルマニウム層と電気的に接続された電極と
を含むことを特徴とする光半導体装置。 - 前記ゲルマニウム層は、n型又はp型の導電型とされていることを特徴とする請求項1に記載の光半導体装置。
- 前記光導波路を有する半導体層を更に含み、
前記半導体層の一部の領域に前記ゲルマニウム層が設けられていることを特徴とする請求項1又は2に記載の光半導体装置。 - 前記領域に形成された溝を埋め込むように前記ゲルマニウム層が形成されていることを特徴とする請求項3に記載の光半導体装置。
- 前記領域上に前記ゲルマニウム層が形成されていることを特徴とする請求項3に記載の光半導体装置。
- 前記光導波路上に前記ゲルマニウム層が形成されていることを特徴とする請求項3に記載の光半導体装置。
- 前記光導波路と並んで前記ゲルマニウム層が設けられていることを特徴とする請求項1に記載の光半導体装置。
- 前記光導波路と並んで半導体層が設けられており、
前記半導体層に形成された溝を埋め込むように前記ゲルマニウム層が形成されていることを特徴とする請求項7に記載の光半導体装置。 - 前記光導波路と並んで半導体層が設けられており、
前記半導体層上に前記ゲルマニウム層が形成されていることを特徴とする請求項7に記載の光半導体装置。 - 前記光導波路上に前記ゲルマニウム層が設けられていることを特徴とする請求項1に記載の光半導体装置。
- 前記光導波路は、細線型光導波路と隣接するリング型光導波路であることを特徴とする請求項1〜10のいずれか1項に記載の光半導体装置。
- 第1の光素子集積基板と第2の光素子集積基板とが光学的に接続されてなる光半導体モジュールであって、
前記第1の光素子集積基板は、発振波長の異なる複数のレーザと、前記各レーザに対応した複数の光変調器と、光合波器とを有し、
前記第2の光素子集積基板は、前記各レーザに対応した複数の光分波器と、前記各光分波器の対応した複数の受光器とを有し、
前記光変調器及び前記光分波器の少なくとも一方は、
ゲルマニウムを主成分とするゲルマニウム層と、
前記ゲルマニウム層と電気的に接続された電極と
を備えたヒータを含むことを特徴とする光半導体モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016026209A JP2017146364A (ja) | 2016-02-15 | 2016-02-15 | 光半導体装置及び光半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016026209A JP2017146364A (ja) | 2016-02-15 | 2016-02-15 | 光半導体装置及び光半導体モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017146364A true JP2017146364A (ja) | 2017-08-24 |
Family
ID=59682951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016026209A Pending JP2017146364A (ja) | 2016-02-15 | 2016-02-15 | 光半導体装置及び光半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017146364A (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009051148A1 (ja) * | 2007-10-18 | 2009-04-23 | Nec Corporation | 光位相シフタ |
JP2011064406A (ja) * | 2009-09-17 | 2011-03-31 | Yasui Seiki:Kk | 複合材料シート製造機および複合材料シートの製造方法 |
JP2012256869A (ja) * | 2011-05-09 | 2012-12-27 | Imec | シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化 |
WO2013051095A1 (ja) * | 2011-10-03 | 2013-04-11 | 富士通株式会社 | 光半導体素子、その制御方法及びその製造方法 |
WO2013145271A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士通株式会社 | 光素子、光送信素子、光受信素子、ハイブリッドレーザ、光送信装置 |
WO2013145231A1 (ja) * | 2012-03-29 | 2013-10-03 | 富士通株式会社 | 光半導体素子及び光半導体素子の制御方法 |
JP2014517522A (ja) * | 2011-05-17 | 2014-07-17 | レッドシフト システムズ コーポレーション | 熱光学可変レーザシステム |
US20150192803A1 (en) * | 2014-01-07 | 2015-07-09 | Electronics And Telecommunications Research Institute | Optical waveguide and optical device based on the same |
-
2016
- 2016-02-15 JP JP2016026209A patent/JP2017146364A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009051148A1 (ja) * | 2007-10-18 | 2009-04-23 | Nec Corporation | 光位相シフタ |
JP2011064406A (ja) * | 2009-09-17 | 2011-03-31 | Yasui Seiki:Kk | 複合材料シート製造機および複合材料シートの製造方法 |
JP2012256869A (ja) * | 2011-05-09 | 2012-12-27 | Imec | シリコン・フォトニクスプラットフォーム上でのフォトニックデバイスの共集積化 |
JP2014517522A (ja) * | 2011-05-17 | 2014-07-17 | レッドシフト システムズ コーポレーション | 熱光学可変レーザシステム |
WO2013051095A1 (ja) * | 2011-10-03 | 2013-04-11 | 富士通株式会社 | 光半導体素子、その制御方法及びその製造方法 |
WO2013145231A1 (ja) * | 2012-03-29 | 2013-10-03 | 富士通株式会社 | 光半導体素子及び光半導体素子の制御方法 |
WO2013145271A1 (ja) * | 2012-03-30 | 2013-10-03 | 富士通株式会社 | 光素子、光送信素子、光受信素子、ハイブリッドレーザ、光送信装置 |
US20150192803A1 (en) * | 2014-01-07 | 2015-07-09 | Electronics And Telecommunications Research Institute | Optical waveguide and optical device based on the same |
Non-Patent Citations (1)
Title |
---|
M. R. WATTS ET AL.: ""Adiabatic Resonant Microrings (ARMs) with Directly Integrated Thermal Microphotonics"", CONFERENCE ON LASERS AND ELECTRO-OPTICS/INTERNATIONAL QUANTUM ELECTRONICS CONFERENCE 2009, vol. CPDB10, JPN6019038346, 2 June 2009 (2009-06-02), pages 1 - 2, XP031520825, ISSN: 0004245791 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6383590B2 (ja) | 光受信装置 | |
JP6048578B2 (ja) | 半導体受光素子及びその製造方法 | |
US7266263B2 (en) | Integrated waveguide photodetector apparatus with matching propagation constants and related coupling methods | |
US9735296B2 (en) | Semiconductor light receiving device | |
US20070104441A1 (en) | Laterally-integrated waveguide photodetector apparatus and related coupling methods | |
JP6391451B2 (ja) | 光機能素子、光受信装置及び光送信装置 | |
US9977186B2 (en) | Semiconductor device and method of manufacturing the same | |
EP1946160A1 (en) | Vertically-integrated waveguide photodetector apparatus and related coupling methods | |
JP2009258527A (ja) | 光学素子 | |
JP2015220290A (ja) | Ge系半導体装置、その製造方法及び光インターコネクトシステム | |
JP2013083680A (ja) | 光モジュールおよびその製造方法 | |
JP6744138B2 (ja) | 半導体装置及びその製造方法、光インターコネクトシステム | |
JP6560153B2 (ja) | 光モジュールおよびその製造方法 | |
US20230393337A1 (en) | Structures and methods for high speed interconnection in photonic systems | |
JP5824929B2 (ja) | 光半導体素子の製造方法 | |
JP5708026B2 (ja) | 光半導体素子及びその製造方法 | |
JP2017146364A (ja) | 光半導体装置及び光半導体モジュール | |
JP5966616B2 (ja) | 波長合分波器及び光受信器 | |
US9985149B2 (en) | Semiconductor device and method of manufacturing the same | |
CN114761848B (zh) | 集成电子-光子器件、系统及其制造方法 | |
US11996489B2 (en) | Optical module and method for manufacturing the same | |
JP6514904B2 (ja) | 光半導体素子 | |
US10247882B2 (en) | Optical waveguide circuit and method of fabricating same | |
Shubin et al. | Thermally tunable SOI CMOS photonics circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201110 |