JP2017022175A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017022175A
JP2017022175A JP2015136331A JP2015136331A JP2017022175A JP 2017022175 A JP2017022175 A JP 2017022175A JP 2015136331 A JP2015136331 A JP 2015136331A JP 2015136331 A JP2015136331 A JP 2015136331A JP 2017022175 A JP2017022175 A JP 2017022175A
Authority
JP
Japan
Prior art keywords
layer
germanium
germanium layer
silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015136331A
Other languages
English (en)
Inventor
達矢 宇佐美
Tatsuya Usami
達矢 宇佐美
卓 小倉
Taku Ogura
卓 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015136331A priority Critical patent/JP2017022175A/ja
Priority to CN201610428167.7A priority patent/CN106340562A/zh
Priority to US15/186,521 priority patent/US20170012143A1/en
Publication of JP2017022175A publication Critical patent/JP2017022175A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only Ge
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】暗電流の小さいゲルマニウム受光器を実現する。
【解決手段】ゲルマニウム受光器ＰＤ１は、ｐ型シリコンコア層ＰＳＣの上面上に順次積層されたｐ型ゲルマニウム層ＰＧ、ノンドープのｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧから構成され、ｉ型ゲルマニウム層ＩＧの側面にはシリコンからなる第１キャップ層ＣＡ１が形成され、ｎ型ゲルマニウム層ＮＧの上面および側面にはシリコンからなる第２キャップ層ＣＡ２が形成されている。そして、ｎ型ゲルマニウム層ＮＧには、ゲルマニウムの共有結合半径よりも小さい共有結合半径を有する元素、例えばリンまたはヒ素などが導入されている。
【選択図】図１

Description

本発明は半導体装置およびその製造技術に関し、例えばゲルマニウム受光器（光検出器）を内蔵した半導体装置およびその製造に好適に利用できるものである。
ｎ型シリコン層中に側壁を酸化シリコン膜で覆われた溝を形成し、溝内にｎ型ゲルマニウム層と、ゲルマニウム単結晶層と、ｐ型ゲルマニウム層と、ｐ型シリコン層と、を形成し、ゲルマニウム単結晶層を光吸着層として用いた半導体光検出器が特開平１０−２９００２３号公報（特許文献１）に記載されている。
シリコン基板上にＢＯＸ層を介して形成されたｐ＋型シリコン層と、ｐ＋型シリコン層上に形成されたゲルマニウム層と、ゲルマニウム層上に形成されたｎ＋型シリコンゲルマニウム層（またはノンドープのシリコンゲルマニウム層）と、から構成されるｐｉｎ Ｇｅダイオード構造およびショットキーＧｅダイオード構造受光器が、J. Fujikata et al., “High Performance Silicon Waveguide-Integrated PIN and Schottky Ge Photodiodes and their Link with Inverter-Type CMOS TIA Circuits” （非特許文献１）に記載されている。
特開平１０−２９００２３号公報
J. Fujikata, M. Noguchi, M. Miura, D. Okamoto, T. Horikawa, and Y. Arakawa, "High Performance Silicon Waveguide-Integrated PIN and Schottky Ge Photodiodes and their Link with Inverter-Type CMOS TIA Circuits" Extended Abstracts of the 2013 International Conference on Solid State Devices and Materials, Fukuoka, 2013, pp980-981
シリコンフォトニクス技術においては、光回路と電子回路とを融合させるため、受光器が不可欠であり、ゲルマニウム半導体を利用したゲルマニウム受光器が有望視されている。しかし、ゲルマニウム受光器では、シリコン層とゲルマニウム層との界面に、共有結合半径の違いまたはイオン注入によるダメージなどに起因した欠陥が発生して、暗電流（光が照射されていないにもかかわらず流れる電流）が増加するという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、シリコンコア層と、シリコンコア層の上面上に形成されたｐ型ゲルマニウム層と、ｐ型ゲルマニウム層の上面上に形成されたノンドープのｉ型ゲルマニウム層と、ｉ型ゲルマニウム層の上面上に形成されたｎ型ゲルマニウム層と、ｎ型ゲルマニウム層の上面上に形成されたシリコンからなるキャップ層と、を有する。そして、ｎ型ゲルマニウム層に、ゲルマニウムの共有結合半径よりも小さい共有結合半径を有する元素が導入されている。
一実施の形態による半導体装置の製造方法は、シリコンコア層の上面上にｐ型ゲルマニウム層を形成する工程と、ｐ型ゲルマニウム層の上面上にノンドープのｉ型ゲルマニウム層を形成する工程と、ｉ型ゲルマニウム層の上面上および側面上にシリコンからなる第１キャップ層を形成する工程と、第１キャップ層を覆うように、第１絶縁膜を形成する工程と、を含む。続いて、ｉ型ゲルマニウム層の上面上の第１キャップ層および第１絶縁膜を加工して、ｉ型ゲルマニウム層に達する開口部を形成する工程と、開口部の底面に露出するｉ型ゲルマニウム層の上面上にｎ型ゲルマニウム層を形成する工程と、ｎ型ゲルマニウム層の上面上および側面上にシリコンからなる第２キャップ層を形成する工程と、を含む。続いて、第２キャップ層を覆うように、第２絶縁膜を形成する工程と、第２キャップ層の上面上の第２絶縁膜を加工して、第２キャップ層に達する接続部を形成する工程と、接続部の内部に導電材料を形成する工程と、を含む。ここで、ｐ型ゲルマニウム層、ｉ型ゲルマニウム層および第１キャップ層は、同一装置内でエピタキシャル成長法により連続して形成され、ｎ型ゲルマニウム層および第２キャップ層は、同一装置内でエピタキシャル成長法により連続して形成される。また、ｎ型ゲルマニウム層に導入される不純物元素の共有結合半径は、ゲルマニウムの共有結合半径よりも小さい。
一実施の形態によれば、暗電流の小さいゲルマニウム受光器を実現することができる。
（ａ）および（ｂ）はそれぞれ、実施の形態１によるゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＡ−Ａ線に沿った断面図）である。 （ａ）および（ｂ）はそれぞれ、実施の形態１によるゲルマニウム受光器の製造工程を示す要部上面図および要部断面図（同図（ａ）のＡ−Ａ線に沿った断面図）である。 （ａ）および（ｂ）はそれぞれ、図２に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図３に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図４に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図５に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図６に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図７に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図８に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、実施の形態２によるゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＢ−Ｂ線に沿った断面図）である。 （ａ）および（ｂ）はそれぞれ、実施の形態２によるゲルマニウム受光器の変形例の要部上面図および要部断面図（同図（ａ）のＢ−Ｂ線に沿った断面図）である。 （ａ）および（ｂ）はそれぞれ、実施の形態３によるゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＣ−Ｃ線に沿った断面図）である。 （ａ）および（ｂ）はそれぞれ、実施の形態３によるゲルマニウム受光器の製造工程を示す要部上面図および要部断面図（同図（ａ）のＣ−Ｃ線に沿った断面図）である。 （ａ）および（ｂ）はそれぞれ、図１３に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図１４に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。 （ａ）および（ｂ）はそれぞれ、図１５に続く、ゲルマニウム受光器の製造工程を示す要部上面図および要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
近年、シリコンを材料とした光信号用の伝送線路を作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
シリコン（Ｓｉ）からなる基板上に形成された光導波路を基本とする光回路では、シリコン（Ｓｉ）からなるコアを用いたシリコン導波路が主に用いられている。シリコン（Ｓｉ）は電子回路において広く使用されている材料であり、シリコン導波路を使用することにより光回路と電子回路とを同一の基板上に作製することが可能となる。
ところで、光信号を電気信号に変換するためには受光器が不可欠となるが、受光器にはシリコン（Ｓｉ）よりも禁制帯幅の狭いゲルマニウム（Ｇｅ）の利用が有望視されている。これは、電子回路上で、通信波長帯である１．６μｍ程度までの波長の近赤外光を検出するためには、シリコン（Ｓｉ）よりも禁制帯幅の狭いゲルマニウム（Ｇｅ）の利用が好ましこと、また、ゲルマニウム（Ｇｅ）はシリコン（Ｓｉ）との親和性が高く、シリコン導波路上にモノリシックに形成できることによる。
例えばｐ＋型シリコン層と、ゲルマニウム層と、ｎ＋型シリコンゲルマニウム層と、から構成されるｐｉｎ構造の受光器が提案されている（例えば非特許文献１）。しかし、このような構造の受光器では、暗電流の増加が懸念される。すなわち、シリコン（Ｓｉ）の共有結合半径は１．１１Å、ゲルマニウム（Ｇｅ）の共有結合半径は１．２２Åである。また、リン（Ｐ）の共有結合半径は１．０６Å、ホウ素（Ｂ）の共有結合半径は０．８２Åである。
従って、ホウ素（Ｂ）を導入したｐ＋型シリコン層の共有結合半径は１．１１Åよりも小さくなるので、ｐ＋型シリコン層とゲルマニウム層との共有結合半径差は、ノンドープのシリコン層とゲルマニウム層との共有結合半径差よりも大きくなる。ｎ＋型シリコンゲルマニウム層も同様である。このため、ｐ＋型シリコン層とゲルマニウム層との界面およびｎ＋型シリコンゲルマニウム層とゲルマニウム層との界面における欠陥が大きくなり、暗電流が増加することが推測される。
また、シリコン層またはゲルマニウム層に不純物を導入する際に、イオン注入法を採用すると、イオン注入時のダメージにより、シリコン層とゲルマニウム層との界面に欠陥が入り、暗電流が増加することが推測される。
受光器の暗電流が大きくなると、受光器が誤った判断をする原因となる。このため、半導体装置の高性能化および高信頼化において、この暗電流を減らすことが重要となる。
一方、溝の内部に、エピタキシャル成長法により連続して形成されたｎ型ゲルマニウム層と、ゲルマニウム単結晶層と、ｐ型ゲルマニウム層と、から構成されるｐｉｎ構造の受光器が提案されている（例えば特許文献１）。この構造であれば、上記した共有結合半径の違いおよびイオン注入法に起因する暗電流の増加を抑制することができる。しかし、溝の側壁との間に隙間ができると、ｎ型ゲルマニウム層とｐ型ゲルマニウム層とが近接して、互いの層をドープ元素が相互拡散する恐れがあり、受光器の機能が劣化する可能性がある。
本実施の形態においては、暗電流を低減することのできるゲルマニウム受光器の構造およびその製造方法が主要な特徴となっており、その詳細および効果などについて以降の説明で明らかにする。
（実施の形態１）
＜半導体装置の構造＞
本実施の形態１によるゲルマニウム受光器の構造を、図１を用いて説明する。図１（ａ）および（ｂ）はそれぞれ、本実施の形態１によるゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＡ−Ａ線に沿った断面図）である。
本実施の形態１によるゲルマニウム受光器ＰＤ１は、シリコンコア層ＳＣに形成されたｐ型シリコンコア層ＰＳＣの上面上に順次積層された、ｐ型不純物が導入されたｐ型ゲルマニウム層ＰＧと、ノンドープのｉ（intrinsic）型ゲルマニウム層ＩＧと、ｎ型不純物が導入されたｎ型ゲルマニウム層ＮＧと、から構成されている。さらに、ｉ型ゲルマニウム層ＩＧの側面を覆うようにシリコン（Ｓｉ）からなる第１キャップ層ＣＡ１が形成され、ｎ型ゲルマニウム層ＮＧの上面および側面を覆うようにシリコン（Ｓｉ）からなる第２キャップ層ＣＡ２が形成されている。
以下、具体的にゲルマニウム受光器ＰＤ１の構成を説明する。単結晶シリコン（Ｓｉ）からなる半導体基板ＳＵＢ上に、第１絶縁膜（ＢＯＸ層、下層クラッド層とも言う。）ＩＦ１を介して形成されたシリコン（Ｓｉ）からなるシリコンコア層ＳＣが形成されている。第１絶縁膜ＩＦ１の厚さは、例えば１μｍ以上、好ましくは２〜３μｍ程度である。シリコンコア層ＳＣの厚さは、例えば１００〜３００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、２００ｎｍを中心値とする範囲が最も好適と考えられる。
シリコンコア層ＳＣの表層の一部には、ｐ型ゲルマニウム層ＰＧと接触を得るために、ｐ型不純物、例えばホウ素（Ｂ）がイオン注入法により導入されたｐ型シリコンコア層ＰＳＣが形成されている。その不純物濃度は、例えば１０１５〜１０２０ｃｍ−３の範囲であり、代表的な値としては、例えば１０１８ｃｍ−３程度である。
ｐ型シリコンコア層ＰＳＣの上面上に、ｐ型ゲルマニウム層ＰＧが形成され、ｐ型ゲルマニウム層ＰＧの上面上にｉ型ゲルマニウム層ＩＧが形成され、ｉ型ゲルマニウム層ＩＧの上面上にｎ型ゲルマニウム層ＮＧが形成されている。すなわち、ｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧにより縦型のｐｉｎ構造が形成されている。
ｐ型ゲルマニウム層ＰＧは、ｐ型不純物、例えばホウ素（Ｂ）が導入されたゲルマニウム層であり、その厚さは、例えば１００ｎｍ以下である。ｉ型ゲルマニウム層ＩＧの厚さは、例えば３００〜２０,０００ｎｍ程度である。ｎ型ゲルマニウム層ＮＧは、ｎ型不純物、例えばリン（Ｐ）が導入されたゲルマニウム層であり、その厚さは、例えば１００〜２００ｎｍ程度である。
また、ｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧの断面形状は略台形であり、さらに、ｎ型ゲルマニウム層ＮＧの下面のｘ方向の幅Ｌ２は、ｉ型ゲルマニウム層ＩＧの上面のｘ方向の幅Ｌ１よりも小さくなるように、ｎ型ゲルマニウム層ＮＧは形成されている。同様に、ｎ型ゲルマニウム層ＮＧの下面のｙ方向の幅は、ｉ型ゲルマニウム層ＩＧの上面のｙ方向の幅よりも小さくなるように、ｎ型ゲルマニウム層ＮＧは形成されている。
ｐ型ゲルマニウム層ＰＧの側面、並びにｉ型ゲルマニウム層ＩＧの上面の一部（ｎ型ゲルマニウム層ＮＧが形成されていない上面）および側面は、シリコン（Ｓｉ）からなる第１キャップ層ＣＡ１により覆われている。
ｎ型ゲルマニウム層ＮＧの上面および側面は、シリコン（Ｓｉ）からなる第２キャップ層ＣＡ２により覆われている。
さらに、第１キャップ層ＣＡ１および第２キャップ層ＣＡ２の周囲は絶縁膜（上層クラッド層とも言う。）ＩＦＡにより覆われている。絶縁膜ＩＦＡは、第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４から構成され、それぞれ酸化シリコン（ＳｉＯ２）からなる。絶縁膜ＩＦＡの厚さは、例えば２〜３μｍ程度である。
絶縁膜ＩＦＡには、シリコンコア層ＳＣに達する接続孔ＣＴｂが形成されている。また、第４絶縁膜ＩＦ４には、第２キャップ層ＣＡ２に達する接続孔ＣＴａが形成されている。接続孔ＣＴａ，ＣＴｂの内部には、バリアメタルが併用されたタングステン（Ｗ）を主導電材料とするプラグ（埋め込み電極、埋め込みコンタクトとも言う。）ＰＬが形成されている。バリアメタルは、プラグＰＬを構成する主導電材料の金属の拡散防止などのために設けられており、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。
絶縁膜ＩＦＡ上には、第１層目の配線Ｍ１が形成されている。第１層目の配線Ｍ１は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）またはアルミニウム−銅合金（Ａｌ−Ｃｕ合金）からなる主導電材料と、主導電材料の下面および上面に形成されたバリアメタルとから構成されている。バリアメタルは、第１層目の配線Ｍ１を構成する主導電材料の金属の拡散防止などのために設けられており、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。その厚さは、例えば５〜２０ｎｍ程度である。本実施の形態１では、１層構造の配線を有するゲルマニウム受光器ＰＤ１を例示したが、これに限定されるものではなく、２層以上の多層配線を有してもよい。または銅（Ｃｕ）ダマシン構造を用いてもよい。
本実施の形態１によるゲルマニウム受光器ＰＤ１では、ｐ型シリコンコア層ＰＳＣ上にｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧ、ｎ型ゲルマニウム層ＮＧおよびシリコンからなる第２キャップ層ＣＡ２が順次形成される。前述しように、シリコン（Ｓｉ）の共有結合半径は１．１１Å、ゲルマニウム（Ｇｅ）の共有結合半径は１．２２Åである。また、リン（Ｐ）の共有結合半径は１．０６Å、ホウ素（Ｂ）の共有結合半径は０．８２Åである。
従って、ｉ型ゲルマニウム層ＩＧと第２キャップ層ＣＡ２との間に、リン（Ｐ）が導入されたｎ型ゲルマニウム層ＮＧが形成されることにより、ｉ型ゲルマニウム層ＩＧ、ｎ型ゲルマニウム層ＮＧおよび第２キャップ層ＣＡ２の順に徐々に共有結合半径が小さくなるので、それぞれの界面における欠陥の発生が抑えられて、暗電流の増加を抑制することができる。
同様に、ｉ型ゲルマニウム層ＩＧとｐ型シリコンコア層ＰＳＣとの間に、ホウ素（Ｂ）が導入されたｐ型ゲルマニウム層ＰＧが形成されることにより、ｉ型ゲルマニウム層ＩＧ，ｐ型ゲルマニウム層ＰＧおよびｐ型シリコンコア層ＰＳＣの順に徐々に共有結合半径が小さくなるので、それぞれの界面における欠陥の発生が抑えられて、暗電流の増加を抑制することができる。
なお、本実施の形態１によるゲルマニウム受光器ＰＤ１では、シリコンコア層ＳＣ側にｐ型ゲルマニウム層ＰＧを形成し、その上に、ｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧを順次形成したが、シリコンコア層ＳＣ側にｎ型ゲルマニウム層ＮＧを形成し、その上に、ｉ型ゲルマニウム層ＩＧおよびｐ型ゲルマニウム層ＰＧを順次形成してもよい。平面視において第１層目の配線Ｍ１がゲルマニウム受光器ＰＤ１の一部領域と重なるように、第１層目の配線Ｍ１を形成しているので、ｐ型ゲルマニウム層ＰＧを上層に、ｎ型ゲルマニウム層ＮＧを下層に設けても、ｐ型ゲルマニウム層ＰＧによって光を受けることができる。
ここでは、平面パターンが長方形パターンのゲルマニウム受光器を記載しているが、円形パターンの受光器であってもよい。長方形パターンの場合は、一方が数μｍの辺で、他方が数十μｍの辺からなるパターンが典型的に用いられ、円形パターンの場合は、直径が数十μｍから数百μｍが用いられる。
＜半導体装置の製造方法＞
本実施の形態１によるゲルマニウム受光器の製造方法を、図２〜図９を用いて工程順に説明する。図２〜図９の各（ａ）および（ｂ）はそれぞれ、本実施の形態１による製造工程中のゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＡ−Ａ線に沿った断面図）である。
まず、図２（ａ）および（ｂ）に示すように、半導体基板ＳＵＢと、半導体基板ＳＵＢの主面上に形成された第１絶縁膜ＩＦ１と、第１絶縁膜ＩＦ１上に形成されたシリコン層（ＳＯＩ層とも言う。）ＳＬと、からなるＳＯＩ（Silicon On Insulator）基板（この段階ではＳＯＩウェハと称する平面略円形の基板）を準備する。
半導体基板ＳＵＢは単結晶シリコン（Ｓｉ）からなる支持基板であり、第１絶縁膜ＩＦ１は酸化シリコン（ＳｉＯ２）からなる。第１絶縁膜ＩＦ１の厚さは、例えば１μｍ以上、好ましくは２〜３μｍ程度である。シリコン層ＳＬの厚さは、例えば１００〜３００ｎｍ程度、好ましくは２００ｎｍ程度である。
次に、シリコン層ＳＬ上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターン（図示は省略）を形成する。続いて、レジストパターンをマスクとして、ドライエッチングによりシリコン層ＳＬを加工して、シリコンコア層ＳＣを形成する。その後、レジストパターンを除去する。
次に、シリコンコア層ＳＣと、シリコンコア層ＳＣの主面上に形成されるｐ型ゲルマニウム層ＰＧとの接触を得るために、シリコンコア層ＳＣの表層の一部にｐ型不純物、例えばホウ素（Ｂ）をイオン注入法により導入して、ｐ型シリコンコア層ＰＳＣを形成する。その不純物濃度は、例えば１０１５〜１０２０ｃｍ−３の範囲であり、相対的に低濃度に設定される。代表的な値としては、例えば１０１８ｃｍ−３程度である。
次に、図３（ａ）および（ｂ）に示すように、シリコンコア層ＳＣを覆うように、第１絶縁膜ＩＦ１上に第２絶縁膜ＩＦ２を形成する。第２絶縁膜ＩＦ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さは、例えば２μｍ程度である。
次に、第２絶縁膜ＩＦ２上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターン（図示は省略）を形成する。続いて、レジストパターンをマスクとして、ドライエッチングにより第２絶縁膜ＩＦ２を加工して、ｐ型シリコンコア層ＰＳＣの上面の一部を露出する第１開口部ＯＰ１を形成する。その後、レジストパターンを除去する。
次に、図４（ａ）および（ｂ）に示すように、ｐ型不純物、例えばホウ素（Ｂ）が導入されたｐ型ゲルマニウム層ＰＧを、第１開口部ＯＰ１の底部に露出したｐ型シリコンコア層ＰＳＣの上面に選択的に形成する。ｐ型ゲルマニウム層ＰＧは、例えば基板温度を６００℃とし、Ｂ２Ｈ６ガスを添加したＧｅＨ４ガスを用いたエピタキシャル成長法により形成される。ｐ型ゲルマニウム層ＰＧの厚さは、例えば１００ｎｍ以下である。
さらに、ｉ型ゲルマニウム層ＩＧを、ｐ型ゲルマニウム層ＰＧの露出している表面（上面および側面）上に選択的に形成する。ｉ型ゲルマニウム層ＩＧは、例えば基板温度を６００℃とし、ＧｅＨ４ガスを用いたエピタキシャル成長法により形成される。ｉ型ゲルマニウム層ＩＧの厚さは、例えば３００〜２０,０００ｎｍ程度である。
さらに、第１キャップ層ＣＡ１を、ｉ型ゲルマニウム層ＩＧの露出している表面（上面および側面）上に選択的に形成する。これにより、露出しているｉ型ゲルマニウム層ＩＧの表面（上面および側面）は第１キャップ層ＣＡ１によって覆われる。第１キャップ層ＣＡ１は、例えばシリコン（Ｓｉ）からなり、例えば基板温度を６００℃とし、ジシラン（Ｓｉ２Ｈ６）ガス、モノシラン（ＳｉＨ４）ガスまたはジクロルシラン（ＳｉＨ２Ｃｌ２）などを用いたエピタキシャル成長法により形成される。第１キャップ層ＣＡ１の厚さは、例えば５０ｎｍ以下、好ましくは１０〜３０ｎｍ程度である。また、シリコン（Ｓｉ）に代えてシリコンゲルマニウム（ＳｉＧｅ）により第１キャップ層ＣＡ１を構成することもできる。
ここで、ｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧおよび第１キャップ層ＣＡ１は、同一の装置内において、ガスを切り替えることにより連続的に形成される。これにより、ｐ型シリコンコア層ＰＳＣとｐ型ゲルマニウム層ＰＧとの界面、ｐ型ゲルマニウム層ＰＧとｉ型ゲルマニウム層ＩＧとの界面およびｉ型ゲルマニウム層ＩＧと第１キャップ層ＣＡ１との界面において、欠陥の発生を抑制することができる。また、ｉ型ゲルマニウム層ＩＧの露出している表面（上面および側面）が酸素雰囲気に晒されると、ｉ型ゲルマニウム層ＩＧが酸化されるが、同一の装置内において、連続してｉ型ゲルマニウム層ＩＧの表面（上面および側面）上に第１キャップ層ＣＡ１を形成することにより、ｉ型ゲルマニウム層ＩＧの酸化を防止することができる。
次に、図５（ａ）および（ｂ）に示すように、第１キャップ層ＣＡ１上および第２絶縁膜ＩＦ２上に第３絶縁膜ＩＦ３を形成する。第３絶縁膜ＩＦ３は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法またはＳＡＣＶＤ（Sub-Atmospheric Chemical Vapor Deposition：準常圧ＣＶＤ）法により形成された酸化シリコン（ＳｉＯ２）からなる。第３絶縁膜ＩＦ３は、ＴＥＯＳ（Tetra Ethyl Ortho Silicate；Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたＴＥＯＳ酸化膜であってもよい。酸化シリコン（ＳｉＯ２）からなる第３絶縁膜ＩＦ３を形成しても、ｉ型ゲルマニウム層ＩＧの表面（上面および側面）は第１キャップ層ＣＡ１によって覆われているので、ｉ型ゲルマニウム層ＩＧの酸化を防止することができる。
その後、第３絶縁膜ＩＦ３の上面を、例えばＣＭＰ（Chemical Mechanical Polishing）法などにより、平坦化する。
次に、第３絶縁膜ＩＦ３上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターンＲＰ１を形成する。
次に、図６（ａ）および（ｂ）に示すように、レジストパターンＲＰ１をマスクとして、ドライエッチング法により第３絶縁膜ＩＦ３および第１キャップ層ＣＡ１を加工して、ｉ型ゲルマニウム層ＩＧの上面の一部を露出する第２開口部ＯＰ２を形成する。その後、レジストパターンＲＰ１を除去する。
次に、図７（ａ）および（ｂ）に示すように、ｎ型不純物、例えばリン（Ｐ）が導入されたｎ型ゲルマニウム層ＮＧを、第２開口部ＯＰ２の底部に露出したｉ型ゲルマニウム層ＩＧの上面に選択的に形成する。ｎ型ゲルマニウム層ＮＧは、例えば基板温度を６００℃とし、ＰＨ３ガスを添加したＧｅＨ４ガスを用いたエピタキシャル成長法により形成される。ＰＨ３ガスに代えて、ＡｓＨ３ガスをＧｅＨ４ガスに添加したガスを用いてｎ型ゲルマニウム層ＮＧを形成してもよい。ｎ型ゲルマニウム層ＮＧの厚さは、例えば１００〜２００ｎｍ程度である。
さらに、第２キャップ層ＣＡ２を、ｎ型ゲルマニウム層ＮＧの露出している表面（上面および側面）上に選択的に形成する。これにより、露出しているｎ型ゲルマニウム層ＮＧの表面（上面および側面）は第２キャップ層ＣＡ２によって覆われる。第２キャップ層ＣＡ２は、例えばシリコン（Ｓｉ）からなり、例えば基板温度を６００℃とし、ジシラン（Ｓｉ２Ｈ６）ガス、モノシラン（ＳｉＨ４）ガスまたはジクロルシラン（ＳｉＨ２Ｃｌ２）などを用いたエピタキシャル成長法により形成される。第２キャップ層ＣＡ２の厚さは、例えば５０ｎｍ以下、好ましくは１０〜３０ｎｍ程度である。また、シリコン（Ｓｉ）に代えてシリコンゲルマニウム（ＳｉＧｅ）により第２キャップ層ＣＡ２を構成することもできる。
ここで、ｎ型ゲルマニウム層ＮＧおよび第２キャップ層ＣＡ２は、同一の装置内において、ガスを切り替えることにより連続的に形成される。これにより、ｎ型ゲルマニウム層ＮＧと第２キャップ層ＣＡ２との界面において、欠陥の発生を抑制することができる。また、ｎ型ゲルマニウム層ＮＧの露出している表面（上面および側面）が酸素雰囲気に晒されると、ｎ型ゲルマニウム層ＮＧが酸化されるが、同一の装置内において、連続してｎ型ゲルマニウム層ＮＧの表面（上面および側面）上に第２キャップ層ＣＡ２を形成することにより、ｎ型ゲルマニウム層ＮＧの酸化を防止することができる。
また、ｎ型ゲルマニウム層ＮＧは、第２開口部ＯＰ２の内側に形成されるので、ｎ型ゲルマニウム層ＮＧとｐ型ゲルマニウム層ＰＧとが近接して、互いの層をドープ元素が相互拡散することもない。
次に、図８（ａ）および（ｂ）に示すように、第２キャップ層ＣＡ２上および第３絶縁膜ＩＦ３上に第４絶縁膜ＩＦ４を形成する。これにより、第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４からなる絶縁膜ＩＦＡが構成される。第４絶縁膜ＩＦ４は、例えばプラズマＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなる。第２絶縁膜ＩＦ２、第３絶縁膜ＩＦ３および第４絶縁膜ＩＦ４の積層厚さＴ１は、例えば２〜３μｍ程度である。
その後、第４絶縁膜ＩＦ４の上面を、例えばＣＭＰ法などにより、平坦化する。
次に、第４絶縁膜ＩＦ４上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターン（図示は省略）を形成する。
次に、図９（ａ）および（ｂ）に示すように、レジストパターンをマスクとして、ドライエッチング法により第４絶縁膜ＩＦ４、第３絶縁膜ＩＦ３および第２絶縁膜ＩＦ２を加工して、シリコンコア層ＳＣに達する接続孔ＣＴｂを形成し、同時に、第４絶縁膜ＩＦ４を加工して、第２キャップ層ＣＡ２に達する接続孔ＣＴａを形成する。ここでは、接続孔ＣＴａと接続孔ＣＴｂとを、同時に形成したが、互いに異なる工程において形成してもよい。
次に、図１（ａ）および（ｂ）に示したように、接続孔ＣＴａ，ＣＴｂの内部にバリアメタルを介して導電膜を埋め込み、この埋め込まれた導電膜を主導電材料とするプラグＰＬを形成する。プラグＰＬを構成する主導電材料は、例えばアルミニウム（Ａｌ）またはタングステン（Ｗ）などからなり、バリアメタルは、例えばチタン（Ｔｉ）または窒化チタン（ＴｉＮ）などからなる。
次に、プラグＰＬ上および第４絶縁膜ＩＦ４上に、例えばスパッタリング法などにより、バリアメタル、金属膜（主導電材料）およびバリアメタルを順次堆積し、レジストパターンをマスクとして、この積層膜をドライエッチング法により加工して、第１層目の配線Ｍ１を形成する。第１層目の配線Ｍ１を構成する主導電材料は、例えばアルミニウム（Ａｌ）などからなり、バリアメタルは、例えばタンタル（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）または窒化チタン（ＴｉＮ）などからなる。
その後、さらに上層の配線を形成する。最上層の配線上に保護膜を形成した後、保護膜を加工して、最上層の配線の上面を露出させる。これにより、本実施の形態１によるｐ型ゲルマニウム層ＰＧと、ｉ型ゲルマニウム層ＩＧと、ｎ型ゲルマニウム層ＮＧと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ１が略完成する。
本実施の形態１によるゲルマニウム受光器ＰＤ１の製造工程では、ｐ型シリコンコア層ＰＳＣの主面上にｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧをそれぞれエピタキシャル成長法によって形成しており、ｐ型ゲルマニウム層ＰＧおよびｎ型ゲルマニウム層ＮＧへの不純物の導入にはイオン注入法を用いていない。従って、ｐ型シリコンコア層ＰＳＣとｐ型ゲルマニウム層ＰＧとの界面、ｐ型ゲルマニウム層ＰＧとｉ型ゲルマニウム層ＩＧとの界面およびｉ型ゲルマニウム層ＩＧとｎ型ゲルマニウム層ＮＧとの界面にはダメージが入りにくいので、各界面において欠陥の発生を抑制することができる。
さらに、同一の装置内において、連続してｉ型ゲルマニウム層ＩＧの表面（上面および側面）上に第１キャップ層ＣＡ１が形成され、同一の装置内において、連続してｎ型ゲルマニウム層ＮＧの表面（上面および側面）上に第２キャップ層ＣＡ２が形成されているので、ｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧは酸素雰囲気に晒されることがない。また、ｉ型ゲルマニウム層ＩＧの表面（上面および側面）を第１キャップ層ＣＡ１で覆った後に酸化シリコン（ＳｉＯ２）からなる第３絶縁膜ＩＦ３が形成されるので、第３絶縁膜ＩＦ３の形成時にｉ型ゲルマニウム層ＩＧが酸素雰囲気に晒されることがない。同様に、ｎ型ゲルマニウム層ＮＧの表面（上面および側面）を第２キャップ層ＣＡ２で覆った後に酸化シリコン（ＳｉＯ２）からなる第４絶縁膜ＩＦ４が形成されるので、第４絶縁膜ＩＦ４の形成時にｎ型ゲルマニウム層ＮＧが酸素雰囲気に晒されることがない。これにより、ｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧの酸化を防止することができる。
さらに、ｎ型ゲルマニウム層ＮＧは、第１キャップ層ＣＡ１および第３絶縁膜ＩＦ３に形成された第２開口部ＯＰ２の内側に形成されるので、エピタキシャル成長法において、ｎ型ゲルマニウム層ＮＧは、ｉ型ゲルマニウム層ＩＧの上面に形成されて、ｉ型ゲルマニウム層ＩＧの側面には形成されない。これにより、ｎ型ゲルマニウム層ＮＧとｐ型ゲルマニウム層ＰＧとが近接して、互いの層をドープ元素が相互拡散することがないので、受光器の機能の劣化を防止することができる。
このように、本実施の形態１によれば、ｐ型シリコンコア層ＰＳＣ上にｐ型ゲルマニウム層ＰＧ、ノンドープのｉ型ゲルマニウム層ＩＧおよびｎ型ゲルマニウム層ＮＧをエピタキシャル成長法によってそれぞれ形成することにより、ゲルマニウム受光器ＰＤ１の暗電流を小さくすることができる。また、ゲルマニウム受光器ＰＤ１の機能の劣化を防止することができる。
（実施の形態２）
＜半導体装置の構造＞
本実施の形態２によるゲルマニウム受光器の構造を、図１０を用いて説明する。図１０（ａ）および（ｂ）はそれぞれ、本実施の形態２によるゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＢ−Ｂ線に沿った断面図）である。
前述した実施の形態１によるゲルマニウム受光器ＰＤ１と本実施の形態２によるゲルマニウム受光器ＰＤ２との相違点は、ゲルマニウム受光器ＰＤ１の一部を構成するｎ型ゲルマニウム層ＮＧを、ゲルマニウム受光器ＰＤ２では、ｎ型シリコンゲルマニウム層ＮＳＧで構成したことにある。
すなわち、図１０に示すように、ゲルマニウム受光器ＰＤ２では、ｐ型シリコンコア層ＰＳＣ上に形成されたｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧ、ｎ型シリコンゲルマニウム層ＮＳＧおよびシリコンからなる第２キャップ層ＣＡ２により縦型のｐｉｎ構造が形成されている。これにより、ｉ型ゲルマニウム層ＩＧ、ｎ型シリコンゲルマニウム層ＮＳＧおよび第２キャップ層ＣＡ２の順に徐々に共有結合半径は小さくなるので、ｉ型ゲルマニウム層ＩＧとｎ型シリコンゲルマニウム層ＮＳＧとの界面およびｎ型シリコンゲルマニウム層ＮＳＧと第２キャップ層ＣＡ２との界面における欠陥の発生が抑えられて、暗電流の増加を抑制することができる。
また、ｎ型シリコンゲルマニウム層ＮＳＧのゲルマニウム濃度は、均一であってもよいが、ｉ型ゲルマニウム層ＩＧから第２キャップ層ＣＡ２に向かってｎ型シリコンゲルマニウム層ＮＳＧ中のゲルマニウム濃度が徐々に低くなるように、ゲルマニウム濃度を設定してもよい。シリコンで言えば、ｉ型ゲルマニウム層ＩＧから第２キャップ層ＣＡ２に向かってｎ型シリコンゲルマニウム層ＮＳＧ中のシリコン濃度が徐々に高くなるように、シリコン濃度を設定してもよい。これにより、ｎ型シリコンゲルマニウム層ＮＳＧ中の共有結合半径も徐々に変化するので、さらに、暗電流の増加を抑制することができる。
このようなゲルマニウムまたはシリコンの組成傾斜は、エピタキシャル成長法によりｎ型シリコンゲルマニウム層ＮＳＧを形成する際に、エピタキシャル装置へ導入する各種ガスおよびそれぞれの流量を調整することにより、容易に制御することができる。従って、ゲルマニウムまたはシリコンの所望する組成傾斜を容易に得ることができる。
本実施の形態２によるゲルマニウム受光器の変形例の構造を、図１１を用いて説明する。図１１（ａ）および（ｂ）はそれぞれ、本実施の形態２によるゲルマニウム受光器の変形例の要部上面図および要部断面図（同図（ａ）のＢ−Ｂ線に沿った断面図）である。
図１１に示すように、ゲルマニウム受光器ＰＤ２ａでは、ｐ型シリコンコア層ＰＳＣ上に、ｐ型シリコンゲルマニウム層ＰＳＧ、ｉ型ゲルマニウム層ＩＧ、ｎ型ゲルマニウム層ＮＧおよびシリコンからなる第２キャップ層ＣＡ２により縦型のｐｉｎ構造が形成されている。これにより、ｉ型ゲルマニウム層ＩＧ、ｐ型シリコンゲルマニウム層ＰＳＧおよびｐ型シリコンコア層ＰＳＣの順に徐々に共有結合半径は小さくなるので、ｉ型ゲルマニウム層ＩＧとｐ型シリコンゲルマニウム層ＰＳＧとの界面およびｐ型シリコンゲルマニウム層ＰＳＧとｐ型シリコンコア層ＰＳＣとの界面における欠陥の発生が抑えられて、暗電流の増加を抑制することができる。
また、ｐ型シリコンゲルマニウム層ＰＳＧのゲルマニウム濃度は、均一であってもよいが、ｉ型ゲルマニウム層ＩＧからｐ型シリコンコア層ＰＳＣに向かってｐ型シリコンゲルマニウム層ＰＳＧ中のゲルマニウム濃度が徐々に低くなるように、ゲルマニウム濃度を設定してもよい。シリコンで言えば、ｉ型ゲルマニウム層ＩＧからｐ型シリコンコア層ＰＳＣに向かってｐ型シリコンゲルマニウム層ＰＳＧ中のシリコン濃度が徐々に高くなるように、シリコン濃度を設定してもよい。これにより、ｐ型シリコンゲルマニウム層ＰＳＧ中の共有結合半径も徐々に変化するので、さらに、暗電流の増加を抑制することができる。
このように、本実施の形態２によれば、ｎ型シリコンゲルマニウム層ＮＳＧまたはｐ型シリコンゲルマニウム層ＰＳＧを用いることにより、前述した実施の形態１と同じように、ゲルマニウム受光器ＰＤ２の暗電流を小さくすることができる。また、ゲルマニウム受光器ＰＤ２の機能の劣化を防止することができる。
ここでは、平面パターンが長方形パターンのゲルマニウム受光器を記載しているが、円形パターンの受光器であってもよい。
（実施の形態３）
＜半導体装置の構造＞
本実施の形態３によるゲルマニウム受光器の構造を、図１２を用いて説明する。図１２（ａ）および（ｂ）はそれぞれ、本実施の形態３によるゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＣ−Ｃ線に沿った断面図）である。
本実施の形態３によるゲルマニウム受光器ＰＤ３は、前述した実施の形態１によるゲルマニウム受光器ＰＤ１と同様に、シリコンコア層ＳＣに形成されたｐ型シリコンコア層ＰＳＣの上面上に順次積層された、ｐ型不純物が導入されたｐ型ゲルマニウム層ＰＧと、ノンドープのｉ型ゲルマニウム層ＩＧと、ｎ型不純物が導入されたｎ型ゲルマニウム層ＮＧと、から構成されている。さらに、ｉ型ゲルマニウム層ＩＧの側面を覆うようにシリコン（Ｓｉ）からなる第１キャップ層ＣＡ１が形成され、ｎ型ゲルマニウム層ＮＧの上面および側面を覆うようにシリコン（Ｓｉ）からなる第２キャップ層ＣＡ２が形成されている。
しかし、本実施の形態３によるゲルマニウム受光器ＰＤ３では、第１キャップ層ＣＡ１および第２キャップ層ＣＡ２の周囲を覆う絶縁膜（上層クラッド層とも言う。）ＩＦＢは、第２絶縁膜ＩＦ２および第５絶縁膜ＩＦ５から構成され、それぞれ酸化シリコン（ＳｉＯ２）からなる。絶縁膜ＩＦＢの厚さは、例えば２〜３μｍ程度である。さらに、ｎ型ゲルマニウム層ＮＧおよび第２キャップ層ＣＡ２の形成に用いる開口部と、第２キャップ層ＣＡ２に電気的に接続するプラグＰＬの形成に用いる開口部とを共通化している。
すなわち、前述した実施の形態１では、図１（ｂ）に示したように、第３絶縁膜ＩＦ３に形成した開口部（第２開口部ＯＰ２）の内側にｎ型ゲルマニウム層ＮＧおよび第２キャップ層ＣＡ２を形成し、第４絶縁膜ＩＦ４に形成した開口部（接続孔ＣＴａ）の内側にプラグＰＬを形成している。これに対して、本実施の形態３では、図１２（ｂ）に示すように、第５絶縁膜ＩＦ５に開口した開口部（第３開口部ＯＰ３）の内側にｎ型ゲルマニウム層ＮＧおよび第２キャップ層ＣＡ２を形成し、さらに、プラグＰＬを形成している。これにより、本実施の形態３によるゲルマニウム受光器ＰＤ３では、前述した実施の形態１によるゲルマニウム受光器ＰＤ１と比較して、製造工程数を削減することができる。
また、本実施の形態３においても、前述した実施の形態２と同様に、ｎ型シリコンゲルマニウム層ＮＳＧまたはｐ型シリコンゲルマニウム層ＰＳＧを用いることができる。
なお、前述した実施の形態１では、図１（ａ）に示したように、平面視において第１層目の配線Ｍ１がゲルマニウム受光器ＰＤ１の第２開口部ＯＰ２の一部領域と重なるように、第１層目の配線Ｍ１が形成される。これに対して、本実施の形態３では、図１２（ａ）に示すように、平面視において第１層目の配線Ｍ１がゲルマニウム受光器ＰＤ３の第３開口部ＯＰ３の全領域と重なるように、第１層目の配線Ｍ１が形成される。このため、本実施の形態３によるゲルマニウム受光器ＰＤ３では、半導体基板ＳＵＢ側からゲルマニウム受光器ＰＤ３へ光を照射する必要がある。
ここでは、平面パターンが長方形パターンのゲルマニウム受光器を記載しているが、円形パターンの受光器であってもよい。
＜半導体装置の製造方法＞
本実施の形態３によるゲルマニウム受光器の製造方法を、図１３〜図１６を用いて工程順に説明する。図１３〜図１６の各（ａ）および（ｂ）はそれぞれ、本実施の形態３による製造工程中のゲルマニウム受光器の要部上面図および要部断面図（同図（ａ）のＣ−Ｃ線に沿った断面図）である。
まず、前述した実施の形態１と同様にして、シリコンコア層ＳＣ、ｐ型シリコンコア層ＰＳＣ、ｐ型ゲルマニウム層ＰＧ、ｉ型ゲルマニウム層ＩＧおよび第１キャップ層ＣＡ１を順次形成する（図２、図３および図４参照）。ここまでの製造過程は、前述した実施の形態１と同様であるため、その説明を省略する。
次に、図１３（ａ）および（ｂ）に示すように、第１キャップ層ＣＡ１上および第２絶縁膜ＩＦ２上に第５絶縁膜ＩＦ５を形成する。これにより、第２絶縁膜ＩＦ２および第５絶縁膜ＩＦ５からなる絶縁膜ＩＦＢが構成される。第５絶縁膜ＩＦ５は、例えばプラズマＣＶＤ法またはＳＡＣＶＤ法により形成された酸化シリコン（ＳｉＯ２）からなる。第５絶縁膜ＩＦ５は、ＴＥＯＳとオゾンとをソースガスに用いたＴＥＯＳ酸化膜であってもよい。
その後、第５絶縁膜ＩＦ５の上面を、例えばＣＭＰ法などにより、平坦化する。第５絶縁膜ＩＦ５の厚さは、前述した実施の形態１で示した第３絶縁膜ＩＦ３と第４絶縁膜ＩＦ４との積層厚さとほぼ同じ厚さであり、第２絶縁膜ＩＦ２と第５絶縁膜ＩＦ５との積層厚さＴ２は、例えば２〜３μｍ程度である。
次に、第５絶縁膜ＩＦ５上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターンＲＰ２を形成する。
次に、図１４（ａ）および（ｂ）に示すように、レジストパターンＲＰ２をマスクとして、ドライエッチング法により第５絶縁膜ＩＦ５および第１キャップ層ＣＡ１を加工して、ｉ型ゲルマニウム層ＩＧの上面の一部を露出する第３開口部ＯＰ３を形成する。その後、レジストパターンＲＰ２を除去する。
次に、図１５（ａ）および（ｂ）に示すように、前述した実施の形態１と同様にして、ｎ型ゲルマニウム層ＮＧおよび第２キャップ層ＣＡ２を、第３開口部ＯＰ３の底部に露出したｉ型ゲルマニウム層ＩＧの上面に順次選択的に形成する。
次に、第５絶縁膜ＩＦ５上にフォトレジストを塗布し、露光後、現像処理を行うことにより、フォトレジストをパターニングしてレジストパターン（図示は省略）を形成する。
次に、図１６（ａ）および（ｂ）に示すように、レジストパターンをマスクとして、ドライエッチング法により第５絶縁膜ＩＦ５および第２絶縁膜ＩＦ２を加工して、シリコンコア層ＳＣに達する接続孔ＣＴｂを形成する。
次に、図１２（ａ）および（ｂ）に示したように、前述した実施の形態１と同様にして、第３開口部ＯＰ３および接続孔ＣＴｂの内部にバリアメタルを介してプラグＰＬを形成し、プラグＰＬと電気的に接続する第１層目の配線Ｍ１を形成する。
その後、さらに上層の配線を形成する。最上層の配線上に保護膜を形成した後、保護膜を加工して、最上層の配線の上面を露出させる。これにより、本実施の形態３によるｐ型ゲルマニウム層ＰＧと、ｉ型ゲルマニウム層ＩＧと、ｎ型ゲルマニウム層ＮＧと、から構成されるｐｉｎ構造のゲルマニウム受光器ＰＤ３が略完成する。
このように、本実施の形態３によれば、前述した実施の形態１よりも半導体装置の製造工程を短縮でき、また、製造コストを低減することが可能となる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＣＡ１ 第１キャップ層
ＣＡ２ 第２キャップ層
ＣＴａ，ＣＴｂ 接続孔
ＩＦ１ 第１絶縁膜（ＢＯＸ層、下層クラッド層）
ＩＦ２ 第２絶縁膜
ＩＦ３ 第３絶縁膜
ＩＦ４ 第４絶縁膜
ＩＦ５ 第５絶縁膜
ＩＦＡ，ＩＦＢ 絶縁膜（上層クラッド層）
ＩＧ ノンドープのｉ型ゲルマニウム層
ＮＧ ｎ型ゲルマニウム層
ＮＳＧ ｎ型シリコンゲルマニウム層
ＯＰ１ 第１開口部
ＯＰ２ 第２開口部
ＯＰ３ 第３開口部
ＰＤ１，ＰＤ２，ＰＤ２ａ，ＰＤ３ ゲルマニウム受光器
ＰＧ ｐ型ゲルマニウム層
ＰＬ プラグ
ＰＳＣ ｐ型シリコンコア層
ＰＳＧ ｐ型シリコンゲルマニウム層
ＲＰ１，ＲＰ２ レジストパターン
ＳＣ シリコンコア層
ＳＬ シリコン層（ＳＯＩ層）
ＳＵＢ 半導体基板

Claims (16)

  1. シリコンコア層と、
    前記シリコンコア層の上面上に形成された第１導電型の第１ゲルマニウム層と、
    前記第１ゲルマニウム層の上面上に形成されたノンドープの第２ゲルマニウム層と、
    前記第２ゲルマニウム層の上面上に形成された前記第１導電型と異なる第２導電型の第３ゲルマニウム層と、
    前記第３ゲルマニウム層の上面上に形成されたキャップ層と、
    を有し、
    前記第３ゲルマニウム層に、ゲルマニウムの共有結合半径よりも小さい共有結合半径を有する元素が導入されている、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記キャップ層は、シリコンまたはシリコンゲルマニウムからなる、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記第３ゲルマニウム層にシリコンが含まれており、前記第２ゲルマニウム層側の前記第３ゲルマニウム層中のシリコン濃度が、前記キャップ層側の前記第３ゲルマニウム層中のシリコン濃度よりも低い、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第２ゲルマニウム層の上面の第１方向の幅は、前記第３ゲルマニウム層の下面の前記第１方向の幅よりも大きい、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第３ゲルマニウム層の上面上の前記キャップ層の厚さは、１０ｎｍ以上、５０ｎｍ以下である、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記元素は、リン、ヒ素またはホウ素である、半導体装置。
  7. （ａ）第１絶縁膜の上面上にシリコンコア層を形成する工程、
    （ｂ）前記シリコンコア層の上面上に第１導電型の不純物が導入された第１ゲルマニウム層を形成する工程、
    （ｃ）前記第１ゲルマニウム層の上面上にノンドープの第２ゲルマニウム層を形成する工程、
    （ｄ）前記第２ゲルマニウム層の上面上および側面上に第１キャップ層を形成する工程、
    （ｅ）前記第１キャップ層を覆うように、第２絶縁膜を形成する工程、
    （ｆ）前記第２ゲルマニウム層の上面上の前記第１キャップ層および前記第２絶縁膜を加工して、前記第２ゲルマニウム層に達する開口部を形成する工程、
    （ｇ）前記開口部の底面に露出する前記第２ゲルマニウム層の上面上に前記第１導電型と異なる第２導電型の不純物が導入された第３ゲルマニウム層を形成する工程、
    （ｈ）前記第３ゲルマニウム層の上面上および側面上に第２キャップ層を形成する工程、
    （ｉ）前記第２キャップ層を覆うように、第３絶縁膜を形成する工程、
    （ｊ）前記第２キャップ層の上面上の前記第３絶縁膜を加工して、前記第２キャップ層に達する接続部を形成する工程、
    （ｋ）前記接続部の内部に導電材料を形成する工程、
    を含み、
    前記第１ゲルマニウム層、前記第２ゲルマニウム層および前記第１キャップ層は、同一装置内でエピタキシャル成長法により順次形成され、
    前記第３ゲルマニウム層および前記第２キャップ層は、同一装置内でエピタキシャル成長法により順次形成される、半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記（ｇ）工程で前記第３ゲルマニウム層に導入される不純物元素の共有結合半径は、ゲルマニウムの共有結合半径よりも小さい、半導体装置の製造方法。
  9. 請求項７記載の半導体装置の製造方法において、
    前記（ｇ）工程では、ゲルマニウムを含有する第１ガスとシリコンを含有する第２ガスとを含むガスを用い、前記第１ガスに対する前記第２ガスの比率を徐々に増加しながら、前記第３ゲルマニウム層を形成する、半導体装置の製造方法。
  10. 請求項７記載の半導体装置の製造方法において、
    前記第１キャップ層および前記第２キャップ層は、それぞれシリコンまたはシリコンゲルマニウムからなる、半導体装置の製造方法。
  11. 請求項７記載の半導体装置の製造方法において、
    前記第３ゲルマニウム層の上面上の前記第２キャップ層の厚さは、１０ｎｍ以上、５０ｎｍ以下である、半導体装置の製造方法。
  12. （ａ）第１絶縁膜の上面上にシリコンコア層を形成する工程、
    （ｂ）前記シリコンコア層の上面上に第１導電型の不純物が導入された第１ゲルマニウム層を形成する工程、
    （ｃ）前記第１ゲルマニウム層の上面上にノンドープの第２ゲルマニウム層を形成する工程、
    （ｄ）前記第２ゲルマニウム層の上面上および側面上に第１キャップ層を形成する工程、
    （ｅ）前記第１キャップ層を覆うように、第２絶縁膜を形成する工程、
    （ｆ）前記第２ゲルマニウム層の上面上の前記第１キャップ層および前記第２絶縁膜を加工して、前記第２ゲルマニウム層に達する開口部を形成する工程、
    （ｇ）前記開口部の底面に露出する前記第２ゲルマニウム層の上面上に前記第１導電型と異なる第２導電型の不純物が導入された第３ゲルマニウム層を形成する工程、
    （ｈ）前記第３ゲルマニウム層の上面上および側面上にシリコンからなる第２キャップ層を形成する工程、
    （ｉ）前記開口部の内部に導電材料を形成する工程、
    を含み、
    前記第１ゲルマニウム層、前記第２ゲルマニウム層および前記第１キャップ層は、同一装置内でエピタキシャル成長法により順次形成され、
    前記第３ゲルマニウム層および前記第２キャップ層は、同一装置内でエピタキシャル成長法により順次形成される、半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｇ）工程で前記第３ゲルマニウム層に導入される不純物元素の共有結合半径は、ゲルマニウムの共有結合半径よりも小さい、半導体装置の製造方法。
  14. 請求項１２記載の半導体装置の製造方法において、
    前記（ｇ）工程では、ゲルマニウムを含有する第１ガスとシリコンを含有する第２ガスとを含むガスを用い、前記第１ガスに対する前記第２ガスの比率を徐々に増加しながら、前記第３ゲルマニウム層を形成する、半導体装置の製造方法。
  15. 請求項１２記載の半導体装置の製造方法において、
    前記第１キャップ層および前記第２キャップ層は、それぞれシリコンまたはシリコンゲルマニウムからなる、半導体装置の製造方法。
  16. 請求項１２記載の半導体装置の製造方法において、
    前記第３ゲルマニウム層の上面上の前記第２キャップ層の厚さは、１０ｎｍ以上、５０ｎｍ以下である、半導体装置の製造方法。
JP2015136331A 2015-07-07 2015-07-07 半導体装置およびその製造方法 Pending JP2017022175A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015136331A JP2017022175A (ja) 2015-07-07 2015-07-07 半導体装置およびその製造方法
CN201610428167.7A CN106340562A (zh) 2015-07-07 2016-06-16 半导体装置及其制造方法
US15/186,521 US20170012143A1 (en) 2015-07-07 2016-06-19 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015136331A JP2017022175A (ja) 2015-07-07 2015-07-07 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2017022175A true JP2017022175A (ja) 2017-01-26

Family

ID=57730485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015136331A Pending JP2017022175A (ja) 2015-07-07 2015-07-07 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20170012143A1 (ja)
JP (1) JP2017022175A (ja)
CN (1) CN106340562A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255936A1 (ja) * 2019-06-18 2020-12-24 Ｎｔｔエレクトロニクス株式会社 受光素子および光回路の遮光構造

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6785057B2 (ja) * 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018049856A (ja) * 2016-09-20 2018-03-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2019075513A (ja) * 2017-10-19 2019-05-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2019117855A (ja) * 2017-12-27 2019-07-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR3089348B1 (fr) * 2018-11-30 2020-10-30 Commissariat Energie Atomique procede de fabrication d’une matrice de diodes a base de germanium et a faible courant d’obscurité
US11081610B2 (en) 2019-02-07 2021-08-03 Newport Fab, Llc Anode up—cathode down silicon and germanium photodiode
US10892373B2 (en) * 2019-02-07 2021-01-12 Newport Fab, Llc Germanium photodiode with silicon cap
US11393940B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Photodetector and method for forming the same
US11404590B2 (en) * 2019-09-20 2022-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11393939B2 (en) * 2019-09-20 2022-07-19 Taiwan Semiconductor Manufacturing Company Ltd. Photo sensing device and method of fabricating the photo sensing device
US11532759B2 (en) * 2021-01-27 2022-12-20 Taiwan Semiconductor Manufacturing Company Limited Capping structures for germanium-containing photovoltaic components and methods of forming the same
CN115763576A (zh) * 2022-11-18 2023-03-07 业泓科技(成都)有限公司 光通讯模组的制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181476A (ja) * 1986-02-05 1987-08-08 Toshiba Corp 半導体装置
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP2003163361A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 受光素子および光通信デバイス
US20080121805A1 (en) * 2006-11-04 2008-05-29 Tweet Douglas J Ge short wavelength infrared imager
JP2010016366A (ja) * 2008-06-05 2010-01-21 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2011187651A (ja) * 2010-03-08 2011-09-22 Sumco Corp エピタキシャルウェーハ製造方法
JP2013207231A (ja) * 2012-03-29 2013-10-07 Hitachi Ltd 半導体装置及びその製造方法
JP2014183194A (ja) * 2013-03-19 2014-09-29 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4514748A (en) * 1983-11-21 1985-04-30 At&T Bell Laboratories Germanium p-i-n photodetector on silicon substrate
JP2569058B2 (ja) * 1987-07-10 1997-01-08 株式会社日立製作所 半導体装置
US20020168809A1 (en) * 2001-05-08 2002-11-14 Boutros Karim S. Semiconductor circuits and devices on germanium substrates
AU2003270212A1 (en) * 2002-09-19 2004-04-08 Quantum Semiconductor Llc Light-sensing device
US20070262296A1 (en) * 2006-05-11 2007-11-15 Matthias Bauer Photodetectors employing germanium layers
US7741657B2 (en) * 2006-07-17 2010-06-22 Intel Corporation Inverted planar avalanche photodiode
WO2009020433A1 (en) * 2007-08-08 2009-02-12 Agency For Science, Technology And Research A semiconductor arrangement and a method for manufacturing the same
KR101000941B1 (ko) * 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
JP5335562B2 (ja) * 2009-06-02 2013-11-06 ルネサスエレクトロニクス株式会社 メサ型フォトダイオード及びその製造方法
US7871854B1 (en) * 2009-08-19 2011-01-18 Freescale Semiconductor, Inc. Method of making a vertical photodetector
JP2012039004A (ja) * 2010-08-10 2012-02-23 Sony Corp 光電変換素子およびその製造方法
US8461624B2 (en) * 2010-11-22 2013-06-11 Intel Corporation Monolithic three terminal photodetector
KR101796148B1 (ko) * 2010-11-23 2017-11-13 한국전자통신연구원 광 검출 소자 및 이를 제조하는 방법
US8741684B2 (en) * 2011-05-09 2014-06-03 Imec Co-integration of photonic devices on a silicon photonics platform
SG2013075379A (en) * 2012-10-08 2014-05-29 Agency Science Tech & Res P-i-n photodiode
CN104063945B (zh) * 2013-03-18 2019-05-28 光荣株式会社 纸币处理装置
US9287432B2 (en) * 2013-07-23 2016-03-15 SiFotonics Technologies Co, Ltd. Ge—Si P-I-N photodiode with reduced dark current and fabrication method thereof
CN105247691B (zh) * 2014-02-12 2017-03-29 华为技术有限公司 一种雪崩光电二极管及其制造方法
KR20170077241A (ko) * 2014-11-13 2017-07-05 아티룩스 인코포레이티드 광 흡수 장치
EP3221895A4 (en) * 2014-11-18 2018-08-15 Shih-Yuan Wang Microstructure enhanced absorption photosensitive devices
TWI646581B (zh) * 2015-02-09 2019-01-01 聯華電子股份有限公司 製作鍺磊晶層之方法以及應用其之製作元件之方法
DE102015212208A1 (de) * 2015-04-24 2016-10-27 Ihp Gmbh-Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Hochgeschwindigkeits-Germanium-PIN-Fotodiode
US9472588B1 (en) * 2015-06-19 2016-10-18 International Business Machines Corporation Monolithic visible-infrared focal plane array on silicon
JP6785057B2 (ja) * 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181476A (ja) * 1986-02-05 1987-08-08 Toshiba Corp 半導体装置
JPH10290023A (ja) * 1997-04-15 1998-10-27 Nec Corp 半導体光検出器
JP2003163361A (ja) * 2001-11-29 2003-06-06 Mitsubishi Electric Corp 受光素子および光通信デバイス
US20080121805A1 (en) * 2006-11-04 2008-05-29 Tweet Douglas J Ge short wavelength infrared imager
JP2010016366A (ja) * 2008-06-05 2010-01-21 Sumco Corp シリコンエピタキシャルウェーハおよびその製造方法
JP2011187651A (ja) * 2010-03-08 2011-09-22 Sumco Corp エピタキシャルウェーハ製造方法
JP2013207231A (ja) * 2012-03-29 2013-10-07 Hitachi Ltd 半導体装置及びその製造方法
JP2014183194A (ja) * 2013-03-19 2014-09-29 Hitachi Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255936A1 (ja) * 2019-06-18 2020-12-24 Ｎｔｔエレクトロニクス株式会社 受光素子および光回路の遮光構造

Also Published As

Publication number Publication date
US20170012143A1 (en) 2017-01-12
CN106340562A (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
JP2017022175A (ja) 半導体装置およびその製造方法
JP6048578B2 (ja) 半導体受光素子及びその製造方法
US10151881B2 (en) Semiconductor device and manufacturing method of the same
US9508662B2 (en) Optical semiconductor device
CN106257676B (zh) 半导体装置及其制造方法
US9927573B2 (en) Semiconductor device
TW201806172A (zh) 半導體裝置及其製造方法
US10120129B2 (en) Semiconductor device and method for manufacturing same
JP6533118B2 (ja) 半導体装置の製造方法
KR20160114516A (ko) 반도체 장치 및 그 제조 방법
JP2018056288A (ja) 半導体装置およびその製造方法
JP2016218132A (ja) 半導体装置
US10734541B2 (en) Method of manufacturing semiconductor device
TW201727929A (zh) 製造鍺覆絕緣體型基材的方法
JP6533131B2 (ja) 半導体装置の製造方法
JP2018180332A (ja) 半導体装置およびその製造方法
US10355161B2 (en) Germanium-based photoreceiver having tungsten contacts
US10162110B2 (en) Semiconductor device and method for manufacturing the same
JP6534888B2 (ja) 面型光検出器
JP2019215503A (ja) 半導体装置およびその製造方法
JP2019117855A (ja) 半導体装置およびその製造方法
JP2020098936A (ja) 光電変換装置、光電変換装置を備えた機器、光電変換装置の製造方法
JP2009071177A (ja) 光センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190827