JP2019215503A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の性能を向上させる。【解決手段】光変調器の位相変調部ＰＣ１は、光導波路ＷＧ１と、光導波路ＷＧ１を加熱するためのヒータＨＴとを有する。位相変調部ＰＣ２または受光器ＯＲなどの他の光デバイスには、プラグＰＧが接続されている。ヒータＨＴは、少なくともバリアメタル膜ＢＭ１を有し、プラグＰＧは、バリアメタル膜ＢＭ２および導電性膜ＣＦ１を有する。ここで、バリアメタル膜ＢＭ１のシート抵抗、および、バリアメタル膜ＢＭ２のシート抵抗は、導電性膜ＣＦ１のシート抵抗よりも高く、バリアメタル膜ＢＭ１の厚さは、バリアメタル膜ＢＭ２の厚さよりも厚い。【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、例えば、光デバイスを有する半導体装置およびその製造方法に好適に利用できるものである。

近年、光通信を行う半導体装置として、シリコンフォトニクス技術が開発されている。シリコンフォトニクス技術では、半導体基板上に、シリコンなどの半導体を材料とした光信号用の伝送線路を形成し、この光信号用の伝送線路により形成される種々の光デバイスと、電子デバイスとを集積したフォトニクスチップが使用される。

光信号を伝搬する伝送線路の一種として光導波路があるが、光導波路の一部において、電気信号を光信号に変換する光変調器を設ける場合がある。そして、光変調器の一部において、光導波路の上方にヒータが形成された位相変調部を設ける場合がある。位相変調部では、ヒータに電流を流してヒータを発熱させることで、光導波路の温度を変化させ、光導波路内を伝搬する光信号の位相を調整することができる。

非特許文献１には、光導波路を覆うように層間絶縁膜を形成し、層間絶縁膜にトレンチを形成し、トレンチ内に導電性膜を埋め込むことで、光導波路の上方に上記導電性膜からなるヒータを形成する技術が開示されている。

A Masood et al., "CMOS-compatible Tungsten Heaters for Silicon Photonic Waveguides", The 9th International Conference on Group IV Photonics (GFP), 2012, Page.234-236

位相変調部における光導波路の温度変化を効率的に行うためには、ヒータの発熱効率を高める必要がある。そのため、ヒータは、出来るだけ高抵抗の構造であることが好ましい。また、このような高抵抗のヒータを形成するための製造工程は、出来るだけ少ないことが好ましい。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、第１クラッド層と、第１クラッド層上に形成された第１光導波路および光デバイスと、溝部およびコンタクトホールが形成された第２クラッド層と、溝部内に形成された第１バリアメタル膜を有するヒータと、コンタクトホール内に形成された第２バリアメタル膜および第１導電性膜を有するプラグと、を有する。ここで、プラグは前記光デバイスに接続され、ヒータは前記第１光導波路の一部を加熱するための素子であり、第１バリアメタル膜のシート抵抗、および、第２バリアメタル膜のシート抵抗は、前記第１導電性膜のシート抵抗よりも高く、第１バリアメタル膜の厚さは、前記第２バリアメタル膜の厚さより厚い。

一実施の形態によれば、半導体装置の性能を向上させることができる。

実施の形態１の半導体装置を示す要部平面図である。 実施の形態１の半導体装置を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 図３に続く製造工程を示す断面図である。 図４に続く製造工程を示す断面図である。 図５に続く製造工程を示す断面図である。 図６に続く製造工程を示す断面図である。 図７に続く製造工程を示す断面図である。 図８に続く製造工程を示す断面図である。 図９に続く製造工程を示す断面図である。 図１０に続く製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 図１２に続く製造工程を示す断面図である。 図１３に続く製造工程を示す断面図である。 図１４に続く製造工程を示す断面図である。 実施の形態３の半導体装置を示す断面図である。 実施の形態４の半導体装置を示す断面図である。 実施の形態５の半導体装置を示す断面図である。 実施の形態６の半導体装置を示す要部平面図である。 実施の形態６の半導体装置を示す断面図である。 実施の形態６の半導体装置の製造工程を示す断面図である。 図２１に続く製造工程を示す断面図である。 図２２に続く製造工程を示す断面図である。 図２３に続く製造工程を示す断面図である。 図２４に続く製造工程を示す断面図である。 検討例１の半導体装置を示す断面図である。 検討例２の半導体装置を示す断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。また、実施の形態で用いる断面図においては、図面を見易くするためにハッチング等を省略する場合もある。

また、本実施の形態において、ｐ型の半導体とは、ボロン（Ｂ）または二フッ化ボロン（ＢＦ_２）などの不純物が導入された半導体を意味し、ｎ型の半導体とは、ヒ素（Ａｓ）またはリン（Ｐ）などの不純物が導入された半導体を意味する。導入される不純物の種類は、一種であってもよいし、それ以上であってもよい。また、本実施の形態において、ｉ型の半導体とは、真性半導体、または、１×１０^１７／ｃｍ^３未満の不純物濃度を有するｐ型若しくはｎ型の半導体を意味する。つまり、ｐ型の半導体は、１×１０^１７／ｃｍ^３以上の不純物濃度を有するｐ型の半導体を意味し、ｎ型の半導体は、１×１０^１７／ｃｍ^３以上の不純物濃度を有するｎ型の半導体を意味する。

（実施の形態１）
本実施の形態の半導体装置は、シリコンフォトニクス技術に関連し、種々の光デバイス（光半導体素子）を有する。本実施の形態では、このような光デバイスとして、電気信号を光信号に変換する光変調器ＯＭ１および光変調器ＯＭ２と、光信号を電気信号に変換する受光器ＯＲとを例示する。

＜半導体装置の構造＞
以下に、図１および図２を用いて、本実施の形態の半導体装置の構造を説明する。図１は、本実施の形態の半導体装置であるフォトニクスチップの要部平面図であり、図２は、図１に示されるＡ−Ａ線に沿った断面図である。

図１には、位相変調部ＰＣ１を有する光変調器ＯＭ１、位相変調部ＰＣ２を有し、且つ、光変調器ＯＭ１とは別の光変調器ＯＭ２、および、受光器ＯＲの各々の平面構造が示されている。図２の断面図に示されるように、本実施の形態の半導体装置は、位相変調部ＰＣ１が形成される領域１Ａ、位相変調部ＰＣ２が形成される領域２Ａ、および、受光器ＯＲが形成される領域３Ａを有する。

本実施の形態の半導体装置には、半導体基板（基板）ＳＢと、半導体基板ＳＢ上に形成された絶縁層（クラッド層）ＢＸと、絶縁層ＢＸを介して半導体基板ＳＢ上に形成された半導体層ＳＬと、を有するＳＯＩ（Silicon on Insulator）基板が用いられる。半導体基板ＳＢは、例えばｐ型のシリコン単結晶基板からなる。絶縁層ＢＸは、例えば酸化シリコン膜である。半導体層ＳＬは、例えばｐ型のシリコン単結晶基板が薄化されたものである。絶縁層ＢＸの厚さは、例えば１μｍ〜３μｍ程度であり、半導体層ＳＬの厚さは、例えば１００ｎｍ〜３００ｎｍである。ただし、基板は、支持用の半導体基板ＳＢを有するものに限定されるものではなく、例えば、ＳＯＳ（Silicon on Sapphire）基板のように、支持基板として機能する絶縁層（サファイア）上に半導体層を設けた２層構造の基板であってもよい。

半導体層ＳＬは、主に、種々の光デバイスのコア層として設けられ、各々の光デバイスが形成される領域において、各々の光デバイスで必要とされる性能を満たすため、様々な加工が施されている。以下に、本実施の形態で例示する光デバイスである光変調器ＯＭ１、光変調器ＯＭ２および受光器ＯＲの構造について、詳しく説明する。

＜光変調器ＯＭ１（位相変調部ＰＣ１）の構造＞
光変調器ＯＭ１は、領域１Ａの絶縁層ＢＸ上に形成され、且つ、半導体層ＳＬからなるｉ型の光導波路ＷＧ１と、光導波路ＷＧ１の一部の上方に形成されたヒータＨＴとを有する。図１に示されるように、平面視において、光導波路ＷＧ１はＹ方向に延在し、ヒータＨＴは光導波路ＷＧ１の一部を覆うように、Ｙ方向と直交するＸ方向に延在している。すなわち、ヒータＨＴは、光導波路ＷＧ１の直上に形成され、平面視において光導波路ＷＧ１の一部と重なる位置に形成されている。光変調器ＯＭ１は、位相変調部ＰＣ１を有し、位相変調部ＰＣ１は、ヒータＨＴと、平面視においてヒータＨＴと重なる光導波路ＷＧ１の一部とを有する。

図２に示されるように、光導波路ＷＧ１は層間絶縁膜（クラッド層）ＩＬ１によって覆われている。層間絶縁膜ＩＬ１は、例えば酸化シリコンからなり、例えば７００ｎｍ〜１５００ｎｍの厚さを有する。層間絶縁膜ＩＬ１内には、ヒータＨＴ形成用の溝部（凹部）としてトレンチＴＲ１が形成され、トレンチＴＲ１内には、ヒータＨＴが形成されている。ヒータＨＴは、バリアメタル膜ＢＭ１、バリアメタル膜ＢＭ１上に形成されたバリアメタル膜ＢＭ２、および、バリアメタル膜ＢＭ２上に形成された導電性膜ＣＦ１を有する。ヒータＨＴの厚さ（トレンチＴＲ１の深さ）は、例えば２００ｎｍ〜３００ｎｍである。

バリアメタル膜ＢＭ２は、高融点金属膜のような導電性膜からなり、例えばチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなる。バリアメタル膜ＢＭ２の厚さは、例えば５ｎｍ〜５０ｎｍが好ましく、５ｎｍ〜２５ｎｍがより好ましい。バリアメタル膜ＢＭ１は、高融点金属膜のような導電性膜からなり、例えば窒化チタン（ＴｉＮ）からなる。バリアメタル膜ＢＭ１の厚さは、バリアメタル膜ＢＭ２の厚さよりも厚く、例えば１００ｎｍ〜２００ｎｍである。導電性膜ＣＦ１は、例えばタングステン（Ｗ）からなり、例えば５０ｎｍ〜１９５ｎｍの厚さを有する。

ヒータＨＴは、ヒータＨＴの下方に位置する光導波路ＷＧ１を加熱するための素子（加熱素子）である。ヒータＨＴと光導波路ＷＧ１とは、互いに直接接しておらず、ヒータＨＴが光導波路ＷＧ１を加熱できる程度に所定の間隔だけ離れて配置されており、ヒータＨＴと光導波路ＷＧ１との間には、層間絶縁膜ＩＬ１が存在している。

ヒータＨＴ上には、後述の配線Ｍ１が形成されている。図１に示されるように、ヒータＨＴの一方の端部に設けられた配線Ｍ１がヒータＨＴの一方の電極を構成し、ヒータＨＴの他方の端部に設けられた配線Ｍ１がヒータＨＴの他方の電極を構成している。すなわち、図２に示されているヒータＨＴ上の配線Ｍ１が、ヒータＨＴの一方の電極を構成している。このような２つの電極（２つの配線Ｍ１）によって、ヒータＨＴに電流を流すことができる。

位相変調部ＰＣ１において、ヒータＨＴに電流を流すとヒータＨＴが発熱し、発熱したヒータＨＴによってヒータＨＴの下方の光導波路ＷＧ１が加熱され、光導波路ＷＧ１の温度が変化（上昇）する。すなわち、ヒータＨＴに流す電流によって、光導波路ＷＧ１の温度を制御することができる。光導波路ＷＧ１の温度が変化すると、光導波路ＷＧ１における光の屈折率が変化する。そうすると、光導波路ＷＧ１内を進行する光の波長が変化するので、位相変調部ＰＣ１において、光導波路ＷＧ１内を進行する光の位相を変化させることができる。

ここで、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の各々のシート抵抗は、導電性膜ＣＦ１のシート抵抗よりも高い。

上述のように、光導波路ＷＧ１への発熱効率を高めるために、ヒータＨＴは、高抵抗の構造であることが好ましい。従って、ヒータＨＴにおいて、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１の体積比率、または、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の体積比率の合計は、相対的に低いシート抵抗を有する導電性膜ＣＦ１の体積比率よりも大きいことが好ましい。

＜光変調器ＯＭ２（位相変調部ＰＣ２）の構造＞
光変調器ＯＭ２は位相変調部ＰＣ２を有し、位相変調部ＰＣ２は、領域２Ａの絶縁層ＢＸ上に形成された半導体層ＳＬからなる。図１に示されるように、平面視において、光導波路ＷＧ２は、位相変調部ＰＣ２に接続されている。光導波路ＷＧ２と、位相変調部ＰＣ２とは、同じ半導体層ＳＬによって形成され、一体化している。

図２に示されるように、位相変調部ＰＣ２を構成する半導体層ＳＬは、リブ構造（凸状の構造）に加工され、その一部にｐ型の不純物またはｎ型の不純物が導入されている。具体的には、位相変調部ＰＣ２は、ｐ型の半導体層ＰＭ、ｉ型の光導波路ＷＧ２およびｎ型の半導体層ＮＭを有し、ｐｉｎ構造を構成している。なお、本実施の形態では、位相変調部ＰＣ２を構成する半導体層ＳＬをリブ構造としているが、半導体層ＳＬの上面は凸状に加工されていない構造であってもよい。

位相変調部ＰＣ２は、層間絶縁膜ＩＬ１に覆われている。層間絶縁膜ＩＬ１には、コンタクトホールＣＨ１が形成され、コンタクトホールＣＨ１内には、プラグＰＧが形成されている。プラグＰＧは、コンタクトホールＣＨ１内に形成されたバリアメタル膜ＢＭ２、および、コンタクトホールＣＨ１内にバリアメタル膜ＢＭ２を介して埋め込まれた導電性膜ＣＦ１を有する。なお、プラグＰＧ１のバリアメタル膜ＢＭ２は、ヒータＨＴのバリアメタル膜ＢＭ２と同じ材料、且つ、同じ製造工程で形成された膜であり、ヒータＨＴのバリアメタル膜ＢＭ１の厚さよりも薄い厚さを有する。半導体層ＰＭ上および半導体層ＮＭ上には、それぞれプラグＰＧが形成されており、半導体層ＰＭおよび半導体層ＮＭは、プラグＰＧを介して、後述の配線Ｍ１に接続されている。

位相変調部ＰＣ２において、ｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲに、それぞれ電圧を印加すると、すなわちｐｉｎ構造ダイオードに順方向バイアスを印加すると、ｉ型の光導波路ＷＧ２内のキャリア密度が変化して、光導波路ＷＧ２における光の屈折率が変化する。そうすると、光導波路ＷＧ２を進行する光の波長が変化するので、位相変調部ＰＣ２において、光導波路ＷＧ２内を進行する光の位相を変化させることができる。

なお、本実施の形態では、光変調器ＯＭ１と光変調器ＯＭ２とを、互いに異なる光変調器として説明しているが、光変調器ＯＭ１と光変調器ＯＭ２とは、互いに接続する光変調器であってもよい。すなわち、光変調器ＯＭ１の光導波路ＷＧ１と、光変調器ＯＭ２の光導波路ＷＧ２とは、互いに分離されていてもよいし、互いに接続されていてもよい。

＜受光器ＯＲの構造＞
受光器ＯＲは、領域３Ａの絶縁層ＢＸ上に形成された半導体層ＳＬにｐ型の不純物が導入された半導体層ＰＲと、半導体層ＰＲ上に形成された半導体層（エピタキシャル層）ＥＰと、半導体層ＥＰ上に形成されたキャップ層（半導体層）ＣＰを含む。図１に示されるように、平面視において、光導波路ＷＧ３は、半導体層ＰＲに接続されている。光導波路ＷＧ３と、半導体層ＰＲとは、同じ半導体層ＳＬによって形成され、一体化している。

半導体層ＥＰは、例えばｉ型のゲルマニウム層であり、キャップ層ＣＰは、例えばｉ型のシリコン層である。半導体層ＥＰの一部およびキャップ層ＣＰの一部には、ｎ型の不純物が導入され、ｎ型の半導体層ＮＲが形成されている。受光器ＯＲは、ｐ型の半導体層ＰＲ、ｉ型の半導体層ＥＰおよびｎ型の半導体層ＮＲによって、ｐｉｎ構造を構成している。

受光器ＯＲは、層間絶縁膜ＩＬ１に覆われている。層間絶縁膜ＩＬ１には、コンタクトホールＣＨ１が形成され、コンタクトホールＣＨ１内には、領域２Ａのプラグと同様に、バリアメタル膜ＢＭ２および導電性膜ＣＦ１を有するプラグＰＧが形成されている。半導体層ＰＲ上および半導体層ＮＲ上には、それぞれプラグＰＧが形成されており、半導体層ＰＲおよび半導体層ＮＲは、プラグＰＧを介して、後述の配線Ｍ１に電気的に接続されている。

光導波路ＷＧ３内を伝搬してきた光信号は、半導体部ＰＲ内に導入される。そして、ｐｉｎ構造おいて光起電力効果により流れる直流電流を、半導体層ＰＲおよび半導体層ＮＲに接続されたプラグＰＧによって、受光器ＯＲの外部に取り出すことができる。すなわち、光信号を電気信号に変換することができる。

上述のように、各々の光デバイスを構成する半導体層ＳＬは、それらの下方が絶縁膜ＢＸによって覆われ、それらの上方が層間絶縁膜ＩＬ１によって覆われている。そして、絶縁膜ＢＸおよび層間絶縁膜ＩＬ１は、半導体層ＳＬに含まれる材料の屈折率よりも、低い屈折率を有する材料からなる。このため、半導体層ＳＬは、光デバイスのコア層として機能し、絶縁膜ＢＸおよび層間絶縁膜ＩＬ１は、光デバイスのクラッド層として機能する。

層間絶縁膜ＩＬ１上、ヒータＨＴ上およびプラグＰＧ上には、絶縁膜ＩＦ１が形成され、絶縁膜ＩＦ１上には層間絶縁膜ＩＬ２が形成されている。絶縁膜ＩＦ１は、例えば窒化シリコンまたは炭窒化シリコンからなり、層間絶縁膜ＩＬ２は、例えば酸化シリコンまたは炭酸化シリコンからなる。

層間絶縁膜ＩＬ２および絶縁膜ＩＬには、トレンチＴＲ２が形成され、トレンチＴＲ２内には、配線Ｍ１が形成されている。配線Ｍ１は、バリアメタル膜ＢＭ３、バリアメタル膜ＢＭ３上に形成された導電性膜ＣＦ２を有し、プラグＰＧに接続されている。このように、配線Ｍ１は、トレンチＴＲ２内にバリアメタル膜ＢＭ３および導電性膜ＣＦ２が埋め込まれて形成された、所謂ダマシン構造の配線である。また、バリアメタル膜ＢＭ３は、例えばタンタル膜および窒化タンタル膜からなる積層膜であり、導電性膜ＣＦ２は、例えば銅膜である。

本実施の形態の主な特徴の一つとして、上述のように、ヒータＨＴに含まれるバリアメタル膜の厚さ（バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の厚さの合計）が、プラグＰＧに含まれるバリアメタル膜の厚さ（バリアメタル膜ＢＭ２の厚さ）よりも厚いことが挙げられる。これにより、プラグＰＧを低抵抗の構造とし、ヒータＨＴを高抵抗の構造とすることができる。

言い換えれば、領域２Ａおよび領域３ＡのプラグＰＧにおいて、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ２の体積比率よりも、相対的に低いシート抵抗を有する導電性膜ＣＦ１の体積比率が大きい。このため、プラグＰＧが低抵抗の構造となり、各光デバイスと配線Ｍ１との間の抵抗を小さくすることができる。

そして、領域１Ａの位相変調部ＰＣ１では、ヒータＨＴから光導波路ＷＧ１への加熱効率を高めるために、ヒータＨＴにおいて、相対的に低いシート抵抗を有する導電性膜ＣＦ１の体積比率よりも、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１の体積比率、または、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の体積比率が大きい。このため、加熱素子であるヒータＨＴを全体的に高抵抗の構造とすることができるので、ヒータＨＴの発熱効率が高くなり、ヒータＨＴから光導波路ＷＧ１への加熱効率を高めることができる。このような本実施の形態の主な特徴および効果については、後述の検討例などを用いて、詳細に説明する。

＜半導体装置の製造方法＞
以下に、図３〜図１１を用いて、本実施の形態の半導体装置の製造方法を説明する。

まず、図３に示されるように、支持基板である半導体基板ＳＢと、半導体基板ＳＢ上に形成された絶縁層ＢＸと、絶縁層ＢＸを介して半導体基板ＳＢ上に形成された半導体層ＳＬと、を有するＳＯＩ基板を準備する。

このようなＳＯＩ基板を準備する工程の一例を以下に説明する。ＳＯＩ基板は、例えば、貼り合わせ法により形成することができる。貼り合わせ法では、シリコンからなる第１半導体基板の表面を酸化することで絶縁層ＢＸを形成した後、その絶縁層ＢＸに、シリコンからなる第２半導体基板を高温下で圧着することにより貼り合わせる。その後、第２半導体基板を薄膜化する。この場合、絶縁層ＢＸ上に残存する第２半導体基板の薄膜が半導体層ＳＬとなり、絶縁層ＢＸ下の第１半導体基板が半導体基板ＳＢとなる。

次に、フォトリソグラフィ法およびイオン注入法を用いて、半導体層ＳＬの所望の箇所に、ｐ型またはｎ型の不純物を導入する。次に、フォトリソグラフィ法およびドライエッチング処理を用いて、半導体層ＳＬを選択的にパターニングする。これにより、領域１Ａに光導波路ＷＧ１が形成され、領域２Ａに光導波路ＷＧ２、半導体層ＰＭおよび半導体層ＮＭを含む位相変調部ＰＣ２が形成され、領域３Ａに半導体層ＰＲが形成される。

次に、領域１Ａおよび領域２Ａを、例えば酸化シリコン膜または窒化シリコン膜のような保護膜によって選択的に覆った後に、領域３Ａの半導体層ＰＲ上に、エピタキシャル成長法によって、例えばゲルマニウムからなる半導体層ＥＰを形成する。次に、半導体層ＥＰ上に、エピタキシャル成長法によって、例えばシリコンからなるキャップ層ＣＰを形成する。次に、フォトリソグラフィ法およびイオン注入法を用いて、キャップ層ＣＰの一部および半導体層ＥＰの一部に選択的にｎ型の不純物を導入することで、ｎ型の半導体層ＮＲを形成する。このようにして、領域３Ａに、半導体層ＰＲ、半導体層ＥＰおよび半導体層ＮＲを含む受光器ＯＲが形成される。

図４は、層間絶縁膜ＩＬ１およびトレンチＴＲ１の形成工程を示している。

まず、絶縁層ＢＸ、領域１Ａの光導波路ＷＧ１、領域２Ａの位相変調部ＰＣ２、および、領域３Ａの受光器ＯＲを覆うように、例えばＣＶＤ（Chemical Vapor Deposition）法によって、例えば酸化シリコンからなる層間絶縁膜ＩＬ１を形成する。次に、ＣＭＰ（Chemical Mechanical Polishing）法によって、層間絶縁膜ＩＬ１を研磨することで、層間絶縁膜ＩＬ１の上面を平坦化する。次に、フォトリソグラフィ法およびドライエッチング処理を用いて、層間絶縁膜ＩＬ１内に、ヒータＨＴ形成用の溝部（凹部）としてトレンチＴＲ１を形成する。トレンチＴＲ１の深さは、例えば２００ｎｍ〜３００ｎｍである。

図５は、バリアメタル膜ＢＭ１の形成工程を示している。

層間絶縁膜ＩＬ１上およびトレンチＴＲ１内に、例えばスパッタリング法またはＣＶＤ法によって、例えば窒化チタンからなるバリアメタル膜ＢＭ１を形成する。バリアメタル膜ＢＭ１の厚さは、例えば１００ｎｍ〜２００ｎｍである。

図６は、レジストパターンＲＰ１の形成工程、および、バリアメタル膜ＢＭ１の一部の除去工程を示している。

まず、バリアメタル膜ＢＭ１上に、領域２Ａの半導体層ＮＭおよび半導体層ＰＭの上方、並びに、領域３Ａの半導体層ＮＲおよび半導体層ＰＲの上方を開口するパターンを有するレジストパターンＲＰ１を形成する。次に、レジストパターンＲＰ１をマスクとし、例えば塩素（Ｃｌ_２）ガスのようなハロゲンガス、および、アルゴン（Ａｒ）ガスを有する第１混合ガスを用いたエッチング処理によって、バリアメタル膜ＢＭ１の一部を除去する。

図７は、コンタクトホールＣＨ１の形成工程を示している。

図６の工程で使用したレジストパターンＲＰ１をマスクとし、例えばＣＦ_４のような炭素とフッ素とを含むガス（フロロカーボンガス）、および、アルゴン（Ａｒ）ガスを有する第２混合ガスを用いたエッチング処理によって、層間絶縁膜ＩＬ１をエッチングする。これにより、層間絶縁膜ＩＬ１に、領域２Ａの半導体層ＮＭおよび半導体層ＰＭ、並びに、領域３Ａの半導体層ＮＲおよび半導体層ＰＲに達するコンタクトホールＣＨ１を、それぞれ形成する。その後、レジストパターンＲＰ１を、例えばアッシング処理によって除去する。

図８は、バリアメタル膜ＢＭ２および導電性膜ＣＦ１の形成工程を示している。

まず、トレンチＴＲ１内、コンタクトホールＣＨ１内、および、バリアメタル膜ＢＭ１を介して前記層間絶縁膜ＩＬ１上に、例えばＣＶＤ法によって、例えばチタン膜を形成する。チタン膜の厚さは、例えば２ｎｍ〜２５ｎｍである。次に、チタン膜上に、例えばＣＶＤ法によって、例えば窒化チタン膜を形成する。窒化チタン膜の厚さは、例えば３ｎｍ〜２５ｎｍである。これらのチタン膜および窒化チタン膜の積層膜により、バリアメタル膜ＢＭ２が形成される。次に、バリアメタル膜ＢＭ２上に、例えばＣＶＤ法によって、例えばタングステンからなる導電性膜ＣＦ１を形成する。導電性膜ＣＦ１の厚さは、例えば２００ｎｍ〜４００ｎｍである。

図９は、導電性膜ＣＦ１、バリアメタル膜ＢＭ２およびバリアメタル膜ＢＭ１の研磨工程を示している。

ＣＭＰ法による研磨処理を行うことで、トレンチＴＲ１外およびコンタクトホールＣＨ１外に形成されている導電性膜ＣＦ１、バリアメタル膜ＢＭ２およびバリアメタル膜ＢＭ１を除去する。これにより、トレンチＴＲ１内に、バリアメタル膜ＢＭ２、バリアメタル膜ＢＭ１および導電性膜ＣＦ１が埋め込まれて、ヒータＨＴが形成され、コンタクトホールＣＨ１内に、バリアメタル膜ＢＭ２および導電性膜ＣＦ１が埋め込まれて、プラグＰＧが形成される。なお、トレンチＴＲ１内に残された導電性膜ＣＦ１の厚さは、例えば１００ｎｍ〜１９５ｎｍとなる。

また、この工程により、領域１Ａにおいて、ヒータＨＴおよび光導波路ＷＧ１を含む位相変調部ＰＣ１が形成される。また、領域２ＡのプラグＰＧは、半導体層ＮＭおよび半導体層ＰＭの各々に接続され、領域３ＡのプラグＰＧは、半導体層ＮＲおよび半導体層ＰＲの各々に接続される。

図１０は、絶縁膜ＩＦ１および層間絶縁膜ＩＬ２の形成工程を示している。

まず、層間絶縁膜ＩＬ１上、ヒータＨＴ上およびプラグＰＧ上に、例えばＣＶＤ法によって、例えば窒化シリコンまたは炭窒化シリコンからなる絶縁膜ＩＦ１を形成する。次に、絶縁膜ＩＦ１上に、例えばＣＶＤ法によって、例えば酸化シリコンまたは炭酸化シリコンからなる層間絶縁膜ＩＬ２を形成する。また、絶縁膜ＩＦ１は、次工程において、主に、トレンチＴＲ２を形成する際のエッチングストッパ膜として形成しているが、絶縁膜ＩＦ１を形成しなくてもよい場合もある。

図１１は、トレンチＴＲ２の形成工程を示している。

フォトリソグラフィ法およびドライエッチング処理を用いて、層間絶縁膜ＩＬ２および絶縁膜ＩＦ１を順次エッチングすることで、層間絶縁膜ＩＬ２および絶縁膜ＩＦ１にトレンチＴＲ２を形成する。なお、層間絶縁膜ＩＬ２をドライエッチング処理する際、絶縁膜ＩＦ１は、エッチングストッパ膜として機能できる。

図１１の工程後、以下の工程を経ることで、図２に示される半導体装置が製造される。

まず、トレンチＴＲ２内および層間絶縁膜ＩＬ２上に、例えばＣＶＤ法またはスパッタリング法によって、例えばタンタル膜と窒化タンタル膜とからなるバリアメタル膜ＢＭ３を形成する。次に、バリアメタル膜ＢＭ３上に、例えばめっき法によって、例えば銅を主体とする導電性膜ＣＦ２を形成する。次に、ＣＭＰ法による研磨処理を行うことで、トレンチＴＲ２外に形成されている導電性膜ＣＦ２およびバリアメタル膜ＢＭ３を除去する。これにより、トレンチＴＲ２内に、バリアメタル膜ＢＭ３および導電性膜ＣＦ２が埋め込まれて、配線Ｍ１が形成される。

図１に示されるように、領域１Ａにおいて、２つの配線Ｍ１は、それぞれヒータＨＴの両端部に接続され、領域２Ａおよび領域３Ａにおいて、各配線Ｍ１は、各プラグＰＧに接続される。

＜検討例と本実施の形態との比較＞
以下に、検討例１および検討例２を用いて、本実施の形態の主な特徴について説明する。以下では、検討例１および検討例２と、本実施の形態との相違点を主に説明する。なお、検討例１および検討例２は、本願発明者が新規に検討した構造を含む。

＜検討例１＞
図２６を用いて、検討例１の半導体装置について説明する。図２６は、本実施の形態の図２に対応する断面図である。

検討例１では、図２６に示されるように、層間絶縁膜ＩＬ１と層間絶縁膜ＩＬ２との間に、例えば酸化シリコンからなる層間絶縁膜ＩＬ３が形成され、層間絶縁膜ＩＬ３には、トレンチＴＲ１が形成されている。領域１Ａにおいて、トレンチＴＲ１内には、例えばタングステンからなる導電性膜ＣＦ４と、例えば窒化チタンからなるバリアメタル膜ＢＭ６とを有するヒータＨＴが形成されている。また、領域２Ａおよび領域３Ａにおいて、トレンチＴＲ１内には、導電性膜ＣＦ４とバリアメタル膜ＢＭ６とを有する配線Ｍ０が形成されている。すなわち、配線Ｍ０およびヒータＨＴは、同じ製造工程で形成され、同じ材料によって構成されている。

また、領域２Ａにおいて、配線Ｍ０と位相変調部ＰＣ２との間には、層間絶縁膜ＩＬ１内にプラグＰＧが形成され、領域３Ａにおいて、配線Ｍ０と受光器ＯＲとの間には、層間絶縁膜ＩＬ１内にプラグＰＧが形成されている。検討例１のプラグＰＧは、本実施の形態のプラグＰＧに相当する。

このような検討例１の半導体装置を製造するためには、層間絶縁膜ＩＬ１内にプラグＰＧを形成した後に、層間絶縁膜ＩＬ３を形成し、層間絶縁膜ＩＬ３にトレンチＴＲ１を形成し、トレンチＴＲ１内に配線Ｍ０およびヒータＨＴを形成する必要がある。このため、検討例１では、本実施の形態と比較して、製造工程が増加している。

これに対して、本実施の形態では、ヒータＨＴを形成するために、バリアメタル膜ＢＭ１を形成する工程を追加しているが、バリアメタル膜ＢＭ２および導電性膜ＣＦ１は、プラグＰＧを形成する工程と同じ工程で行っている。すなわち、プラグＰＧおよびヒータＨＴは、同層に形成されている。言い換えれば、プラグＰＧの上面、ヒータＨＴの上面および層間絶縁膜ＩＬ１の上面は、面一に形成され、同じ高さに位置している。このため、本実施の形態では、検討例１と比較して、製造工程の簡略化を図れ、製造コストを抑制できる。

また、検討例１では、プラグＰＧを配線Ｍ１に接続させるために、配線Ｍ０が設けられている。そして、配線Ｍ０は、製造工程を簡略化させるため、ヒータＨＴを形成する工程と同じ工程で形成されている。

ここで、プラグＰＧと配線Ｍ１との間の抵抗を低減するために、配線Ｍ０は、出来る限り抵抗の低い構造であることが好ましい。すなわち、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ６の厚さは、出来る限り薄いことが好ましい。しかしながら、その場合には、配線Ｍ０と同じ工程で形成されるヒータＨＴも、抵抗の低い構造になってしまう。これは、ヒータＨＴの下方に形成されている光導波路ＷＧ１の加熱効率を低下させることを意味する。逆に、ヒータＨＴを抵抗の高い構造にしようとすると、配線Ｍ０も抵抗の高い構造になり、プラグＰＧと配線Ｍ１との間の抵抗が高くなってしまう。

このように、検討例１では、プラグＰＧと配線Ｍ１との間の抵抗の低減と、ヒータＨＴの高抵抗化を両立させることが困難である。

これに対して、本実施の形態では、プラグＰＧは、相対的に厚さの薄いバリアメタル膜ＢＭ２を有し、ヒータＨＴは、バリアメタル膜ＢＭ２だけでなく、相対的に厚さの厚いバリアメタル膜ＢＭ１を有する。すなわち、ヒータＨＴに含まれるバリアメタル膜の厚さ（バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の厚さの合計）が、プラグＰＧに含まれるバリアメタル膜の厚さ（バリアメタル膜ＢＭ２の厚さ）よりも厚い。

また、プラグＰＧにおいて、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ２の体積比率よりも、相対的に低いシート抵抗を有する導電性膜ＣＦ１の体積比率が大きい。このため、プラグＰＧが抵抗の低い構造であるので、配線Ｍ１と各光デバイスとの間の抵抗を低減することができる。

また、位相変調部ＰＣ１では、ヒータＨＴから光導波路ＷＧ１への加熱効率を高めるために、ヒータＨＴにおいて、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１の体積比率、または、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の体積比率の合計は、相対的に低いシート抵抗を有する導電性膜ＣＦ１の体積比率よりも大きい。このため、加熱素子であるヒータＨＴを全体的に高抵抗の構造とすることができるので、ヒータＨＴの発熱効率が高くなり、ヒータＨＴから光導波路ＷＧ１への加熱効率を高めることができる。

そして、ヒータＨＴにおけるバリアメタル膜（バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２）の体積比率は、プラグＰＧにおけるバリアメタル膜（バリアメタル膜ＢＭ２）の体積比率よりも大きい。従って、本実施の形態では、検討例１と比較して、プラグＰＧを低抵抗化することができ、且つ、ヒータＨＴを高抵抗化することができるので、半導体装置の性能を向上させることができる。

＜検討例２＞
図２７を用いて、検討例２の半導体装置について説明する。図２７は、本実施の形態の図２に対応する断面図である。

検討例２では、図２７に示されるように、領域１Ａにおいて、例えばタングステンからなる導電性膜ＣＦ１と、例えば窒化チタンからなるバリアメタル膜ＢＭ２とを有するヒータＨＴが形成されている。また、領域２Ａおよび領域３Ａにおいて、導電性膜ＣＦ１とバリアメタル膜ＢＭ２とを有するプラグＰＧが形成されている。すなわち、プラグＰＧおよびヒータＨＴは、同じ製造工程で形成され、同じ材料によって構成されている。このため、検討例２では、検討例１のように配線Ｍ０を形成していないので、検討例１と比較して、製造工程の簡略化を図ることができる。

しかしながら、検討例２は、検討例１とほぼ同様の問題を有し、プラグＰＧの低抵抗化と、ヒータＨＴの高抵抗化とを両立させることが困難である。すなわち、プラグＰＧおよびヒータＨＴは、同じ製造工程で形成されるため、プラグＰＧの低抵抗化のために、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ２の厚さを薄くすると、ヒータＨＴの抵抗が低くなる。逆に、ヒータＨＴの高抵抗化のために、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ２の厚さを厚くすると、プラグＰＧの抵抗が高くなる。

これに対して、検討例１でも説明したように、本実施の形態では、ヒータＨＴは、相対的に厚さの薄いバリアメタル膜ＢＭ２だけでなく、相対的に厚さの厚いバリアメタル膜ＢＭ１を有する。従って、本実施の形態では、検討例２と比較して、プラグＰＧを低抵抗化することができ、且つ、ヒータＨＴを高抵抗化することができるので、半導体装置の性能を向上させることができる。

（実施の形態２）
以下に、実施の形態２の半導体装置を、図１２〜図１５を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。

実施の形態２の半導体装置の最終的な構造は、実施の形態１の図２の構造と同じであるが、実施の形態２の半導体装置の製造方法は、実施の形態１と異なる。

図１２は、図５に続く製造工程を示している。領域１Ａ〜領域３Ａにおいて、層間絶縁膜ＩＬ１が形成され、領域１Ａにおいて、層間絶縁膜ＩＬ１内にトレンチＴＲ１が形成されている。そして、層間絶縁膜ＩＬ１上およびトレンチＴＲ１内に、バリアメタル膜ＢＭ１が形成されている。

図１２に示されるように、バリアメタル膜ＢＭ１上に、図６のレジストパターンＲＰ１とは異なる開口パターンを有するレジストパターンＲＰ２を形成する。レジストパターンＲＰ２は、領域１Ａにおいて、トレンチＴＲ１内に形成されたバリアメタル膜ＢＭ１を覆い、領域２Ａおよび領域３Ａにおいて、バリアメタル膜ＢＭ１が露出されるような開口パターンを有する。

図１３は、バリアメタル膜ＢＭ１の一部の除去工程を示している。

レジストパターンＲＰ２をマスクとし、例えば塩素（Ｃｌ_２）ガスのようなハロゲンガス、および、アルゴン（Ａｒ）ガスを有する第１混合ガスを用いたエッチング処理によって、バリアメタル膜ＢＭ１の一部を除去する。これにより、領域２Ａおよび領域３Ａにおいて、層間絶縁膜ＩＬ１が露出される。その後、レジストパターンＲＰ２を、例えばアッシング処理によって除去する。

図１４は、レジストパターンＲＰ３およびコンタクトホールＣＨ１の形成工程を示している。

まず、領域１Ａにおいてバリアメタル膜ＢＭ１の上面および側面を覆い、領域２Ａにおいて半導体層ＮＭの上方および半導体層ＰＭの上方、並びに、領域３Ａにおいて半導体層ＮＲの上方および半導体層ＰＲの上方を開口するパターンを有するレジストパターンＲＰ３を形成する。次に、レジストパターンＲＰ３をマスクとし、例えばＣＦ_４のような炭素とフッ素とを含むガス（フロロカーボンガス）、および、アルゴン（Ａｒ）ガスを有する第２混合ガスを用いて、層間絶縁膜ＩＬ１をエッチングする。これにより、層間絶縁膜ＩＬ１に、領域２Ａにおいて半導体層ＮＭおよび半導体層ＰＭ、並びに、領域３Ａにおいて半導体層ＮＲおよび半導体層ＰＲに達するコンタクトホールＣＨ１を、それぞれ形成する。その後、レジストパターンＲＰ３を、例えばアッシング処理によって除去する。

図１５は、バリアメタル膜ＢＭ２および導電性膜ＣＦ１の形成工程を示している。

まず、トレンチＴＲ１内、コンタクトホールＣＨ１内、バリアメタル膜ＢＭ１上および層間絶縁膜ＩＬ１上に、例えばＣＶＤ法によって、チタン膜および窒化チタン膜の積層膜からなるバリアメタル膜ＢＭ２を形成する。次に、バリアメタル膜ＢＭ２上に、例えばＣＶＤ法によって、例えばタングステンからなる導電性膜ＣＦ１を形成する。

図１５の製造工程後、実施の形態１の図９以降と同じ工程が実施される。すなわち、ＣＭＰ法による研磨処理を行うことで、トレンチＴＲ１外およびコンタクトホールＣＨ１外に形成されている導電性膜ＣＦ１、バリアメタル膜ＢＭ２およびバリアメタル膜ＢＭ１を除去する。これにより、トレンチＴＲ１内に、バリアメタル膜ＢＭ２、バリアメタル膜ＢＭ１および導電性膜ＣＦ１が埋め込まれて、ヒータＨＴが形成され、コンタクトホールＣＨ１内に、バリアメタル膜ＢＭ２および導電性膜ＣＦ１が埋め込まれて、プラグＰＧが形成される。

実施の形態２の主な特徴は、図１３のバリアメタル膜ＢＭ１の除去工程と、図１４のコンタクトホールＣＨ１の形成工程とを、それぞれ異なるレジストパターンを用いてエッチング処理を行っている点にある。

実施の形態１では、図６および図７で説明したように、バリアメタル膜ＢＭ１の除去工程と、コンタクトホールＣＨ１の形成工程とは、同じレジストパターンＲＰ１を用いて行っていた。この点で、実施の形態１は、実施の形態２と比較して、製造工程の簡略化を図ることができる。

しかしながら、実施の形態１では、図７の工程において、フロロカーボンガスおよびアルゴンガスを有する第２混合ガスを用いて層間絶縁膜ＩＬ１をエッチングする際に、バリアメタル膜ＢＭ１の側面が露出している。この時、第２混合ガスに含まれるフッ素が、バリアメタル膜ＢＭ１に含まれるチタンと反応し、フッ化チタン（ＴｉＦ）などの反応生成物が形成される恐れがある。このフッ化チタンは、昇華し難く、エッチング処理後も残される場合があるため、フッ化チタンが異物として残される恐れがある。例えば、このような異物は、層間絶縁膜ＩＬ１をエッチングする際にマスクとして機能し、コンタクトホールＣＨ１の口径が小さくなる場合がある。また、このような異物が剥離し、コンタクトホールＣＨ１の底面に残される場合があり、その場合、プラグＰＧ底部において、局所的に抵抗の高い箇所が形成される恐れがある。

実施の形態２では、図１４で説明したように、層間絶縁膜ＩＬ１をエッチングする際に、バリアメタル膜ＢＭ１の上面だけでなく、バリアメタル膜ＢＭ１の側面も、レジストパターンＲＰ３によって覆われている。このため、上記異物の発生を抑制することができる。すなわち、実施の形態２では、実施の形態１と比較して、半導体装置の信頼性を向上させることができる。

（実施の形態３）
以下に、実施の形態３の半導体装置を、図１６を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。

実施の形態１では、配線Ｍ１は、層間絶縁膜ＩＬ２に形成されたトレンチＴＲ２内に、ＣＭＰ法によって、導電性膜ＣＦ２およびバリアメタル膜ＢＭ３を埋め込むことで形成されていた。すなわち、配線Ｍ１は、所謂ダマシン構造の配線として形成されていた。実施の形態３では、配線Ｍ１の代わりに、配線Ｍ１ａを形成している。

図１６に示されるように、配線Ｍ１ａは、バリアメタル膜ＢＭ４と、バリアメタル膜ＢＭ４上に形成された導電性膜ＣＦ３と、導電性膜ＣＦ３上に形成されたバリアメタル膜ＢＭ５を有する。バリアメタル膜ＢＭ４は、例えばスパッタリング法によって形成され、例えばチタン膜と窒化チタン膜との積層膜からなる。導電性膜ＣＦ３は、例えばスパッタリング法によって形成され、例えばアルミニウムからなる。バリアメタル膜ＢＭ５は、例えばスパッタリング法によって形成され、例えば窒化チタンからなる。これらのバリアメタル膜ＢＭ４、導電性膜ＣＦ３およびバリアメタル膜ＢＭ５を、フォトリソグラフィ法およびエッチング処理によってパターニングすることで、配線Ｍ１ａが形成される。

このように、パターニングされた配線Ｍ１ａを用いても、実施の形態１と同様の効果を得ることができる。また、配線Ｍ１ａは、配線Ｍ１のようにＣＭＰ法などを用いる必要が無いので、実施の形態３では、実施の形態１と比較して、製造コストを抑制することができる。

また、実施の形態３に開示した技術を、実施の形態２に適用することもできる。

（実施の形態４）
以下に、実施の形態４の半導体装置を、図１７を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。

実施の形態１では、ヒータＨＴは、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２と、相対的に低いシート抵抗を有する導電性膜ＣＦ１とを含んで構成されていた。

実施の形態４では、図１７に示されるように、ヒータＨＴは、相対的に低いシート抵抗を有する導電性膜ＣＦ１を含まず、相対的に高いシート抵抗を有するバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２によって構成されている。また、実施の形態４におけるプラグＰＧは、実施の形態１と同様に、導電性膜ＣＦ１およびバリアメタル膜ＢＭ２を有する。このように、実施の形態４では、実施の形態１と比較して、ヒータＨＴ全体の抵抗を更に高くすることができる。このため、プラグＰＧを低抵抗に保ちながら、ヒータＨＴの発熱効率を更に高めることができる。

このようなヒータＨＴを形成するためには、実施の形態１の図８の製造工程後、図９のＣＭＰ法による研磨処理の時間を、トレンチＴＲ１内の導電性膜ＣＦ１が完全に除去されるまで長くすることで達成できる。すなわち、トレンチＴＲ１内には、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２が残され、導電性膜ＣＦ１は、トレンチＴＲ１内に残されていない。なお、研磨処理の時間を長くしたことで、実施の形態１と比較して、層間絶縁膜ＩＬ１の上面が後退し、プラグＰＧの高さも低くなっている。

実施の形態４でも、ヒータＨＴにおけるバリアメタル膜（バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２）の体積比率は、プラグＰＧにおけるバリアメタル膜（バリアメタル膜ＢＭ２）の体積比率よりも大きい。すなわち、実施の形態４において、ヒータＨＴにおけるバリアメタル膜の体積比率は、１００％である。従って、実施の形態４でも、プラグＰＧを低抵抗化することができ、且つ、ヒータＨＴを高抵抗化することができる。

また、実施の形態４に開示した技術を、実施の形態２および実施の形態３に適用することもできる。

（実施の形態５）
以下に、実施の形態５の半導体装置を、図１８を用いて説明する。なお、以下の説明では、実施の形態４との相違点を主に説明する。

実施の形態５では、図１８に示されるように、ヒータＨＴは、導電性膜ＣＦ１およびバリアメタル膜ＢＭ２を含まず、バリアメタル膜ＢＭ１のみによって構成されている。このようなヒータＨＴを形成するためには、実施の形態４で説明したＣＭＰ法による研磨処理の時間を、トレンチＴＲ１内の導電性膜ＣＦ１およびバリアメタル膜ＢＭ２が除去されるまで、更に長くすることで達成できる。すなわち、トレンチＴＲ１内には、バリアメタル膜ＢＭ１のみが残され、導電性膜ＣＦ１およびバリアメタル膜ＢＭ２は、トレンチＴＲ１内に残されていない。

実施の形態５でも、ヒータＨＴにおけるバリアメタル膜（バリアメタル膜ＢＭ１）の体積比率は、プラグＰＧにおけるバリアメタル膜（バリアメタル膜ＢＭ２）の体積比率よりも大きい。すなわち、実施の形態５において、ヒータＨＴにおけるバリアメタル膜の体積比率は、１００％である。従って、実施の形態５でも、プラグＰＧを低抵抗化することができ、且つ、ヒータＨＴを高抵抗化することができる。

また、実施の形態５に開示した技術を、実施の形態２および実施の形態３に適用することもできる。

（実施の形態６）
以下に、実施の形態６の半導体装置を、図１９〜図２５を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図１９は、実施の形態６の半導体装置であるフォトニクスチップの要部平面図であり、図２０〜図２５は、図１９に示されるＡ−Ａ線に沿った断面図である。

図１９に示されるように、実施の形態６において、光変調器ＯＭ２の位相変調部ＰＣ２の構造、および、受光器ＯＲの構造は実施の形態１と同じであるが、光変調器ＯＭ１の位相変調部ＰＣ１の構造が実施の形態１と異なっている。実施の形態６では２つのヒータＨＴが設けられており、２つのヒータＨＴは、Ｘ方向において光導波路ＷＧ１を挟み込むように、光導波路ＷＧ１の延在方向（Ｙ方向）に沿って延在している。すなわち、光導波路ＷＧ１の両側面にヒータＨＴが形成されている。

図２０に示されるように、領域１Ａにおいて、配線Ｍ１下には、層間絶縁膜ＩＬ１を貫通し、且つ、絶縁層ＢＸに到達するコンタクトホールＣＨ２が形成され、コンタクトホールＣＨ２内に、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２が埋め込まれることで、ヒータＨＴが構成されている。すなわち、実施の形態１では、ヒータＨＴ形成用の溝部（凹部）は、光導波路ＷＧ１の上方に配置され、且つ、層間絶縁膜ＩＬ１内に形成されたトレンチＴＲ１であったが、実施の形態６では、ヒータＨＴ形成用の溝部（凹部）は、光導波路ＷＧ１の側面に隣接する位置に設けられ、且つ、層間絶縁膜ＩＬ１内および絶縁膜ＢＸ内に形成されたコンタクトホールＣＨ２である。従って、実施の形態６でも実施の形態１と同様に、プラグＰＧおよびヒータＨＴは、同層に形成されている。言い換えれば、プラグＰＧの上面、ヒータＨＴの上面および層間絶縁膜ＩＬ１の上面は、面一に形成され、同じ高さに位置している。

ヒータＨＴと光導波路ＷＧ１とは、互いに直接接しておらず、ヒータＨＴが光導波路ＷＧ１を加熱できる程度に所定の間隔だけ離れて配置されており、ヒータＨＴと光導波路ＷＧ１との間には、層間絶縁膜ＩＬ１が存在している。２つのヒータＨＴは、同じ配線Ｍ１に接続されているため、２つのヒータＨＴに同時に電流を流し、２つのヒータＨＴを同時に発熱させることができる。これにより、光導波路ＷＧ１の両側面側から光導波路ＷＧ１を加熱させることができる。

実施の形態１では、光導波路ＷＧ１の上面側からのみ光導波路ＷＧ１を加熱させていたが、実施の形態６では、光導波路ＷＧ１の両側面側から、光導波路ＷＧ１を加熱させることができるため、光導波路ＷＧ１の加熱効率を更に向上させることができる。

また、ヒータＨＴと光導波路ＷＧ１との間隔は、コンタクトホールＣＨ２の形成時のマスクレイアウトの変更のみで容易に変更可能であるので、光導波路ＷＧ１の加熱効率を考慮して、ヒータＨＴの位置を適宜変更させることができる。

また、実施の形態６では、図２０に示されるように、コンタクトホールＣＨ２の底部は、絶縁層ＢＸの上面と同等の高さに位置しているが、コンタクトホールＣＨ２は、絶縁層ＢＸ内まで形成されていてもよい。

また、実施の形態６のプラグＰＧの構造は、実施の形態１のプラグＰＧの構造と同じである。従って、実施の形態６でも、ヒータＨＴにおけるバリアメタル膜（バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２）の体積比率は、プラグＰＧにおけるバリアメタル膜（バリアメタル膜ＢＭ２）の体積比率よりも大きい。ここでは、ヒータＨＴにおけるバリアメタル膜の体積比率は、１００％である。従って、実施の形態６でも、プラグＰＧを低抵抗化することができ、且つ、ヒータＨＴを高抵抗化することができる。

以下に、図２１〜図２５を用いて、実施の形態６の半導体装置の製造方法を説明する。

図２１は、実施の形態１の図３の製造工程後の様子を示している。まず、実施の形態１の図４で説明した方法と同様に、領域１Ａ〜領域３Ａにおいて、層間絶縁膜ＩＬ１を形成する。次に、フォトリソグラフィ法およびエッチング処理によって、層間絶縁膜ＩＬ１を貫通し、且つ、絶縁層ＢＸに達するコンタクトホールＣＨ２を形成する。上述のように、エッチング処理の時間を長くし、絶縁層ＢＸの一部を除去することで、コンタクトホールＣＨ２を絶縁層ＢＸ内まで形成してもよい。

図２２は、バリアメタル膜ＢＭ１の形成工程を示している。

実施の形態１と同様な方法によって、コンタクトホールＣＨ２内および層間絶縁膜ＩＬ１上に、バリアメタル膜ＢＭ１を形成する。

図２３は、レジストパターンＲＰ１およびコンタクトホールＣＨ２の形成工程、並びに、バリアメタル膜ＢＭ１の一部の除去工程を示している。

まず、バリアメタル膜ＢＭ１上に、実施の形態１のレジストパターンＲＰ１と同様のパターンを有するレジストパターンＲＰ１を形成する。次に、レジストパターンＲＰ１をマスクとし、例えば塩素（Ｃｌ_２）ガスのようなハロゲンガス、および、アルゴン（Ａｒ）ガスを有する第１混合ガスを用いたエッチング処理によって、バリアメタル膜ＢＭ１の一部を除去する。次に、レジストパターンＲＰ１をマスクとし、例えばＣＦ_４のような炭素とフッ素とを含むガス（フロロカーボンガス）、および、アルゴン（Ａｒ）ガスを有する第２混合ガスを用いたエッチング処理によって、層間絶縁膜ＩＬ１をエッチングする。これにより、層間絶縁膜ＩＬ１に、領域２Ａの半導体層ＮＭおよび半導体層ＰＭ、並びに、領域３Ａの半導体層ＮＲおよび半導体層ＰＲに達するコンタクトホールＣＨ１を、それぞれ形成する。その後、レジストパターンＲＰ１を、例えばアッシング処理によって除去する。

図２４は、バリアメタル膜ＢＭ２および導電性膜ＣＦ１の形成工程を示している。

コンタクトホールＣＨ１内、コンタクトホールＣＨ２内およびバリアメタル膜ＢＭ１上に、実施の形態１と同様の手法によって、バリアメタル膜ＢＭ２および導電性膜ＣＦ１を順次形成する。

図２５は、導電性膜ＣＦ１、バリアメタル膜ＢＭ２およびバリアメタル膜ＢＭ１の研磨工程を示している。

ＣＭＰ法による研磨処理を行うことで、コンタクトホールＣＨ１外およびコンタクトホールＣＨ２外に形成されている導電性膜ＣＦ１、バリアメタル膜ＢＭ２およびバリアメタル膜ＢＭ１を除去する。これにより、コンタクトホールＣＨ１内に、バリアメタル膜ＢＭ２および導電性膜ＣＦ１が埋め込まれて、プラグＰＧが形成され、コンタクトホールＣＨ２内にバリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２が埋め込まれて、ヒータＨＴが形成される。

その後、実施の形態１と同様に、プラグＰＧおよびヒータＨＴに接続される配線Ｍ１を形成することで、図２０に示される実施の形態６の半導体装置が製造される。

なお、実施の形態６では、光導波路ＷＧ１を挟み込むように２つのヒータＨＴを形成したが、光導波路ＷＧ１を十分に加熱できる場合には、１つのヒータＨＴのみを設けてもよい。すなわち、実施の形態６において、ヒータＨＴは、光導波路ＷＧ１の両側面のうち、少なくとも一方の側面に設けられていればよい。

また、実施の形態６では、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２を含むヒータＨＴを例示しているが、ヒータＨＴは、バリアメタル膜ＢＭ１、バリアメタル膜ＢＭ２および導電性膜ＣＦ１により構成されていてもよい。この場合、図２４の工程において、コンタクトホールＣＨ２内に導電性膜ＣＦ１が形成されるように、予め、コンタクトホールＣＨ２の口径を広くしておく、または、バリアメタル膜ＢＭ１およびバリアメタル膜ＢＭ２の各々の厚さを調整しておく。

また、ヒータＨＴは、バリアメタル膜ＢＭ１のみで構成されていてもよい。この場合、図２２の工程において、コンタクトホールＣＨ２内がバリアメタル膜ＢＭ１で充填され、図２４の工程において、コンタクトホールＣＨ２内にバリアメタル膜ＢＭ２および導電性膜ＣＦ１が形成されないように、予め、コンタクトホールＣＨ２の口径を狭くしておく、または、バリアメタル膜ＢＭ１の厚さを調整しておく。

また、実施の形態６において、コンタクトホールＣＨ１の形成の際、実施の形態２の技術を適用してもよい。

また、実施の形態６において、配線Ｍ１の代わりに、実施の形態３の配線Ｍ１ａを適用してもよい。

以上、本願発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

例えば、上記実施の形態では、バリアメタル膜ＢＭ１として窒化チタン（ＴｉＮ）膜を適用し、バリアメタル膜ＢＭ２としてチタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜の積層膜を適用した場合を示した。しかし、これらの材料は、他の材料でもよく、例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化ルテニウム（ＲｕＮ）、窒化コバルト（ＣｏＮ）または酸化コバルト（ＣｏＯ）であってもよい。

また、上記実施の形態では、導電性膜ＣＦ１としてタングステン（Ｗ）膜を適用した場合を示した。しかし、導電性膜ＣＦ１の材料は、他の材料でもよく、例えば、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、アルミニウム（Ａｌ）、銅（Ｃｕ）またはコバルトアルミネート（ＣｏＡｌ）であってもよい。

１Ａ〜３Ａ 領域
ＢＭ１〜ＢＭ６ バリアメタル膜
ＢＸ 絶縁層（クラッド層）
ＣＦ１〜ＣＦ４ 導電性膜
ＣＨ１、ＣＨ２ コンタクトホール
ＣＰ キャップ層
ＥＰ 半導体層
ＨＴ ヒータ
ＩＦ 絶縁膜
ＩＬ１、ＩＬ２ 層間絶縁膜（クラッド層）
Ｍ１、Ｍ１ａ 配線
ＮＭ ｎ型の半導体層
ＮＲ ｎ型の半導体層
ＯＭ１、ＯＭ２ 光変調器
ＯＲ 受光器
ＰＣ１、ＰＣ２ 位相変調部
ＰＧ プラグ
ＰＭ ｐ型の半導体層
ＰＲ ｐ型の半導体層
ＲＰ１〜ＲＰ３ レジストパターン
ＳＢ 半導体基板
ＳＬ 半導体層
ＴＲ１、ＴＲ２ トレンチ
ＷＧ１〜ＷＧ３ 光導波路

Claims (20)

1. 第１クラッド層と、
   前記第１クラッド層上に形成された第１光導波路および光デバイスと、
   前記第１クラッド層上、前記第１光導波路上および前記光デバイス上に形成された第２クラッド層と、
   前記第２クラッド層に形成された溝部およびコンタクトホールと、
   前記溝部内に形成された第１バリアメタル膜を有するヒータと、
   前記コンタクトホール内に形成された第２バリアメタル膜、および、前記第２バリアメタル膜を介して、前記コンタクトホール内に埋め込まれた第１導電性膜を有するプラグと、
   を有し、
   前記コンタクトホールは、前記光デバイスに達し、
   前記プラグは、前記光デバイスに接続され、
   前記ヒータは、前記第１光導波路の一部を加熱するための素子であり、
   前記第１バリアメタル膜のシート抵抗、および、前記第２バリアメタル膜のシート抵抗は、前記第１導電性膜のシート抵抗よりも高く、
   前記第１バリアメタル膜の厚さは、前記第２バリアメタル膜の厚さよりも厚い、半導体装置。
2. 請求項１記載の半導体装置において、
   前記ヒータにおける前記第１バリアメタル膜の体積比率は、前記プラグにおける前記第２バリアメタル膜の体積比率よりも大きい、半導体装置。
3. 請求項２記載の半導体装置において、
   前記プラグにおいて、前記第１導電性膜の体積比率は、前記第２バリアメタル膜の体積比率よりも大きい、半導体装置。
4. 請求項１記載の半導体装置において、
   前記ヒータの上面、前記プラグの上面および前記第２クラッド層の上面は、面一である、半導体装置。
5. 請求項１記載の半導体装置において、
   前記ヒータは、前記溝部内に形成された前記第２バリアメタル膜および前記第１導電性膜を更に有し、
   前記ヒータにおいて、前記第１バリアメタル膜ＢＭ１および前記第２バリアメタル膜の体積比率の合計は、前記第１導電性膜の体積比率よりも大きい、半導体装置。
6. 請求項１記載の半導体装置において、
   前記ヒータは、前記溝部内に形成された前記第２バリアメタル膜を更に有し、
   前記溝部内には、前記第１導電性膜が形成されていない、半導体装置。
7. 請求項１記載の半導体装置において、
   前記ヒータは、前記溝部内に形成された前記第１バリアメタル膜からなり、
   前記溝部内には、前記第２バリアメタル膜および前記第１導電性膜が形成されていない、半導体装置。
8. 請求項１記載の半導体装置において、
   前記ヒータと前記第１光導波路の前記一部との間には、前記第２クラッド層が存在し、
   前記ヒータは、前記第１光導波路の前記一部の直上に形成されている、半導体装置。
9. 請求項１記載の半導体装置において、
   前記ヒータと前記第１光導波路の前記一部との間には、前記第２クラッド層が存在し、
   前記溝部は、前記第２クラッド層を貫通し、且つ、前記第１クラッド層に達するように形成され、前記第１光導波路の前記一部の側面に隣接する位置に形成されている、半導体装置。
10. 請求項９記載の半導体装置において、
    平面視において、前記第１光導波路は第１方向に延在し、
    前記溝部、および、前記溝部内に形成された前記ヒータは、それぞれ２つ形成され、
    平面視で前記第１方向と直交する第２方向において、２つの前記ヒータは、前記第１光導波路の前記一部を挟み込むように設けられている、半導体装置。
11. 請求項１記載の半導体装置において、
    前記第１導電性膜は、タングステン膜を含み、
    前記第１バリアメタル膜は、窒化チタン膜を含み、
    前記第２バリアメタル膜は、チタン膜および窒化チタン膜を含む、半導体装置。
12. （ａ）第１クラッド層と、前記第１クラッド層上に形成された第１半導体層とを有する基板を準備する工程、
    （ｂ）前記第１半導体層を加工することで、第１光導波路および光デバイスを形成する工程、
    （ｃ）前記第１クラッド層上、前記第１光導波路上および前記光デバイス上に、第２クラッド層を形成する工程、
    （ｄ）前記第２クラッド層に溝部を形成する工程、
    （ｅ）前記溝部内および前記第２クラッド層上に、第１バリアメタル膜を形成する工程、
    （ｆ）前記（ｅ）工程後、前記第２クラッド層に、前記光デバイスに達するコンタクトホールを形成する工程、
    （ｇ）前記コンタクトホール内、前記溝部内、および、前記第２クラッド層上に、前記第１バリアメタル膜の厚さよりも薄い厚さを有する第２バリアメタル膜を形成する工程、
    （ｈ）前記第２バリアメタル膜上に、前記第１バリアメタル膜のシート抵抗、および、前記第２バリアメタル膜のシート抵抗よりも低いシート抵抗を有する第１導電性膜を形成する工程、
    （ｉ）前記コンタクトホール外および前記溝部外に形成されている前記第１導電性膜、前記第２バリアメタル膜および前記第１バリアメタル膜を除去する工程、
    を有し、
    前記（ｉ）工程において、前記溝部内には、少なくとも前記第１バリアメタル膜を有し、且つ、前記第１光導波路の一部を加熱するためのヒータが形成され、前記コンタクトホール内には、前記第２バリアメタル膜および前記第１導電性膜を有し、且つ、前記光デバイスに接続されるプラグが形成される、半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｆ）工程は、
    （ｆ１）前記第１バリアメタル膜上に第１レジストパターンを形成する工程、
    （ｆ２）前記第１レジストパターンをマスクとしてエッチング処理を行うことで、前記第２クラッド層上に形成されている前記第１バリアメタル膜の一部を除去する工程、
    （ｆ３）前記（ｆ２）工程後、前記第１レジストパターンをマスクとしてエッチング処理を行うことで、前記第２クラッド層に、前記コンタクトホールを形成する工程、
    （ｆ４）前記（ｆ３）工程後、前記第１レジストパターンを除去する工程、
    を有する、半導体装置の製造方法。
14. 請求項１２記載の半導体装置の製造方法において、
    前記（ｆ）工程は、
    （ｆ５）前記第１バリアメタル膜上に第２レジストパターンを形成する工程、
    （ｆ６）前記第２レジストパターンをマスクとしてエッチング処理を行うことで、前記第２クラッド層上に形成されている前記第１バリアメタル膜の一部を除去する工程、
    （ｆ７）前記（ｆ６）工程後、前記第２レジストパターンを除去する工程、
    （ｆ８）前記（ｆ７）工程後、前記第１バリアメタル膜の上面および側面を覆うように、前記第２クラッド層上に第３レジストパターンを形成する工程、
    （ｆ９）前記第３レジストパターンをマスクとしてエッチング処理を行うことで、前記第２クラッド層に、前記コンタクトホールを形成する工程、
    （ｆ１０）前記（ｆ９）工程後、前記第３レジストパターンを除去する工程、
    を有する、半導体装置の製造方法。
15. 請求項１２記載の半導体装置の製造方法において、
    前記（ｉ）工程では、ＣＭＰ法による研磨処理が用いられ、
    前記研磨処理は、前記溝部内に前記第１導電性膜が残されないように行われる、半導体装置の製造方法。
16. 請求項１２記載の半導体装置の製造方法において、
    前記（ｉ）工程では、ＣＭＰ法による研磨処理が用いられ、
    前記研磨処理は、前記溝部内に前記第１導電性膜および前記第２バリアメタル膜が残されないように行われる、半導体装置の製造方法。
17. 請求項１２記載の半導体装置の製造方法において、
    前記（ｄ）工程において、前記溝部は、前記第１光導波路に達しないように、前記第１光導波路の前記一部の直上に形成される、半導体装置の製造方法。
18. 請求項１２記載の半導体装置の製造方法において、
    前記（ｄ）工程において、前記溝部は、前記第１光導波路に接しないように、前記第２クラッド層を貫通し、且つ、前記第１クラッド層に達するように形成され、前記第１光導波路の前記一部の側面に隣接する位置に形成される、半導体装置の製造方法。
19. 請求項１８記載の半導体装置の製造方法において、
    前記（ｈ）工程において、前記溝部内に前記第１導電性膜は形成されない、半導体装置の製造方法。
20. 請求項１２記載の半導体装置の製造方法において、
    前記第１導電性膜は、タングステン膜を含み、
    前記第１バリアメタル膜は、窒化チタン膜を含み、
    前記第２バリアメタル膜は、チタン膜および窒化チタン膜を含む、半導体装置の製造方法。

Images