JP6482790B2 - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP6482790B2
JP6482790B2 JP2014168258A JP2014168258A JP6482790B2 JP 6482790 B2 JP6482790 B2 JP 6482790B2 JP 2014168258 A JP2014168258 A JP 2014168258A JP 2014168258 A JP2014168258 A JP 2014168258A JP 6482790 B2 JP6482790 B2 JP 6482790B2
Authority
JP
Japan
Prior art keywords
wiring
optical
semiconductor device
layer
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014168258A
Other languages
English (en)
Other versions
JP2016045293A (ja
Inventor
國嶋　浩之
浩之 國嶋
中柴　康隆
康隆 中柴
勝 若林
勝 若林
真一 綿貫
真一 綿貫
小澤　健
健 小澤
達矢 宇佐美
達矢 宇佐美
山本　悦章
悦章 山本
坂本　圭司
圭司 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014168258A priority Critical patent/JP6482790B2/ja
Priority to EP15180398.8A priority patent/EP2988164B1/en
Priority to US14/827,841 priority patent/US9508662B2/en
Priority to CN201510520035.2A priority patent/CN105388560B/zh
Publication of JP2016045293A publication Critical patent/JP2016045293A/ja
Application granted granted Critical
Publication of JP6482790B2 publication Critical patent/JP6482790B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121—Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/105—Materials and properties semiconductor single crystal Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Description

本発明は光半導体装置に関し、例えば半導体チップ内に種々の光デバイスと電気デバイスとを有する光半導体装置に好適に利用できるものである。
半導体層の一部である光導波路と、光導波路の一方の側における半導体層に形成され、第１導電型の不純物が導入された第１の不純物領域と、光導波路の他方の側における半導体層に形成され、第１導電型と反対の第２導電型の不純物が導入された第２の不純物領域とを有する光半導体装置が特開２０１２−０２７１９８号公報（特許文献１）に記載されている。この光半導体装置では、第２の不純物領域の一部である下部電極と、少なくとも下部電極上に形成された絶縁膜と、絶縁膜上に形成された上部電極とを有するキャパシタ、および上部電極の下方領域の一部における半導体層に形成され、第１導電型の不純物が導入された第３の不純物領域とを有している。
特開２０１２−０２７１９８号公報
近年、シリコンを材料とした光信号用の伝送線路を作製し、この光信号用の伝送線路により構成した光回路をプラットフォームとして、種々の光デバイスと電子デバイスとを集積することで光通信用モジュールを実現する技術、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。しかし、半導体チップ内に種々の光デバイスと電気デバイスとを有するシリコンフォトニクス技術では、電気信号用の伝送経路への半導体基板からのノイズの影響により、電気信号の品質劣化が生じるという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による光半導体装置は、半導体基板上の絶縁膜と、絶縁膜上の第１領域に形成された半導体層からなる光信号用の伝送線路の光導波路と、絶縁膜上の第２領域に形成された半導体層からなるシールド用半導体層と、ｎ（ｎ≧２）層の多層配線と、第２領域にｍ（ｎ≧ｍ≧１）層目の配線で形成された電気信号用の伝送線路とを有する。さらに、電気信号用の伝送線路の両側に形成され、電気信号用の伝送線路と離間して並行するｍ（ｎ≧ｍ≧１）層目の配線からなる第１ノイズカット用配線および第２ノイズカット用配線と、第１ノイズカット用配線とシールド用半導体層とを電気的に接続する第１導電部と、第２ノイズカット用配線とシールド用半導体層とを電気的に接続する第２導電部とを有する。そして、電気信号用の伝送線路の延在する方向と直交する断面において、電気信号用の伝送線路が、第１ノイズカット用配線、第２ノイズカット用配線、第１導電部、第２導電部およびシールド用半導体層からなる、基準電位に固定されたシールド部によって囲まれている。
一実施の形態によれば、光半導体装置において、電気信号の品質劣化を防ぐことができる。
実施の形態１による光半導体装置の要部断面図である。 図１のＡ−Ａ線に沿った光半導体装置の要部断面図である。 図２のＢ−Ｂ線に沿った光半導体装置の要部断面図である。 実施の形態１による電気信号用伝送線路部の要部上面図である。 実施の形態１による電気信号用伝送線路部に備わるシールド用半導体層の第１例の要部平面図である。 実施の形態１による電気信号用伝送線路部に備わるシールド用半導体層の第２例の要部平面図である。 実施の形態２による光半導体装置の要部断面図である。 図７のＣ−Ｃ線に沿った光半導体装置の要部断面図である。 図８のＤ−Ｄ線に沿った光半導体装置の要部断面図である。 実施の形態３による光半導体装置の要部断面図である。 図１０のＥ−Ｅ線に沿った光半導体装置の要部断面図である。 図１１のＦ−Ｆ線に沿った光半導体装置の要部断面図である。 実施の形態４による光半導体装置の要部断面図である。 図１３のＧ−Ｇ線に沿った光半導体装置の要部断面図である。 図１４のＨ−Ｈ線に沿った光半導体装置の要部断面図である。 実施の形態１による光半導体装置の変形例の要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１による光半導体装置を図１〜図６を用いて説明する。図１は、本実施の形態１による光半導体装置の要部断面図である。図２は、図１のＡ−Ａ線に沿った光半導体装置の要部断面図である。図３は、図２のＢ−Ｂ線に沿った光半導体装置の要部断面図である。図４は、本実施の形態１による電気信号用伝送線路部の要部上面図である。図５は、本実施の形態１による電気信号用伝送線路部に備わるシールド用半導体層の第１例の要部平面図である。図６は、本実施の形態１による電気信号用伝送線路部に備わるシールド用半導体層の第２例の要部平面図である。
本実施の形態１では、図１に示すように、例えば単結晶シリコンからなる半導体基板ＳＵＢ上に集積された光信号用伝送線路部、光変調部、光電変換部、配線接続部および電気信号用伝送線路部を有する光半導体装置を例示する。また、本実施の形態１では、２層構造の多層配線を有する光半導体装置を例示するが、これに限定されるものではない。
＜光信号用伝送線路部＞
図１に示すように、光信号用伝送線路部には、種々の光信号用の伝送線路（光信号線とも言う）ＯＴＬが形成されている。光信号用の伝送線路ＯＴＬは、半導体基板ＳＵＢ上に、絶縁膜（ＢＯＸ層とも言う）ＣＬを介して形成されたシリコンからなる半導体層（ＳＯＩ層とも言う）ＳＬにより構成されている。絶縁膜ＣＬの厚さは、例えば２〜３μｍ程度であり、相対的に厚く形成されているので、半導体基板ＳＵＢと半導体層ＳＬとの間の静電容量を小さく抑えることができる。半導体層ＳＬの厚さは、例えば１００〜３００ｎｍが適切な範囲と考えられるが（他の条件によってはこの範囲に限定されないことはもとよりである）、２００ｎｍを中心値とする範囲が最も好適と考えられる。
ここでは、光信号用の伝送線路ＯＴＬの一例として、光の位相を変化させる光位相シフタＰＳについて説明する。光位相シフタＰＳは、半導体基板ＳＵＢ上に、絶縁膜ＣＬを介して形成された半導体層ＳＬから構成される。
半導体層ＳＬは、リブ型に加工されている。半導体層ＳＬのうちの厚さが厚くなっている部分（リブ部）が光導波路（コア層とも言う）ＷＯ１となっており、紙面垂直方向（図１に示すｚ方向）に延在している。従って、光導波路ＷＯ１内に導入される光信号は、紙面垂直方向に進行する。光導波路ＷＯ１の高さ（紙面上下方向（図１に示すｙ方向）の寸法）は、例えば２００ｎｍ程度、光導波路ＷＯ１の幅（紙面左右方向（図１に示すｘ方向）の寸法）は、例えば５００ｎｍ程度である。また、半導体層ＳＬのうちの厚さが薄くなっている部分の厚さは、例えば５０ｎｍ程度である。光導波路ＷＯ１には、不純物が導入されており、その不純物濃度は、例えば１０１５〜１０１９ｃｍ−３の範囲であり、代表的な値としては、例えば１０１５ｃｍ−３程度である。
光導波路ＷＯ１の一方の側（紙面左側）における半導体層ＳＬには、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲが形成されている。このｐ型の半導体ＰＲは、光導波路ＷＯ１と並行するように形成されている。また、光導波路ＷＯ１の他方の側（紙面右側）における半導体層ＳＬには、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲが形成されている。このｎ型の半導体ＮＲは、光導波路ＷＯ１と並行するように形成されている。すなわち、ｐ型の半導体ＰＲとｎ型の半導体ＮＲとの間の半導体層ＳＬが、光導波路ＷＯ１となっている。
上記構造に順方向バイアスを印加すると、光導波路ＷＯ１にキャリアが注入される。光導波路ＷＯ１にキャリアが注入されると、光導波路ＷＯ１においてキャリアプラズマ効果（光学的に生成されたキャリアが電子正孔対（プラズマ）を増加させることに起因する現象）が生じて、光導波路ＷＯ１における光の屈折率が変化する。光導波路ＷＯ１における光の屈折率が変化すると、光導波路ＷＯ１を進行する光の波長が変化するので、光導波路ＷＯ１を進行する過程で光の位相を変化させることができる。
光信号用の伝送線路ＯＴＬは、第１層間絶縁膜ＩＤ１、第２層間絶縁膜ＩＤ２および保護膜ＴＣにより覆われている。第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２は、例えば酸化シリコン（ＳｉＯ２）からなり、その厚さはそれぞれ、例えば１μｍ以上である。保護膜ＴＣは、例えば酸窒化シリコン（ＳｉＯＮ）からなる。光信号用伝送線路部には、後述の第１層目の配線Ｍ１および第２層目の配線Ｍ２は形成されていない。
＜光変調部＞
図１に示すように、電気信号を光信号に変える光変調部は、半導体基板ＳＵＢ上に、絶縁膜ＣＬを介して形成されたシリコンからなる半導体層ＳＬにより構成されている。ここでは、一例としてｐｉｎ構造の光変調部について説明するが、これに限定されるものではない。
ｐｉｎ構造の光変調部は、前述の光信号用の伝送線路ＯＴＬと同様に、半導体基板ＳＵＢ上に、絶縁膜ＣＬを介して形成された半導体層ＳＬから構成される。
半導体層ＳＬからなる光導波路（コア層とも言う）ＷＯ２は、紙面垂直方向（図１に示すｚ方向）に延在している。従って、光導波路ＷＯ２内に導入される光信号は、紙面垂直方向に進行する。光導波路ＷＯ２には不純物が導入されておらず、真性半導体、すなわちｉ（intrinsic）型の半導体により形成されている。
光導波路ＷＯ２の一方の側（紙面左側）における半導体層ＳＬには、ｐ型の不純物が導入されて、ｐ型の半導体ＰＲＳが形成されている。このｐ型の半導体ＰＲＳは、光導波路ＷＯ２と並行するように形成されている。また、光導波路ＷＯ２の他方の側（紙面右側）における半導体層ＳＬには、ｎ型の不純物が導入されて、ｎ型の半導体ＮＲＳが形成されている。このｎ型の半導体ＮＲＳは、光導波路ＷＯ２と並行するように形成されている。すなわち、ｐ型の半導体ＰＲＳとｎ型の半導体ＮＲＳとの間の半導体層ＳＬが、真性半導体からなる光導波路ＷＯ２となっており、ｐｉｎ構造が形成されている。ｐ型の半導体ＰＲＳおよびｎ型の半導体ＮＲＳにはそれぞれ電極（第１プラグＰＬ１）が接続されている。
電極に印加される電圧により、真性半導体からなる光導波路ＷＯ２内のキャリア密度が変化して、その領域の屈折率が変化する。これにより、光変調部を伝搬する光に対する実効的な屈折率が変化して、光変調部から出力される光の位相を変化させることができる。
光変調部は、第１層間絶縁膜ＩＤ１に覆われており、第１層間絶縁膜ＩＤ１には、ｐ型の半導体ＰＲＳおよびｎ型の半導体ＮＲＳにそれぞれ達する接続孔（コンタクト・ホールとも言う）ＣＴ１が形成されている。接続孔ＣＴ１の内部にはタングステン（Ｗ）を主導電材料とする第１プラグＰＬ１が埋め込まれており、この第１プラグＰＬ１を介してｐ型の半導体ＰＲＳと第１層目の配線Ｍ１、ｎ型の半導体ＮＲＳと第１層目の配線Ｍ１とが電気的に接続されている。第１層目の配線Ｍ１は、例えばアルミニウム−銅合金（Ａｌ−Ｃｕ合金）を主導電材料とし、その厚さは、例えば１μｍよりも薄い。
また、第１層目の配線Ｍ１は第２層間絶縁膜ＩＤ２に覆われており、第２層間絶縁膜ＩＤ２には、第１層目の配線Ｍ１に達する接続孔（ビア・ホールとも言う）ＣＴ２が形成されている。接続孔ＣＴ２の内部にはタングステン（Ｗ）を主導電材料とする第２プラグＰＬ２が埋め込まれており、この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。第２層目の配線Ｍ２は、例えばアルミニウム−銅合金（Ａｌ−Ｃｕ合金）を主導電材料とする。
＜光電変換部＞
図１に示すように、光信号を電気信号に変える光電変換部は、半導体基板ＳＵＢ上に、絶縁膜ＣＬを介して形成されたシリコンからなる半導体層ＳＬを一部に含んで構成されている。ここでは、一例としてｐ型の半導体とｎ型の半導体とを接合したｐｎ接合構造の光電変換部について説明するが、これに限定されるものではない。
ｐｎ接合構造の光電変換部は、半導体基板ＳＵＢ上に、絶縁膜ＣＬを介して形成された半導体層ＳＬにｐ型の不純物が導入されたｐ型の半導体ＰＲＯと、ｐ型の半導体ＰＲＯ上に形成されたゲルマニウム（Ｇｅ）からなるｎ型の半導体ＮＲＯとから構成される。ｎ型の半導体ＮＲＯ上には、ｎ型の半導体ＮＲＯを構成するゲルマニウム（Ｇｅ）の表面荒れまたは層厚の減少などの損傷を防止するためのシリコンキャップ層ＣＡＰが形成されている。
ｎ型の半導体ＮＲＯ上のシリコンキャップ層ＣＡＰおよびｐ型の半導体ＰＲＯにはそれぞれ電極（第１プラグＰＬ１）が接続されており、ｐｎ接合部における光起電力効果により、直流電流を外部に取り出すことができる。
光電変換部は、第１層間絶縁膜ＩＤ１に覆われており、第１層間絶縁膜ＩＤ１には、ｎ型の半導体ＮＲＯ上のシリコンキャップ層ＣＡＰおよびｐ型の半導体ＰＲＯにそれぞれ達する接続孔ＣＴ１が形成されている。接続孔ＣＴ１の内部にはタングステン（Ｗ）からなる第１プラグＰＬ１が埋め込まれており、この第１プラグＰＬ１を介してｎ型の半導体ＮＲＯと第１層目の配線Ｍ１、ｐ型の半導体ＰＲＯと第１層目の配線Ｍ１とが電気的に接続されている。
また、第１層目の配線Ｍ１は第２層間絶縁膜ＩＤ２に覆われており、第２層間絶縁膜ＩＤ２には、第１層目の配線Ｍ１に達する接続孔ＣＴ２が形成されている。接続孔ＣＴ２の内部にはタングステン（Ｗ）からなる第２プラグＰＬ２が埋め込まれており、この第２プラグＰＬ２を介して第１層目の配線Ｍ１と第２層目の配線Ｍ２とが電気的に接続されている。
＜配線接続部＞
図１に示すように、光デバイス領域に形成された配線と、電子デバイス領域に形成された配線とを繋ぐ配線接続部は第２層目の配線Ｍ２からなる。光デバイス領域に形成された配線とは、例えば光電変換部において光信号を電気信号へ変換した後、その電気信号を電子デバイス領域へ伝播する配線であり、電子デバイス領域に形成された配線とは、例えば電気信号用の伝送線路（電気信号線とも言う）ＥＴＬである。
＜電気信号用伝送線路部＞
図１〜図４に示すように、電気信号用の伝送線路ＥＴＬは、光デバイス領域において光信号から電気信号へ変換された電気信号を、電子デバイス領域に形成された種々の電子デバイスへ伝搬する配線であり、第２層目の配線Ｍ２からなる。従って、電気信号用の伝送線路ＥＴＬは、第２層間絶縁膜ＩＤ２上に形成されている。
電気信号用の伝送線路ＥＴＬと半導体基板ＳＵＢとの間には、絶縁膜ＣＬ、半導体層ＳＬ、第１層間絶縁膜ＩＤ１および第２層間絶縁膜ＩＤ２が介在している。電気信号用の伝送線路ＥＴＬの下方に位置する半導体層ＳＬ（以下、シールド用半導体層ＳＳＬと言う）には、例えばｎ型の不純物が導入されており、その不純物濃度は、例えば１０２０ｃｍ−３以上であり、代表的な値としては、例えば１０２１ｃｍ−３程度である。
シールド用半導体層ＳＳＬは、平面視において開口部のない、べた一面の形状であってもよいが、平面視において複数の開口部が存在する一体の半導体層ＳＬであってもよい。例えば図５に示すように、シールド用半導体層ＳＳＬは、平面視において格子形状とすることができる。また、例えば図６に示すように、シールド用半導体層ＳＳＬは、平面視においてストライプ形状とすることができる。
さらに、電気信号用の伝送線路ＥＴＬの延在方向と並行して、電気信号用の伝送線路ＥＴＬの両側に第２層目の配線Ｍ２からなる第１ノイズカット用配線ＮＭ１と第２ノイズカット用配線ＮＭ２とが形成されている。電気信号用の伝送線路ＥＴＬと第１ノイズカット用配線ＮＭ１との間および電気信号用の伝送線路ＥＴＬと第２ノイズカット用配線ＮＭ２との間には保護膜ＴＣが存在しており、電気信号用の伝送線路ＥＴＬと第１ノイズカット用配線ＮＭ１、電気信号用の伝送線路ＥＴＬと第２ノイズカット用配線ＮＭ２とは絶縁されている。
そして、第１ノイズカット用配線ＮＭ１は、電気信号用の伝送線路ＥＴＬの下方に位置するシールド用半導体層ＳＳＬと、第１層間絶縁膜ＩＤ１に形成された複数の第１プラグＰＬ１、第１層目の配線Ｍ１および第２層間絶縁膜ＩＤ２に形成された複数の第２プラグＰＬ２からなる第１導電部を介して電気的に接続されている。同様に、第２ノイズカット用配線ＮＭ２は、電気信号用の伝送線路ＥＴＬの下方に位置するシールド用半導体層ＳＳＬと、第１層間絶縁膜ＩＤ１に形成された複数の第１プラグＰＬ１、第１層目の配線Ｍ１および第２層間絶縁膜ＩＤ２に形成された複数の第２プラグＰＬ２からなる第２導電部を介して電気的に接続されている。
従って、電気信号用の伝送線路ＥＴＬは、その延在方向と直交する断面において、第１ノイズカット用配線ＮＭ１、第２ノイズカット用配線ＮＭ２、第１導電部（第２プラグＰＬ２、第１層目の配線Ｍ１および第１プラグＰＬ１）、第２導電部（第２プラグＰＬ２、第１層目の配線Ｍ１および第１プラグＰＬ１）およびシールド用半導体層ＳＳＬからなるシールド部ＳＰによって囲まれている。ここで、第１ノイズカット用配線ＮＭ１および第２ノイズカット用配線ＮＭ２は基準電位に固定されている。よって、シールド部ＳＰ全体が基準電位に固定されているので、電気信号用の伝送線路ＥＴＬへ及ぼす、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズをこのシールド部ＳＰで遮蔽することができる。
電気信号用の伝送線路ＥＴＬを上記シールド部ＳＰによって囲まない場合は、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズが電気信号用の伝送線路ＥＴＬへ侵入する。例えば電気信号用の伝送線路ＥＴＬに高周波信号が通った場合、半導体基板ＳＵＢとの干渉によりロスが発生して、これが電気信号の伝播損失となり、電気信号の品質劣化が生じる。
しかし、本実施の形態１では、電気信号用の伝送線路ＥＴＬは、基準電位に固定された上記シールド部ＳＰによって囲まれていることから、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズが電気信号用の伝送線路ＥＴＬへ侵入しないので、電気信号の品質劣化を防ぐことができる。また、本実施の形態１では、電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの距離は、第１層間絶縁膜ＩＤ１と第２層間絶縁膜ＩＤ２との合計の厚さである２μｍ以上となるので、電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの間の静電容量を小さく抑えることができる。
図２に示すように、電気信号用の伝送線路ＥＴＬの延在方向と直交する断面において、一方または他方の第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとは２つの第１プラグＰＬ１によって接続した。また、第１ノイズカット用配線ＮＭ１と一方の第１層目の配線Ｍ１とは２つの第２プラグＰＬ２によって接続し、第２ノイズカット用配線ＮＭ２と他方の第１層目の配線Ｍ１とは２つの第２プラグＰＬ２によって接続した。しかし、第１プラグＰＬ１および第２プラグＰＬ２の数は、これに限定されるものではない。
例えば低抵抗に接続できれば、電気信号用の伝送線路ＥＴＬの延在方向と直交する断面において、一方または他方の第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとを１つの第１プラグＰＬ１によって接続してもよい。また、第１ノイズカット用配線ＮＭ１と一方の第１層目の配線Ｍ１とを１つの第２プラグＰＬ２によって接続し、第２ノイズカット用配線ＮＭ２と他方の第１層目の配線Ｍ１とを１つの第２プラグＰＬ２によって接続してもよい。または、より低抵抗の接続が要求される場合は、電気信号用の伝送線路ＥＴＬの延在方向と直交する断面において、一方または他方の第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとを３つ以上の第１プラグＰＬ１によって接続してもよい。また、第１ノイズカット用配線ＮＭ１と一方の第１層目の配線Ｍ１とを３つ以上の第２プラグＰＬ２によって接続し、第２ノイズカット用配線ＮＭ２と他方の第１層目の配線Ｍ１とを３つ以上の第２プラグＰＬ２によって接続してもよい。
ところで、電気信号用の伝送線路ＥＴＬは、第１層目の配線Ｍ１によって形成することも可能である。しかし、この場合は、電気信号用の伝送線路ＥＴＬは第１層間絶縁膜ＩＤ１上に形成されることになり、電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの距離が近くなって、電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの間の静電容量が大きくなる。この場合であっても、第１層間絶縁膜ＩＤ１の厚さが２〜３μｍ程度であれば、電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの間の静電容量を小さく抑えることはできる。しかし、このような２〜３μｍ程度の第１層間絶縁膜ＩＤ１に径の小さい接続孔ＣＴ１を歩留りよく形成することは難しい。そこで、本実施の形態１では、電気信号用の伝送線路ＥＴＬを第２層目の配線Ｍ２により構成し、電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの距離を、静電容量を小さく抑えることのできる距離としている。
また、本実施の形態１では、２層構造の多層配線を形成し、電気信号用の伝送線路ＥＴＬを第２層目の配線Ｍ２により形成したが、さらに３層以上の配線を形成する場合は、２層以上のいずれかの配線によって電気信号用の伝送線路ＥＴＬを形成してもよい。電気信号用の伝送線路ＥＴＬとシールド用半導体層ＳＳＬとの間の静電容量を小さく抑えることのできる距離が確保できれば、電気信号用の伝送線路ＥＴＬを形成する配線層は限定されない。
一例として、３層構造の多層配線を有する光半導体装置の要部断面図を図１６に示す。光半導体装置は、第１層目の配線Ｍ１、第２層目の配線Ｍ２および第３層目の配線Ｍ３からなる３層の配線を有している。
図１６に示すように、電気信号用の伝送線路ＥＴＬは、第２層目の配線Ｍ２からなり、電気信号用の伝送線路ＥＴＬの延在方向と並行して、電気信号用の伝送線路ＥＴＬの両側に第３層目の配線Ｍ３からなる第１ノイズカット用配線ＮＭ１と第２ノイズカット用配線ＮＭ２とが形成されている。第１ノイズカット用配線ＮＭ１は、シールド用半導体層ＳＳＬと、第１層間絶縁膜ＩＤ１に形成された複数の第１プラグＰＬ１、第１層目の配線Ｍ１、第２層間絶縁膜ＩＤ２に形成された複数の第２プラグＰＬ２、第２層目の配線Ｍ２および第３層間絶縁膜ＩＤ３に形成された複数の第３プラグＰＬ３からなる第１導電部を介して電気的に接続されている。同様に、第２ノイズカット用配線ＮＭ２は、シールド用半導体層ＳＳＬと、第１層間絶縁膜ＩＤ１に形成された複数の第１プラグＰＬ１、第１層目の配線Ｍ１、第２層間絶縁膜ＩＤ２に形成された複数の第２プラグＰＬ２、第２層目の配線Ｍ２および第３層間絶縁膜ＩＤ３に形成された複数の第３プラグＰＬ３からなる第２導電部を介して電気的に接続されている。
従って、第２層目の配線Ｍ２からなる電気信号用の伝送線路ＥＴＬは、その延在方向と直交する断面において、第１ノイズカット用配線ＮＭ１、第２ノイズカット用配線ＮＭ２、第１導電部、第２導電部およびシールド用半導体層ＳＳＬからなるシールド部ＳＰによって囲まれている。第１導電部および第２導電部は、第３プラグＰＬ３、第２層目の配線Ｍ２、第２プラグＰＬ２、第１層目の配線Ｍ１および第１プラグＰＬ１からなる。ここで、第１ノイズカット用配線ＮＭ１および第２ノイズカット用配線ＮＭ２は基準電位に固定されている。よって、シールド部ＳＰ全体が基準電位に固定されているので、電気信号用の伝送線路ＥＴＬへ及ぼす、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズをこのシールド部ＳＰで遮蔽することができる。
また、本実施の形態１では、光信号用伝送線路部には、第１層目の配線Ｍ１および第２層目の配線Ｍ２は形成しておらず、平面視において光信号用の伝送線路ＯＴＬと第１層目の配線Ｍ１または第２層目の配線Ｍ２が重ならないようにしている。光信号用の伝送線路ＯＴＬと第１層目の配線Ｍ１または第２層目の配線Ｍ２との間で生じる光信号の不具合を回避するためである。しかし、任意の配線と光信号用の伝送線路ＯＴＬとの距離が絶縁膜ＣＬの厚さ以上に離れている場合、光信号用の伝送線路ＯＴＬへ及ぼす不具合が生じなければ、光信号用伝送線路部に配線を形成することは可能である。
このように、本実施の形態１によれば、光信号から電気信号へ変換した後の電気信号用の伝送線路ＥＴＬを、その延在方向に沿って基準電位に固定された導電材料からなるシールド部ＳＰによって囲むことにより、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズが電気信号用の伝送線路ＥＴＬへ侵入しないので、電気信号の品質劣化を防ぐことができる。
（実施の形態２）
本実施の形態２による光半導体装置を図７、図８および図９を用いて説明する。図７は、本実施の形態２による光半導体装置の要部断面図である。図８は、図７のＣ−Ｃ線に沿った光半導体装置の要部断面図である。図９は、図８のＤ−Ｄ線に沿った光半導体装置の要部断面図である。
本実施の形態２と前述の実施の形態１との相違点は、主にシールド部ＳＰの構造である。光デバイスの構造は、前述の実施の形態１による光デバイスの構造と同様であるため、その説明は省略する。
前述の実施の形態１では、シールド部ＳＰにおいて、第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとは複数の第１プラグＰＬ１で接続し、第１ノイズカット用配線ＮＭ１と第１層目の配線Ｍ１および第２ノイズカット用配線ＮＭ２と第１層目の配線Ｍ１とはそれぞれ複数の第２プラグＰＬ２で接続した。
本実施の形態２では、図７、図８および図９に示すように、シールド部ＳＰにおいて、第１層間絶縁膜ＩＤ１に、第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとに達する一連の溝ＴＲ１が第１層目の配線Ｍ１に沿って形成されており、この溝ＴＲ１の内部に埋め込まれた導電材料ＣＭ１によって第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとが接続されている。また、第２層間絶縁膜ＩＤ２に、第１ノイズカット用配線ＮＭ１と第１層目の配線Ｍ１とに達する一連の溝ＴＲ２が第１ノイズカット用配線ＮＭ１に沿って形成されており、この溝ＴＲ２の内部に埋め込まれた導電材料ＣＭ２によって第１ノイズカット用配線ＮＭ１と第１層目の配線Ｍ１とが接続されている。同様に、第２層間絶縁膜ＩＤ２に、第２ノイズカット用配線ＮＭ２と第１層目の配線Ｍ１とに達する一連の溝ＴＲ２が第２ノイズカット用配線ＮＭ２に沿って形成されており、この溝ＴＲ２の内部に埋め込まれた導電材料ＣＭ２によって第２ノイズカット用配線ＮＭ２と第１層目の配線Ｍ１とが接続されている。上記導電材料ＣＭ１，ＣＭ２は、例えばタングステン（Ｗ）である。
このように、本実施の形態２によれば、電気信号用の伝送線路ＥＴＬを完全に遮蔽することができるので、前述の実施の形態１よりも、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズが電気信号用の伝送線路ＥＴＬへ侵入しなくなり、より電気信号の品質劣化を防ぐことができる。
（実施の形態３）
本実施の形態３による光半導体装置を図１０、図１１および図１２を用いて説明する。図１０は、本実施の形態３による光半導体装置の要部断面図である。図１１は、図１０のＥ−Ｅ線に沿った光半導体装置の要部断面図である。図１２は、図１１のＦ−Ｆ線に沿った光半導体装置の要部断面図である。
本実施の形態３と前述の実施の形態１との相違点は、主に配線の構造である。光デバイスの構造は、前述の実施の形態１による光デバイスの構造と同様であるため、その説明は省略する。
前述の実施の形態１では、第１層目の配線Ｍ１および第２層目の配線Ｍ２は、アルミニウム−銅合金（Ａｌ−Ｃｕ合金）の成膜とフォトリソグラフィ技術を用いたエッチングにより形成した。
本実施の形態３では、図１０、図１１および図１２に示すように、第１層目の配線Ｍ１を、銅（Ｃｕ）を主導電材料とするシングルダマシン法により形成し、第２層目の配線Ｍ２を、銅（Ｃｕ）を主導電材料とするデュアルダマシン法により形成している。
シングルダマシン法を用いて、例えば以下の製造方法により第１層目の配線Ｍ１は形成される。
まず、複数の第１プラグＰＬ１が形成された第１層間絶縁膜ＩＤ１上に、配線形成用の絶縁膜ＩＭ１を形成する。配線形成用の絶縁膜ＩＭ１は、例えば低誘電率の炭素添加酸化シリコン（ＳｉＯＣ）またはポーラス炭素添加酸化シリコン（ポーラスＳｉＯＣ）、あるいは酸化シリコン（ＳｉＯ２）からなる。続いて、レジストパターンをマスクとしたドライエッチングによって配線形成用の絶縁膜ＩＭ１の所定の領域に一連の配線溝ＭＴ１を形成した後、配線溝ＭＴ１の内部を含む配線形成用の絶縁膜ＩＭ１上にバリアメタル膜ＢＭ１を形成する。バリアメタル膜ＢＭ１は、例えば窒化チタン（ＴｉＮ）、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）からなる。続いて、バリアメタル膜ＢＭ１上に銅（Ｃｕ）のシード層を形成し、さらに電解めっき法を用いてシード層上に銅（Ｃｕ）めっき膜を形成する。銅（Ｃｕ）めっき膜により配線溝ＭＴ１の内部を埋め込む。続いて、配線溝ＭＴ１以外の領域の銅（Ｃｕ）めっき膜、シード層およびバリアメタル膜ＢＭ１をＣＭＰ（Chemical Mechanical Polishing）法により除去して、銅（Ｃｕ）を主導電材料とする第１層目の配線Ｍ１を形成する。
次に、デュアルダマシン法を用いて、例えば以下の製造方法により第２層目の配線Ｍ２は形成される。
まず、第１層目の配線Ｍ１が形成された配線形成用の絶縁膜ＩＭ１上に、キャップ絶縁膜ＩＣおよび第２層間絶縁膜ＩＤ２を順次形成する。キャップ絶縁膜ＩＣは、第２層間絶縁膜ＩＤ２に対してエッチング選択比を有する材料で構成され、例えば低誘電率の炭化シリコン（ＳｉＣ）または窒素添加炭化シリコン（ＳｉＣＮ）、あるいは窒化シリコン（ＳｉＮ）からなる。さらに、キャップ絶縁膜ＩＣは第１層目の配線Ｍ１を構成する銅（Ｃｕ）の拡散を防止する保護膜としての機能を有している。第２層間絶縁膜ＩＤ２は、例えば低誘電率の炭素添加酸化シリコン（ＳｉＯＣ）またはポーラス炭素添加酸化シリコン（ポーラスＳｉＯＣ）、あるいは酸化シリコン（ＳｉＯ２）からなる。
続いて、孔形成用のレジストパターンをマスクとしたドライエッチングによって第２層間絶縁膜ＩＤ２を加工する。この際、キャップ絶縁膜ＩＣがエッチングストッパとして機能する。続いて、キャップ絶縁膜ＩＣを加工する。続いて、配線溝形成用のレジストパターンをマスクとしたドライエッチングによって第２層間絶縁膜ＩＤ２を加工する。これにより、第２層間絶縁膜ＩＤ２の上部に一連の配線溝ＭＴ２が形成され、第２層間絶縁膜ＩＤ２の下部およびキャップ絶縁膜ＩＣに複数の接続孔ＣＮが形成される。
続いて、複数の接続孔ＣＮおよび一連の配線溝ＭＴ２の内部に第２層目の配線Ｍ２を形成する。第２層目の配線Ｍ２は、バリアメタル層ＢＭ２および主導電材料である銅（Ｃｕ）膜からなり、この第２層目の配線Ｍ２と第１層目の配線Ｍ１とを接続する接続部材は第２層目の配線Ｍ２と一体に形成される。
まず、複数の接続孔ＣＮおよび一連の配線溝ＭＴ２の内部を含む第２層間絶縁膜ＩＤ２上にバリアメタル膜ＢＭ２を形成する。バリアメタル膜ＢＭ２は、例えば窒化チタン（ＴｉＮ）、タンタル（Ｔａ）または窒化タンタル（ＴａＮ）からなる。続いて、バリアメタル膜ＢＭ２上に銅（Ｃｕ）のシード層を形成し、さらに電解めっき法を用いてシード層上に銅（Ｃｕ）めっき膜を形成する。銅（Ｃｕ）めっき膜により複数の接続孔ＣＮおよび一連の配線溝ＭＴ２の内部を埋め込む。続いて、複数の接続孔ＣＮおよび一連の配線溝ＭＴ２以外の領域の銅（Ｃｕ）めっき膜、シード層およびバリアメタル膜ＢＭ２をＣＭＰ法により除去して、銅（Ｃｕ）を主導電材料とする第２層目の配線Ｍ２を形成する。
第２層目の配線Ｍ２は、例えば低誘電率の炭化シリコン（ＳｉＣ）または窒素添加炭化シリコン（ＳｉＣＮ）、あるいは窒化シリコン（ＳｉＮ）からなる下層保護膜ＴＣ１と、例えば酸化シリコン（ＳｉＯ２）からなる上層保護膜ＴＣ２とからなる保護膜ＴＣによって覆われている。
このように、本実施の形態３によれば、銅（Ｃｕ）を主導電材料とする第１層目の配線Ｍ１および第２層目の配線Ｍ２を用い、また、配線形成用の絶縁膜ＩＭ１、キャップ絶縁膜ＩＣ、第２層間絶縁膜ＩＤ２および下層保護膜ＴＣ１に低誘電率の絶縁膜を用いることにより、前述の実施の形態１よりも電気信号の遅延時間が減り、動作周波数を高速にすることができる。
（実施の形態４）
本実施の形態４による光半導体装置を図１３、図１４および図１５を用いて説明する。図１３は、本実施の形態４による光半導体装置の要部断面図である。図１４は、図１３のＧ−Ｇ線に沿った光半導体装置の要部断面図である。図１５は、図１４のＨ−Ｈ線に沿った光半導体装置の要部断面図である。
本実施の形態４と前述の実施の形態１との相違点は、主にシールド部ＳＰの構造および配線の構造である。光デバイスの構造は、前述の実施の形態１による光デバイスの構造と同様であるため、その説明は省略する。
前述の実施の形態１では、シールド部ＳＰにおいて、第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとは複数の第１プラグＰＬ１で接続し、第１ノイズカット用配線ＮＭ１と第１層目の配線Ｍ１および第２ノイズカット用配線ＮＭ２と第１層目の配線Ｍ１とはそれぞれ複数の第２プラグＰＬ２で接続した。また、前述の実施の形態１では、第１層目の配線Ｍ１および第２層目の配線Ｍ２は、アルミニウム−銅合金（Ａｌ−Ｃｕ合金）の成膜とフォトリソグラフィ技術を用いたエッチングにより形成した。
本実施の形態４では、図１３、図１４および図１５に示すように、シールド部ＳＰにおいて、第１層間絶縁膜ＩＤ１に、第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとに達する一連の溝ＴＲ１が第１層目の配線Ｍ１に沿って形成されており、この溝ＴＲ１の内部に埋め込まれた導電材料ＣＭ１によって第１層目の配線Ｍ１とシールド用半導体層ＳＳＬとが接続されている。上記導電材料ＣＭ１は、例えばタングステン（Ｗ）である。
また、第２層間絶縁膜ＩＤ２の下部およびキャップ絶縁膜ＩＣに、第１ノイズカット用配線ＮＭ１と第１層目の配線Ｍ１とに達する一連の接続溝ＣＮＴが第１ノイズカット用配線ＮＭ１に沿って形成されており、この接続溝ＣＮＴの内部に、第１ノイズカット用配線ＮＭ１と一体に形成された導電材料によって第１ノイズカット用配線ＮＭ１と第１層目の配線Ｍ１とが接続されている。同様に、第２層間絶縁膜ＩＤ２の下部およびキャップ絶縁膜ＩＣに、第２ノイズカット用配線ＮＭ２と第１層目の配線Ｍ１とに達する一連の接続溝ＣＮＴが第２ノイズカット用配線ＮＭ２に沿って形成されており、この接続溝ＣＮＴの内部に、第２ノイズカット用配線ＮＭ２と一体に形成された導電材料によって第２ノイズカット用配線ＮＭ２と第１層目の配線Ｍ１とが接続されている。さらに、第１層目の配線Ｍ１を、銅（Ｃｕ）を主導電材料とするシングルダマシン法により形成し、第２層目の配線Ｍ２を、銅（Ｃｕ）を主導電材料とするデュアルダマシン法により形成している。
このように、本実施の形態４によれば、電気信号用の伝送線路ＥＴＬを完全に遮蔽することができるので、前述の実施の形態１よりも、半導体基板ＳＵＢからの磁界または電界などの影響によるノイズが電気信号用の伝送線路ＥＴＬへ侵入しなくなり、より電気信号の品質劣化を防ぐことができる。また、銅（Ｃｕ）を主導電材料とする第１層目の配線Ｍ１および第２層目の配線Ｍ２を用い、また、配線形成用の絶縁膜ＩＭ１、キャップ絶縁膜ＩＣ、第２層間絶縁膜ＩＤ２および下層保護膜ＴＣ１に低誘電率の絶縁膜を用いることにより、前述の実施の形態１よりも電気信号の遅延時間が減り、動作周波数を高速にすることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＭ１，ＢＭ２ バリアメタル膜
ＣＡＰ シリコンキャップ層
ＣＬ 絶縁膜
ＣＭ１，ＣＭ２ 導電材料
ＣＮ 接続孔
ＣＮＴ 接続溝
ＣＴ１，ＣＴ２，ＣＴ３ 接続孔
ＥＴＬ 電気信号用の伝送線路
ＩＣ キャップ絶縁膜
ＩＤ１ 第１層間絶縁膜
ＩＤ２ 第２層間絶縁膜
ＩＤ３ 第３層間絶縁膜
ＩＭ１ 配線形成用の絶縁膜
Ｍ１ 第１層目の配線
Ｍ２ 第２層目の配線
Ｍ３ 第３層目の配線
ＭＴ１，ＭＴ２ 配線溝
ＮＭ１ 第１ノイズカット用配線
ＮＭ２ 第２ノイズカット用配線
ＮＲ，ＮＲＯ，ＮＲＳ ｎ型の半導体
ＯＴＬ 光信号用の伝送線路
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ
ＰＬ３ 第３プラグ
ＰＲ，ＰＲＯ，ＰＲＳ ｐ型の半導体
ＰＳ 光位相シフタ
ＳＬ 半導体層
ＳＰ シールド部
ＳＳＬ シールド用半導体層
ＳＵＢ 半導体基板
ＴＣ 保護膜
ＴＣ１ 下層保護膜
ＴＣ２ 上層保護膜
ＴＲ１，ＴＲ２ 溝
ＷＯ１，ＷＯ２ 光導波路

Claims (12)

  1. 半導体基板と、
    前記半導体基板上に形成された第１絶縁膜と、
    前記第１絶縁膜上の第１領域に形成された半導体層からなる光信号用の伝送線路の光導波路と、
    前記第１絶縁膜上において、前記第１絶縁膜に接するように形成されており、かつ光信号を電気信号へ変換するための光電変換部と、
    前記第１絶縁膜上の前記第１領域とは異なる第２領域に形成された前記半導体層からなるシールド用半導体層と、
    ｎ（ｎ≧２）層の多層配線と、
    前記第２領域にｍ（ｎ≧ｍ≧１）層目の配線で形成され、前記光電変換部に電気的に接続され、かつ光信号を変換した電気信号を伝播する電気信号用の伝送線路と、
    前記電気信号用の伝送線路の両側に形成され、前記電気信号用の伝送線路と離間して並行する前記ｍ（ｎ≧ｍ≧１）層目の配線からなる第１ノイズカット用配線および第２ノイズカット用配線と、
    前記第１ノイズカット用配線と前記シールド用半導体層とを電気的に接続する第１導電部と、
    前記第２ノイズカット用配線と前記シールド用半導体層とを電気的に接続する第２導電部と、
    を有し、
    前記電気信号用の伝送線路の延在する方向と直交する断面において、前記電気信号用の伝送線路が、前記第１ノイズカット用配線、前記第２ノイズカット用配線、前記第１導電部、前記第２導電部および前記シールド用半導体層からなる、基準電位に固定されたシールド部によって囲まれている、光半導体装置。
  2. 請求項１記載の光半導体装置において、
    前記シールド用半導体層の不純物濃度は、前記光信号用の伝送線路の前記光導波路の不純物濃度よりも高い、光半導体装置。
  3. 請求項２記載の光半導体装置において、
    前記シールド用半導体層の不純物濃度は、１０２０ｃｍ−３以上である、光半導体装置。
  4. 請求項１記載の光半導体装置において、
    前記半導体基板と前記シールド用半導体層との第１距離、および前記シールド用半導体層と前記電気信号用の伝送線路との第２距離は、２μｍ以上である、光半導体装置。
  5. 請求項１記載の光半導体装置において、
    前記シールド用半導体層と前記電気信号用の伝送線路との間には、ＳｉＯＣ、ＳｉＣまたはＳｉＣＮからなる第２絶縁膜が形成されている、光半導体装置。
  6. 請求項１記載の光半導体装置において、
    前記シールド用半導体層は、平面視において複数の開口部が存在する一体の前記半導体層からなる、光半導体装置。
  7. 請求項６記載の光半導体装置において、
    前記シールド用半導体層は、平面視において格子形状を有する、光半導体装置。
  8. 請求項６記載の光半導体装置において、
    前記シールド用半導体層は、平面視においてストライプ形状を有する、光半導体装置。
  9. 請求項１記載の光半導体装置において、
    前記ｎ（ｎ≧２）層の多層配線のうち、
    前記半導体基板と前記半導体層との第１距離よりも、前記光信号用の伝送線路に近い位置にある１層目の配線から（ｎ−１）層目の配線は、前記光信号用の伝送線路と平面視において重ならない、光半導体装置。
  10. 請求項１記載の光半導体装置において、
    前記多層配線を構成する各配線は、
    層間絶縁膜に形成された配線溝の内面上に形成されたバリアメタル膜と、
    前記配線溝を埋めるように前記バリアメタル膜上に形成されためっき膜と、
    を有する、光半導体装置。
  11. 請求項１０記載の光半導体装置において、
    前記めっき膜は、銅めっき膜である、光半導体装置。
  12. 請求項１０記載の光半導体装置において、
    前記バリアメタル膜は、窒化チタン、タンタルおよび窒化タンタルからなる群より選ばれた材料からなる、光半導体装置。
JP2014168258A 2014-08-21 2014-08-21 光半導体装置 Active JP6482790B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014168258A JP6482790B2 (ja) 2014-08-21 2014-08-21 光半導体装置
EP15180398.8A EP2988164B1 (en) 2014-08-21 2015-08-10 Optical semiconductor device
US14/827,841 US9508662B2 (en) 2014-08-21 2015-08-17 Optical semiconductor device
CN201510520035.2A CN105388560B (zh) 2014-08-21 2015-08-21 光学半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014168258A JP6482790B2 (ja) 2014-08-21 2014-08-21 光半導体装置

Publications (2)

Publication Number Publication Date
JP2016045293A JP2016045293A (ja) 2016-04-04
JP6482790B2 true JP6482790B2 (ja) 2019-03-13

Family

ID=53794118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014168258A Active JP6482790B2 (ja) 2014-08-21 2014-08-21 光半導体装置

Country Status (4)

Country Link
US (1) US9508662B2 (ja)
EP (1) EP2988164B1 (ja)
JP (1) JP6482790B2 (ja)
CN (1) CN105388560B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016218132A (ja) 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP6556511B2 (ja) 2015-06-17 2019-08-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6664897B2 (ja) 2015-07-22 2020-03-13 ルネサスエレクトロニクス株式会社 半導体装置
US9711662B1 (en) * 2016-04-21 2017-07-18 Globalfoundries Singapore Pte. Ltd. Integrated circuits with optical modulators and photodetectors and methods for producing the same
JP6877261B2 (ja) * 2017-06-23 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6869830B2 (ja) * 2017-06-29 2021-05-12 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019109447A (ja) * 2017-12-20 2019-07-04 ルネサスエレクトロニクス株式会社 半導体装置
US11262500B2 (en) * 2019-12-02 2022-03-01 Renesas Electronics Corporation Semiconductor device and including an optical waveguide and method of manufacturing the same
US11644696B2 (en) 2021-04-06 2023-05-09 Globalfoundries U.S. Inc. Slotted shields for use with an electro-optical phase shifter
US11740533B2 (en) * 2021-09-14 2023-08-29 Ciena Corporation Providing a drive signal for optical modulator portions

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4005494C2 (de) * 1989-02-21 1994-10-20 Canon Kk Halbleiter-Vorrichtung sowie Bildlesegerät mit dieser Halbleitervorrichtung mit optimierten elektrischen Eigenschaften
JPH114046A (ja) * 1997-06-11 1999-01-06 Toshiba Corp 送受信フォトニックｉｃ
US6198118B1 (en) 1998-03-09 2001-03-06 Integration Associates, Inc. Distributed photodiode structure
AU1619601A (en) * 1999-11-19 2001-05-30 New Focus, Inc. Method and apparatus for an electro optic converter
US8483524B2 (en) * 2008-08-14 2013-07-09 Gigoptix, Inc. Integrated electro-optic device and method of making
JP5577909B2 (ja) 2010-07-22 2014-08-27 富士通株式会社 光半導体装置及びその製造方法
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6029266B2 (ja) * 2011-08-09 2016-11-24 キヤノン株式会社 撮像装置、撮像システムおよび撮像装置の製造方法
JP5992825B2 (ja) * 2012-12-29 2016-09-14 京セラ株式会社 配線基板
JP6085526B2 (ja) * 2013-06-12 2017-02-22 新光電気工業株式会社 光電気混載基板、及び光モジュール

Also Published As

Publication number Publication date
CN105388560A (zh) 2016-03-09
EP2988164B1 (en) 2018-06-06
US9508662B2 (en) 2016-11-29
JP2016045293A (ja) 2016-04-04
CN105388560B (zh) 2020-01-14
EP2988164A1 (en) 2016-02-24
US20160056115A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
JP6482790B2 (ja) 光半導体装置
CN106340562A (zh) 半导体装置及其制造方法
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
TW201806172A (zh) 半導體裝置及其製造方法
JP6533118B2 (ja) 半導体装置の製造方法
CN105428431A (zh) 电介质平板波导的硅界面
US9835882B2 (en) Semiconductor device
KR20160114516A (ko) 반도체 장치 및 그 제조 방법
JP6877261B2 (ja) 半導体装置およびその製造方法
TW201843721A (zh) 基底、分割基底的方法及半導體元件
US10078182B2 (en) Semiconductor device and method for manufacturing the same
US10276684B2 (en) Conductive spline for metal gates
TW201921705A (zh) 半導體裝置及其製造方法
US10416382B2 (en) Semiconductor device
JP6533131B2 (ja) 半導体装置の製造方法
US7432551B2 (en) SOI semiconductor device including a guard ring region
JP2021009865A (ja) 半導体装置およびその製造方法
JP6600513B2 (ja) 半導体装置およびその製造方法
JP2019215503A (ja) 半導体装置およびその製造方法
JP2020095186A (ja) 半導体装置
JP2005285796A (ja) 半導体集積回路装置の製造方法、および半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190213

R150 Certificate of patent or registration of utility model

Ref document number: 6482790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150