TW201921705A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法

Info

Publication number
TW201921705A
TW201921705A TW107121410A TW107121410A TW201921705A TW 201921705 A TW201921705 A TW 201921705A TW 107121410 A TW107121410 A TW 107121410A TW 107121410 A TW107121410 A TW 107121410A TW 201921705 A TW201921705 A TW 201921705A
Authority
TW
Taiwan
Prior art keywords
insulating film
interlayer insulating
semiconductor
semiconductor portion
film
Prior art date
Application number
TW107121410A
Other languages
English (en)
Inventor
桑島照弘
綿貫真一
小松大士
中山知士
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201921705A publication Critical patent/TW201921705A/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements with at least one potential jump barrier, e.g. PN, PIN junction in an optical waveguide structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1808—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only Ge

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本發明之目的在於令半導體裝置的可靠度提高。為了達成上述目的，本發明之半導體裝置，在絕緣層CL上，形成了光導波線路WO3與半導體部PRO；在半導體部PRO上，形成了半導體部NRO與帽蓋層CP的堆疊體；在覆蓋該等構件的層間絕緣膜IL3上，形成了位於光導波線路WO3的上方的加熱器HT。於層間絕緣膜IL3，形成了接觸孔CT3、CT4；與半導體部PRO電連接的接觸部CB3，在接觸孔CT3內與層間絕緣膜IL3上連續地形成；與帽蓋層CP電連接的接觸部CB4，在接觸孔CT4內與層間絕緣膜IL3上連續地形成。形成在層間絕緣膜IL4上的配線M1，透過埋入層間絕緣膜IL4的栓塞PG，與加熱器HT以及接觸部CB3、CB4分別電連接。

Description

半導體裝置及其製造方法
本發明係關於一種半導體裝置以及其製造方法，其係可適當應用於例如內建了矽光學裝置的半導體裝置以及其製造方法者。
近年來，吾人開發著矽光學技術。該矽光學技術，係將光裝置與電子裝置之間利用使用了以矽為材料的光導波線路的光電線路連接的技術。像這樣將光裝置與電子裝置用光電線路連接，並安裝了該等構件的半導體裝置，稱為光通信用模組。
在該等半導體裝置之中，存在具有「作為光信號用的傳送線路，由隔著絕緣層形成在基體上之半導體層所構成的光導波線路」以及「以覆蓋光導波線路的方式形成的絕緣膜」者。此時，光導波線路，發揮作為核心層的功能，絕緣層以及絕緣膜，發揮作為包覆層的功能。
於非專利文獻1的Fig.1，記載了具有鍺光檢出器（GePD）、Si調變器（SiMOD）、Si導波路（SiWG）以及TiN加熱器的矽光學平台的剖面圖。 [先前技術文獻] [非專利文獻]
[非專利文獻1] Andy Eu－Jin Lim et al., ”Review of Silicon Photonics Foundry Efforts”, IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL.20, NO.4, JULY/AUGUST 2014,8300112
[發明所欲解決的問題]
本發明人，對於「在應用矽光學技術的半導體裝置中，內建光調變器與受光器（光電轉換器），同時對光調變器使用加熱器進行加熱」此技術特徵進行檢討。此時，必須將各種元件與配線連接，若該連接構造不佳，則半導體裝置的可靠度會降低。
其他的技術問題與新穎性特徴，根據本說明書的記述以及所附圖式應可明瞭。 [解決問題的手段]
本發明一實施態樣之半導體裝置，包含：絕緣層，其形成在基體上；第1光導波線路以及第1半導體部，其形成在該絕緣層上；第2半導體部，其形成在該第1半導體部上；以及第1層間絕緣膜，其以覆蓋該第1光導波線路、該第1半導體部以及該第2半導體部的方式，形成在該絕緣層上。於該第1層間絕緣膜，形成了到達該第1半導體部的第1開口部，以及到達該第2半導體部的第2開口部。該半導體裝置，更包含：第1連接電極，其在該第1開口部內與該第1層間絕緣膜上連續地形成，並與該第1半導體部電連接；第2連接電極，其在該第2開口部內與該第1層間絕緣膜上連續地形成，並與該第2半導體部電連接；以及加熱部，其在該第1光導波線路的上方形成於該第1層間絕緣膜上。以覆蓋該加熱部、該第1連接電極以及該第2連接電極的方式，在該第1層間絕緣膜上形成了第2層間絕緣膜。形成在該第2層間絕緣膜上的第1配線，透過埋入該第2層間絕緣膜的第1導電性栓塞，與該加熱部電連接。形成在該第2層間絕緣膜上的第2配線，透過埋入該第2層間絕緣膜的第2導電性栓塞，與該第1連接電極電連接。形成在該第2層間絕緣膜上的第3配線，透過埋入該第2層間絕緣膜的第3導電性栓塞，與該第2連接電極電連接。 [發明的功效]
若根據本發明一實施態樣，便可令半導體裝置的可靠度提高。
在以下的實施態樣中，於便宜作法上有其必要時，會分割成複數個段落或實施態樣進行説明，惟除了特別明示的情況之外，該等內容並非互無相關，而係具有其中一方為另一方的部分或全部的變化實施例、詳細說明、補充説明等的關係。另外，在以下的實施態樣中，當提及要件的數目等（包含個數、數値、數量、範圍等）時，除了特別明示的情況以及在原理上明顯限定於特定數值的情況等之外，並非僅限於該特定的數值，在特定的數值以上或以下均可。再者，在以下的實施態樣中，其構成要件（亦包含要件步驟等），除了特別明示的情況以及認為在原理上明顯為必須的情況等之外，並非一定為必要構件，自不待言。同樣地，在以下的實施態樣中，當提及構成要件等的形狀、位置關係等時，除了特別明示的情況以及認為在原理上明顯並非如此的情況等之外，亦包含實質上與該形狀等近似或類似的態樣等。此點，針對上述數數値以及範圍也是同樣。
以下，根據圖式詳細説明實施態樣。另外，在用來說明實施態樣的全部圖式中，會對具有相同功能的構件附上相同的符號，其重複説明省略。另外，在以下的實施態樣中，除了特別有其必要時以外同一或相同部分的説明原則上不重複。
另外，在實施態樣所使用的圖式中，即使是剖面圖，為了令圖式容易檢視，有時也會省略影線。另外，即使是俯視圖，為了令圖式容易檢視，有時也會附上影線。
（實施態樣1） [光通信用模組的構造例] 針對本實施態樣之光通信用模組的構造例，用圖1進行説明。圖1，係表示本實施態樣之光通信用模組的構造例的示意圖。在圖1中，為了容易理解，以附網點影線的箭號表示電信號的流動，以並未附網點影線的箭號表示光信號的流動。
如圖1所示的，從形成了例如控制電路或記憶體電路等的矽電子電路C1輸出的資料作為電信號，經由矽電子電路（接收發送器IC）C2傳送到光調變器P1。光調變器P1，係將作為電信號傳送過來的資料轉換成光信號的光裝置。例如，連續波雷射（Continuous Wave Laser）光，從光源LS射入到光調變器P1。藉由在光調變器P1中操作光的相位，並改變光信號的狀態，便可令作為電信號傳送過來的資料與光的相位狀態對應。在光調變器P1中經過調變之光信號，經由例如光柵耦合器或光斑大小轉換器等的光耦合器P2，從光通信用模組（半導體裝置）SD輸出到外部。
另一方面，輸入光通信用模組（半導體裝置）SD的光信號，經由例如光柵耦合器或光斑大小轉換器等的光耦合器P3，傳送到受光器P4。受光器P4，係將作為光信號傳送過來的資料轉換成電信號的光裝置。然後，在受光器P4中轉換成電信號的資料，經由矽電子電路（接收器IC）C3傳送到矽電子電路C1。
從矽電子電路C1經由矽電子電路C2傳送到光調變器P1的電信號以及從受光器P4經由矽電子電路C3傳送到矽電子電路C1的電信號的發送（傳送），主要係使用由鋁（Al）、銅（Cu）或鎢（W）等導電性材料所構成的電子配線。另一方面，光信號的發送（傳送），係使用例如由矽（Si）所構成的光信號用的傳送線路（以下稱為光信號線）。後述的光導波線路，對應該光信號線。
另外，矽電子電路C1形成在半導體晶片SC1內，矽電子電路C2形成在半導體晶片SC2內，矽電子電路C3形成在半導體晶片SC3內，光調變器P1、光耦合器P2、P3以及受光器P4，形成在一個半導體晶片SC4內。該等半導體晶片SC1、SC2、SC3、SC4以及光源LS，例如搭載在一個載板IP上，形成了光通信用模組（半導體裝置）SD。
另外，在此，係將電子裝置與光裝置分別形成於不同的半導體晶片，惟並非僅限於此，例如，亦可於一個半導體晶片形成電子裝置與光裝置。
[關於半導體裝置的構造] 圖2，係表示本實施態樣之半導體裝置的主要部位剖面圖。圖2所示的半導體裝置，對應上述圖1的半導體晶片SC4。圖3～圖9，係本實施態樣之半導體裝置的主要部位俯視圖。於圖3顯示出區域AR1的俯視圖，於圖4以及圖5，顯示出區域AR2的俯視圖，於圖6以及圖7，顯示出區域AR3的俯視圖，於圖8以及圖9，顯示出區域AR4的俯視圖。在圖3的A1－A1線的位置的剖面圖，對應圖2的區域AR1的剖面，在圖4的A2－A2線的位置的剖面圖，對應圖2的區域AR2的剖面，在圖6的A3－A3線的位置的剖面圖，對應圖2的區域AR3的剖面，在圖8的A4－A4線的位置的剖面圖，對應圖2的區域AR4的剖面。
另外，圖4與圖5，係顯示出同一區域的俯視圖，惟在圖4中，係將光導波線路WO2以及半導體部NR、PR以實線表示之，將接觸孔CT1、CT2以二點鏈線表示之，將接觸部CB1、CB2以虛線表示之，在圖5中，係將光導波線路WO2、接觸部CB1、CB2以及栓塞PG1、PG2以實線表示之，將配線M1a、M1b以二點鏈線表示之。另外，圖6與圖7，係顯示出同一區域的俯視圖，惟在圖6中，係將光導波線路WO3以實線表示之，將加熱器HT以虛線表示之，在圖7中，係將光導波線路WO3、加熱器HT以及栓塞PG5以實線表示之，將配線M1c以二點鏈線表示之。另外，圖8與圖9，係顯示出同一區域的俯視圖，惟在圖8中，係將光導波線路WO4、半導體部PRO、NRO以及帽蓋層CP以實線表示之，將接觸孔CT3、CT4以二點鏈線表示之，將接觸部CB3、CB4以虛線表示之，在圖9中，係將光導波線路WO4、接觸部CB3、CB4以及栓塞PG3、PG4以實線表示之，將配線M1d、M1e以二點鏈線表示之。
如圖2所示的，本實施態樣之半導體裝置，具有：基體（支持基板）SB1、形成在基體SB1上的絕緣層CL，以及形成在絕緣層CL上的半導體層SL。利用基體SB1、絕緣層CL以及半導體層SL，形成了SOI（Silicon on Insulator，絕緣層上覆矽晶）基板SB。
基體SB1，係支持絕緣層CL以及比絕緣層CL更上方之構造的支持基板，亦為半導體基板。基體SB1，宜由單晶矽基板所構成，例如，係由平面定向為（100）、電阻率為5～50Ωcm左右的p型的單晶矽基板所構成。絕緣層CL，宜由氧化矽膜所構成。絕緣層CL，亦可視為係BOX（Buried Oxide，埋入氧化物）層。半導體層SL，宜由矽層（更特定而言為單晶矽層）所構成，亦可視為係SOI（Silicon on Insulator，絕緣層上覆矽晶）層。
SOI基板SB，具有：區域AR1、區域AR2、區域AR3以及區域AR4。區域AR1、區域AR2、區域AR3以及區域AR4，對應同一SOI基板SB的主面的彼此相異的平面區域。於區域AR1，形成了光信號用傳送線路（光導波線路WO1）；於區域AR2，形成了光調變器（PC1）；於區域AR3，形成了光調變器（PC2）；於區域AR4，形成了受光器（鍺受光器PD）。另外，區域AR1、區域AR2、區域AR3以及區域AR4，可彼此相鄰，亦可彼此不相鄰，惟為了容易理解，在圖2中，以依照區域AR1、AR2、AR3、AR4的順序相鄰的方式圖示之。
＜光信號線＞ 如圖2以及圖3所示的，於區域AR1，形成了作為各種光信號用的傳送線路（亦即光信號線）的光導波線路WO1。
光導波線路WO1，係由半導體層SL（矽層）所構成，形成在絕緣層CL上，光導波線路WO1的底面，與絕緣層CL的頂面接觸。於光導波線路WO1，並未注入雜質離子。換言之，光導波線路WO1，係由純半導體，亦即i（intrinsic，本質）型半導體所構成。在圖3中，光導波線路WO1，具有在X方向上延伸的線狀圖案。被導入到光導波線路WO1內的光信號，在光導波線路WO1內，沿著光導波線路WO1的延伸方向行進，此於後述的光導波線路WO2、WO3、WO4亦相同。
另外，圖3～圖9所示的X方向以及Y方向，係彼此正交的方向，亦為與SOI基板SB的主面（或基體SB1的主面）大略平行的方向。在圖2的剖面圖中，與紙面垂直的方向對應X方向。
如圖2所示的，在絕緣層CL上，以覆蓋光導波線路WO1的方式，形成了層間絕緣膜IL3。層間絕緣膜IL3，宜由氧化矽所構成。層間絕緣膜IL3，具體而言，係由絕緣膜IL1與絕緣膜IL1上的絕緣膜IL2的堆疊膜所構成，絕緣膜IL1與絕緣膜IL2，宜各自由氧化矽膜所構成。在絕緣膜IL1與絕緣膜IL2之中，絕緣膜IL1位於下層側，絕緣膜IL2位於上層側，故與光導波線路WO1接觸者，為絕緣膜IL1。光導波線路WO1，周圍（上下左右）被絕緣層CL與層間絕緣膜IL3（更特定而言係絕緣膜IL1）所包圍，光導波線路WO1可發揮作為核心層的功能，絕緣層CL以及層間絕緣膜IL3，可發揮作為包覆層的功能。作為包覆層的絕緣層CL以及層間絕緣膜IL3的折射率，比光導波線路WO1以及後述的光導波線路WO2、WO3、WO4的折射率更低。
另外，於圖2，係例示出剖面形狀為四角形（矩形）的光導波線路WO1，惟亦可將剖面形狀為凸型（凸條型）的光導波線路設置在絕緣層CL上。
另外，雖於圖2並未顯示，惟在絕緣層CL上，亦形成了光柵耦合器。該光柵耦合器，亦由形成在絕緣層CL上的半導體層SL所構成，且被層間絕緣膜IL3所覆蓋。該光柵耦合器，係相當於上述光耦合器P2、P3者。
在區域AR1中，在層間絕緣膜IL3上，形成了層間絕緣膜IL4，在層間絕緣膜IL4上，因應需要形成了配線M1。配線M1，係第1層的配線。
＜光調變器＞ 參照圖2、圖4以及圖5，針對形成於區域AR2的光調變器PC1進行説明。於區域AR2，形成了光調變器PC1。光調變器PC1，係對應上述圖1的上述光調變器P1者。
如圖2、圖4以及圖5所示的，在區域AR2中，在X方向上延伸的光導波線路WO2，在分波部分成2條光導波線路WO2（亦即光導波線路WO2a與光導波線路WO2b），該2條光導波線路WO2（WO2a、WO2b），以在Y方向上彼此分開的狀態在X方向上延伸，然後再度合流成1條光導波線路WO2在X方向上延伸。於2條光導波線路WO2a、WO2b，分別設置了相位調變部PM1。相位調變部PM1，係令光的相位變化的元件。在此，將設置於光導波線路WO2a的相位調變部PM1，稱為相位調變部PM1a，將設置於光導波線路WO2b的相位調變部PM1，稱為相位調變部PM1b。相位調變部PM1a的構造與相位調變部PM1b的構造，基本上相同。
相位調變部PM1，係由光導波線路WO2、p型的半導體部PR以及n型的半導體部NR所構成。光導波線路WO2、p型的半導體部PR以及n型的半導體部NR，係由半導體層SL（矽層）所構成，形成在絕緣層CL上，該等部位的底面與絕緣層CL的頂面接觸。
p型的半導體部PR以及n型的半導體部NR，與光導波線路WO2（WO2a、WO2b）形成一體，在光導波線路WO2（WO2a、WO2b）的兩側之中，於一側設置了p型的半導體部PR，於另一側設置了n型的半導體部NR。另外，光導波線路WO2，並未被注入雜質離子，係由純半導體（亦即i型區域）所構成。另外，於p型的半導體部PR導入了p型雜質，於n型的半導體部NR導入了n型雜質。利用p型的半導體部PR、光導波線路WO2以及n型的半導體部NR，形成pin構造的元件（pin構造的二極體），藉此，形成相位調變部PM1。
像這樣，藉由設置由光導波線路WO2與其兩側的p型的半導體部PR以及n型的半導體部NR所構成的構造部（PM1），便可令光的相位變化。例如，在相位調變部PM1中，若對p型的半導體部PR以及n型的半導體部NR分別施加電壓（亦即對pin構造二極體施加順向偏壓），則由純半導體所構成的光導波線路WO2（WO2a、WO2b）內的載體密度會改變，光導波線路WO2（WO2a、WO2b）的光折射率也會改變。當光導波線路WO2（WO2a、WO2b）的光折射率改變時，沿著光導波線路WO2（WO2a、WO2b）行進的光的波長也會改變，故可在沿著相位調變部PM1的光導波線路WO2（WO2a、WO2b）行進的過程中令光的相位變化。
從輸入部射入的光，在光導波線路WO2內行進，在分波部分成2條光導波線路WO2a、WO2b，在分別設置於光導波線路WO2a、WO2b的相位調變部PM1相位被更動，之後，合流於1條光導波線路WO2。藉由控制施加於相位調變部PM1a的電壓與施加於相位調變部PM1b的電壓，調整通過相位調變部PM1a的光導波線路WO2a的光與通過相位調變部PM1b的光導波線路WO2b的光的相位差，藉此，便可控制從光調變器PC1輸出之光的相位或強度。
另外，在圖2中，p型的半導體部PR以及n型的半導體部NR的各自的頂面的高度位置，與光導波線路WO2的頂面的高度位置大致相同，惟作為其他的態樣，亦可令p型的半導體部PR以及n型的半導體部NR的各自的頂面的高度位置，比光導波線路WO2的頂面的高度位置更低。亦即，亦可將相位調變部PM1，設置成凸條型構造。
在區域AR2中，在絕緣層CL上，以覆蓋光導波線路WO2、p型的半導體部PR以及n型的半導體部NR的方式，形成了層間絕緣膜IL3。光導波線路WO2、p型的半導體部PR以及n型的半導體部NR，發揮作為核心層的功能，絕緣層CL以及層間絕緣膜IL3，發揮作為包覆層的功能。層間絕緣膜IL3，如上所述的係由絕緣膜IL1與絕緣膜IL1上的絕緣膜IL2的堆疊膜所構成，與光導波線路WO2、p型的半導體部PR以及n型的半導體部NR接觸者，係絕緣膜IL1。
其中，在p型的半導體部PR上與n型的半導體部NR上，分別形成了貫通層間絕緣膜IL3（絕緣膜IL1、IL2）的接觸孔（開口部）CT，在接觸孔CT內，形成了接觸部（連接電極）CB。另外，將形成在p型的半導體部PR上的接觸孔CT，稱為接觸孔（開口部）CT1，並將形成在n型的半導體部NR上的接觸孔CT，稱為接觸孔（開口部）CT2。形成於層間絕緣膜IL3的接觸孔CT1，到達p型的半導體部PR，在接觸孔CT1的底部，p型的半導體部PR的頂面的一部分露出。另外，形成於層間絕緣膜IL3的接觸孔CT2，到達n型的半導體部NR，在接觸孔CT2的底部，n型的半導體部NR的頂面的一部分露出。
另外，將形成在接觸孔CT1內的接觸部CB，稱為接觸部（連接電極）CB1，並將形成在接觸孔CT2內的接觸部CB，稱為接觸部（連接電極）CB2。形成在接觸孔CT1內的接觸部CB1，在接觸孔CT1的底部與p型的半導體部PR接觸，而與該p型的半導體部PR電連接。另外，形成在接觸孔CT2內的接觸部CB2，在接觸孔CT2的底部與n型的半導體部NR接觸，而與該n型的半導體部NR電連接。亦即，於p型的半導體部PR上與n型的半導體部NR上，各自連接了接觸部CB1、CB2作為電極（連接電極）。
接著，參照圖2、圖6以及圖7，針對形成於區域AR3的光調變器PC2進行説明。於區域AR3，形成了光調變器PC2。光調變器PC2，係對應上述圖1的上述光調變器P1者。
如圖2、圖6以及圖7所示的，在區域AR3中，在X方向上延伸的光導波線路WO3，在分波部分成2條光導波線路WO3（亦即光導波線路WO3a與光導波線路WO3b），該2條光導波線路WO3（WO3a、WO3b），以在Y方向上彼此分開的狀態在X方向上延伸，然後再度合流成1條光導波線路WO3在X方向上延伸。於2條光導波線路WO3a、WO3b，分別設置了相位調變部PM2。相位調變部PM2，係令光的相位變化的元件。在此，將設置於光導波線路WO3a的相位調變部PM2，稱為相位調變部PM2a，將設置於光導波線路WO3b的相位調變部PM2，稱為相位調變部PM2b。相位調變部PM2a的構造與相位調變部PM2b的構造，基本上相同。
相位調變部PM2，係由光導波線路WO3與加熱器（加熱部）HT所構成。光導波線路WO3，係由半導體層SL（矽層）所構成，形成在絕緣層CL上，光導波線路WO3的底面，與絕緣層CL的頂面接觸。另外，光導波線路WO3，並未被注入雜質離子，係由純半導體（亦即i型區域）所構成。
在區域AR3中，在絕緣層CL上，以覆蓋光導波線路WO3的方式，形成了層間絕緣膜IL3。光導波線路WO3，發揮作為核心層的功能，絕緣層CL以及層間絕緣膜IL3，發揮作為包覆層的功能。層間絕緣膜IL3，如上所述的係由絕緣膜IL1與絕緣膜IL2的堆疊膜所構成，與光導波線路WO3接觸者，為絕緣膜IL1。加熱器HT，在光導波線路WO3的上方，形成在層間絕緣膜IL3上（亦即絕緣膜IL2上），在光導波線路WO3與加熱器HT之間，隔設著層間絕緣膜IL3（絕緣膜IL1、IL2）。加熱器HT，配置在光導波線路WO3的上方，光導波線路WO3與加熱器HT，被層間絕緣膜IL3分隔，而電性絕緣。
加熱器HT，係用來對位於加熱器HT之下方的光導波線路WO3進行加熱的元件（加熱器元件、加熱元件）。利用光導波線路WO3a與其上方的加熱器HT，形成相位調變部PM2a，利用光導波線路WO3b與其上方的加熱器HT，形成相位調變部PM2b。加熱器HT，係藉由改變光導波線路WO3的溫度以調整通過光導波線路WO3的光信號的相位的加熱源。藉由設置由光導波線路WO3與配置在其上方的加熱器HT所構成的構造部（PM2），便可令光的相位變化。
例如，在相位調變部PM2中，當令電流流過加熱器HT時加熱器HT會發熱，利用發熱的加熱器HT對加熱器HT的下方的光導波線路WO3進行加熱，該光導波線路WO3的溫度便改變（上升）。亦即，可利用流過加熱器HT的電流，控制光導波線路WO3的溫度。當光導波線路WO3（WO3a、WO3b）的溫度改變時，光導波線路WO3（WO3a、WO3b）的光折射率也會改變。當光導波線路WO3（WO3a、WO3b）的光折射率改變時，沿著光導波線路WO3（WO3a、WO3b）行進的光的波長也會改變，故可在沿著相位調變部PM2的光導波線路WO3（WO3a、WO3b）行進的過程中令光的相位變化。
從輸入部射入的光，在光導波線路WO3內行進，在分波部分成2條光導波線路WO3a、WO3b，在分別設置於光導波線路WO3a、WO3b的相位調變部PM2中相位被更動，之後，合流於1條光導波線路WO3。藉由控制流過相位調變部PM2a的加熱器HT的電流與流過相位調變部PM2b的加熱器HT的電流，調整通過相位調變部PM2a的光導波線路WO3a的光與通過相位調變部PM2b的光導波線路WO3b的光的相位差，藉此，便可控制從光調變器PC2輸出之光的相位或強度。
＜受光器＞ 參照圖2、圖8以及圖9，針對形成於區域AR4的鍺受光器（光電轉換部）PD進行説明。於區域AR4，形成了鍺受光器PD。鍺受光器PD，係對應上述受光器P4者。鍺受光器PD，係將光信號轉換成電信號的光電轉換元件（光電轉換部、光檢出器）。
鍺受光器PD，係由p型的半導體部（半導體層）PRO以及n型的半導體部（半導體層）NRO所構成。利用p型的半導體部PRO與n型的半導體部NRO，形成pn接合構造的元件（pn構造的二極體），藉此，形成鍺受光器PD。
p型的半導體部PRO，係由半導體層SL（矽層）所構成，形成在絕緣層CL上，p型的半導體部PRO的底面，與絕緣層CL的頂面接觸。於p型的半導體部PRO，導入了p型的雜質。p型的半導體部PRO的厚度（高度），與光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR的各厚度（高度）大致相同。
另外，p型的半導體部PRO，與光導波線路WO4連接（連結）成一體。在圖8中，在X方向上延伸的光導波線路WO4的一側的端部，與p型的半導體部PRO連接（連結）成一體。藉此，在光導波線路WO4內傳遞的光信號，會被導入p型的半導體部PRO內。光導波線路WO4，係由半導體層SL所構成，形成在絕緣層CL上，光導波線路WO4的底面，與絕緣層CL的頂面接觸。另外，光導波線路WO4，雖顯示於圖8以及圖9，惟並未顯示於圖2的剖面。光導波線路WO4，並未被注入雜質離子，係由純半導體（i型半導體）所構成。亦即，光導波線路WO4與p型的半導體部PRO形成一體，一起形成在絕緣層CL上，於光導波線路WO4並未導入雜質，於p型的半導體部PRO導入了p型雜質。
n型的半導體部NRO，形成在p型的半導體部PRO上。n型的半導體部NRO的底面，與p型的半導體部PRO的頂面接觸，於n型的半導體部NRO與p型的半導體部PRO之間（界面），形成了pn接合（pn接合面）。n型的半導體部NRO，係由導入了n型的雜質的鍺（Ge）層所構成。n型的半導體部NRO的面積（平面尺寸），比p型的半導體部PRO的面積（平面尺寸）更小，在俯視下n型的半導體部NRO被p型的半導體部PRO包含在內。鍺（Ge），能帶間隙寬度比矽（Si）更窄。因此，利用由n型的鍺與p型的矽所形成的pn接合，便可檢出例如通信波長帶為到1.6μm左右之波長的近紅外線。
另外，在n型的半導體部NRO上，形成了帽蓋層CP。帽蓋層CP，係由矽（Si）或矽鍺（SiGe）所構成，更宜由矽（Si）所構成。帽蓋層CP，係為了改善n型的半導體部NRO所包含之鍺的表面粗糙，並填補膜層厚度而形成的。帽蓋層CP的平面形狀，與n型的半導體部NRO的平面形狀大略一致。亦可將n型的半導體部NRO與其上的帽蓋層CP，合併視為半導體部。
鍺受光器PD，具有：第1半導體部（亦即p型的半導體部PRO），以及在該第1半導體部（p型的半導體部PRO）上的第2半導體部，該第2半導體部，具有n型的半導體部NRO與帽蓋層CP的堆疊構造。亦即，構成鍺受光器PD的第2半導體部，包含形成在第1半導體部（p型的半導體部PRO）上的鍺層（半導體部NRO），若更包含形成在該鍺層（半導體部NRO）上的矽層（帽蓋層CP），則為更佳的態樣。該第2半導體部，形成在絕緣膜IL1的開口部OP1內。後述的接觸孔CT4，到達該第2半導體部，後述的接觸部CB4，與該第2半導體部電連接。
在區域AR4中，在絕緣層CL上，以覆蓋鍺受光器PD（p型的半導體部PRO、n型的半導體部NRO以及帽蓋層CP）的方式，形成了層間絕緣膜IL3。絕緣層CL以及層間絕緣膜IL3，可發揮作為包覆層的功能。層間絕緣膜IL3，如上所述的係由絕緣膜IL1與絕緣膜IL1上的絕緣膜IL2的堆疊膜所構成，惟與光導波線路WO4以及p型的半導體部PRO接觸者，並非絕緣膜IL2而係絕緣膜IL1。
另外，在n型的半導體部NRO與帽蓋層CP的堆疊構造體之上，並未形成絕緣膜IL1，而係形成了絕緣膜IL2。這是因為，係先在形成於絕緣膜IL1的開口部OP1內形成n型的半導體部NRO與帽蓋層CP的堆疊構造體，然後形成絕緣膜IL2的關係。因此，帽蓋層CP上的層間絕緣膜IL3，係由絕緣膜IL2所構成，帽蓋層CP上以外的層間絕緣膜IL3，係由絕緣膜IL1與絕緣膜IL2的堆疊膜所構成。
其中，在並未被n型的半導體部NRO所覆蓋之部分的p型的半導體部PRO上，與n型的半導體部NRO上的帽蓋層CP上，分別形成了貫通層間絕緣膜IL3的接觸孔CT，在接觸孔CT內，形成了接觸部CB。另外，將形成在並未被n型的半導體部NRO所覆蓋之部分的p型的半導體部PRO上的接觸孔CT，稱為接觸孔（開口部）CT3，並將形成在n型的半導體部NRO上的帽蓋層CP上的接觸孔CT，稱為接觸孔（開口部）CT4。接觸孔CT1、CT2、CT3形成於絕緣膜IL1、IL2，接觸孔CT4，形成於絕緣膜IL2。形成於層間絕緣膜IL3的接觸孔CT3，到達並未被n型的半導體部NRO所覆蓋之部分的p型的半導體部PRO，在接觸孔CT3的底部，p型的半導體部PRO的頂面的一部分露出。另外，形成於層間絕緣膜IL3的接觸孔CT4，到達帽蓋層CP，在接觸孔CT4的底部，帽蓋層CP的頂面的一部分露出。
另外，將形成在接觸孔CT3內的接觸部CB，稱為接觸部（連接電極）CB3，並將形成在接觸孔CT4內的接觸部CB，稱為接觸部（連接電極）CB4。形成在接觸孔CT3內的接觸部CB3，在接觸孔CT3的底部與p型的半導體部PRO接觸，而與該p型的半導體部PRO電連接。另外，形成在接觸孔CT4內的接觸部CB4，在接觸孔CT4的底部與帽蓋層CP接觸，而與該帽蓋層CP電連接。另外，當並未形成帽蓋層CP時，接觸孔CT4到達半導體部NRO，在接觸孔CT4的底部，半導體部NRO的頂面的一部分露出，接觸部CB4，在接觸孔CT4的底部與半導體部NRO接觸，而與該半導體部NRO電連接。
像這樣，在p型的半導體部PRO上，與n型的半導體部NRO上的帽蓋層CP上，分別連接了接觸部CB3、CB4作為電極（連接電極）。如是便可將因為鍺受光器PD所包含之pn接合部的光伏效應而流動的直流電流，從接觸部CB3、CB4取出到外部。亦即，可將光信號取出作為電信號。
接著，針對在區域AR1、AR2、AR3、AR4中比層間絕緣膜IL3更上方的構造，參照圖2進行説明。
在區域AR1、AR2、AR3、AR4中，在層間絕緣膜IL3上，以覆蓋加熱器HT以及接觸部CB1、CB2、CB3、CB4的方式，形成了層間絕緣膜IL4，於層間絕緣膜IL4形成了貫通孔（through hole），在該貫通孔內，埋入了導電性的栓塞PG。在埋入了栓塞PG的層間絕緣膜IL4上，形成了配線M1。配線M1，係第1層的配線，包含配線M1a、M1b、M1c、M1d、M1e。
在區域AR2中，栓塞PG，配置在配線M1a與接觸部CB1之間，以及配線M1b與接觸部CB2之間；在區域AR3中，栓塞PG，配置在配線M1c與加熱器HT之間；在區域AR4中，栓塞PG，配置在配線M1d與接觸部CB3之間，以及配線M1e與接觸部CB4之間。
在區域AR2中，將配置在接觸部CB1與配線M1a之間的栓塞PG，稱為栓塞PG1，將配置在接觸部CB2與配線M1b之間的栓塞PG，稱為栓塞PG2。栓塞PG1的底面，與接觸部CB1接觸，而與該接觸部CB1電連接，栓塞PG1的頂面，與配線M1a接觸，而與該配線M1a電連接。另外，栓塞PG2的底面，與接觸部CB2接觸，而與該接觸部CB2電連接，栓塞PG2的頂面，與配線M1b接觸，而與該配線M1b電連接。栓塞PG1，將接觸部CB1與配線M1a電連接，栓塞PG2，將接觸部CB2與配線M1b電連接。
因此，p型的半導體部PR，透過接觸部CB1以及栓塞PG1，與配線M1a電連接，n型的半導體部NR，透過接觸部CB2以及栓塞PG2，與配線M1b電連接。藉此，便可從配線M1a，透過栓塞PG1以及接觸部CB1，對p型的半導體部PR施加電壓，另外，可從配線M1b，透過栓塞PG2以及接觸部CB2，對n型的半導體部NR施加電壓。
另外，將在區域AR3中，配置在加熱器HT與配線M1c之間的栓塞PG，稱為栓塞PG5。栓塞PG5的底面，與加熱器HT接觸，而與該加熱器HT電連接，栓塞PG5的頂面，與配線M1c接觸，而與該配線M1c電連接。栓塞PG5，將加熱器HT與配線M1c電連接。藉此，便可從配線M1c透過栓塞PG5對加熱器HT施加電壓以令電流流過加熱器HT。藉由調整流過加熱器HT的電流，便可控制加熱器HT下方之光導波線路WO3的溫度。由於在加熱器HT的兩端部分別連接了栓塞PG5，藉由控制對連接於加熱器HT的一側端部的栓塞PG5所供給之電壓與對連接於另一側端部的栓塞PG5所供給之電壓的差，便可調整流過加熱器HT的電流。
另外，在區域AR4中，將配置在接觸部CB3與配線M1d之間的栓塞PG，稱為栓塞PG3，將配置在接觸部CB4與配線M1e之間的栓塞PG，稱為栓塞PG4。栓塞PG3的底面，與接觸部CB3接觸，而與該接觸部CB3電連接，栓塞PG3的頂面，與配線M1d接觸，而與該配線M1d電連接。另外，栓塞PG4的底面，與接觸部CB4接觸，而與該接觸部CB4電連接，栓塞PG4的頂面，與配線M1e接觸，而與該配線M1e電連接。栓塞PG3，將接觸部CB3與配線M1d電連接，栓塞PG4，將接觸部CB4與配線M1e電連接。因此，p型的半導體部PRO，透過接觸部CB3以及栓塞PG3，與配線M1d電連接，n型的半導體部NRO，透過帽蓋層CP、接觸部CB4以及栓塞PG4，與配線M1e電連接。藉此，便可將因為鍺受光器PD所包含之pn接合部的光伏效應而流動的直流電流，透過接觸部CB3、CB4、栓塞PG3、PG4以及配線M1d、M1e，取出到外部。
在區域AR1、AR2、AR3、AR4中，在層間絕緣膜IL4上，以覆蓋配線M1的方式形成了層間絕緣膜IL5。於層間絕緣膜IL5，形成了貫通孔（through hole），在貫通孔內埋入了導電性的栓塞PLG。在埋入了栓塞PLG的層間絕緣膜IL5上，形成了配線M2。配線M2，係第2層的配線。栓塞PLG，配置在配線M1與配線M2之間，將配線M1與配線M2電連接。
在層間絕緣膜IL5上，以覆蓋配線M2的方式，形成了保護膜TC。另外，層間絕緣膜IL3、IL4、IL5，例如，係由氧化矽所構成。氧化矽，適合作為包覆層的材料。另外，保護膜TC，例如，係由氮氧化矽所構成。氧化矽的折射率n為1.45左右，氮氧化矽的折射率n為1.82左右。於保護膜TC，形成了露出配線M2的一部分的開口部OP2，從開口部OP2露出之部分的配線M2，成為焊墊部（結合焊墊、外部連接部）。
另外，於圖4以及圖5，係顯示出於2條光導波線路WO2a、WO2b分別設置了相位調變部PM1的態樣。作為其他的態樣，亦可僅於2條光導波線路WO2a、WO2b的其中一方設置相位調變部PM1。此時，例如，會變成對光導波線路WO2a設置半導體部NR、PR但對光導波線路WO2b並未設置半導體部NR、PR。
另外，於圖6以及圖7，係顯示出於2條光導波線路WO3a、WO3b分別設置了相位調變部PM2的態樣，且分別對光導波線路WO3a、WO3b配置了加熱器HT。作為其他的態樣，亦可僅於2條光導波線路WO3a、WO3b的其中一方設置相位調變部PM2。此時，例如，會變成對光導波線路WO3a設置加熱器HT但對光導波線路WO3b並未設置加熱器HT。
[關於半導體裝置的製造步驟] 接著，說明本實施態樣之半導體裝置的製造步驟，進而令本實施態樣之半導體裝置的構造更明確。圖10～圖24，係本實施態樣之半導體裝置的製造步驟中的主要部位剖面圖，其顯示出相當於上述圖2的剖面。
首先，如圖10所示的，準備具有基體（支持基板）SB1、形成在基體SB1上的絕緣層CL以及形成在絕緣層CL上的半導體層SL的SOI基板SB。基體SB1，宜由單晶矽基板所構成。絕緣層CL，宜由氧化矽膜所構成，例如具有2～3μm左右的厚度。半導體層SL，宜由矽層（更特定而言為單晶矽層）所構成，例如具有180～250nm左右的厚度。SOI基板SB的製造方法並無限制，例如，可用SIMOX（Silicon Implanted Oxide，植矽氧化物）法、貼合法，或智慧切割程序等，製造SOI基板SB。
接著，如圖11所示的，用微影技術以及蝕刻技術令半導體層SL形成圖案，以形成光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO。
例如，藉由在半導體層SL上用微影技術形成光阻圖案（圖中未顯示），然後以該光阻圖案作為蝕刻遮罩使用，對半導體層SL進行蝕刻，便可形成光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO。之後，光阻圖案，利用灰化處理等除去之。光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO，各自係由形成圖案之半導體層SL所構成，且形成在絕緣層CL上。半導體部PR、NR，與光導波線路WO2形成一體，半導體部PRO，與光導波線路WO4形成一體。在該階段，於光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO，並未摻雜雜質。另外，光導波線路WO4，在圖11～圖24的剖面中並未顯示，惟顯示於上述圖8以及圖9，其在絕緣層CL上，與半導体部PRO形成一體。
接著，對半導體部PR用離子注入法等導入p型雜質，以令半導體部PR成為p型的半導體部PR，對半導體部NR用離子注入法等導入n型雜質，以令半導體部NR成為n型的半導體部NR，並對半導體部PRO用離子注入法等導入p型雜質，以令半導體部PRO成為p型的半導體部PRO。
例如，以用微影技術所形成之光阻圖案作為遮罩（離子注入阻止遮罩）使用，將p型雜質離子注入半導體部PR、PRO，並以用微影技術所形成之另一光阻圖案作為遮罩使用，將n型雜質離子注入半導體部NR。藉此，形成p型的半導體部PR、PRO以及n型的半導體部NR。在實行離子注入時，光導波線路WO1、WO2、WO3、WO4被光阻圖案所覆蓋，故不會被注入p型雜質或n型雜質。另外，對半導體部PR導入p型雜質的離子注入步驟與對半導體部PRO導入p型雜質的離子注入步驟，可為同一離子注入步驟，亦可為不同的離子注入步驟。另外，亦可在導入了p型雜質以及n型雜質之後，實行用以令所導入之雜質活性化的熱處理。
接著，如圖12所示的，在SOI基板SB上，亦即在絕緣層CL上，以覆蓋光導波線路WO1、WO2、WO3、WO4以及半導體部NR、PR、PRO的方式，形成絕緣膜IL1。絕緣膜IL1，宜由氧化矽膜所構成，例如可用CVD（Chemical Vapor Deposition，化學氣相沉積）法形成。絕緣膜IL1的形成膜厚，比半導體層SL的厚度更厚。亦可在形成絕緣膜IL1之後，利用CMP（Chemical Mechanical Polishing，化學機械研磨）法等研磨絕緣膜IL1的頂面，令絕緣膜IL1的頂面平坦化。即使研磨絕緣膜IL1的頂面，光導波線路WO1、WO2、WO3、WO4以及半導體部NR、PR、PRO仍並未露出。
接著，如圖13所示的，用微影技術以及蝕刻技術於絕緣膜IL1形成開口部OP1。開口部OP1的平面尺寸（面積），比p型的半導體部PRO的平面尺寸更小，開口部OP1，在俯視下被p型的半導體部PRO包含在內。開口部OP1，貫通絕緣膜IL1到達半導體部PRO，在開口部OP1的底部，半導體部PRO的頂面的一部分露出。
接著，如圖14所示的，於在開口部OP1的底部露出之p型的半導體部PRO上，形成由鍺（Ge）所構成的n型的半導體部（鍺層）NRO。n型的半導體部NRO，可用磊晶成長法形成，在開口部OP1內，選擇性地形成在p型的半導體部PRO上。例如，藉由令含有n型雜質的鍺（Ge）層磊晶成長，亦可形成n型的半導體部NRO，惟作為其他的態樣，亦可在令作為純半導體的鍺（Ge）層磊晶成長之後，對該鍺（Ge）層用離子注入法等導入n型雜質，以形成n型的半導體部NRO。藉此，形成由p型的半導體部PRO與n型的半導體部NRO所構成的pn接合構造的元件，該p型的半導體部PRO由矽所構成，該n型的半導體部NRO由鍺所構成。
接著，在n型的半導體部NRO上，選擇性地形成帽蓋層CP。帽蓋層CP，係為了改善構成n型的半導體部NRO的鍺的表面粗糙，或是填補膜層厚度而形成的。例如，在n型的半導體部NRO上，令由矽（Si）所構成的半導體層（帽蓋層CP用的半導體層）磊晶成長，之後，對該半導體層用離子注入法導入n型雜質，藉此，便可形成帽蓋層CP。此時，帽蓋層CP，係由n型的矽層所構成。
接著，如圖15所示的，於包含帽蓋層CP上在內的絕緣膜IL1上，形成絕緣膜IL2。在形成絕緣膜IL2後，亦可利用CMP法等研磨絕緣膜IL2的頂面，令絕緣膜IL2的頂面平坦化。
絕緣膜IL2，宜由氧化矽膜所構成，例如可用CVD法形成。絕緣膜IL1與絕緣膜IL2合併，即為層間絕緣膜IL3。層間絕緣膜IL3，係由絕緣膜IL1與絕緣膜IL1上的絕緣膜IL2的堆疊膜所構成，惟由於在帽蓋層CP上雖形成了絕緣膜IL2，但並未形成絕緣膜IL1，故帽蓋層CP上的層間絕緣膜IL3，係由絕緣膜IL2所構成，帽蓋層CP上以外的層間絕緣膜IL3，係由絕緣膜IL1與絕緣膜IL2的堆疊膜所構成。層間絕緣膜IL3，在絕緣層CL上，以覆蓋光導波線路WO1、光導波線路WO2、p型的半導體部PR、n型的半導體部NR、光導波線路WO3、光導波線路WO4、p型的半導體部PRO、n型的半導體部NRO以及帽蓋層CP的方式形成。
接著，如圖16所示的，用微影技術以及蝕刻技術於層間絕緣膜IL3形成接觸孔（開口部）CT。接觸孔CT，包含上述接觸孔CT1、CT2、CT3、CT4，以貫通層間絕緣膜IL3的方式形成。亦即，在區域AR2中，在p型的半導體部PR上形成接觸孔CT1，且在n型的半導體部NR上形成接觸孔CT2，另外，在區域AR4，在並未被n型的半導體部NRO所覆蓋之部分的p型的半導體部PRO上形成接觸孔CT3，且在n型的半導體部NRO上的帽蓋層CP上形成接觸孔CT4。
接觸孔CT1，在俯視下被p型的半導體部PR包含在內。接觸孔CT1，貫通層間絕緣膜IL3（絕緣膜IL2、IL1）到達p型的半導體部PR，在接觸孔CT1的底部，p型的半導體部PR的頂面的一部分露出。另外，接觸孔CT2，在俯視下被n型的半導體部NR包含在內。接觸孔CT2，貫通層間絕緣膜IL3（絕緣膜IL2、IL1）到達n型的半導體部NR，在接觸孔CT2的底部，n型的半導體部NR的頂面的一部分露出。另外，接觸孔CT3，在俯視下被並未被n型的半導體部NRO所覆蓋之部分的p型的半導體部PRO包含在內。接觸孔CT3，貫通層間絕緣膜IL3（絕緣膜IL2、IL1）到達p型的半導體部PRO，在接觸孔CT3的底部，p型的半導體部PRO的頂面的一部分露出。另外，接觸孔CT4，在俯視下被n型的半導體部NRO上的帽蓋層CP包含在內。接觸孔CT4，貫通層間絕緣膜IL3（絕緣膜IL2）到達帽蓋層CP，在接觸孔CT4的底部，帽蓋層CP的頂面的一部分露出。
接觸孔CT（CT1、CT2、CT3、CT4），例如可依照以下的方式形成。首先，在層間絕緣膜IL3上用微影技術形成光阻圖案（圖中未顯示）。該光阻圖案，具有各接觸孔CT1、CT2、CT3、CT4用的開口部。然後，以該光阻圖案作為蝕刻遮罩使用，對層間絕緣膜IL3進行蝕刻，便可於層間絕緣膜IL3形成接觸孔CT1、CT2、CT3、CT4。之後，光阻圖案，利用灰化處理等除去之。此時，接觸孔CT1、CT2、CT3、CT4，係在同一步驟一併形成。
作為其他的態樣，亦可將接觸孔CT1、CT2、CT3形成步驟與接觸孔CT4形成步驟，分成各別不同的步驟實行之，針對該態樣亦進行説明。首先，在層間絕緣膜IL3上用微影技術形成光阻圖案（圖中未顯示）。該光阻圖案，具有接觸孔CT4用的開口部，惟不具有各接觸孔CT1、CT2、CT3用的開口部。然後，以該光阻圖案作為蝕刻遮罩使用，對層間絕緣膜IL3進行蝕刻，於層間絕緣膜IL3形成接觸孔CT4。然後，將該光阻圖案利用灰化處理等除去之，然後，用微影技術在層間絕緣膜IL3上形成其他的光阻圖案（圖中未顯示）。此時所形成的光阻圖案，具有各接觸孔CT1、CT2、CT3用的開口部，惟不具有接觸孔CT4用的開口部。因此，接觸孔CT4內部被光阻圖案所填埋。然後，以該光阻圖案作為蝕刻遮罩使用，對層間絕緣膜IL3進行蝕刻，於層間絕緣膜IL3形成接觸孔CT1、CT2、CT3。之後，將光阻圖案利用灰化處理等除去之。依照該等方式仍可形成接觸孔CT1、CT2、CT3、CT4，惟此時接觸孔CT1、CT2、CT3與接觸孔CT4係由各別不同的步驟所形成。
從盡可能減少步驟數的觀點來看，宜在同一步驟一併形成接觸孔CT1、CT2、CT3、CT4，藉此，便可減少半導體裝置的製造步驟數，並降低半導體裝置的製造成本。另一方面，當各別地實行接觸孔CT4形成步驟與接觸孔CT1、CT2、CT3形成步驟時，製造步驟數雖會增加，惟可獲得能夠抑制在接觸孔CT4形成時於接觸孔CT4的底部露出之帽蓋層CP受到過度蝕刻此等優點。
接著，如圖17所示的，在層間絕緣膜IL3上（亦即絕緣膜IL2上）形成導電膜（導體膜）CF1。
導電膜CF1，係形成加熱器HT用的導電膜，亦兼作形成接觸部CB用的導電膜。導電膜CF1，宜由金屬材料所構成，更宜由鈦（Ti）膜、氮化鈦（TiN）膜，或鈦（Ti）膜與氮化鈦（TiN）膜的堆疊膜所構成，可用濺鍍法等形成之。由於係在形成了接觸孔CT（CT1、CT2、CT3、CT4）的狀態下形成導電膜CF1，故導電膜CF1，除了層間絕緣膜IL3的頂面上之外，亦形成在接觸孔CT內，具體而言，亦形成在接觸孔CT（CT1、CT2、CT3、CT4）的底面上以及側壁（側面）上。
接著，如圖18所示的，用微影技術以及蝕刻技術令導電膜CF1形成圖案，以形成加熱器HT以及接觸部CB（CB1、CB2、CB3、CB4）。
加熱器HT以及接觸部CB，具體而言可依照以下的方式形成。首先，在導電膜CF1上用微影技術形成光阻圖案（圖中未顯示），然後以該光阻圖案作為蝕刻遮罩使用，對導電膜CF1進行蝕刻，便可形成加熱器HT以及接觸部CB1、CB2、CB3、CB4。之後，光阻圖案，利用灰化處理等除去之。加熱器HT以及接觸部CB1、CB2、CB3、CB4，各自係由形成了圖案的導電膜CF1所構成。加熱器HT、接觸部CB1、接觸部CB2、接觸部CB3以及接觸部CB4，可用同一步驟一併形成之，惟並未相連，而係彼此分離。加熱器HT、接觸部CB1、接觸部CB2、接觸部CB3以及接觸部CB4，係令共通的導電膜CF1形成圖案所形成，反映於此點，係由彼此相同的材料所構成。當以上述的方式選擇導電膜CF1的材料時，加熱器HT以及接觸部CB1、CB2、CB3、CB4，全部係由鈦膜所構成，或是由氮化鈦膜所構成，或是由鈦（Ti）膜與氮化鈦（TiN）膜的堆疊膜所構成。
加熱器HT，在區域AR3中係形成在層間絕緣膜IL3上，其以能夠確實地對光導波線路WO3進行加熱的方式，配置在光導波線路WO3的上方。
各接觸部CB，在接觸孔CT內與層間絕緣膜IL3上連續地形成。亦即，各接觸部CB，以形成一體的方式具有：由接觸孔CT內的導電膜CF1所構成的部分，以及由層間絕緣膜IL3的頂面上的導電膜CF1所構成的部分。亦即，各接觸部CB，以形成一體的方式具有：位在接觸孔CT內的部分，以及位在該接觸孔CT的周圍的層間絕緣膜IL3的頂面上的部分。因此，在令導電膜CF1形成圖案時，係在接觸孔CT內與其周圍殘留導電膜CF1，利用殘留於接觸孔CT內與其周圍的導電膜CF1，形成接觸部CB。
因此，接觸部CB1，在接觸孔CT1內與層間絕緣膜IL3上連續地形成，以形成一體的方式具有：位在接觸孔CT1內的部分，以及位在層間絕緣膜IL3的頂面上的部分。接觸部CB1，在接觸孔CT1的底部與p型的半導體部PR接觸，而與該p型的半導體部PR電連接。
另外，接觸部CB2，在接觸孔CT2內與層間絕緣膜IL3上連續地形成，以形成一體的方式具有：位在接觸孔CT2內的部分，以及位在層間絕緣膜IL3的頂面上的部分。接觸部CB2，在接觸孔CT2的底部與n型的半導體部NR接觸，而與該n型的半導體部NR電連接。
另外，接觸部CB3，在接觸孔CT3內與層間絕緣膜IL3上連續地形成，以形成一體的方式具有：位在接觸孔CT3內的部分，以及位在層間絕緣膜IL3的頂面上的部分。接觸部CB3，在接觸孔CT3的底部與p型的半導體部PRO接觸，而與該p型的半導體部PRO電連接。
另外，接觸部CB4，在接觸孔CT4內與層間絕緣膜IL3上連續地形成，以形成一體的方式具有：位在接觸孔CT4內的部分，以及位在層間絕緣膜IL3的頂面上的部分。接觸部CB4，在接觸孔CT4的底部與帽蓋層CP接觸，而與該帽蓋層CP電連接。
另外，在圖18的態樣中，導電膜CF1的厚度很薄，具體而言，比接觸孔CT的直徑的一半更薄，故在形成導電膜CF1時，導電膜CF1雖會形成於接觸孔CT的側壁上與底面上，但接觸孔CT內部並不會被導電膜CF1完全填埋。此時，所形成之接觸部CB，以形成一體的方式具有：在層間絕緣膜IL3的頂面上延伸的部分、在接觸孔CT的側壁上延伸的部分，以及在接觸孔CT的底面上延伸的部分，惟接觸部CB並未將接觸孔CT內部完全填埋。因此，當在之後形成層間絕緣膜IL4時，在接觸孔CT內，層間絕緣膜IL4的一部分會埋入並未存在接觸部CB的區域。加熱器HT，以可發揮作為將光導波線路WO3加熱之發熱體的功能的方式設定電阻值，並以可獲得該電阻值的方式，設定加熱器HT的平面尺寸與厚度。因此，有時會將導電膜CF1的厚度設置成很薄，在該等情況下，只要像圖18那樣形成接觸部CB即可。
作為其他的態樣，當導電膜CF1的厚度很厚時，具體而言，當其在接觸孔CT的直徑的一半以上時，在形成了導電膜CF1之後，接觸孔CT內部會處於被導電膜CF1完全填埋的狀態。此時，所形成之接觸部CB，會形成「以形成一體的方式具有在層間絕緣膜IL3的頂面上延伸之部分以及埋入接觸孔CT內之部分」的狀態，接觸孔CT，會形成被接觸部CB完全填埋的狀態。
接著，如圖19所示的，在層間絕緣膜IL3上，以覆蓋加熱器HT以及接觸部CB（CB1、CB2、CB3、CB4）的方式，形成層間絕緣膜IL4。亦可在形成層間絕緣膜IL4之後，利用CMP法等研磨層間絕緣膜IL4的頂面，令層間絕緣膜IL4的頂面平坦化。層間絕緣膜IL4，宜由氧化矽膜所構成，例如可用CVD法形成。
接著，如圖20所示的，用微影技術以及蝕刻技術於層間絕緣膜IL4形成貫通孔（開口部）SH。貫通孔SH，以貫通層間絕緣膜IL4的方式形成。
貫通孔SH，例如可依照以下的方式形成。首先，在層間絕緣膜IL4上用微影技術形成光阻圖案。該光阻圖案，具有各貫通孔SH用的開口部。然後，以該光阻圖案作為蝕刻遮罩使用，對層間絕緣膜IL4進行蝕刻，便可於層間絕緣膜IL4形成貫通孔SH。之後，光阻圖案，利用灰化處理等除去之。貫通孔SH1、SH2、SH3、SH4、SH5，可在同一步驟一併形成之。
貫通孔SH，包含貫通孔SH1、SH2、SH3、SH4、SH5。貫通孔SH1，在區域AR2中，形成在接觸部CB1上，貫通孔SH2，在區域AR2中，形成在接觸部CB2上。另外，貫通孔SH3，在區域AR4中，形成在接觸部CB3上，貫通孔SH4，在區域AR4中，形成在接觸部CB4上。另外，貫通孔SH5，在區域AR3中，形成在加熱器HT上。
貫通孔SH1，在俯視下，被位在層間絕緣膜IL3的頂面上的部分的接觸部CB1包含在內。貫通孔SH1，貫通層間絕緣膜IL4，到達位在層間絕緣膜IL3的頂面上的部分的接觸部CB1，在貫通孔SH1的底部，接觸部CB1的頂面的一部分露出。另外，貫通孔SH2，在俯視下，被位在層間絕緣膜IL3的頂面上的部分的接觸部CB2包含在內。貫通孔SH2，貫通層間絕緣膜IL4，到達位在層間絕緣膜IL3的頂面上的部分的接觸部CB2，在貫通孔SH2的底部，接觸部CB2的頂面的一部分露出。另外，貫通孔SH3，在俯視下，被位在層間絕緣膜IL3的頂面上的部分的接觸部CB3包含在內。貫通孔SH3，貫通層間絕緣膜IL4，到達位在層間絕緣膜IL3的頂面上的部分的接觸部CB3，在貫通孔SH3的底部，接觸部CB3的頂面的一部分露出。另外，貫通孔SH4，在俯視下，被位在層間絕緣膜IL3的頂面上的部分的接觸部CB4包含在內。貫通孔SH4，貫通層間絕緣膜IL4，到達位在層間絕緣膜IL3的頂面上的部分的接觸部CB4，在貫通孔SH4的底部，接觸部CB4的頂面的一部分露出。另外，貫通孔SH5，在俯視下，被位在層間絕緣膜IL3的頂面上的加熱器HT包含在內。貫通孔SH5，貫通層間絕緣膜IL4，到達位在層間絕緣膜IL3的頂面上的加熱器HT，在貫通孔SH5的底部，加熱器HT的頂面的一部分露出。貫通孔SH1、SH2、SH3、SH4、SH5的深度，彼此大致相同。
接著，如圖21所示的，在層間絕緣膜IL4的貫通孔SH（SH1、SH2、SH3、SH4、SH5）內形成（埋入）導電性的栓塞PG。
栓塞PG，例如可依照以下的方式形成。首先，在包含貫通孔SH的底面以及側壁上在內的層間絕緣膜IL4上，形成障蔽導體膜，然後在該障蔽導體膜上以填埋貫通孔SH內部的方式形成由鎢膜等所構成的主導體膜。障蔽導體膜，例如，係由鈦膜或氮化鈦膜或是該等膜層的堆疊膜所構成。之後，將貫通孔SH的外部的不要的主導體膜以及障蔽導體膜利用CMP法或回蝕法等除去，便可形成栓塞PG。栓塞PG，係由殘留在貫通孔SH內的主導體膜以及障蔽導體膜所構成。
埋入貫通孔SH1內的栓塞PG，為栓塞PG1，該栓塞PG1，配置在位於層間絕緣膜IL3的頂面上的部分的接觸部CB1上，與該接觸部CB1接觸而電連接。另外，埋入貫通孔SH2內的栓塞PG，為栓塞PG2，該栓塞PG2，配置在位於層間絕緣膜IL3的頂面上的部分的接觸部CB2上，與該接觸部CB2接觸而電連接。另外，埋入貫通孔SH3內的栓塞PG，為栓塞PG3，該栓塞PG3，配置在位於層間絕緣膜IL3的頂面上的部分的接觸部CB3上，與該接觸部CB3接觸而電連接。另外，埋入貫通孔SH4內的栓塞PG，為栓塞PG4，該栓塞PG4，配置在位於層間絕緣膜IL3的頂面上的部分的接觸部CB4上，與該接觸部CB4接觸而電連接。另外，埋入貫通孔SH5內的栓塞PG，為栓塞PG5，該栓塞PG5，與位在層間絕緣膜IL3的頂面上的加熱器HT接觸，而與該加熱器HT電連接。栓塞PG1、PG2、PG3、PG4、PG5的高度（高度方向的尺寸），彼此大致相同。
接著，如圖22所示的，在埋入了栓塞PG的層間絕緣膜IL4上，形成配線M1。
配線M1，例如可依照以下的方式形成。首先，在埋入了栓塞PG的層間絕緣膜IL4上，形成配線M1形成用的導電膜。該導電膜，例如，係由障蔽導體膜、其上的主導體膜以及其上的障蔽導體膜的堆疊膜所構成。障蔽導體膜，係由鈦膜或氮化鈦膜或是該等膜層的堆疊膜所構成，主導體膜，係由鋁膜或鋁合金膜所構成。然後，在該導電膜上用微影技術形成光阻圖案，之後以該光阻圖案作為蝕刻遮罩使用，對導電膜進行蝕刻，便可形成配線M1。之後，光阻圖案，利用灰化處理等除去之。配線M1，係由形成了圖案的導電膜所構成。形成配線M1後，各栓塞PG的頂面與配線M1接觸，故各栓塞PG與其上的配線M1電連接。
配線M1，包含上述配線M1a、M1b、M1c、M1d、M1e。配線M1a，透過栓塞PG1以及接觸部CB1與p型的半導體部PR電連接。另外，配線M1b，透過栓塞PG2以及接觸部CB2與n型的半導體部NR電連接。另外，配線M1c，透過栓塞PG5與加熱器HT電連接。另外，配線M1d，透過栓塞PG3以及接觸部CB3與p型的半導體部PRO電連接。另外，配線M1e，透過栓塞PG4以及接觸部CB4與帽蓋層CP電連接，更透過該帽蓋層CP與n型的半導體部NRO電連接。
接著，如圖23所示的，在層間絕緣膜IL4上，以覆蓋配線M1的方式，形成層間絕緣膜IL5。亦可在形成層間絕緣膜IL5之後，利用CMP法等研磨層間絕緣膜IL5的頂面，令層間絕緣膜IL5的頂面平坦化。層間絕緣膜IL5，宜由氧化矽膜所構成，例如可用CVD法形成。
接著，用微影技術以及蝕刻技術於層間絕緣膜IL5形成貫通孔（through hole），然後在該貫通孔內形成（埋入）導電性的栓塞PLG。栓塞PLG，可利用與上述栓塞PG大致相同的方法形成。
接著，在埋入了栓塞PLG的層間絕緣膜IL5上，形成配線M2。配線M2，可利用與配線M1大致相同的方法形成。亦即，在埋入了栓塞PLG的層間絕緣膜IL5上，形成配線M2形成用的導電膜，然後用微影技術以及蝕刻技術令該導電膜形成圖案，便可形成配線M2。栓塞PLG，配置在配線M2與配線M1之間，將該配線M2與配線M1電連接。
接著，如圖24所示的，在層間絕緣膜IL5上，以覆蓋配線M2的方式，形成保護膜TC。保護膜TC，例如係由氮氧化矽膜所構成，可用CVD法等形成。
接著，用微影技術以及蝕刻技術於保護膜TC形成開口部OP2。配線M2的一部分從保護膜TC的開口部OP2露出。從開口部OP2露出的部分的配線M2，成為焊墊部（結合焊墊、外部連接部）。之後，將SOI基板SB與上述的構造一併切斷（dicing），令其單片化，以取得半導體晶片（半導體裝置）。
以該等方式，便可製造出本實施態樣的半導體裝置。
[關於檢討的經過] 針對本發明人所檢討之檢討例的半導體裝置，參照圖25進行説明。圖25，係本發明人所檢討之檢討例的半導體裝置的主要部位剖面圖，其顯示出相當於上述圖2之區域的剖面圖。另外，在圖25中，為了簡化圖式，針對上述層間絕緣膜IL5以及比其更上方的構造，省略圖式。
圖25所示之檢討例的半導體裝置，具有：基體SB1、形成在基體SB1上的絕緣層CL、形成在絕緣層CL上的光導波線路WO1、WO2、WO3、WO4還有半導體部PR、NR、PRO、形成在半導體部PRO上的半導體部NRO，以及形成在半導體部NRO上的帽蓋層CP，此等構造與本實施態樣的半導體裝置相同。另外，光導波線路WO4，雖顯示於上述圖8以及圖9，惟在上述圖2以及圖25中並未顯示之。另外，圖25所示之檢討例的半導體裝置的態樣，亦與本實施態樣同樣，在光導波線路WO3的上方，於層間絕緣膜IL3上形成了加熱器HT。
在圖25所示之檢討例的半導體裝置中，係在層間絕緣膜IL4上形成了配線M101a、M101b、M101c、M101d、M101e，惟該等配線M101a、M101b、M101c、M101d、M101e與半導體部PR、NR、PRO、NRO以及加熱器HT的連接方式，與本實施態樣有所不同。
亦即，在圖25所示之檢討例的半導體裝置中，並未形成相當於本實施態樣之接觸部CB（CB1、CB2、CB3、CB4）的構件。然後，配線M101a、M101b、M101c、M101d、M101e，透過導電性的栓塞PG101、PG102、PG103、PG104、PG105，與半導體部PR、NR、PRO、帽蓋層CP以及加熱器HT直接連接。
具體而言，配線M101a，透過埋入貫通層間絕緣膜IL3、IL4的接觸孔CT101的栓塞PG101，與p型的半導體部PR電連接。另外，配線M101b，透過埋入貫通層間絕緣膜IL3、IL4的接觸孔CT102的栓塞PG102，與n型的半導體部NR電連接。另外，配線M101c，透過埋入貫通層間絕緣膜IL4的接觸孔CT105的栓塞PG105，與加熱器HT電連接。另外，配線M101d，透過埋入貫通層間絕緣膜IL3、IL4的接觸孔CT103的栓塞PG103，與p型的半導體部PRO電連接。另外，配線M101e，透過埋入貫通層間絕緣膜IL3、IL4的接觸孔CT104的栓塞PG104，與帽蓋層CP電連接，更透過該帽蓋層CP與n型的半導體部NRO電連接。
接著，針對圖25所示之檢討例的半導體裝置的製造步驟，參照圖26～圖30進行説明。圖26～圖30，係檢討例之半導體裝置的製造步驟中的主要部位剖面圖，其顯示出相當於上述圖25的剖面。
到「在包含帽蓋層CP上在內的絕緣膜IL1上形成絕緣膜IL2，然後利用CMP法研磨絕緣膜IL2的頂面，製得上述圖15的構造」為止，檢討例之半導體裝置的製造步驟，與上述的本實施態樣的製造步驟大致相同。
檢討例的態樣，在製得上述圖15的構造之後，並不實行上述接觸孔CT形成步驟，而係如圖26所示的，在層間絕緣膜IL3上形成導電膜CF101。然後，如圖27所示的，令導電膜CF101形成圖案，以形成加熱器HT。然而，檢討例的態樣，並未形成相當於上述接觸部CB1、CB2、CB3、CB4的構件。
然後，如圖28所示的，在層間絕緣膜IL3上，以覆蓋加熱器HT的方式，形成層間絕緣膜IL4。在形成層間絕緣膜IL4之後，利用CMP法等研磨層間絕緣膜IL4的頂面，令層間絕緣膜IL4的頂面平坦化。
然後，如圖29所示的，用微影技術以及蝕刻技術，於層間絕緣膜IL4、IL3形成接觸孔CT101、CT102、CT103、CT104、CT105。
接觸孔CT101，貫通層間絕緣膜IL4、絕緣膜IL2以及絕緣膜IL1，在接觸孔CT101的底部，p型的半導體部PR的一部分露出。接觸孔CT102，貫通層間絕緣膜IL4、絕緣膜IL2以及絕緣膜IL1，在接觸孔CT102的底部，n型的半導體部NR的一部分露出。接觸孔CT103，貫通層間絕緣膜IL4、絕緣膜IL2以及絕緣膜IL1，在接觸孔CT103的底部，p型的半導體部PRO的一部分露出。接觸孔CT104，貫通層間絕緣膜IL4以及絕緣膜IL2，在接觸孔CT104的底部，帽蓋層CP的一部分露出。接觸孔CT105，貫通層間絕緣膜IL4，在接觸孔CT105的底部，加熱器HT的一部分露出。
然後，如圖30所示的，在接觸孔CT101、CT102、CT103、CT104、CT105內形成導電性的栓塞PG101、PG102、PG103、PG104、PG105。然後，如圖25所示的，在埋入了栓塞PG101、PG102、PG103、PG104、PG105的層間絕緣膜IL4上，形成配線M101a、M101b、M101c、M101d、M101e。之後，在層間絕緣膜IL4上，以覆蓋配線M101a～M101e的方式，形成上述層間絕緣膜IL5，惟在此其圖式以及説明省略。
接著，針對本發明人所發現的問題進行説明。
本發明人，對於「在適用矽光學技術的半導體裝置中，導入使用加熱器之加熱的光調變器」此特徵點進行檢討。因此，針對如上所述的「將光導波線路WO1、WO2、WO3、WO4、半導體部PR、NR、PRO、NRO以及加熱器HT，形成在同一半導體裝置（半導體晶片）內」此特徵點進行檢討。
光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO，係由彼此相同的材料（矽）所構成，可令SOI基板的SOI層（上述半導體層SL）形成圖案而形成。因此，光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO，均形成在絕緣層CL上，亦即形成於同一層。
然而，為了形成光電轉換用元件而設置的半導體部NRO，係由與光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO相異的材料（具體而言為鍺）所構成。因此，半導體部NRO，無法以令半導體層SL形成圖案的方式形成，因此，必須形成於與光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO相異的膜層。因此，在半導體部PRO上形成了半導體部NRO。另外，加熱器HT，為了獲得作為加熱器的適當特性，係由與光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO相異的材料所構成，且係由與半導體部NRO也相異的材料所構成。另外，當使用配線M1形成加熱器時，由於配線M1必須具備低電阻率，故加熱器的電阻也會變小，欲確保作為加熱器的功能會變得困難。因此，加熱器HT，宜另外形成在有別於配線M1的膜層。因此，加熱器HT，必須形成於與光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO相異的膜層，且與半導體部NRO相異的膜層，且與配線M1相異的膜層。
因此，形成了光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO的膜層，與形成了半導體部NRO以及帽蓋層CP的堆疊構造體的膜層，還有形成了加熱器HT的膜層，其高度位置相異，形成了加熱器HT的膜層位於最高的位置。具體而言，係在絕緣層CL上形成了光導波線路WO1、WO2、WO3、WO4以及半導體部PR、NR、PRO，在p型的半導體部PRO上形成了半導體部NRO以及帽蓋層CP的堆疊構造體，在層間絕緣膜IL3上形成了加熱器HT。然後，加熱器HT以及半導體部PR、NR、PRO、NRO，各自必須與設置在層間絕緣膜IL4上的配線電連接。
該等特徵點，在本實施態樣的態樣與檢討例的態樣係共通的，惟將半導體部PR、NR、PRO、NRO以及加熱器HT與層間絕緣膜IL4上的配線電連接的方法，在檢討例的態樣與本實施態樣的態樣有所不同。
檢討例的態樣，係於貫通層間絕緣膜IL4以及絕緣膜IL2、IL1的接觸孔CT101埋入栓塞PG101，透過該栓塞PG101，將p型的半導體部PR與層間絕緣膜IL4上的配線M101a電連接。另外，於貫通層間絕緣膜IL4以及絕緣膜IL2、IL1的接觸孔CT102埋入栓塞PG102，透過該栓塞PG102，將n型的半導體部NR與層間絕緣膜IL4上的配線M101b電連接。另外，於貫通層間絕緣膜IL4以及絕緣膜IL2、IL1的接觸孔CT103埋入栓塞PG103，透過該栓塞PG103，將p型的半導體部PRO與層間絕緣膜IL4上的配線M101d電連接。另外，於貫通層間絕緣膜IL4以及絕緣膜IL2的接觸孔CT104埋入栓塞PG104，透過該栓塞PG104，將帽蓋層CP與層間絕緣膜IL4上的配線M101e電連接。另外，於貫通層間絕緣膜IL4的接觸孔CT105埋入栓塞PG105，透過該栓塞PG105，將加熱器HT與層間絕緣膜IL4上的配線M101c電連接。
因此，接觸孔CT104的深度，比接觸孔CT105的深度更深，且接觸孔CT101、CT102、CT103的深度，比接觸孔CT104的深度更深。亦即，接觸孔CT105的深度某種程度來說較淺，接觸孔CT104的深度相當深，接觸孔CT101、CT102、CT103的深度更深。另外，「必須令加熱器HT與光導波線路WO3之間的距離大到某種程度」此點，也會令接觸孔CT105的深度與其他接觸孔CT101、CT102、CT103、CT104的深度的差擴大。
若用微影技術以及蝕刻技術形成該等接觸孔CT101～CT105，會有因為過度蝕刻而發生不良情況之虞，可能會導致半導體裝置的可靠度的降低。針對此點在以下進行説明。
在利用蝕刻形成像圖29那樣的深度不平均的接觸孔CT101～CT105時，必須配合最深的接觸孔CT101～CT103的深度實行蝕刻。因此，在形成接觸孔CT101～CT105時，相較於在接觸孔CT101～CT103的底部露出之半導體部PR、NR、PRO的過度蝕刻量，在接觸孔CT104的底部露出之帽蓋層CP的過度蝕刻量較大，在接觸孔CT105的底部露出之加熱器HT的過度蝕刻量更大。
另外，在利用蝕刻形成接觸孔CT101～CT105時，必須以最深之接觸孔CT101～CT103確實地開口的方式，設定過度蝕刻量。過度蝕刻的設定量，相對於應形成之接觸孔的深度，設定既定的比例，為一般的情況，故若應形成之接觸孔的深度較深，則過度蝕刻的設定量也會較大。針對此點，列舉一例進行説明。
例如，當於氧化矽膜形成500nm之深度的接觸孔時，若將蝕刻量正好設定為500nm，則可能會因為製造裝置的條件變動等而導致無法令接觸孔開口。因此，當於氧化矽膜形成500nm之深度的接觸孔時，會將過度蝕刻量設定為接觸孔之深度的40%，亦即200nm，以可對氧化矽膜蝕刻700nm的蝕刻量作為總蝕刻量，實行蝕刻。另外，當於氧化矽膜形成1000nm之深度的接觸孔時，會將過度蝕刻量設定為接觸孔之深度的40%，亦即400nm，以可將氧化矽膜蝕刻1400nm的蝕刻量作為總蝕刻量，實行蝕刻。藉此，即使製造裝置的條件意外變動，也能夠令接觸孔確實地開口。因此，相較於對氧化矽膜形成500nm之深度的接觸孔的態樣而言，對氧化矽膜形成1000nm之深度的接觸孔的態樣，過度蝕刻量較大。
因此，形成接觸孔CT101～CT105時的過度蝕刻的設定量，必須配合深度較深的接觸孔CT101～CT103而設定之，必須相當大。此會導致在形成接觸孔CT101～CT105時，於接觸孔CT101～CT103的底部露出的半導體部PR、NR、PRO的過度蝕刻量相當大，且會導致於接觸孔CT104、CT105的底部露出的帽蓋層CP以及加熱器HT的過度蝕刻量更大。
另外，加熱器HT，為了對光導波線路WO3進行加熱而配置在光導波線路WO3的上方，惟加熱器HT與光導波線路WO3之間的距離必須大到某種程度。此會導致當令接觸孔CT101～CT103的深度加深時，接觸孔CT101～CT103與接觸孔CT105的深度的差會擴大，故會導致半導體部PR、NR、PRO、帽蓋層CP以及加熱器HT的過度蝕刻量增大。另外，若考慮到鍺受光器的功能，則半導體部NR的厚度必須到達某種程度，惟令半導體部NR的厚度增厚，會導致當令接觸孔CT101～CT103的深度加深時，接觸孔CT101～CT103與接觸孔CT104的深度的差會擴大，故會導致帽蓋層CP的過度蝕刻量增大。另外，若考慮到鍺受光器的功能，則帽蓋層CP的厚度不可太厚，故當帽蓋層CP的過度蝕刻量增大時，帽蓋層CP可能會因為過度蝕刻而消失，進而過度蝕刻到半導體部NRO。
因此，檢討例的態樣，在接觸孔CT101～CT103的底部露出的半導體部PR、NR、PRO的過度蝕刻量相當大，在接觸孔CT104的底部露出的帽蓋層CP的過度蝕刻量更大，在接觸孔CT105的底部露出的加熱器HT的過度蝕刻量最大。在接觸孔CT101～CT105的底部露出的半導體部PR、NR、PRO、帽蓋層CP以及加熱器HT的過度蝕刻量太大，可能會導致所製造之半導體裝置的可靠度降低。為了令半導體裝置的可靠度提高，吾人期望抑制半導體部PR、NR、PRO、帽蓋層CP以及加熱器HT的過度蝕刻量。
另外，接觸孔CT101～CT103的深度很深，會導致接觸孔CT101～CT103的縱橫比（aspect ratio）變大，故可能會導致難以用蝕刻令接觸孔CT101～CT103開口，進而導致接觸孔CT101～CT103的形成情況不佳。此點亦可能會導致所製造之半導體裝置的可靠度降低。
[關於主要的特徴與功效] 本實施態樣的主要特徴的其中之一，係在半導體部PR、NR、PRO、NRO上，設置與該等部位分別電連接的接觸部CB1、CB2、CB3、CB4。然後，將形成在層間絕緣膜IL4上的配線M1a、M1b、M1c、M1d、M1e，與加熱器HT以及接觸部CB1、CB2、CB3、CB4，透過埋入層間絕緣膜IL4的栓塞PG1、PG2、PG3、PG4、PG5分別電連接。
本實施態樣，藉由採用該等構造，便可令半導體裝置的可靠度提高。以下，針對其理由具體進行説明。
形成在層間絕緣膜IL4上的配線M1c，透過栓塞PG5與加熱器HT電連接，形成在層間絕緣膜IL4上的配線M1a、M1b、M1d、M1e，透過栓塞PG（PG1、PG2、PG3、PG4）以及接觸部CB（CB1、CB2、CB3、CB4），與半導體部PR、NR、PRO以及帽蓋層CP分別電連接。
加熱器HT，形成在層間絕緣膜IL3上，另外，各接觸部CB（CB1、CB2、CB3、CB4），在設置於層間絕緣膜IL3的接觸孔CT（CT1、CT2、CT3、CT4）內與層間絕緣膜IL3上連續地形成。此特徵點反映出加熱器HT與接觸部CB1、CB2、CB3、CB4係令共通的導電膜CF1形成圖案所形成。
因此，配線M1c與加熱器HT之間、配線M1a與接觸部CB1之間、配線M1b與接觸部CB2之間、配線M1d與接觸部CB3之間，以及配線M1e與接觸部CB4之間，均可利用埋入層間絕緣膜IL4的栓塞PG（PG1、PG2、PG3、PG4、PG5）連接。因此，為了形成栓塞PG1、PG2、PG3、PG4、PG5所設置的貫通孔SH1、SH2、SH3、SH4、SH5，只要形成於層間絕緣膜IL4即可。因此，貫通孔SH1、SH2、SH3、SH4、SH5的深度，彼此大致相同，而且相當淺。具體而言，貫通孔SH1、SH2、SH3、SH4、SH5的深度，比上述比較例的上述接觸孔CT101、CT102、CT103更淺得多，而與上述接觸孔CT105大致相同。因此，於層間絕緣膜IL4形成貫通孔SH1、SH2、SH3、SH4、SH5的態樣，可令在貫通孔SH1、SH2、SH3、SH4、SH5的底部露出的接觸部CB1、CB2、CB3、CB4以及加熱器HT的過度蝕刻量相當小。因此，於層間絕緣膜IL4形成貫通孔SH1、SH2、SH3、SH4、SH5的態樣，不易因為過度蝕刻而發生不良的情況。另外，在形成貫通孔SH1、SH2、SH3、SH4、SH5時，半導體部PR、NR、PRO、NRO以及帽蓋層CP不會露出。因此，於層間絕緣膜IL4形成貫通孔SH1、SH2、SH3、SH4、SH5的態樣，半導體部PR、NR、PRO、NRO以及帽蓋層CP並無受到過度蝕刻之虞。
另外，本實施態樣，必須於層間絕緣膜IL3形成接觸孔CT1、CT2、CT3、CT4。然而，在形成接觸孔CT1、CT2、CT3、CT4時，層間絕緣膜IL4尚未形成，並無對層間絕緣膜IL4進行蝕刻之需要，只要對層間絕緣膜IL3進行蝕刻即可。因此，接觸孔CT1、CT2、CT3、CT4的深度，沒有那麼深。具體而言，接觸孔CT1、CT2、CT3、CT4的深度，比上述比較例的上述接觸孔CT101、CT102、CT103的深度更淺得多。
接觸孔CT1、CT2、CT3的深度，彼此大致相同，惟接觸孔CT4的深度，比接觸孔CT1、CT2、CT3的深度更淺。當利用同一蝕刻步驟形成深度並非均一的接觸孔CT1、CT2、CT3、CT4時，必須配合最深之接觸孔CT1、CT2、CT3的深度，實行蝕刻，且必須以該最深之接觸孔CT1、CT2、CT3確實地開口的方式，設定過度蝕刻量。因此，接觸孔CT1、CT2、CT3越深，形成接觸孔CT1、CT2、CT3、CT4的蝕刻步驟的過度蝕刻的設定量也必須越大。然而，在本實施態樣中，只要於層間絕緣膜IL3形成接觸孔CT1、CT2、CT3即可，故可令接觸孔CT1、CT2、CT3的深度較淺，因此，可將形成接觸孔CT1、CT2、CT3、CT4時的過度蝕刻的設定量縮小。此特徵點，在形成接觸孔CT1、CT2、CT3、CT4時，可令在接觸孔CT1、CT2、CT3的底部露出的半導體部PR、NR、PRO的過度蝕刻量縮小，另外，可令在接觸孔CT104的底部露出的帽蓋層CP的過度蝕刻量縮小。
因此，本實施態樣，可抑制在接觸孔CT1、CT2、CT3的底部露出的半導體部PR、NR、PRO的過度蝕刻量，另外，可抑制在接觸孔CT4的底部露出的帽蓋層CP的過度蝕刻量。因此，在對層間絕緣膜IL3形成接觸孔CT1、CT2、CT3、CT4時，可抑制或防止因為過度蝕刻而發生不良的情況，進而令所製造之半導體裝置的可靠度提高。
像這樣，本實施態樣，在對層間絕緣膜IL3形成接觸孔CT1、CT2、CT3、CT4時，或在對層間絕緣膜IL4形成貫通孔SH1、SH2、SH3、SH4、SH5時，可抑制或防止因為過度蝕刻而發生不良的情況，故可令所製造之半導體裝置的可靠度提高。
另外，可令接觸孔CT1、CT2、CT3、CT4或貫通孔SH1、SH2、SH3、SH4、SH5各自的深度較淺，故可將其縱橫比縮小。因此，以蝕刻令接觸孔CT1、CT2、CT3、CT4或貫通孔SH1、SH2、SH3、SH4、SH5開口變得比較容易，可防止接觸孔CT1、CT2、CT3、CT4或貫通孔SH1、SH2、SH3、SH4、SH5的形成情況不佳。此點亦可令所製造之半導體裝置的可靠度提高。
另外，關於抑制過度蝕刻的技術，存在一種使用蝕刻阻止膜的技術。該技術，例如，係於氮化矽膜與氧化矽膜的堆疊膜形成接觸孔，在對該氧化矽膜進行蝕刻時令氮化矽膜發揮作為蝕刻阻止膜的功能，之後，改變蝕刻條件對氮化矽膜進行蝕刻，以完成接觸孔。然而，層間絕緣膜IL3，發揮作為包覆層的功能。因此，絕緣層CL與層間絕緣膜IL3，宜由相同的材料所構成，若由氧化矽所構成，則為更佳的態樣。因此，使用蝕刻阻止膜的技術，難以適用於矽光學裝置。在本實施態樣中，即使並未適用使用蝕刻阻止膜的技術，仍可抑制如上所述的形成接觸孔CT1、CT2、CT3、CT4時或形成貫通孔SH1、SH2、SH3、SH4、SH5時的過度蝕刻。因此，絕緣層CL與層間絕緣膜IL3，可由相同的材料所構成，較佳的態樣為，可由氧化矽所構成，故可令絕緣層CL以及層間絕緣膜IL3的作為包覆層的功能提高。
另外，在本實施態樣中，加熱器HT與接觸部CB1、CB2、CB3、CB4，係由共通的導電膜CF1形成圖案所形成。亦即，若在形成絕緣膜IL2之後，且在形成導電膜CF1之前，追加接觸孔CT1、CT2、CT3、CT4形成步驟，便可一併形成加熱器HT與接觸部CB1、CB2、CB3、CB4。因此，即使形成接觸部CB1、CB2、CB3、CB4，仍可抑制半導體裝置的製造步驟數。因此，可減少半導體裝置的製造成本。
另外，反映出「加熱器HT與接觸部CB1、CB2、CB3、CB4，係由共通的導電膜CF1形成圖案所形成」此點，各接觸部CB1、CB2、CB3、CB4，具有位在層間絕緣膜IL3上（延伸）的部分。藉由在位於該層間絕緣膜IL3上（延伸）之部分的接觸部CB1、CB2、CB3、CB4上配置栓塞PG1、PG2、PG3、PG4，便可輕易且確實地將栓塞PG1、PG2、PG3、PG4與接觸部CB1、CB2、CB3、CB4連接。再者，可令貫通孔SH1、SH2、SH3、SH4、SH5的深度大致均一，因此，可令栓塞PG1、PG2、PG3、PG4、PG5的高度（高度方向的尺寸）大致均一。因此，比較容易形成貫通孔SH1、SH2、SH3、SH4、SH5，另外，比較容易抑制形成貫通孔SH1、SH2、SH3、SH4、SH5時的過度蝕刻。
另外，當加熱器HT以及接觸部CB1、CB2、CB3、CB4形成於彼此相異的膜層時，係教示「加熱器HT以及接觸部CB1、CB2、CB3、CB4並非係由共通的導電膜形成圖案所形成」此特徵點。在該等情況下，形成加熱器HT以及接觸部CB1、CB2、CB3、CB4需要較多的步驟，而且，無法令貫通孔SH1、SH2、SH3、SH4、SH5的深度均一，在形成貫通孔SH1、SH2、SH3、SH4、SH5時會有過度蝕刻之虞。本實施態樣，可避免該等問題。
另外，帽蓋層CP之下的半導體部NRO，係由鍺（Ge）所構成，故耐熱性較低。上述檢討例的態樣，係在帽蓋層CP從接觸孔CT104露出的狀態下形成栓塞PG104，栓塞PG101～PG105，包含鎢（W）膜作為主導體膜，在形成該鎢膜時，由鍺（Ge）所構成的半導體部NRO會有受到加熱而劣化之虞。相對於此，在本實施態樣中，栓塞PG1～PG5，雖包含鎢（W）膜作為主導體膜，惟栓塞PG1～PG5離帽蓋層CP以及半導體部NRO相當遠，故在形成該鎢膜時，可避免由鍺（Ge）所構成之半導體部NRO受到加熱而劣化的疑慮。另外，在本實施態樣的情況下，雖係在帽蓋層CP從接觸孔CT4露出的狀態下形成導電膜CF1，惟導電膜CF1，如上所述的係由鈦膜、氮化鈦膜或該等膜層的堆疊膜所構成。鈦膜或氮化鈦膜，相較於鎢膜，更容易抑制在成膜時對基底的加熱。因此，在形成導電膜CF1時，可抑制或防止由鍺（Ge）所構成的半導體部NRO受到加熱而劣化。就此點而言，本實施態樣，亦可令所製造之半導體裝置的可靠度提高。
另外，在本實施態樣中，可在同一步驟形成接觸孔CT1、CT2、CT3、CT4，惟作為其他的態樣，亦可各別地實行接觸孔CT1、CT2、CT3形成步驟與接觸孔CT4形成步驟。從盡可能抑制步驟數的觀點來看，宜在同一步驟一併形成接觸孔CT1、CT2、CT3、CT4，惟各別地實行接觸孔CT4形成步驟與接觸孔CT1、CT2、CT3形成步驟的態樣，可獲得「能夠更進一步抑制在接觸孔CT4的底部露出的帽蓋層CP受到過度蝕刻」此等優點。
另一方面，上述檢討例的態樣，亦可考慮各別地實行接觸孔CT101、CT102、CT103形成步驟、接觸孔CT104形成步驟，以及接觸孔CT105形成步驟，惟實現該等態樣有其困難。這是因為，接觸孔CT101、CT102、CT103、CT104的深度相當深，故利用灰化處理將埋入接觸孔CT101、CT102、CT103或接觸孔CT104內的光阻圖案除去並不容易，可能會殘留光阻圖案的關係。
相對於此，在本實施態樣中，接觸孔CT1、CT2、CT3、CT4的深度比較淺，故可利用灰化處理輕易且確實地將埋入接觸孔CT1、CT2、CT3或接觸孔CT4內的光阻圖案除去。因此，在本實施態樣中，即使各別地實行接觸孔CT1、CT2、CT3形成步驟與接觸孔CT4形成步驟，仍可防止光阻圖案殘留的情況發生。
另外，上述檢討例的態樣，係以形成在導電膜CF101上的光阻圖案作為蝕刻遮罩使用，令導電膜CF101形成圖案，藉此形成加熱器HT。在形成該光阻圖案時的曝光步驟中，需要對準標記（例如導電膜CF101的高低差部或凹部）。因此，需要在導電膜CF101形成步驟之前對層間絕緣膜IL3進行加工的步驟，以將該對準標記形成於導電膜CF101。
相對於此，本實施態樣，係在對層間絕緣膜IL3形成了接觸孔CT的狀態下形成導電膜CF1，之後，以形成在導電膜CF1上的光阻圖案作為蝕刻遮罩使用，令導電膜CF1形成圖案，藉此形成加熱器HT與接觸部CB1、CB2、CB3、CB4。在形成該光阻圖案的曝光步驟中，因為接觸孔CT所形成的高低差部或凹部已形成於導電膜CF1，故可將該高低差部或凹部當作對準標記使用。因此，無須在形成接觸孔CT之後且在導電膜CF1形成步驟之前，對層間絕緣膜IL3實行對準標記形成用的加工步驟。
另外，本實施態樣的半導體裝置，包含：具有對半導體部PR、NR施加電壓之構造的光調變器PC1，以及具有利用加熱器HT對光導波線路WO3進行加熱之構造的光調變器PC2二者，1個以上的光調變器PC1與1個以上的光調變器PC2各自內建於半導體裝置。作為其他的態樣，亦可包含具有利用加熱器HT對光導波線路WO3進行加熱之構造的光調變器PC2，但並未包含具有對半導體部PR、NR施加電壓之構造的光調變器PC1。此時，1個以上的具有利用加熱器HT對光導波線路WO3進行加熱之構造的光調變器PC2，內建於半導體裝置。此時，上述光導波線路WO2、p型的半導體部PR、n型的半導體部NR、接觸部CB1、CB2、栓塞PG1、PG2以及配線M1a、M1b，其形成省略。
（實施態樣2） 針對實施態樣2的半導體裝置，參照圖31～圖33進行説明。圖31，係本實施態樣2之半導體裝置的主要部位剖面圖，圖32以及圖33，係本實施態樣2之半導體裝置的主要部位俯視圖。
本實施態樣2的半導體裝置，關於形成於區域AR3的光調變器PC2以外的構造，與上述實施態樣1的半導體裝置相同，故在此其重複説明省略，在此，針對區域AR3的構造進行説明。於圖31顯示出區域AR3的剖面圖，於圖32以及圖33，顯示出區域AR3的俯視圖，在圖32的A5－A5線的位置的剖面圖，對應圖31。另外，圖32與圖33，係顯示出同一區域的俯視圖，惟在圖32中，係將光導波線路WO3以及半導體部SM1、SM2以實線表示之，將接觸孔CT5、CT6以二點鏈線表示之，將加熱器HT以虛線表示之，在圖33中，係將光導波線路WO3、加熱器HT以及栓塞PG5以實線表示之，將配線M1c以二點鏈線表示之。
與上述實施態樣1同樣，在本實施態樣2中，如圖31～圖33所示的，在區域AR3中，在X方向上延伸的光導波線路WO3，在分波部分成2條光導波線路WO3（WO3a、WO3b），該2條光導波線路WO3，在X方向上延伸，然後再度合流成1條光導波線路WO3在X方向上延伸。於2條光導波線路WO3a、WO3b，分別設置了相位調變部PM2。該相位調變部PM2的構造，在本實施態樣2中與在上述實施態樣1中有所不同。
另外，設置於光導波線路WO3a的相位調變部PM2（亦即相位調變部PM2a）的構造，與設置於光導波線路WO3b的相位調變部PM2（亦即相位調變部PM2b）的構造，基本上相同，故在此針對其中一個相位調變部PM2的構造進行説明。另外，在本實施態樣2中，亦可於光導波線路WO3a、WO3b的其中一方並未設置相位調變部PM2。
在本實施態樣2中，相位調變部PM2，係由光導波線路WO3、半導體部SM1、SM2以及加熱器（加熱部）HT所構成。光導波線路WO3以及半導體部SM1，SM2，係由半導體層SL所構成，各自形成在絕緣層CL上。光導波線路WO3的構造，在本實施態樣2中與在上述實施態樣1中相同。
半導體部SM1與半導體部SM2，可為並未注入雜質離子的i型區域，或是注入了n型雜質離子的n型區域，或是注入了p型雜質離子的p型區域。半導體部SM1與半導體部SM2，夾著光導波線路WO3而彼此位於相反側。亦即，於在Y方向上分開的半導體部SM1與半導體部SM2之間，配置了在X方向上延伸的光導波線路WO3。光導波線路WO3、半導體部SM1以及半導體部SM2，彼此分開，並未連結。半導體部SM1與半導體部SM2，均為獨立的圖案。因此，半導體部SM1、SM2，並未與光導波線路連結，光信號無法傳送過來。
在區域AR3中，層間絕緣膜IL3（絕緣膜IL1、IL2），以覆蓋光導波線路WO3以及半導體部SM1、SM2的方式形成，在半導體部SM1上與半導體部SM2上，分別形成了貫通層間絕緣膜IL3（絕緣膜IL1、IL2）的接觸孔CT。另外，將形成在半導體部SM1上的接觸孔CT，稱為接觸孔（開口部）CT5，將形成在半導體部SM2上的接觸孔CT，稱為接觸孔（開口部）CT6。接觸孔CT5，到達半導體部SM1，在接觸孔CT5的底部，半導體部SM1的頂面的一部分露出。另外，接觸孔CT6，到達半導體部SM2，在接觸孔CT6的底部，半導體部SM2的頂面的一部分露出。
在本實施態樣2中，加熱器HT，以形成一體的方式具有：在光導波線路WO3的上方形成在層間絕緣膜IL3上的加熱器本體部（第1部分）HTa、形成在接觸孔CT5內的接觸部（第2部分）CB5，以及形成在接觸孔CT6內的接觸部（第3部分）CB6。加熱器HT，係用來對光導波線路WO3進行加熱的元件。在本實施態樣2中，加熱器HT，亦與光導波線路WO3分開，彼此電性絕緣。
加熱器本體部HTa，相當於上述實施態樣1的加熱器HT的部分，上述實施態樣1的加熱器HT與接觸部CB5、CB6連結成一體的部分，對應本實施態樣2的加熱器HT。加熱器本體部HTa，配置在光導波線路WO3的上方。
接觸部CB5、CB6的構造，與接觸部CB1、CB2、CB3類似，接觸部CB1、CB2、CB3，為各自獨立的構件（圖案），相對於此，接觸部CB5、CB6與加熱器本體部HTa連結成一體。
在圖31的態樣中，接觸部CB5，以形成一體的方式具有：在層間絕緣膜IL3的頂面上延伸的部分、在接觸孔CT5的側壁上延伸的部分，以及在接觸孔CT5的底面上延伸的部分。另外，接觸部CB6，以形成一體的方式具有：在層間絕緣膜IL3的頂面上延伸的部分、在接觸孔CT6的側壁上延伸的部分，以及在接觸孔CT6的底面上延伸的部分。因此，本實施態樣2的加熱器HT，以形成一體的方式具有：在層間絕緣膜IL3的頂面上延伸的部分、在接觸孔CT5的側壁上延伸的部分、在接觸孔CT5的底面上延伸的部分、在接觸孔CT6的側壁上延伸的部分，以及在接觸孔CT6的底面上延伸的部分。
在區域AR3中，在層間絕緣膜IL3上，以覆蓋加熱器HT的方式，形成了層間絕緣膜IL4，於層間絕緣膜IL4形成了貫通孔SH5，在該貫通孔SH5內，埋入了導電性的栓塞PG5。在埋入了栓塞PG5的層間絕緣膜IL4上，形成了配線M1c。在區域AR3中，栓塞PG5，配置在配線M1c與加熱器HT（加熱器本體部HTa）之間，將該配線M1c與加熱器HT電連接。
接著，針對圖31～圖33所示之本實施態樣2的半導體裝置的製造步驟進行説明。另外，在此，係針對本實施態樣2之半導體裝置的製造步驟與上述實施態樣1之半導體裝置的製造步驟的相異點進行説明，關於與上述實施態樣1之半導體裝置的製造步驟相同的部分，其重複説明省略。
在令半導體層SL形成圖案的步驟（圖11的步驟）中，藉由令半導體層SL形成圖案，除了光導波線路WO1、WO2、WO3、WO4、半導體部NR、PR、PRO之外，亦形成半導體部SM1、SM2。之後，在接觸孔CT形成步驟（圖16的步驟）中，除了接觸孔CT1、CT2、CT3、CT4之外，亦形成接觸孔CT5、CT6（參照圖31）。
另外，與本實施態樣不同，在並未形成半導體部SM1、SM2的情況下，接觸孔CT5、CT6不僅會貫通層間絕緣膜IL3，在接觸孔CT5、CT6的底部絕緣層CL也會持續受到蝕刻，此為吾人所不期望者。相對於此，在本實施態樣2中，藉由設置半導體部SM1、SM2，並在半導體部SM1、SM2上配置接觸孔CT5、CT6，便可令接觸孔CT5、CT6的蝕刻，在半導體部SM1、SM2停止。亦即，半導體部SM1、SM2，並非係設置作為被施加電壓之區域者，另外，亦非係設置作為光之傳送路徑者，而係為了確實地形成接觸孔CT5、CT6與接觸部CB5、CB6而設置者。因此，實際上接觸部CB5與半導體部SM1電連接，接觸部CB6與半導體部SM2電連接，惟電連接本身並非必要的要件。
之後，在導電膜CF1形成步驟（圖17的步驟）中，導電膜CF1，除了層間絕緣膜IL3的頂面（亦即絕緣膜IL2的頂面）上之外，亦形成在接觸孔CT1、CT2、CT3、CT4、CT5、CT6內，具體而言，亦形成在接觸孔CT1、CT2、CT3、CT4、CT5、CT6的底面上以及側壁上。
之後，在令導電膜CF1形成圖案的步驟（上述圖18的步驟）中，形成了加熱器HT以及接觸部CB1、CB2、CB3、CB4，惟在本實施態樣2中，加熱器HT，係以形成一體的方式具有加熱器本體部HTa以及接觸部CB5、CB6（參照圖31）。加熱器HT，係由形成圖案的導電膜CF1所構成。
除此以外，本實施態樣2的製造步驟，與上述實施態樣1大致相同。
本實施態樣2，除了上述實施態樣1所得到的功效之外，更可獲得如以下所述的功效。亦即，在本實施態樣2中，加熱器HT，以形成一體的方式具有：在光導波線路WO3的上方形成在層間絕緣膜IL3上的加熱器本體部HTa、形成在接觸孔CT5內的接觸部CB5，以及形成在接觸孔CT6內的接觸部CB6。因此，在相位調變部PM2中，光導波線路WO3形成被加熱器HT所包圍的狀態。藉此，便可令加熱器HT對光導波線路WO3進行加熱的功能提高。
另一方面，本實施態樣2，因為具有接觸部CB5、CB6，故就加熱器HT的平面尺寸（尤其是圖7以及圖33中的Y方向的尺寸）而言，上述實施態樣1比本實施態樣2更小。因此，就光調變器PC2的平面尺寸而言，上述實施態樣1可比本實施態樣2更小，故就半導體裝置的小型化而言，上述實施態樣1比本實施態樣2更佳。
以上，係根據實施態樣具體説明本發明人之發明，惟本發明並非僅限於該等實施態樣，在不超出其發明精神的範圍內可作出各種變更，自不待言。
AR1～AR5‧‧‧區域
C1～C3‧‧‧矽電子電路
CB、CB1～CB6‧‧‧接觸部
CF1、CF101‧‧‧導電膜
CL‧‧‧絕緣層
CP‧‧‧帽蓋層
CT、CT1～CT6、CT101～CT105‧‧‧接觸孔
IL1、IL2‧‧‧絕緣膜
IL3、IL4、IL5‧‧‧層間絕緣膜
IP‧‧‧載板
HT‧‧‧加熱器
HTa‧‧‧加熱器本體部
LS‧‧‧光源
NR、NRO、PR、PRO、SM1、SM2‧‧‧半導體部
OP1、OP2‧‧‧開口部
Optical OUT‧‧‧光信號輸出
Optical IN‧‧‧光信號輸入
P1‧‧‧光調變器
P2‧‧‧光耦合器
P3‧‧‧光耦合器
P4‧‧‧受光器
PC1、PC2‧‧‧光調變器
PD‧‧‧鍺受光器
PLG‧‧‧栓塞
PG、PG1～PG5、PG101～PG105‧‧‧栓塞
PM1、PM1a、PM1b、PM2、PM2a、PM2b‧‧‧相位調變部
M1、M1a～M1e、M101a～M101e、M2‧‧‧配線
SB‧‧‧SOI基板
SB1‧‧‧基體
SD‧‧‧光通信用模組
SC1～SC4‧‧‧半導體晶片
SH、SH1～SH5‧‧‧貫通孔
SL‧‧‧半導體層
TC‧‧‧保護膜
WO1、WO2、WO2a、WO2b、WO3、WO3a、WO3b、WO4‧‧‧光導波線路
A1－A1、A2－A2、A3－A3、A4－A4、A5－A5‧‧‧剖面線
X、Y‧‧‧方向
[圖1]係表示一實施態樣之光通信用模組的構造例的示意圖。 [圖2]係表示一實施態樣之半導體裝置的主要部位剖面圖。 [圖3]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖4]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖5]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖6]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖7]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖8]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖9]係一實施態樣之半導體裝置的主要部位俯視圖。 [圖10]係一實施態樣之半導體裝置的製造步驟中的主要部位剖面圖。 [圖11]係接續圖10的半導體裝置的製造步驟中的主要部位剖面圖。 [圖12]係接續圖11的半導體裝置的製造步驟中的主要部位剖面圖。 [圖13]係接續圖12的半導體裝置的製造步驟中的主要部位剖面圖。 [圖14]係接續圖13的半導體裝置的製造步驟中的主要部位剖面圖。 [圖15]係接續圖14的半導體裝置的製造步驟中的主要部位剖面圖。 [圖16]係接續圖15的半導體裝置的製造步驟中的主要部位剖面圖。 [圖17]係接續圖16的半導體裝置的製造步驟中的主要部位剖面圖。 [圖18]係接續圖17的半導體裝置的製造步驟中的主要部位剖面圖。 [圖19]係接續圖18的半導體裝置的製造步驟中的主要部位剖面圖。 [圖20]係接續圖19的半導體裝置的製造步驟中的主要部位剖面圖。 [圖21]係接續圖20的半導體裝置的製造步驟中的主要部位剖面圖。 [圖22]係接續圖21的半導體裝置的製造步驟中的主要部位剖面圖。 [圖23]係接續圖22的半導體裝置的製造步驟中的主要部位剖面圖。 [圖24]係接續圖23的半導體裝置的製造步驟中的主要部位剖面圖。 [圖25]係檢討例之半導體裝置的主要部位剖面圖。 [圖26]係檢討例之半導體裝置的製造步驟中的主要部位剖面圖。 [圖27]係接續圖26的半導體裝置的製造步驟中的主要部位剖面圖。 [圖28]係接續圖27的半導體裝置的製造步驟中的主要部位剖面圖。 [圖29]係接續圖28的半導體裝置的製造步驟中的主要部位剖面圖。 [圖30]係接續圖29的半導體裝置的製造步驟中的主要部位剖面圖。 [圖31]係表示另一實施態樣之半導體裝置的主要部位剖面圖。 [圖32]係另一實施態樣之半導體裝置的主要部位俯視圖。 [圖33]係另一實施態樣之半導體裝置的主要部位俯視圖。

Claims (20)

  1. 一種半導體裝置，包含： 基體； 絕緣層，其形成在該基體上； 第1光導波線路，其形成在該絕緣層上； 第1半導體部，其形成在該絕緣層上； 第2半導體部，其形成在該第1半導體部上； 第1層間絕緣膜，其以覆蓋該第1光導波線路、該第1半導體部以及該第2半導體部的方式，形成在該絕緣層上； 加熱部，其在該第1光導波線路的上方，形成在該第1層間絕緣膜上； 第1開口部，其形成於該第1層間絕緣膜，並到達並未被該第2半導體部所覆蓋之部分的該第1半導體部； 第2開口部，其形成於該第1層間絕緣膜，並到達該第2半導體部； 第1連接電極，其在該第1開口部內與該第1層間絕緣膜上連續地形成，並與該第1半導體部電連接； 第2連接電極，其在該第2開口部內與該第1層間絕緣膜上連續地形成，並與該第2半導體部電連接； 第2層間絕緣膜，其以覆蓋該加熱部、該第1連接電極以及該第2連接電極的方式，形成在該第1層間絕緣膜上； 第1配線、第2配線以及第3配線，其形成在該第2層間絕緣膜上； 第1導電性栓塞，其埋入該第2層間絕緣膜，並將該加熱部與該第1配線電連接； 第2導電性栓塞，其埋入該第2層間絕緣膜，並將該第1連接電極與該第2配線電連接；以及 第3導電性栓塞，其埋入該第2層間絕緣膜，並將該第2連接電極與該第3配線電連接。
  2. 如申請專利範圍第1項之半導體裝置，其中， 該第1光導波線路以及該第1半導體部，係由矽所構成。
  3. 如申請專利範圍第2項之半導體裝置，其中， 該第2半導體部，包含形成在該第1半導體部上的鍺層； 利用該第1半導體部與該鍺層，形成將光信號轉換成電信號的光電轉換部。
  4. 如申請專利範圍第3項之半導體裝置，其中， 該第2半導體部，更包含形成在該鍺層上的矽層。
  5. 如申請專利範圍第1項之半導體裝置，其中， 該第2導電性栓塞，配置在位於該第1層間絕緣膜上之部分的該第1連接電極上； 該第3導電性栓塞，配置在位於該第1層間絕緣膜上之部分的該第2連接電極上。
  6. 如申請專利範圍第1項之半導體裝置，其中， 該加熱部、該第1連接電極以及該第2連接電極，係由彼此相同的材料所構成。
  7. 如申請專利範圍第6項之半導體裝置，其中， 該加熱部、該第1連接電極以及該第2連接電極，係由鈦膜、氮化鈦膜，或是鈦膜與氮化鈦膜的堆疊膜所構成。
  8. 如申請專利範圍第1項之半導體裝置，其中， 該第1導電性栓塞、該第2導電性栓塞以及該第3導電性栓塞，高度相同。
  9. 如申請專利範圍第1項之半導體裝置，其中， 該第1層間絕緣膜，係由第1絕緣膜與第2絕緣膜的堆疊膜所構成； 該第1絕緣膜，以覆蓋該第1光導波線路以及該第1半導體部的方式，形成在該絕緣層上； 該第2半導體部，形成在該第1半導體部上所形成之該第1絕緣膜的第3開口部內； 該第2絕緣膜，形成在該第1絕緣膜上以及該第2半導體部上。
  10. 如申請專利範圍第1項之半導體裝置，其中，更包含： 第3半導體部，其形成在該絕緣層上，並構成光調變器的一部分； 第4開口部，其形成於該第1層間絕緣膜，並到達該第3半導體部； 第3連接電極，其在該第4開口部內與該第1層間絕緣膜上連續地形成，並與該第3半導體部電連接； 第4配線，其形成在該第2層間絕緣膜上；以及 第4導電性栓塞，其埋入該第2層間絕緣膜，並將該第3連接電極與該第4配線電連接。
  11. 如申請專利範圍第1項之半導體裝置，其中，更包含： 第4半導體部以及第5半導體部，其形成在該絕緣層上，並在其之間夾著該第1光導波線路而彼此位於相反側； 第5開口部，其形成於該第1層間絕緣膜，並到達該第4半導體部；以及 第6開口部，其形成於該第1層間絕緣膜，並到達該第5半導體部； 該第4半導體部以及該第5半導體部，均為獨立圖案； 該加熱部，以形成一體的方式包含： 第1部分，其在該第1光導波線路的上方形成在該第1層間絕緣膜上； 第2部分，其形成在該第5開口部內；以及 第3部分，其形成在該第6開口部內。
  12. 一種半導體裝置的製造方法，包含： （a）準備具有基體、形成在該基體上的絕緣層，以及形成在該絕緣層上的半導體層的基板的步驟； （b）令該半導體層形成圖案，以形成第1光導波線路以及第1半導體部的步驟； （c）形成第2半導體部以及第1層間絕緣膜的步驟；該第2半導體部形成在該第1半導體部上；該第1層間絕緣膜以覆蓋該第1光導波線路、該第1半導體部以及該第2半導體部的方式形成在該絕緣層上； （d）於該第1層間絕緣膜，形成第1開口部以及第2開口部的步驟；該第1開口部到達並未被該第2半導體部所覆蓋之部分的該第1半導體部；該第2開口部到達該第2半導體部； （e）在該第1以及第2開口部內還有該第1層間絕緣膜上，形成導電膜的步驟； （f）令該導電膜形成圖案，以形成加熱部、第1連接電極以及第2連接電極的步驟；在此，該加熱部，在該第1光導波線路的上方，形成在該第1層間絕緣膜上；該第1連接電極，在該第1開口部內與該第1層間絕緣膜上連續地形成，且與該第1半導體部電連接；該第2連接電極，在該第2開口部內與該第1層間絕緣膜上連續地形成，且與該第2半導體部電連接； （g）以覆蓋該加熱部、該第1連接電極以及該第2連接電極的方式，在該第1層間絕緣膜上形成第2層間絕緣膜的步驟； （h）於該第2層間絕緣膜，形成到達該加熱部的第3開口部、到達該第1連接電極的第4開口部，以及到達該第2連接電極的第5開口部的步驟；以及 （i）在該第3開口部內形成第1導電性栓塞，在該第4開口部內形成第2導電性栓塞，在該第5開口部內形成第3導電性栓塞的步驟。
  13. 如申請專利範圍第12項之半導體裝置的製造方法，其中，更包含： （j）在該（i）步驟之後，在該第2層間絕緣膜上，形成透過該第1導電性栓塞與該加熱部電連接的第1配線、透過該第2導電性栓塞與該第1連接電極電連接的第2配線，以及透過該第3導電性栓塞與該第2連接電極電連接的第3配線的步驟。
  14. 如申請專利範圍第12項之半導體裝置的製造方法，其中， 該（c）步驟包含： （c1）以覆蓋該第1光導波線路以及該第1半導體部的方式，在該絕緣層上形成第1絕緣膜的步驟； （c2）於該第1絕緣膜形成第6開口部的步驟； （c3）在從該第6開口部露出之部分的該第1半導體部上，形成第2半導體部的步驟；以及 （c4）在該第1絕緣膜上，以覆蓋該第2半導體部的方式，形成第2絕緣膜的步驟； 該第1層間絕緣膜，係由該第1絕緣膜與該第2絕緣膜的堆疊膜所構成； 在該（d）步驟中，該第1開口部，形成於該第1以及第2絕緣膜，該第2開口部，形成於該第2絕緣膜。
  15. 如申請專利範圍第12項之半導體裝置的製造方法，其中， 該半導體層，係由矽所構成。
  16. 如申請專利範圍第15項之半導體裝置的製造方法，其中， 該第2半導體部，包含形成在該第1半導體部上的鍺層； 利用該第1半導體部與該鍺層，形成將光信號轉換成電信號的光電轉換部。
  17. 如申請專利範圍第12項之半導體裝置的製造方法，其中， 該第2導電性栓塞，配置在位於該第1層間絕緣膜上之部分的該第1連接電極上； 該第3導電性栓塞，配置在位於該第1層間絕緣膜上之部分的該第2連接電極上。
  18. 如申請專利範圍第12項之半導體裝置的製造方法，其中， 該導電膜，係由鈦膜、氮化鈦膜，或是鈦膜與氮化鈦膜的堆疊膜所構成。
  19. 如申請專利範圍第12項之半導體裝置的製造方法，其中， 該第3開口部、該第4開口部以及該第5開口部，深度相同。
  20. 如申請專利範圍第12項之半導體裝置的製造方法，其中， 在該（b）步驟中，令該半導體層形成圖案，以形成該第1光導波線路、該第1半導體部以及第3半導體部； 該第3半導體部，構成光調變器的一部分； 在該（d）步驟中，於該第1層間絕緣膜，形成該第1開口部、該第2開口部，以及到達該第3半導體部的第7開口部； 在該（e）步驟中，該導電膜，形成在該第1、第2以及第7開口部內還有該第1層間絕緣膜上； 在該（f）步驟中，令該導電膜形成圖案，以形成該加熱部、該第1連接電極、該第2連接電極，以及第3連接電極； 該第3連接電極，在該第7開口部內與該第1層間絕緣膜上連續地形成，且與該第3半導體部電連接； 在該（g）步驟中，該第2層間絕緣膜，以覆蓋該加熱部、該第1連接電極、該第2連接電極以及該第3連接電極的方式，形成在該第1層間絕緣膜上； 在該（h）步驟中，於該第2層間絕緣膜，形成該第3開口部、該第4開口部、該第5開口部，以及到達該第3連接電極的第8開口部； 在該（i）步驟中，在該第3開口部內形成該第1導電性栓塞，在該第4開口部內形成該第2導電性栓塞，在該第5開口部內形成該第3導電性栓塞，在該第8開口部內形成第4導電性栓塞。
TW107121410A 2017-06-29 2018-06-22 半導體裝置及其製造方法 TW201921705A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-127366 2017-06-29
JP2017127366A JP2019012120A (ja) 2017-06-29 2017-06-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW201921705A true TW201921705A (zh) 2019-06-01

Family

ID=64738349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121410A TW201921705A (zh) 2017-06-29 2018-06-22 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10553734B2 (zh)
JP (1) JP2019012120A (zh)
CN (1) CN109212666A (zh)
TW (1) TW201921705A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770412B2 (en) * 2018-08-23 2020-09-08 Globalfoundries Inc. Guard ring for photonic integrated circuit die
KR20200138540A (ko) 2019-05-31 2020-12-10 삼성전자주식회사 반도체 소자 및 그 제조 방법
US11500151B2 (en) * 2021-02-22 2022-11-15 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9813152B2 (en) * 2004-01-14 2017-11-07 Luxtera, Inc. Method and system for optoelectronics transceivers integrated on a CMOS chip
US7693354B2 (en) * 2008-08-29 2010-04-06 Bae Systems Information And Electronic Systems Integration Inc. Salicide structures for heat-influenced semiconductor applications
US8877616B2 (en) * 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
WO2015108589A2 (en) * 2013-10-22 2015-07-23 Massachusetts Institute Of Technology Waveguide formation using cmos fabrication techniques
WO2016085880A1 (en) * 2014-11-24 2016-06-02 Artilux, Inc. Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
FR3047811B1 (fr) * 2016-02-12 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Modulateur des pertes de propagation et de l'indice de propagation d'un signal optique guide

Also Published As

Publication number Publication date
JP2019012120A (ja) 2019-01-24
US20190006535A1 (en) 2019-01-03
US10553734B2 (en) 2020-02-04
CN109212666A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
US10466415B2 (en) Semiconductor device and method of manufacturing the same
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
TW201806172A (zh) 半導體裝置及其製造方法
JP6482790B2 (ja) 光半導体装置
US10267991B2 (en) Semiconductor device and manufacturing method thereof
US9927573B2 (en) Semiconductor device
US11269202B2 (en) Optical modulator and package
JP7345279B2 (ja) ビアが通り抜ける光チップ
TW201921705A (zh) 半導體裝置及其製造方法
TW201703270A (zh) 半導體裝置及其製造方法
US11137560B2 (en) Semiconductor module, manufacturing method thereof, and communication method using the same
KR20140100323A (ko) 3차원 일체형 광전 집적회로
JP2019075513A (ja) 半導体装置の製造方法
TW201937222A (zh) 半導體裝置
JP6533131B2 (ja) 半導体装置の製造方法
US10002883B2 (en) Semiconductor device and manufacturing method thereof
US10416481B2 (en) Semiconductor device
US11698489B1 (en) Photonic package device and method for fabricating the same
JP6545608B2 (ja) 半導体装置およびその製造方法
CN114975310A (zh) 集成电路元件与集成电路元件的制造方法
CN117995780A (zh) 半导体器件及其制备方法
JP2019215503A (ja) 半導体装置およびその製造方法
JP2020095186A (ja) 半導体装置