JP2019012120A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】絶縁層ＣＬ上に、光導波路ＷＯ３と半導体部ＰＲＯが形成され、半導体部ＰＲＯ上に、半導体部ＮＲＯとキャップ層ＣＰの積層体が形成され、それらを覆う層間絶縁膜ＩＬ３上には、光導波路ＷＯ３の上方に位置するヒータＨＴが形成されている。層間絶縁膜ＩＬ３には、コンタクトホールＣＴ３，ＣＴ４が形成され、半導体部ＰＲＯに電気的に接続されたコンタクト部ＣＢ３が、コンタクトホールＣＴ３内と層間絶縁膜ＩＬ３上とに連続的に形成され、キャップ層ＣＰに電気的に接続されたコンタクト部ＣＢ４が、コンタクトホールＣＴ４内と層間絶縁膜ＩＬ３上とに連続的に形成されている。層間絶縁膜ＩＬ４上に形成された配線Ｍ１は、層間絶縁膜ＩＬ４に埋め込まれたプラグＰＧを介して、ヒータＨＴおよびコンタクト部ＣＢ３，ＣＢ４とそれぞれ電気的に接続されている。
【選択図】図２

Description

本発明は、半導体装置およびその製造方法に関し、例えば、シリコンフォトニクスデバイスを内蔵した半導体装置およびその製造方法に好適に利用できるものである。

近年、シリコンフォトニクス技術が開発されている。このシリコンフォトニクス技術は、光デバイスと電子デバイスとの間をシリコンを材料とした光導波路を用いた光回路により接続する技術である。このように光デバイスと電子デバイスとを光回路を用いて接続し、これらを実装した半導体装置は、光通信用モジュールと呼ばれる。

このような半導体装置の中には、光信号用の伝送線路として、基体上に絶縁層を介して形成された半導体層からなる光導波路と、光導波路を覆うように形成された絶縁膜と、を有するものがある。このとき、光導波路は、コア層として機能し、絶縁層および絶縁膜は、クラッド層として機能する。

非特許文献１のＦｉｇ．１には、ゲルマニウム光検出器（Ｇｅ ＰＤ）とＳｉ変調器（Ｓｉ ＭＯＤ）とＳｉ導波路（Ｓｉ ＷＧ）とＴｉＮヒータとを有するシリコンフォトニクスプラットフォームの断面図が記載されている。

Andy Eu-Jin Lim et al., "Review of Silicon Photonics Foundry Efforts", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL.20, NO.4, JULY/AUGUST 2014,8300112

本発明者は、シリコンフォトニクス技術を適用した半導体装置において、光変調器と受光器（光電変換器）とを内蔵させるとともに、光変調器にヒータによる加熱を用いることを検討している。この場合、種々の素子を配線に接続する必要があるが、その接続構造を工夫しないと、半導体装置の信頼性が低下してしまう。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、基体上に形成された絶縁層と、前記絶縁層上に形成された第１光導波路および第１半導体部と、前記第１半導体部上に形成された第２半導体部と、前記第１光導波路、前記第１半導体部および前記第２半導体部を覆うように、前記絶縁層上に形成された第１層間絶縁膜と、を有している。前記第１層間絶縁膜には、前記第１半導体部に達する第１開口部と、前記第２半導体部に達する第２開口部と、が形成されている。半導体装置は、更に、前記第１開口部内と前記第１層間絶縁膜上とに連続的に形成され、前記第１半導体部に気的に接続された第１接続電極と、前記第２開口部内と前記第１層間絶縁膜上とに連続的に形成され、前記第２半導体部に気的に接続された第２接続電極と、前記第１光導波路の上方において前記第１層間絶縁膜上に形成されたヒータ部と、を有している。前記ヒータ部、前記第１接続電極および前記第２接続電極を覆うように、前記第１層間絶縁膜上に第２層間絶縁膜が形成されている。前記第２層間絶縁膜上に形成された第１配線は、前記第２層間絶縁膜に埋め込まれた第１導電性プラグを介して、前記ヒータ部と電気的に接続されている。前記第２層間絶縁膜上に形成された第２配線は、前記第２層間絶縁膜に埋め込まれた第２導電性プラグを介して、前記第１接続電極と電気的に接続されている。前記第２層間絶縁膜上に形成された第３配線は、前記第２層間絶縁膜に埋め込まれた第３導電性プラグを介して、前記第２接続電極と電気的に接続されている。

一実施の形態によれば、半導体装置の信頼性を向上させることができる。

一実施の形態による光通信用モジュールの構成例を示す模式図である。 一実施の形態の半導体装置を示す要部断面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 図１７に続く半導体装置の製造工程中の要部断面図である。 図１８に続く半導体装置の製造工程中の要部断面図である。 図１９に続く半導体装置の製造工程中の要部断面図である。 図２０に続く半導体装置の製造工程中の要部断面図である。 図２１に続く半導体装置の製造工程中の要部断面図である。 図２２に続く半導体装置の製造工程中の要部断面図である。 図２３に続く半導体装置の製造工程中の要部断面図である。 検討例の半導体装置の要部断面図である。 検討例の半導体装置の製造工程中の要部断面図である。 図２６に続く半導体装置の製造工程中の要部断面図である。 図２７に続く半導体装置の製造工程中の要部断面図である。 図２８に続く半導体装置の製造工程中の要部断面図である。 図２９に続く半導体装置の製造工程中の要部断面図である。 他の実施の形態の半導体装置を示す要部断面図である。 他の実施の形態の半導体装置の要部平面図である。 他の実施の形態の半導体装置の要部平面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

（実施の形態１）
［光通信用モジュールの構成例］
本実施の形態による光通信用モジュールの構成例について、図１を用いて説明する。図１は、本実施の形態による光通信用モジュールの構成例を示す模式図である。図１では、理解を簡単にするために、ドットのハッチング付した矢印で電気信号の流れを、ドットのハッチングを付していない矢印で光信号の流れを示してある。

図１に示されるように、例えば制御回路またはメモリ回路などが形成されたシリコン電子回路Ｃ１から出力されたデータは電気信号として、シリコン電子回路（トランシーバＩＣ）Ｃ２を介して光変調器Ｐ１へ送られる。光変調器Ｐ１は、電気信号として送られてきたデータを光信号に変換する光デバイスである。光変調器Ｐ１へは光源ＬＳから、例えば連続波レーザ（Continuous Wave Lazer）光が入射される。光変調器Ｐ１において光の位相を操作して、光信号の状態を変えることにより、電気信号として送られてきたデータを光の位相状態に対応づけることができる。光変調器Ｐ１において変調された光信号は、例えばグレーティングカプラまたはスポットサイズ変換器などの光結合器Ｐ２を介して、光通信用モジュール（半導体装置）ＳＤから外部へ出力される。

一方、光通信用モジュール（半導体装置）ＳＤに入力された光信号は、例えばグレーティングカプラまたはスポットサイズ変換器などの光結合器Ｐ３を介して、受光器Ｐ４へ送られる。受光器Ｐ４は、光信号として送られてきたデータを電気信号に変換する光デバイスである。そして、受光器Ｐ４において電気信号に変換されたデータは、シリコン電子回路（レシーバＩＣ）Ｃ３を介してシリコン電子回路Ｃ１へ送られる。

シリコン電子回路Ｃ１からシリコン電子回路Ｃ２を介して光変調器Ｐ１へ送られる電気信号および受光器Ｐ４からシリコン電子回路Ｃ３を介してシリコン電子回路Ｃ１へ送られる電気信号の送信（伝送）には、主としてアルミニウム（Ａｌ）、銅（Ｃｕ）またはタングステン（Ｗ）などの導電性材料からなる電気配線が用いられる。一方、光信号の送信（伝送）には、例えばシリコン（Ｓｉ）からなる光信号用の伝送線路（以下、光信号線と言う）が用いられる。後述の光導波路は、この光信号線に対応している。

また、シリコン電子回路Ｃ１は半導体チップＳＣ１内に形成され、シリコン電子回路Ｃ２は半導体チップＳＣ２内に形成され、シリコン電子回路Ｃ３は半導体チップＳＣ３内に形成され、光変調器Ｐ１、光結合器Ｐ２，Ｐ３および受光器Ｐ４は、一つの半導体チップＳＣ４内に形成されている。これらの半導体チップＳＣ１，ＳＣ２，ＳＣ３，ＳＣ４および光源ＬＳが、例えば一つのインターポーザＩＰ上に搭載されて、光通信用モジュール（半導体装置）ＳＤが形成されている。

なお、ここでは、電子デバイスと光デバイスとをそれぞれ異なる半導体チップに形成しているが、これに限定されるものではなく、例えば、一つの半導体チップに電子デバイスと光デバイスとを形成することもできる。

［半導体装置の構造について］
図２は、本実施の形態の半導体装置を示す要部断面図である。図２に示される半導体装置は、上記図１の半導体チップＳＣ４に対応している。図３〜図９は、本実施の形態の半導体装置の要部平面図である。図３には領域ＡＲ１の平面図が示され、図４および図５には、領域ＡＲ２の平面図が示され、図６および図７には、領域ＡＲ３の平面図が示され、図８および図９には、領域ＡＲ４の平面図が示されている。図３のＡ１−Ａ１線の位置での断面図が、図２の領域ＡＲ１の断面に対応し、図４のＡ２−Ａ２線の位置での断面図が、図２の領域ＡＲ２の断面に対応し、図６のＡ３−Ａ３線の位置での断面図が、図２の領域ＡＲ３の断面に対応し、図８のＡ４−Ａ４線の位置での断面図が、図２の領域ＡＲ４の断面に対応している。

なお、図４と図５とは、同じ領域の平面図が示されているが、図４では、光導波路ＷＯ２および半導体部ＮＲ，ＰＲを実線で示し、コンタクトホールＣＴ１，ＣＴ２を二点鎖線で示し、コンタクト部ＣＢ１，ＣＢ２を破線で示し、図５では、光導波路ＷＯ２、コンタクト部ＣＢ１，ＣＢ２およびプラグＰＧ１，ＰＧ２を実線で示し、配線Ｍ１ａ，Ｍ１ｂを二点鎖線で示してある。また、図６と図７とは、同じ領域の平面図が示されているが、図６では、光導波路ＷＯ３を実線で示し、ヒータＨＴを破線で示し、図７では、光導波路ＷＯ３、ヒータＨＴおよびプラグＰＧ５を実線で示し、配線Ｍ１ｃを二点鎖線で示してある。また、図８と図９とは、同じ領域の平面図が示されているが、図８では、光導波路ＷＯ４、半導体部ＰＲＯ，ＮＲＯおよびキャップ層ＣＰを実線で示し、コンタクトホールＣＴ３，ＣＴ４を二点鎖線で示し、コンタクト部ＣＢ３，ＣＢ４を破線で示し、図９では、光導波路ＷＯ４、コンタクト部ＣＢ３，ＣＢ４およびプラグＰＧ３，ＰＧ４を実線で示し、配線Ｍ１ｄ，Ｍ１ｅを二点鎖線で示してある。

図２に示されるように、本実施の形態の半導体装置は、基体（支持基板）ＳＢ１と、基体ＳＢ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬと、を有している。基体ＳＢ１と絶縁層ＣＬと半導体層ＳＬとにより、ＳＯＩ（Silicon on Insulator）基板ＳＢが形成されている。

基体ＳＢ１は、絶縁層ＣＬと絶縁層ＣＬよりも上の構造とを支持する支持基板であるが、半導体基板でもある。基体ＳＢ１は、好ましくは単結晶シリコン基板からなり、例えば、面方位が（１００）、抵抗率が５〜５０Ωｃｍ程度のｐ型の単結晶シリコン基板からなる。絶縁層ＣＬは、好ましくは酸化シリコン膜からなる。絶縁層ＣＬは、ＢＯＸ（Buried Oxide）層とみなすこともできる。半導体層ＳＬは、好ましくはシリコン層（より特定的には単結晶シリコン層）からなり、ＳＯＩ（Silicon on Insulator）層とみなすこともできる。

ＳＯＩ基板ＳＢは、領域ＡＲ１と領域ＡＲ２と領域ＡＲ３と領域ＡＲ４とを有している。領域ＡＲ１と領域ＡＲ２と領域ＡＲ３と領域ＡＲ４とは、同一のＳＯＩ基板ＳＢの主面の互いに異なる平面領域に対応している。領域ＡＲ１には、光信号用伝送線路（光導波路ＷＯ１）が形成され、領域ＡＲ２には、光変調器（ＰＣ１）が形成され、領域ＡＲ３には、光変調器（ＰＣ２）が形成され、領域ＡＲ４には、受光器（ゲルマニウム受光器ＰＤ）が形成されている。なお、領域ＡＲ１と領域ＡＲ２と領域ＡＲ３と領域ＡＲ４とは、互いに隣り合っていても、隣り合っていなくてもよいが、理解を簡単にするために、図２においては、領域ＡＲ１，ＡＲ２，ＡＲ３，ＡＲ４の順に隣り合うように図示している。

＜光信号線＞
図２および図３に示されるように、領域ＡＲ１には、種々の光信号用の伝送線路（すなわち光信号線）としての光導波路ＷＯ１が形成されている。

光導波路ＷＯ１は、半導体層ＳＬ（シリコン層）からなり、絶縁層ＣＬ上に形成されており、光導波路ＷＯ１の下面は、絶縁層ＣＬの上面に接している。光導波路ＷＯ１には、不純物イオンは注入されていない。言い換えれば、光導波路ＷＯ１は、真性半導体、すなわちｉ（intrinsic）型の半導体からなる。図３の場合は、光導波路ＷＯ１は、Ｘ方向に延在するライン状のパターンを有している。光導波路ＷＯ１内に導入された光信号は、光導波路ＷＯ１内を、光導波路ＷＯ１の延在方向に沿って進行するが、これは、後述の光導波路ＷＯ２，ＷＯ３，ＷＯ４も同様である。

なお、図３〜図９に示されるＸ方向およびＹ方向は、互いに直交する方向であるが、ＳＯＩ基板ＳＢの主面（あるいは基体ＳＢ１の主面）に略平行な方向でもある。図２の断面図においては、紙面に垂直な方向がＸ方向に対応している。

図２に示されるように、絶縁層ＣＬ上には、光導波路ＷＯ１を覆うように、層間絶縁膜ＩＬ３が形成されている。層間絶縁膜ＩＬ３は、好ましくは酸化シリコンからなる。層間絶縁膜ＩＬ３は、具体的には、絶縁膜ＩＬ１と絶縁膜ＩＬ１上の絶縁膜ＩＬ２との積層膜からなり、絶縁膜ＩＬ１と絶縁膜ＩＬ２とは、好ましくは、それぞれ酸化シリコン膜からなる。絶縁膜ＩＬ１と絶縁膜ＩＬ２とのうち、絶縁膜ＩＬ１が下層側で絶縁膜ＩＬ２が上層側であるため、光導波路ＷＯ１に接しているのは、絶縁膜ＩＬ１である。光導波路ＷＯ１は、絶縁層ＣＬと層間絶縁膜ＩＬ３（より特定的には絶縁膜ＩＬ１）とで周囲（上下左右）を囲まれており、光導波路ＷＯ１はコア層として機能し、絶縁層ＣＬおよび層間絶縁膜ＩＬ３は、クラッド層として機能することができる。クラッド層としての絶縁層ＣＬおよび層間絶縁膜ＩＬ３の屈折率は、光導波路ＷＯ１および後述の光導波路ＷＯ２，ＷＯ３，ＷＯ４の屈折率よりも低い。

また、図２には、断面形状が四角形状（矩形状）の光導波路ＷＯ１を例示しているが、断面形状が凸型（リブ型）の光導波路を絶縁層ＣＬ上に設けることもできる。

また、図２には図示していないが、絶縁層ＣＬ上に、グレーティングカプラも形成されている。このグレーティングカプラも、絶縁層ＣＬ上に形成された半導体層ＳＬからなり、層間絶縁膜ＩＬ３によって覆われている。このグレーティングカプラは、上記光結合器Ｐ２，Ｐ３に相当するものである。

領域ＡＲ１において、層間絶縁膜ＩＬ３上には、層間絶縁膜ＩＬ４が形成されており、層間絶縁膜ＩＬ４上には、必要に応じて配線Ｍ１が形成されている。配線Ｍ１は、第１層目の配線である。

＜光変調器＞
図２、図４および図５を参照して、領域ＡＲ２に形成された光変調器ＰＣ１について説明する。領域ＡＲ２には、光変調器ＰＣ１が形成されている。光変調器ＰＣ１は、上記図１の上記光変調器Ｐ１に対応するものである。

図２、図４および図５に示されるように、領域ＡＲ２において、Ｘ方向に延在する光導波路ＷＯ２は、分波部で２つの光導波路ＷＯ２（すなわち光導波路ＷＯ２ａと光導波路ＷＯ２ｂ）に分かれ、その２つの光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）は、Ｙ方向に互いに離間した状態でＸ方向に延在してから、再び合流して１つの光導波路ＷＯ２となってＸ方向に延在している。２つの光導波路ＷＯ２ａ，ＷＯ２ｂのそれぞれには、位相変調部ＰＭ１が設けられている。位相変調部ＰＭ１は、光の位相を変化させる素子である。ここで、光導波路ＷＯ２ａに設けられた位相変調部ＰＭ１を、位相変調部ＰＭ１ａと称し、光導波路ＷＯ２ｂに設けられた位相変調部ＰＭ１を、位相変調部ＰＭ１ｂと称することとする。位相変調部ＰＭ１ａの構造と位相変調部ＰＭ１ｂの構造とは、基本的には同じである。

位相変調部ＰＭ１は、光導波路ＷＯ２とｐ型の半導体部ＰＲとｎ型の半導体部ＮＲとにより構成されている。光導波路ＷＯ２とｐ型の半導体部ＰＲとｎ型の半導体部ＮＲとは、半導体層ＳＬ（シリコン層）からなり、絶縁層ＣＬ上に形成されており、それらの下面は絶縁層ＣＬの上面に接している。

ｐ型の半導体部ＰＲとｎ型の半導体部ＮＲとは、光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）と一体的に形成されており、光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）の両側のうち、一方の側にｐ型の半導体部ＰＲが設けられ、他方の側にｎ型の半導体部ＮＲが設けられている。なお、光導波路ＷＯ２は、不純物イオンは注入されておらず、真性半導体（すなわちｉ型の領域）からなる。また、ｐ型の半導体部ＰＲにはｐ型不純物が導入され、ｎ型の半導体部ＮＲには、ｎ型不純物が導入されている。ｐ型の半導体部ＰＲと光導波路ＷＯ２とｎ型の半導体部ＮＲとにより、ｐｉｎ構造の素子（ｐｉｎ構造のダイオード）が形成され、それによって、位相変調部ＰＭ１が形成される。

このように、光導波路ＷＯ２とその両側のｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲとからなる構造部（ＰＭ１）を設けることにより、光の位相を変化させることができる。例えば、位相変調部ＰＭ１において、ｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲにそれぞれ電圧を印加すると（すなわちｐｉｎ構造ダイオードに順方向バイアスを印加すると）、真性半導体からなる光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）内のキャリア密度が変化して、光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）における光の屈折率が変化する。光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）における光の屈折率が変化すると、光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）を進行する光の波長が変化するので、位相変調部ＰＭ１の光導波路ＷＯ２（ＷＯ２ａ，ＷＯ２ｂ）を進行する過程で光の位相を変化させることができる。

入力部から入射された光は、光導波路ＷＯ２内を進行し、分波部で２つの光導波路ＷＯ２ａ，ＷＯ２ｂに分かれ、光導波路ＷＯ２ａ，ＷＯ２ｂのそれぞれに設けられた位相変調部ＰＭ１において位相が操作された後、１つの光導波路ＷＯ２に合流する。位相変調部ＰＭ１ａに印加する電圧と位相変調部ＰＭ１ｂに印加する電圧とを制御することによって、位相変調部ＰＭ１ａの光導波路ＷＯ２ａを通過した光と、位相変調部ＰＭ１ｂの光導波路ＷＯ２ｂを通過した光との位相差を調整し、それによって、光変調器ＰＣ１から出力される光の位相や強度を制御することができる。

なお、図２の場合は、ｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲのそれぞれの上面の高さ位置が、光導波路ＷＯ２の上面の高さ位置とほぼ同じであったが、他の形態として、ｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲのそれぞれの上面の高さ位置を、光導波路ＷＯ２の上面の高さ位置よりも低くすることもできる。すなわち、位相変調部ＰＭ１を、リブ型構造とすることもできる。

領域ＡＲ２においては、絶縁層ＣＬ上に、光導波路ＷＯ２とｐ型の半導体部ＰＲとｎ型の半導体部ＮＲとを覆うように、層間絶縁膜ＩＬ３が形成されている。光導波路ＷＯ２、ｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲは、コア層として機能し、絶縁層ＣＬおよび層間絶縁膜ＩＬ３は、クラッド層として機能する。層間絶縁膜ＩＬ３は、上述のように絶縁膜ＩＬ１と絶縁膜ＩＬ１上の絶縁膜ＩＬ２との積層膜からなり、光導波路ＷＯ２、ｐ型の半導体部ＰＲおよびｎ型の半導体部ＮＲと接しているのは、絶縁膜ＩＬ１である。

但し、ｐ型の半導体部ＰＲ上とｎ型の半導体部ＮＲ上とには、それぞれ、層間絶縁膜ＩＬ３（絶縁膜ＩＬ１，ＩＬ２）を貫通するコンタクトホール（開口部）ＣＴが形成され、コンタクトホールＣＴ内には、コンタクト部（接続電極）ＣＢが形成されている。なお、ｐ型の半導体部ＰＲ上に形成されたコンタクトホールＣＴを、コンタクトホール（開口部）ＣＴ１と称し、また、ｎ型の半導体部ＮＲ上に形成されたコンタクトホールＣＴを、コンタクトホール（開口部）ＣＴ２と称することとする。層間絶縁膜ＩＬ３に形成されたコンタクトホールＣＴ１は、ｐ型の半導体部ＰＲに達しており、コンタクトホールＣＴ１の底部では、ｐ型の半導体部ＰＲの上面の一部が露出されている。また、層間絶縁膜ＩＬ３に形成されたコンタクトホールＣＴ２は、ｎ型の半導体部ＮＲに達しており、コンタクトホールＣＴ２の底部では、ｎ型の半導体部ＮＲの上面の一部が露出されている。

また、コンタクトホールＣＴ１内に形成されたコンタクト部ＣＢを、コンタクト部（接続電極）ＣＢ１と称し、また、コンタクトホールＣＴ２内に形成されたコンタクト部ＣＢを、コンタクト部（接続電極）ＣＢ２と称することとする。コンタクトホールＣＴ１内に形成されたコンタクト部ＣＢ１は、コンタクトホールＣＴ１の底部でｐ型の半導体部ＰＲに接して、そのｐ型の半導体部ＰＲと電気的に接続されている。また、コンタクトホールＣＴ２内に形成されたコンタクト部ＣＢ２は、コンタクトホールＣＴ２の底部でｎ型の半導体部ＮＲに接して、そのｎ型の半導体部ＮＲと電気的に接続されている。すなわち、ｐ型の半導体部ＰＲ上とｎ型の半導体部ＮＲ上とには、それぞれ電極（接続電極）としてコンタクト部ＣＢ１，ＣＢ２が接続されている。

次に、図２、図６および図７を参照して、領域ＡＲ３に形成された光変調器ＰＣ２について説明する。領域ＡＲ３には、光変調器ＰＣ２が形成されている。光変調器ＰＣ２は、上記図１の上記光変調器Ｐ１に対応するものである。

図２、図６および図７に示されるように、領域ＡＲ３において、Ｘ方向に延在する光導波路ＷＯ３は、分波部で２つの光導波路ＷＯ３（すなわち光導波路ＷＯ３ａと光導波路ＷＯ３ｂ）に分かれ、その２つの光導波路ＷＯ３（ＷＯ３ａ，ＷＯ３ｂ）は、Ｙ方向に互いに離間した状態でＸ方向に延在してから、再び合流して１つの光導波路ＷＯ３となってＸ方向に延在している。２つの光導波路ＷＯ３ａ，ＷＯ３ｂのそれぞれには、位相変調部ＰＭ２が設けられている。位相変調部ＰＭ２は、光の位相を変化させる素子である。ここで、光導波路ＷＯ３ａに設けられた位相変調部ＰＭ２を、位相変調部ＰＭ２ａと称し、光導波路ＷＯ３ｂに設けられた位相変調部ＰＭ２を、位相変調部ＰＭ２ｂと称することとする。位相変調部ＰＭ２ａの構造と位相変調部ＰＭ２ｂの構造とは、基本的には同じである。

位相変調部ＰＭ２は、光導波路ＷＯ３とヒータ（ヒータ部）ＨＴとにより構成されている。光導波路ＷＯ３は、半導体層ＳＬ（シリコン層）からなり、絶縁層ＣＬ上に形成されており、光導波路ＷＯ３の下面は、絶縁層ＣＬの上面に接している。なお、光導波路ＷＯ３は、不純物イオンは注入されておらず、真性半導体（すなわちｉ型の領域）からなる。

領域ＡＲ３においては、絶縁層ＣＬ上に、光導波路ＷＯ３を覆うように、層間絶縁膜ＩＬ３が形成されている。光導波路ＷＯ３は、コア層として機能し、絶縁層ＣＬおよび層間絶縁膜ＩＬ３は、クラッド層として機能する。層間絶縁膜ＩＬ３は、上述のように絶縁膜ＩＬ１と絶縁膜ＩＬ２との積層膜からなり、光導波路ＷＯ３と接しているのは、絶縁膜ＩＬ１である。ヒータＨＴは、光導波路ＷＯ３の上方において、層間絶縁膜ＩＬ３上（すなわち絶縁膜ＩＬ２上）に形成されており、光導波路ＷＯ３とヒータＨＴとの間には、層間絶縁膜ＩＬ３（絶縁膜ＩＬ１，ＩＬ２）が介在している。ヒータＨＴは、光導波路ＷＯ３の上方に配置されているが、光導波路ＷＯ３とヒータＨＴとは、層間絶縁膜ＩＬ３によって離間され、かつ電気的に絶縁されている。

ヒータＨＴは、ヒータＨＴの下方に位置する光導波路ＷＯ３を加熱するための素子（ヒータ素子、加熱素子）である。光導波路ＷＯ３ａとその上方のヒータＨＴとにより、位相変調部ＰＭ２ａが形成され、光導波路ＷＯ３ｂとその上方のヒータＨＴとにより、位相変調部ＰＭ２ｂが形成される。ヒータＨＴは、光導波路ＷＯ３の温度を変えることによって光導波路ＷＯ３を通る光信号の位相を調整する加熱源である。光導波路ＷＯ３と、その上方に配置されたヒータＨＴとからなる構造部（ＰＭ２）を設けることにより、光の位相を変化させることができる。

例えば、位相変調部ＰＭ２において、ヒータＨＴに電流を流すとヒータＨＴが発熱し、発熱したヒータＨＴによってヒータＨＴの下方の光導波路ＷＯ３が加熱されて、その光導波路ＷＯ３の温度が変化（上昇）する。すなわち、ヒータＨＴに流す電流によって、光導波路ＷＯ３の温度を制御することができる。光導波路ＷＯ３（ＷＯ３ａ，ＷＯ３ｂ）の温度が変化すると、光導波路ＷＯ３（ＷＯ３ａ、ＷＯ３ｂ）における光の屈折率が変化する。光導波路ＷＯ３（ＷＯ３ａ、ＷＯ３ｂ）における光の屈折率が変化すると、光導波路ＷＯ３（ＷＯ３ａ、ＷＯ３ｂ）を進行する光の波長が変化するので、位相変調部ＰＭ２の光導波路ＷＯ３（ＷＯ３ａ、ＷＯ３ｂ）を進行する過程で光の位相を変化させることができる。

入力部から入射された光は、光導波路ＷＯ３内を進行し、分波部で２つの光導波路ＷＯ３ａ，ＷＯ３ｂに分かれ、光導波路ＷＯ３ａ，ＷＯ３ｂのそれぞれに設けられた位相変調部ＰＭ２において位相が操作された後、１つの光導波路ＷＯ３に合流する。位相変調部ＰＭ２ａのヒータＨＴに流す電流と、位相変調部ＰＭ２ｂのヒータＨＴに流す電流とを制御することによって、位相変調部ＰＭ２ａの光導波路ＷＯ３ａを通過した光と、位相変調部ＰＭ２ｂの光導波路ＷＯ３ｂを通過した光との位相差を調整し、それによって、光変調器ＰＣ２から出力される光の位相や強度を制御することができる。

＜受光器＞
図２、図８および図９を参照して、領域ＡＲ４に形成されたゲルマニウム受光器（光電変換部）ＰＤについて説明する。領域ＡＲ４には、ゲルマニウム受光器ＰＤが形成されている。ゲルマニウム受光器ＰＤは、上記受光器Ｐ４に対応するものである。ゲルマニウム受光器ＰＤは、光信号を電気信号に変換する光電変換素子（光電変換部、光検出器）である。

ゲルマニウム受光器ＰＤは、ｐ型の半導体部（半導体層）ＰＲＯおよびｎ型の半導体部（半導体層）ＮＲＯにより構成されている。ｐ型の半導体部ＰＲＯとｎ型の半導体部ＮＲＯとにより、ｐｎ接合構造の素子（ｐｎ構造のダイオード）が形成され、それによって、ゲルマニウム受光器ＰＤが形成される。

ｐ型の半導体部ＰＲＯは、半導体層ＳＬ（シリコン層）からなり、絶縁層ＣＬ上に形成されており、ｐ型の半導体部ＰＲＯの下面は、絶縁層ＣＬの上面に接している。ｐ型の半導体部ＰＲＯには、ｐ型の不純物が導入されている。ｐ型の半導体部ＰＲＯの厚さ（高さ）は、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲの各厚さ（高さ）と、同程度である。

また、ｐ型の半導体部ＰＲＯは、光導波路ＷＯ４に一体的に接続（連結）されている。図８の場合は、Ｘ方向に延在する光導波路ＷＯ４の一方の端部に、ｐ型の半導体部ＰＲＯが一体的に接続（連結）されている。これにより、光導波路ＷＯ４内を伝搬してきた光信号が、ｐ型の半導体部ＰＲＯ内に導入され得る。光導波路ＷＯ４は、半導体層ＳＬからなり、絶縁層ＣＬ上に形成されており、光導波路ＷＯ４の下面は、絶縁層ＣＬの上面に接している。なお、光導波路ＷＯ４は、図８および図９には示されているが、図２の断面には示されない。光導波路ＷＯ４は、不純物イオンは注入されておらず、真性半導体（ｉ型の半導体）からなる。つまり、光導波路ＷＯ４とｐ型の半導体部ＰＲＯとは一体的に形成されており、ともに絶縁層ＣＬ上に形成されているが、光導波路ＷＯ４には不純物は導入されておらず、ｐ型の半導体部ＰＲＯにはｐ型不純物が導入されている。

ｎ型の半導体部ＮＲＯは、ｐ型の半導体部ＰＲＯ上に形成されている。ｎ型の半導体部ＮＲＯの下面は、ｐ型の半導体部ＰＲＯの上面と接しており、ｎ型の半導体部ＮＲＯとｐ型の半導体部ＰＲＯとの間（界面）には、ｐｎ接合（ｐｎ接合面）が形成されている。ｎ型の半導体部ＮＲＯは、ｎ型の不純物が導入されたゲルマニウム（Ｇｅ）層からなる。ｎ型の半導体部ＮＲＯの面積（平面寸法）は、ｐ型の半導体部ＰＲＯの面積（平面寸法）よりも小さく、平面視においてｎ型の半導体部ＮＲＯはｐ型の半導体部ＰＲＯに内包されている。ゲルマニウム（Ｇｅ）は、シリコン（Ｓｉ）よりも禁制帯幅が狭い。そのため、ｎ型のゲルマニウムとｐ型のシリコンとにより形成されたｐｎ接合により、例えば通信波長帯である１．６μｍ程度までの波長の近赤外光を検出することができる。

また、ｎ型の半導体部ＮＲＯ上には、キャップ層ＣＰが形成されている。キャップ層ＣＰは、シリコン（Ｓｉ）またはシリコンゲルマニウム（ＳｉＧｅ）からなり、より好ましくはシリコン（Ｓｉ）からなる。キャップ層ＣＰは、ｎ型の半導体部ＮＲＯに含まれるゲルマニウムの表面荒れを改善し、層厚を補填するために形成する。キャップ層ＣＰの平面形状は、ｎ型の半導体部ＮＲＯの平面形状とほぼ一致している。ｎ型の半導体部ＮＲＯとその上のキャップ層ＣＰとを合わせたものを、半導体部とみなすこともできる。

ゲルマニウム受光器ＰＤは、第１半導体部であるｐ型の半導体部ＰＲＯと、その第１半導体部（ｐ型の半導体部ＰＲＯ）上の第２半導体部とを有しており、その第２半導体部は、ｎ型の半導体部ＮＲＯとキャップ層ＣＰとの積層構造を有している。すなわち、ゲルマニウム受光器ＰＤを構成する第２半導体部は、第１半導体部（ｐ型の半導体部ＰＲＯ）上に形成されたゲルマニウム層（半導体部ＮＲＯ）を含んでおり、更に、そのゲルマニウム層（半導体部ＮＲＯ）上に形成されたシリコン層（キャップ層ＣＰ）を含んでいれば、より好ましい。この第２半導体部は、絶縁膜ＩＬ２の開口部ＯＰ１内に形成されている。後述するコンタクトホールＣＴ３は、この第２半導体部に達しており、後述するコンタクト部ＣＢ４は、この第２半導体部と電気的に接続されている。

領域ＡＲ４においては、絶縁層ＣＬ上に、ゲルマニウム受光器ＰＤ（ｐ型の半導体部ＰＲＯ、ｎ型の半導体部ＮＲＯおよびキャップ層ＣＰ）を覆うように、層間絶縁膜ＩＬ３が形成されている。絶縁層ＣＬおよび層間絶縁膜ＩＬ３は、クラッド層として機能することができる。層間絶縁膜ＩＬ３は、上述のように絶縁膜ＩＬ１と絶縁膜ＩＬ１上の絶縁膜ＩＬ２との積層膜からなるが、光導波路ＷＯ２およびｐ型の半導体部ＰＲと接しているのは、絶縁膜ＩＬ２ではなく絶縁膜ＩＬ１である。

なお、ｎ型の半導体部ＮＲＯとキャップ層ＣＰとの積層構造体の上には、絶縁膜ＩＬ１は形成されておらず、絶縁膜ＩＬ２が形成されている。これは、絶縁膜ＩＬ１に形成した開口部ＯＰ１内にｎ型の半導体部ＮＲＯとキャップ層ＣＰとの積層構造体を形成した後に、絶縁膜ＩＬ２を形成したからである。このため、キャップ層ＣＰ上の層間絶縁膜ＩＬ３は、絶縁膜ＩＬ２からなり、キャップ層ＣＰ上以外の層間絶縁膜ＩＬ３は、絶縁膜ＩＬ１と絶縁膜ＩＬ２との積層膜からなる。

但し、ｎ型の半導体部ＮＲＯで覆われていない部分のｐ型の半導体部ＰＲＯ上と、ｎ型の半導体部ＮＲＯ上のキャップ層ＣＰ上とには、それぞれ、層間絶縁膜ＩＬ３を貫通するコンタクトホールＣＴが形成され、コンタクトホールＣＴ内には、コンタクト部ＣＢが形成されている。なお、ｎ型の半導体部ＮＲＯで覆われていない部分のｐ型の半導体部ＰＲＯ上に形成されたコンタクトホールＣＴを、コンタクトホール（開口部）ＣＴ３と称し、また、ｎ型の半導体部ＮＲＯ上のキャップ層ＣＰ上に形成されたコンタクトホールＣＴを、コンタクトホール（開口部）ＣＴ４と称することとする。コンタクトホールＣＴ１，ＣＴ２，ＣＴ３は絶縁膜ＩＬ１，ＩＬ２に形成されているが、コンタクトホールＣＴ４は、絶縁膜ＩＬ２に形成されている。層間絶縁膜ＩＬ３に形成されたコンタクトホールＣＴ３は、ｎ型の半導体部ＮＲＯで覆われない部分のｐ型の半導体部ＰＲＯに達しており、コンタクトホールＣＴ３の底部では、ｐ型の半導体部ＰＲＯの上面の一部が露出されている。また、層間絶縁膜ＩＬ３に形成されたコンタクトホールＣＴ４は、キャップ層ＣＰに達しており、コンタクトホールＣＴ４の底部では、キャップ層ＣＰの上面の一部が露出されている。

また、コンタクトホールＣＴ３内に形成されたコンタクト部ＣＢを、コンタクト部（接続電極）ＣＢ３と称し、また、コンタクトホールＣＴ４内に形成されたコンタクト部ＣＢを、コンタクト部（接続電極）ＣＢ４と称することとする。コンタクトホールＣＴ３内に形成されたコンタクト部ＣＢ３は、コンタクトホールＣＴ３の底部でｐ型の半導体部ＰＲＯに接して、そのｐ型の半導体部ＰＲＯと電気的に接続されている。また、コンタクトホールＣＴ４内に形成されたコンタクト部ＣＢ４は、コンタクトホールＣＴ４の底部でキャップ層ＣＰに接して、そのキャップ層ＣＰと電気的に接続されている。なお、キャップ層ＣＰを形成しなかった場合は、コンタクトホールＣＴ４は半導体部ＮＲＯに達し、コンタクトホールＣＴ４の底部では、半導体部ＮＲＯの上面の一部が露出され、コンタクト部ＣＢ４は、コンタクトホールＣＴ４の底部で半導体部ＮＲＯに接して、その半導体部ＮＲＯと電気的に接続される。

このように、ｐ型の半導体部ＰＲＯ上と、ｎ型の半導体部ＮＲＯ上のキャップ層ＣＰ上とには、それぞれ電極（接続電極）としてコンタクト部ＣＢ３，ＣＢ４が接続されている。ゲルマニウム受光器ＰＤに含まれるｐｎ接合部における光起電力効果により流れる直流電流を、コンタクト部ＣＢ３，ＣＢ４により、外部に取り出すことができる。すなわち、光信号を電気信号として取り出すことができる。

次に、領域ＡＲ１，ＡＲ２，ＡＲ３，ＡＲ４において、層間絶縁膜ＩＬ３よりも上の構造について、図２を参照して説明する。

領域ＡＲ１，ＡＲ２，ＡＲ３，ＡＲ４において、層間絶縁膜ＩＬ３上には、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を覆うように、層間絶縁膜ＩＬ４が形成されており、層間絶縁膜ＩＬ４にはスルーホール（貫通孔）が形成され、そのスルーホール内には、導電性のプラグＰＧが埋め込まれている。プラグＰＧが埋め込まれた層間絶縁膜ＩＬ４上には、配線Ｍ１が形成されている。配線Ｍ１は、第１層目の配線であり、配線Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃ，Ｍ１ｄ，Ｍ１ｅを含んでいる。

領域ＡＲ２において、プラグＰＧは、配線Ｍ１ａとコンタクト部ＣＢ１との間と、配線Ｍ１ｂとコンタクト部ＣＢ２との間とに配置され、領域ＡＲ３において、プラグＰＧは、配線Ｍ１ｃとヒータＨＴとの間に配置され、領域ＡＲ４において、プラグＰＧは、配線Ｍ１ｄとコンタクト部ＣＢ３との間と、配線Ｍ１ｅとコンタクト部ＣＢ４との間とに配置されている。

領域ＡＲ２において、コンタクト部ＣＢ１と配線Ｍ１ａとの間に配置されたプラグＰＧを、プラグＰＧ１と称し、コンタクト部ＣＢ２と配線Ｍ１ｂとの間に配置されたプラグＰＧを、プラグＰＧ２と称することとする。プラグＰＧ１の下面は、コンタクト部ＣＢ１に接して、そのコンタクト部ＣＢ１と電気的に接続され、プラグＰＧ１の上面は、配線Ｍ１ａに接して、その配線Ｍ１ａと電気的に接続されている。また、プラグＰＧ２の下面は、コンタクト部ＣＢ２に接して、そのコンタクト部ＣＢ２と電気的に接続され、プラグＰＧ２の上面は、配線Ｍ１ｂに接して、その配線Ｍ１ｂと電気的に接続されている。プラグＰＧ１は、コンタクト部ＣＢ１と配線Ｍ１ａとを電気的に接続し、プラグＰＧ２は、コンタクト部ＣＢ２と配線Ｍ１ｂとを電気的に接続している。

このため、ｐ型の半導体部ＰＲは、コンタクト部ＣＢ１およびプラグＰＧ１を介して、配線Ｍ１ａと電気的に接続され、ｎ型の半導体部ＮＲは、コンタクト部ＣＢ２およびプラグＰＧ２を介して、配線Ｍ１ｂと電気的に接続されている。従って、配線Ｍ１ａから、プラグＰＧ１およびコンタクト部ＣＢ１を介して、ｐ型の半導体部ＰＲに電圧を印加することができ、また、配線Ｍ１ｂから、プラグＰＧ２およびコンタクト部ＣＢ２を介して、ｎ型の半導体部ＮＲに電圧を印加することができる。

また、領域ＡＲ３において、ヒータＨＴと配線Ｍ１ｃとの間に配置されたプラグＰＧを、プラグＰＧ５と称することとする。プラグＰＧ５の下面は、ヒータＨＴに接して、そのヒータＨＴと電気的に接続され、プラグＰＧ５の上面は、配線Ｍ１ｃに接して、その配線Ｍ１ｃと電気的に接続されている。プラグＰＧ５は、ヒータＨＴと配線Ｍ１ｃとを電気的に接続している。このため、配線Ｍ１ｃからプラグＰＧ５を介してヒータＨＴに電圧を印加してヒータＨＴに電流を流すことができる。ヒータＨＴに流れる電流を調整することによって、ヒータＨＴの下方の光導波路ＷＯ３の温度を制御することができる。ヒータＨＴの両端部にそれぞれプラグＰＧ５が接続されているため、ヒータＨＴの一方の端部に接続されたプラグＰＧ５に供給する電圧と、他方の端部に接続されたプラグＰＧ５に供給する電圧との差を制御することにより、ヒータＨＴに流れる電流を調整することができる。

また、領域ＡＲ４において、コンタクト部ＣＢ３と配線Ｍ１ｄとの間に配置されたプラグＰＧを、プラグＰＧ３と称し、コンタクト部ＣＢ４と配線Ｍ１ｅとの間に配置されたプラグＰＧを、プラグＰＧ４と称することとする。プラグＰＧ３の下面は、コンタクト部ＣＢ３に接して、そのコンタクト部ＣＢ３と電気的に接続され、プラグＰＧ３の上面は、配線Ｍ１ｄに接して、その配線Ｍ１ｄと電気的に接続されている。また、プラグＰＧ４の下面は、コンタクト部ＣＢ４に接して、そのコンタクト部ＣＢ４と電気的に接続され、プラグＰＧ４の上面は、配線Ｍ１ｅに接して、その配線Ｍ１ｅと電気的に接続されている。プラグＰＧ３は、コンタクト部ＣＢ３と配線Ｍ１ｄとを電気的に接続し、プラグＰＧ４は、コンタクト部ＣＢ４と配線Ｍ１ｅとを電気的に接続している。このため、ｐ型の半導体部ＰＲＯは、コンタクト部ＣＢ３およびプラグＰＧ３を介して、配線Ｍ１ｄと電気的に接続され、ｎ型の半導体部ＮＲＯは、キャップ層ＣＰ、コンタクト部ＣＢ４およびプラグＰＧ３を介して、配線Ｍ１ｅと電気的に接続されている。従って、ゲルマニウム受光器ＰＤに含まれるｐｎ接合部における光起電力効果により流れる直流電流を、コンタクト部ＣＢ３，ＣＢ４、プラグＰＧ４，ＰＧ５および配線Ｍ１ｄ，Ｍ１ｅを介して、外部に取り出すことができる。

領域ＡＲ１，ＡＲ２，ＡＲ３，ＡＲ４において、層間絶縁膜ＩＬ４上には、配線Ｍ１を覆うように層間絶縁膜ＩＬ５が形成されている。層間絶縁膜ＩＬ５には、スルーホール（貫通孔）が形成され、スルーホール内に導電性のプラグＰＬＧが埋め込まれている。プラグＰＬＧが埋め込まれた層間絶縁膜ＩＬ５上には、配線Ｍ２が形成されている。配線Ｍ２は、第２層目の配線である。プラグＰＬＧは、配線Ｍ１と配線Ｍ２との間に配置されて、配線Ｍ１と配線Ｍ２とを電気的に接続している。

層間絶縁膜ＩＬ３上には、配線Ｍ２を覆うように、保護膜ＴＣが形成されている。なお、層間絶縁膜ＩＬ３，ＩＬ４，ＩＬ５は、例えば、酸化シリコンからなる。酸化シリコンは、クラッド層の材料として好適である。また、保護膜ＴＣは、例えば、酸窒化シリコンからなる。酸化シリコンの屈折率ｎは、１．４５程度であり、酸窒化シリコンの屈折率ｎは、１．８２程度である。保護膜ＴＣには、配線Ｍ２の一部を露出する開口部ＯＰ２が形成されており、開口部ＯＰ２から露出する部分の配線Ｍ２が、パッド部（ボンディングパッド、外部接続部）となる。

なお、図４および図５には、２つの光導波路ＷＯ２ａ，ＷＯ２ｂにそれぞれ位相変調部ＰＭ１を設けた場合が示されている。他の形態として、２つの光導波路ＷＯ２ａ，ＷＯ２ｂのうちの一方のみに位相変調部ＰＭ１を設ける場合もあり得る。その場合は、例えば、光導波路ＷＯ２ａに対しては半導体部ＮＲ，ＰＲを設けるが、光導波路ＷＯ２ｂに対しては半導体部ＮＲ，ＰＲを設けないことになる。

また、図６および図７には、２つの光導波路ＷＯ３ａ，ＷＯ３ｂにそれぞれ位相変調部ＰＭ２を設けた場合が示されており、光導波路ＷＯ３ａ，ＷＯ３ｂのそれぞれに対してヒータＨＴが配置されている。他の形態として、２つの光導波路ＷＯ３ａ，ＷＯ３ｂのうちの一方のみに位相変調部ＰＭ２を設ける場合もあり得る。その場合は、例えば、光導波路ＷＯ３ａに対してはヒータＨＴを設けるが、光導波路ＷＯ３ｂに対してはヒータＨＴを設けないことになる。

［半導体装置の製造工程について］
次に、本実施の形態の半導体装置の製造工程を説明するとともに、本実施の形態の半導体装置の構造をより明確にする。図１０〜図２４は、本実施の形態の半導体装置の製造工程中の要部断面図であり、上記図２に相当する断面が示されている。

まず、図１０に示されるように、基体（支持基板）ＳＢ１と、基体ＳＢ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された半導体層ＳＬと、を有するＳＯＩ基板ＳＢを準備する。基体ＳＢ１は、好ましくは単結晶シリコン基板からなる。絶縁層ＣＬは、好ましくは酸化シリコン膜からなり、例えば２〜３μｍ程度の厚さを有している。半導体層ＳＬは、好ましくはシリコン層（より特定的には単結晶シリコン層）からなり、例えば１８０〜２５０ｎｍ程度の厚さを有している。ＳＯＩ基板ＳＢの製造方法に制限はないが、例えば、ＳＩＭＯＸ（Silicon Implanted Oxide）法、貼り合わせ法、あるいはスマートカットプロセスなどを用いて、ＳＯＩ基板ＳＢを製造することができる。

次に、図１１に示されるように、半導体層ＳＬをフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯを形成する。

例えば、半導体層ＳＬ上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて半導体層ＳＬをエッチングすることにより、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯを形成することができる。その後、フォトレジストパターンは、アッシングなどにより除去する。光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯは、それぞれ、パターニングされた半導体層ＳＬからなり、絶縁層ＣＬ上に形成される。半導体部ＰＲ，ＮＲは、光導波路ＷＯ２と一体的に形成され、半導体部ＰＲＯは、光導波路ＷＯ４と一体的に形成されている。この段階では、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯには、不純物はドープされていない。なお、光導波路ＷＯ４は、図１１〜図２４の断面では示されないが、上記図８および図９に示されており、絶縁層ＣＬ上に、光導波路ＷＯ４と一体的に形成される。

次に、半導体部ＰＲにイオン注入法などを用いてｐ型不純物を導入することにより、半導体部ＰＲをｐ型の半導体部ＰＲとし、半導体部ＮＲにイオン注入法などを用いてｎ型不純物を導入することにより、半導体部ＮＲをｎ型の半導体部ＮＲとし、半導体部ＰＲＯにイオン注入法などを用いてｐ型不純物を導入することにより、半導体部ＰＲＯをｐ型の半導体部ＰＲＯとする。

例えば、フォトリソグラフィ技術を用いて形成したフォトレジストパターンをマスク（イオン注入阻止マスク）として用いてｐ型不純物を半導体部ＰＲ，ＰＲＯにイオン注入し、かつ、フォトリソグラフィ技術を用いて形成した他のフォトレジストパターンをマスクとして用いてｎ型不純物を半導体部ＮＲにイオン注入する。これにより、ｐ型の半導体部ＰＲ，ＰＲＯおよびｎ型の半導体部ＮＲが形成される。イオン注入の際、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４は、フォトレジストパターンで覆われているため、ｐ型不純物やｎ型不純物は注入されない。また、半導体部ＰＲにｐ型不純物を導入するイオン注入工程と、半導体部ＰＲＯにｐ型不純物を導入するイオン注入工程とは、同じイオン注入工程であっても、異なるイオン注入工程であってもよい。また、ｐ型不純物およびｎ型不純物が導入された後、導入された不純物を活性化させるための熱処理を行うこともできる。

次に、図１２に示されるように、ＳＯＩ基板ＳＢ上に、すなわち絶縁層ＣＬ上に、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＮＲ，ＰＲ，ＰＲＯを覆うように、絶縁膜ＩＬ１を形成する。絶縁膜ＩＬ１は、好ましくは酸化シリコン膜からなり、例えばＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法を用いて形成することができる。絶縁膜ＩＬ１の形成膜厚は、半導体層ＳＬの厚さよりも厚い。絶縁膜ＩＬ１の形成後、絶縁膜ＩＬ１の上面をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により研磨するなどして、絶縁膜ＩＬ１の上面を平坦化することもできる。絶縁膜ＩＬ１の上面を研磨しても、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＮＲ，ＰＲ，ＰＲＯは露出されない。

次に、図１３に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて絶縁膜ＩＬ１に開口部ＯＰ１を形成する。開口部ＯＰ１の平面寸法（面積）は、ｐ型の半導体部ＰＲＯの平面寸法よりも小さく、開口部ＯＰ１は、平面視においてｐ型の半導体部ＰＲＯに内包されている。開口部ＯＰ１は、絶縁膜ＩＬ１を貫通して半導体部ＰＲＯに到達しており、開口部ＯＰ１の底部では、半導体部ＰＲＯの上面の一部が露出する。

次に、図１４に示されるように、開口部ＯＰ１の底部で露出するｐ型の半導体部ＰＲＯ上に、ゲルマニウム（Ｇｅ）からなるｎ型の半導体部（ゲルマニウム層）ＮＲＯを形成する。ｎ型の半導体部ＮＲＯは、エピタキシャル成長法を用いて形成することができ、開口部ＯＰ１内において、ｐ型の半導体部ＰＲＯ上に選択的に形成される。例えば、ｎ型不純物を含有するゲルマニウム（Ｇｅ）層をエピタキシャル成長させることにより、ｎ型の半導体部ＮＲＯを形成することもできるが、他の形態として、真性半導体としてのゲルマニウム（Ｇｅ）層をエピタキシャル成長させた後に、そのゲルマニウム（Ｇｅ）層にｎ型不純物をイオン注入法などで導入することにより、ｎ型の半導体部ＮＲＯを形成することもできる。これにより、シリコンからなるｐ型の半導体部ＰＲＯと、ゲルマニウムからなるｎ型の半導体部ＮＲＯとからなるｐｎ接合構造の素子が形成される。

次に、ｎ型の半導体部ＮＲＯ上に、キャップ層ＣＰを選択的に形成する。キャップ層ＣＰは、ｎ型の半導体部ＮＲＯを構成するゲルマニウムの表面荒れを改善し、または、層厚を補填するために形成する。例えば、ｎ型の半導体部ＮＲＯ上に、シリコン（Ｓｉ）からなる半導体層（キャップ層ＣＰ用の半導体層）をエピタキシャル成長させた後、その半導体層にイオン注入法を用いてｎ型不純物を導入することにより、キャップ層ＣＰを形成することができる。この場合は、キャップ層ＣＰは、ｎ型のシリコン層からなる。

次に、図１５に示されるように、キャップ層ＣＰ上を含む絶縁膜ＩＬ１上に、絶縁膜ＩＬ２を形成する。絶縁膜ＩＬ２の形成後、絶縁膜ＩＬ２の上面をＣＭＰ法により研磨するなどして、絶縁膜ＩＬ２の上面を平坦化することもできる。

絶縁膜ＩＬ２は、好ましくは酸化シリコン膜からなり、例えばＣＶＤ法を用いて形成することができる。絶縁膜ＩＬ１と絶縁膜ＩＬ２とを合わせたものが、層間絶縁膜ＩＬ３である。層間絶縁膜ＩＬ３は、絶縁膜ＩＬ１と絶縁膜ＩＬ１上の絶縁膜ＩＬ２との積層膜からなるが、キャップ層ＣＰ上には絶縁膜ＩＬ２は形成されているが、絶縁膜ＩＬ１は形成されていないため、キャップ層ＣＰ上の層間絶縁膜ＩＬ３は、絶縁膜ＩＬ２からなり、キャップ層ＣＰ上以外の層間絶縁膜ＩＬ３は、絶縁膜ＩＬ１と絶縁膜ＩＬ２との積層膜からなる。層間絶縁膜ＩＬ３は、絶縁層ＣＬ上に、光導波路ＷＯ１、光導波路ＷＯ２、ｐ型の半導体部ＰＲ、ｎ型の半導体部ＮＲ、光導波路ＷＯ３、光導波路ＷＯ４、ｐ型の半導体部ＰＲＯ、ｎ型の半導体部ＮＲＯおよびキャップ層ＣＰを覆うように、形成されている。

次に、図１６に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＬ３にコンタクトホール（開口部）ＣＴを形成する。コンタクトホールＣＴは、上記コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を含んでおり、層間絶縁膜ＩＬ３を貫通するように形成される。すなわち、領域ＡＲ２においては、ｐ型の半導体部ＰＲ上にコンタクトホールＣＴ１が形成され、かつ、ｎ型の半導体部ＮＲ上に、コンタクトホールＣＴ２が形成され、また、領域ＡＲ４では、ｎ型の半導体部ＮＲＯで覆われていない部分のｐ型の半導体部ＰＲＯ上にコンタクトホールＣＴ３が形成され、かつ、ｎ型の半導体部ＮＲＯ上のキャップ層ＣＰ上にコンタクトホールＣＴ４が形成される。

コンタクトホールＣＴ１は、平面視においてｐ型の半導体部ＰＲに内包されている。コンタクトホールＣＴ１は、層間絶縁膜ＩＬ３（絶縁膜ＩＬ２，ＩＬ１）を貫通してｐ型の半導体部ＰＲに達しており、コンタクトホールＣＴ１の底部では、ｐ型の半導体部ＰＲの上面の一部が露出される。また、コンタクトホールＣＴ２は、平面視においてｎ型の半導体部ＮＲに内包されている。コンタクトホールＣＴ２は、層間絶縁膜ＩＬ３（絶縁膜ＩＬ２，ＩＬ１）を貫通してｎ型の半導体部ＮＲに達しており、コンタクトホールＣＴ２の底部では、ｎ型の半導体部ＮＲの上面の一部が露出される。また、コンタクトホールＣＴ３は、ｎ型の半導体部ＮＲＯで覆われていない部分のｐ型の半導体部ＰＲＯに平面視において内包されている。コンタクトホールＣＴ３は、層間絶縁膜ＩＬ３（絶縁膜ＩＬ２，ＩＬ１）を貫通してｐ型の半導体部ＰＲＯに達しており、コンタクトホールＣＴ３の底部では、ｐ型の半導体部ＰＲＯの上面の一部が露出される。また、コンタクトホールＣＴ４は、ｎ型の半導体部ＮＲＯ上のキャップ層ＣＰに平面視において内包されている。コンタクトホールＣＴ４は、層間絶縁膜ＩＬ３（絶縁膜ＩＬ２）を貫通してキャップ層ＣＰに達しており、コンタクトホールＣＴ４の底部では、キャップ層ＣＰの上面の一部が露出される。

コンタクトホールＣＴ（ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４）は、例えば次のようにして形成することができる。まず、層間絶縁膜ＩＬ３上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンは、各コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４用の開口部を有している。それから、このフォトレジストパターンをエッチングマスクとして用いて層間絶縁膜ＩＬ３をエッチングすることにより、層間絶縁膜ＩＬ３にコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成することができる。その後、フォトレジストパターンは、アッシングなどにより除去する。この場合、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４は、同じ工程で一緒に形成される。

他の形態として、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３形成工程と、コンタクトホールＣＴ４形成工程を、別工程として行うこともでき、その場合についても説明する。まず、層間絶縁膜ＩＬ３上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成する。このフォトレジストパターンは、コンタクトホールＣＴ４用の開口部は有しているが、各コンタクトホールＣＴ１，ＣＴ２，ＣＴ３用の開口部は有していない。それから、このフォトレジストパターンをエッチングマスクとして用いて層間絶縁膜ＩＬ３をエッチングすることにより、層間絶縁膜ＩＬ３にコンタクトホールＣＴ４を形成する。それから、このフォトレジストパターンをアッシングなどにより除去してから、他のフォトレジストパターン（図示せず）をフォトリソグラフィ技術を用いて層間絶縁膜ＩＬ３上に形成する。この際に形成したフォトレジストパターンは、各コンタクトホールＣＴ１，ＣＴ２，ＣＴ３用の開口部は有しているが、コンタクトホールＣＴ４用の開口部は有していない。このため、コンタクトホールＣＴ４内は、フォトレジストパターンで埋め込まれる。それから、このフォトレジストパターンをエッチングマスクとして用いて層間絶縁膜ＩＬ３をエッチングすることにより、層間絶縁膜ＩＬ３にコンタクトホールＣＴ１，ＣＴ２，ＣＴ３を形成する。その後、フォトレジストパターンをアッシングなどにより除去する。このようにしてコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成することができるが、この場合は、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３とコンタクトホールＣＴ４とは、別々の工程で形成される。

工程数をできるだけ抑制する観点では、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を同じ工程で一緒に形成することが望ましく、これにより、半導体装置の製造工程数を抑制して、半導体装置の製造コストを低減することができる。一方、コンタクトホールＣＴ４形成工程と、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３形成工程とを、別々に行った場合は、製造工程数は増加してしまうが、コンタクトホールＣＴ４形成時にコンタクトホールＣＴ４の底部で露出したキャップ層ＣＰのオーバーエッチングを抑制できるという利点を得られる。

次に、図１７に示されるように、層間絶縁膜ＩＬ３上（すなわち絶縁膜ＩＬ２上）に導電膜（導体膜）ＣＦ１を形成する。

導電膜ＣＦ１は、ヒータＨＴ形成用の導電膜であるが、コンタクト部ＣＢ形成用の導電膜も兼ねている。導電膜ＣＦ１は、金属材料からなることが好ましく、より好ましくは、チタン（Ｔｉ）膜、または、窒化チタン（ＴｉＮ）膜、あるいは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなり、スパッタリング法などを用いて形成することができる。コンタクトホールＣＴ（ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４）が形成された状態で導電膜ＣＦ１を形成するため、導電膜ＣＦ１は、層間絶縁膜ＩＬ３の上面上だけでなく、コンタクトホールＣＴ内にも、具体的には、コンタクトホールＣＴ（ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４）の底面上および側壁（側面）上にも、形成される。

次に、図１８に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて導電膜ＣＦ１をパターニングすることにより、ヒータＨＴおよびコンタクト部ＣＢ（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４）を形成する。

ヒータＨＴおよびコンタクト部ＣＢは、具体的には次のようにして形成することができる。まず、導電膜ＣＦ１上にフォトリソグラフィ技術を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして用いて導電膜ＣＦ１をエッチングすることにより、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を形成することができる。その後、フォトレジストパターンは、アッシングなどにより除去する。ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４は、それぞれ、パターニングされた導電膜ＣＦ１からなる。ヒータＨＴとコンタクト部ＣＢ１とコンタクト部ＣＢ２とコンタクト部ＣＢ３とコンタクト部ＣＢ４とは、同じ工程で一緒に形成されるが、つながってはおらず、互いに分離されている。ヒータＨＴとコンタクト部ＣＢ１とコンタクト部ＣＢ２とコンタクト部ＣＢ３とコンタクト部ＣＢ４とは、共通の導電膜ＣＦ１をパターニングして形成されたことを反映して、互いに同じ材料からなる。導電膜ＣＦ１の材料を上述のように選択した場合は、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４の全ては、チタン膜からなるか、または窒化チタン膜からなるか、あるいは、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなる。

ヒータＨＴは、領域ＡＲ３において層間絶縁膜ＩＬ３上に形成されるが、光導波路ＷＯ３を的確に加熱できるように、光導波路ＷＯ３の上方に配置される。

各コンタクト部ＣＢは、コンタクトホールＣＴ内と層間絶縁膜ＩＬ３上とに連続的に形成されている。すなわち、各コンタクト部ＣＢは、コンタクトホールＣＴ内の導電膜ＣＦ１からなる部分と、層間絶縁膜ＩＬ３の上面上の導電膜ＣＦ１からなる部分と、を一体的に有している。つまり、各コンタクト部ＣＢは、コンタクトホールＣＴ内に位置する部分と、そのコンタクトホールＣＴの周囲の層間絶縁膜ＩＬ３の上面上に位置する部分とを、一体的に有している。このため、導電膜ＣＦ１をパターニングする際には、コンタクトホールＣＴ内とその周囲に導電膜ＣＦ１が残るようにし、コンタクトホールＣＴ内とその周囲に残存する導電膜ＣＦ１により、コンタクト部ＣＢが形成される。

このため、コンタクト部ＣＢ１は、コンタクトホールＣＴ１内と層間絶縁膜ＩＬ３上とに連続的に形成されており、コンタクトホールＣＴ１内に位置する部分と、層間絶縁膜ＩＬ３の上面上に位置する部分とを、一体的に有している。コンタクト部ＣＢ１は、コンタクトホールＣＴ１の底部でｐ型の半導体部ＰＲに接して、そのｐ型の半導体部ＰＲと電気的に接続されている。

また、コンタクト部ＣＢ２は、コンタクトホールＣＴ２内と層間絶縁膜ＩＬ３上とに連続的に形成されており、コンタクトホールＣＴ２内に位置する部分と、層間絶縁膜ＩＬ３の上面上に位置する部分とを、一体的に有している。コンタクト部ＣＢ２は、コンタクトホールＣＴ２の底部でｎ型の半導体部ＮＲに接して、そのｎ型の半導体部ＮＲと電気的に接続されている。

また、コンタクト部ＣＢ３は、コンタクトホールＣＴ３内と層間絶縁膜ＩＬ３上とに連続的に形成されており、コンタクトホールＣＴ３内に位置する部分と、層間絶縁膜ＩＬ３の上面上に位置する部分とを、一体的に有している。コンタクト部ＣＢ３は、コンタクトホールＣＴ３の底部でｐ型の半導体部ＰＲＯに接して、そのｐ型の半導体部ＰＲＯと電気的に接続されている。

また、コンタクト部ＣＢ４は、コンタクトホールＣＴ４内と層間絶縁膜ＩＬ３上とに連続的に形成されており、コンタクトホールＣＴ４内に位置する部分と、層間絶縁膜ＩＬ３の上面上に位置する部分とを、一体的に有している。コンタクト部ＣＢ４は、コンタクトホールＣＴ４の底部でキャップ層ＣＰに接して、そのキャップ層ＣＰと電気的に接続されている。

なお、図１８の場合は、導電膜ＣＦ１の厚みが薄く、具体的には、コンタクトホールＣＴの直径の半分よりも薄いため、導電膜ＣＦ１を形成した際に、コンタクトホールＣＴの側壁上と底面上とに導電膜ＣＦ１が形成されるが、コンタクトホールＣＴ内が導電膜ＣＦ１で完全に埋め込まれるわけではない。この場合は、形成されたコンタクト部ＣＢは、層間絶縁膜ＩＬ３の上面上に延在する部分と、コンタクトホールＣＴの側壁上に延在する部分と、コンタクトホールＣＴの底面上に延在する部分とを、一体的に有しているが、コンタクト部ＣＢはコンタクトホールＣＴ内を完全に埋め込んではいない。このため、後で層間絶縁膜ＩＬ４を形成すると、コンタクトホールＣＴ内において、コンタクト部ＣＢが存在しない領域には層間絶縁膜ＩＬ４の一部が埋め込まれることになる。ヒータＨＴは、光導波路ＷＯ３を加熱する発熱体としての機能を発揮できるように抵抗値が設定され、その抵抗値が得られるように、ヒータＨＴの平面寸法と厚さが設定される。このため、導電膜ＣＦ１の厚さを薄くする場合があるが、そのような場合には、図１８のようなコンタクト部ＣＢを形成すればよい。

他の形態として、導電膜ＣＦ１の厚みが厚い場合、具体的には、コンタクトホールＣＴの直径の半分以上の場合には、導電膜ＣＦ１を形成した際に、コンタクトホールＣＴ内は導電膜ＣＦ１で完全に埋め込まれた状態になる。この場合は、形成されたコンタクト部ＣＢは、層間絶縁膜ＩＬ３の上面上に延在する部分と、コンタクトホールＣＴ内を埋め込む部分とを一体的に有した状態になり、コンタクトホールＣＴは、コンタクト部ＣＢで完全には埋め込まれた状態になる。

次に、図１９に示されるように、層間絶縁膜ＩＬ３上に、ヒータＨＴおよびコンタクト部ＣＢ（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４）を覆うように、層間絶縁膜ＩＬ４を形成する。層間絶縁膜ＩＬ４の形成後、層間絶縁膜ＩＬ４の上面をＣＭＰ法により研磨するなどして、層間絶縁膜ＩＬ４の上面を平坦化することもできる。層間絶縁膜ＩＬ４は、好ましくは酸化シリコン膜からなり、例えばＣＶＤ法を用いて形成することができる。

次に、図２０に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＬ４にスルーホール（開口部）ＳＨを形成する。スルーホールＳＨは、層間絶縁膜ＩＬ４を貫通するように形成される。

スルーホールＳＨは、例えば次のようにして形成することができる。まず、層間絶縁膜ＩＬ４上にフォトリソグラフィ技術を用いてフォトレジストパターンを形成する。このフォトレジストパターンは、各スルーホールＳＨ用の開口部を有している。それから、このフォトレジストパターンをエッチングマスクとして用いて層間絶縁膜ＩＬ４をエッチングすることにより、層間絶縁膜ＩＬ４にスルーホールＳＨを形成することができる。その後、フォトレジストパターンは、アッシングなどにより除去する。スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５は、同じ工程で一緒に形成される。

スルーホールＳＨは、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を含んでいる。スルーホールＳＨ１は、領域ＡＲ２において、コンタクト部ＣＢ１上に形成され、スルーホールＳＨ２は、領域ＡＲ２において、コンタクト部ＣＢ２上に形成される。また、スルーホールＳＨ３は、領域ＡＲ４において、コンタクト部ＣＢ３上に形成され、スルーホールＳＨ４は、領域ＡＲ４において、コンタクト部ＣＢ４上に形成される。また、スルーホールＳＨ５は、領域ＡＲ３において、ヒータＨＴ上に形成される。

スルーホールＳＨ１は、平面視において、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ１に内包されている。スルーホールＳＨ１は、層間絶縁膜ＩＬ４を貫通して、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ１に達しており、スルーホールＳＨ１の底部では、コンタクト部ＣＢ１の上面の一部が露出される。また、スルーホールＳＨ２は、平面視において、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ２に内包されている。スルーホールＳＨ２は、層間絶縁膜ＩＬ４を貫通して、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ２に達しており、スルーホールＳＨ２の底部では、コンタクト部ＣＢ２の上面の一部が露出される。また、スルーホールＳＨ３は、平面視において、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ３に内包されている。スルーホールＳＨ３は、層間絶縁膜ＩＬ４を貫通して、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ３に達しており、スルーホールＳＨ３の底部では、コンタクト部ＣＢ３の上面の一部が露出される。また、スルーホールＳＨ４は、平面視において、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ４に内包されている。スルーホールＳＨ４は、層間絶縁膜ＩＬ４を貫通して、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ４に達しており、スルーホールＳＨ４の底部では、コンタクト部ＣＢ４の上面の一部が露出される。また、スルーホールＳＨ５は、平面視において、層間絶縁膜ＩＬ３の上面上に位置するヒータＨＴに内包されている。スルーホールＳＨ５は、層間絶縁膜ＩＬ４を貫通して、層間絶縁膜ＩＬ３の上面上に位置するヒータＨＴに達しており、スルーホールＳＨ５の底部では、ヒータＨＴの上面の一部が露出される。スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の深さは、互いにほぼ同じである。

次に、図２１に示されるように、層間絶縁膜ＩＬ４のスルーホールＳＨ（ＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５）内に導電性のプラグＰＧを形成する（埋め込む）。

プラグＰＧは、例えば次のようにして形成することができる。まず、スルーホールＳＨの底面および側壁上を含む層間絶縁膜ＩＬ４上に、バリア導体膜を形成してから、そのバリア導体膜上にタングステン膜などからなる主導体膜をスルーホールＳＨ内を埋めるように形成する。バリア導体膜は、例えば、チタン膜または窒化チタン膜あるいはそれらの積層膜からなる。その後、スルーホールＳＨの外部の不要な主導体膜およびバリア導体膜をＣＭＰ法またはエッチバック法などによって除去することにより、プラグＰＧを形成することができる。プラグＰＧは、スルーホールＳＨ内に残存する主導体膜およびバリア導体膜からなる。

スルーホールＳＨ１内に埋め込まれたプラグＰＧが、プラグＰＧ１であり、このプラグＰＧ１は、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ１上に配置され、そのコンタクト部ＣＢ１に接して電気的に接続される。また、スルーホールＳＨ２内に埋め込まれたプラグＰＧが、プラグＰＧ２であり、このプラグＰＧ２は、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ２上に配置され、そのコンタクト部ＣＢ２に接して電気的に接続される。また、スルーホールＳＨ３内に埋め込まれたプラグＰＧが、プラグＰＧ３であり、このプラグＰＧ３は、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ３上に配置され、そのコンタクト部ＣＢ３に接して電気的に接続される。また、スルーホールＳＨ４内に埋め込まれたプラグＰＧが、プラグＰＧ４であり、このプラグＰＧ４は、層間絶縁膜ＩＬ３の上面上に位置する部分のコンタクト部ＣＢ４上に配置され、そのコンタクト部ＣＢ４に接して電気的に接続される。また、スルーホールＳＨ５内に埋め込まれたプラグＰＧが、プラグＰＧ５であり、このプラグＰＧ５は、層間絶縁膜ＩＬ３の上面上に位置するヒータＨＴに接して、そのヒータＨＴと電気的に接続される。プラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ５の高さ（高さ方向の寸法）は、互いにほぼ同じである。

次に、図２２に示されるように、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ４上に、配線Ｍ１を形成する。

配線Ｍ１は、例えば次のようにして形成することができる。まず、プラグＰＧが埋め込まれた層間絶縁膜ＩＬ４上に、配線Ｍ１形成用の導電膜を形成する。この導電膜は、例えば、バリア導体膜とその上の主導体膜とその上のバリア導体膜との積層膜からなる。バリア導体膜は、チタン膜または窒化チタン膜あるいはそれらの積層膜からなり、主導体膜は、アルミニウム膜またはアルミニウム合金膜からなる。それから、この導電膜上にフォトリソグラフィ技術を用いてフォトレジストパターンを形成してから、このフォトレジストパターンをエッチングマスクとして用いて導電膜をエッチングすることにより、配線Ｍ１を形成することができる。その後、フォトレジストパターンは、アッシングなどにより除去する。配線Ｍ１は、パターニングされた導電膜からなる。配線Ｍ１を形成すると、各プラグＰＧの上面は配線Ｍ１に接するため、各プラグＰＧはその上の配線Ｍ１と電気的に接続される。

配線Ｍ１は、上記配線Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃ，Ｍ１ｄ，Ｍ１ｅを含んでいる。配線Ｍ１ａは、プラグＰＧ１およびコンタクト部ＣＢ１を介してｐ型の半導体領域ＰＲと電気的に接続される。また、配線Ｍ１ｂは、プラグＰＧ２およびコンタクト部ＣＢ２を介してｎ型の半導体領域ＮＲと電気的に接続される。また、配線Ｍ１ｃは、プラグＰＧ５を介してヒータＨＴと電気的に接続される。また、配線Ｍ１ｄは、プラグＰＧ３およびコンタクト部ＣＢ３を介してｐ型の半導体領域ＰＲＯと電気的に接続される。また、配線Ｍ１ｅは、プラグＰＧ４およびコンタクト部ＣＢ４を介してキャップ層ＣＰと電気的に接続され、更にそのキャップ層ＣＰを介してｎ型の半導体領域ＮＲと電気的に接続される。

次に、図２３に示されるように、層間絶縁膜ＩＬ４上に、配線Ｍ１を覆うように、層間絶縁膜ＩＬ５を形成する。層間絶縁膜ＩＬ５の形成後、層間絶縁膜ＩＬ５の上面をＣＭＰ法により研磨するなどして、層間絶縁膜ＩＬ５の上面を平坦化することもできる。層間絶縁膜ＩＬ５は、好ましくは酸化シリコン膜からなり、例えばＣＶＤ法を用いて形成することができる。

次に、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＬ５にスルーホール（貫通孔）を形成してから、そのスルーホール内に導電性のプラグＰＬＧを形成する（埋め込む）。プラグＰＬＧは、上記プラグＰＧとほぼ同様の手法により形成することができる。

次に、プラグＰＬＧが埋め込まれた層間絶縁膜ＩＬ５上に、配線Ｍ２を形成する。配線Ｍ２は、配線Ｍ１とほぼ同様の手法により形成することができる。すなわち、プラグＰＬＧが埋め込まれた層間絶縁膜ＩＬ５上に、配線Ｍ２形成用の導電膜を形成してから、その導電膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより、配線Ｍ２を形成することができる。プラグＰＬＧは、配線Ｍ２と配線Ｍ１との間に配置されて、その配線Ｍ２と配線Ｍ１とを電気的に接続する。

次に、図２４に示されるように、層間絶縁膜ＩＬ５上に、配線Ｍ２を覆うように、保護膜ＴＣを形成する。保護膜ＴＣは、例えば酸窒化シリコン膜からなり、ＣＶＤ法などを用いて形成することができる。

次に、フォトリソグラフィ技術およびエッチング技術を用いて保護膜ＴＣに開口部ＯＰ２を形成する。保護膜ＴＣの開口部ＯＰ２からは、配線Ｍ２の一部が露出する。開口部ＯＰ２から露出する部分の配線Ｍ２が、パッド部（ボンディングパッド、外部接続部）となる。その後、ＳＯＩ基板ＳＢを、その上の構造とともにダイシング（切断）して個片化することにより、半導体チップ（半導体装置）が取得される。

このようにして、本実施の形態の半導体装置を製造することができる。

［検討の経緯について］
本発明者が検討した検討例の半導体装置について、図２５を参照して説明する。図２５は、本発明者が検討した検討例の半導体装置の要部断面図であり、上記図２に相当する領域の断面図が示されている。なお、図２５においては、図面を簡略化するために、上記層間絶縁膜ＩＬ５およびそれよりも上の構造については、図示を省略している。

図２５に示される検討例の半導体装置は、基体ＳＢ１と、基体ＳＢ１上に形成された絶縁層ＣＬと、絶縁層ＣＬ上に形成された光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯと、半導体部ＰＲＯ上に形成された半導体部ＮＲＯと、半導体部ＮＲＯ上に形成されたキャップ層ＣＰとを有しており、これは本実施の形態の半導体装置と同様である。なお、光導波路ＷＯ４は、上記図８および図９に示されているが、上記図２および図２５では図示されない。また、図２５に示される検討例の半導体装置の場合も、本実施の形態と同様に、光導波路ＷＯ３の上方において、層間絶縁膜ＩＬ３上にヒータＨＴが形成されている。

図２５に示される検討例の半導体装置においては、層間絶縁膜ＩＬ４上に配線Ｍ１０１ａ，Ｍ１０１ｂ，Ｍ１０１ｃ，Ｍ１０１ｄ，Ｍ１０１ｅが形成されているが、これらの配線Ｍ１０１ａ，Ｍ１０１ｂ，Ｍ１０１ｃ，Ｍ１０１ｄ，Ｍ１０１ｅと、半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯおよびヒータＨＴと接続の仕方が、本実施の形態と相違している。

すなわち、図２５に示される検討例の半導体装置においては、本実施の形態のコンタクト部ＣＢ（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４）に相当するものは形成されていない。そして、配線Ｍ１０１ａ，Ｍ１０１ｂ，Ｍ１０１ｃ，Ｍ１０１ｄ，Ｍ１０１ｅは、導電性のプラグＰＧ１０１，ＰＧ１０２，ＰＧ１０３，ＰＧ１０４，ＰＧ１０５を介して、半導体部ＰＲ，ＮＲ，ＰＲＯ、キャップ層ＣＰおよびヒータＨＴに直接的に接続されている。

具体的には、配線Ｍ１０１ａは、層間絶縁膜ＩＬ３，ＩＬ４を貫通するコンタクトホールＣＴ１０１に埋め込まれたプラグＰＧ１０１を介して、ｐ型の半導体部ＰＲに電気的に接続されている。また、配線Ｍ１０１ｂは、層間絶縁膜ＩＬ３，ＩＬ４を貫通するコンタクトホールＣＴ１０２に埋め込まれたプラグＰＧ１０２を介して、ｎ型の半導体部ＮＲに電気的に接続されている。また、配線Ｍ１０１ｃは、層間絶縁膜ＩＬ４を貫通するコンタクトホールＣＴ１０５に埋め込まれたプラグＰＧ１０５を介して、ヒータＨＴに電気的に接続されている。また、配線Ｍ１０１ｄは、層間絶縁膜ＩＬ３，ＩＬ４を貫通するコンタクトホールＣＴ１０３に埋め込まれたプラグＰＧ１０３を介して、ｐ型の半導体部ＰＲＯに電気的に接続されている。また、配線Ｍ１０１ｅは、層間絶縁膜ＩＬ３，ＩＬ４を貫通するコンタクトホールＣＴ１０４に埋め込まれたプラグＰＧ１０４を介して、キャップ層ＣＰに電気的に接続され、更にそのキャップ層ＣＰを介してｎ型の半導体部ＮＲＯに電気的に接続されている。

次に、図２５に示される検討例の半導体装置の製造工程について、図２６〜図３０を参照して説明する。図２６〜図３０は、検討例の半導体装置の製造工程中の要部断面図であり、上記図２５に相当する断面が示されている。

キャップ層ＣＰ上を含む絶縁膜ＩＬ１上に絶縁膜ＩＬ２を形成してから、絶縁膜ＩＬ２の上面をＣＭＰ法により研磨して、上記図１５の構造を得るまでは、検討例の半導体装置の製造工程も、上述した本実施の形態の製造工程とほぼ同様である。

検討例の場合は、上記図１５の構造を得た後、上記コンタクトホールＣＴ形成工程を行うことなく、図２６に示されるように、層間絶縁膜ＩＬ３上に導電膜ＣＦ１０１を形成する。それから、図２７に示されるように、導電膜ＣＦ１０１をパターニングすることにより、ヒータＨＴを形成する。但し、検討例の場合は、上記コンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４に相当するものは形成されない。

それから、図２８に示されるように、層間絶縁膜ＩＬ３上に、ヒータＨＴを覆うように、層間絶縁膜ＩＬ４を形成する。層間絶縁膜ＩＬ４の形成後、層間絶縁膜ＩＬ４の上面をＣＭＰ法により研磨するなどして、層間絶縁膜ＩＬ４の上面を平坦化する。

それから、図２９に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて層間絶縁膜ＩＬ４，ＩＬ３にコンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３，ＣＴ１０４，ＣＴ１０５を形成する。

コンタクトホールＣＴ１０１は、層間絶縁膜ＩＬ４、絶縁膜ＩＬ２および絶縁膜ＩＬ１を貫通し、コンタクトホールＣＴ１０１の底部では、ｐ型の半導体部ＰＲの一部が露出される。コンタクトホールＣＴ１０２は、層間絶縁膜ＩＬ４、絶縁膜ＩＬ２および絶縁膜ＩＬ１を貫通し、コンタクトホールＣＴ１０２の底部では、ｎ型の半導体部ＮＲの一部が露出される。コンタクトホールＣＴ１０３は、層間絶縁膜ＩＬ４、絶縁膜ＩＬ２および絶縁膜ＩＬ１を貫通し、コンタクトホールＣＴ１０３の底部では、ｐ型の半導体部ＰＲＯの一部が露出される。コンタクトホールＣＴ１０４は、層間絶縁膜ＩＬ４および絶縁膜ＩＬ２を貫通し、コンタクトホールＣＴ１０４の底部では、キャップ層ＣＰの一部が露出される。コンタクトホールＣＴ１０５は、層間絶縁膜ＩＬ４を貫通し、コンタクトホールＣＴ１０５の底部では、ヒータＨＴの一部が露出される。

それから、図３０に示されるように、コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３，ＣＴ１０４，ＣＴ１０５内に導電性のプラグＰＧ１０１，ＰＧ１０２，ＰＧ１０３，ＰＧ１０４，ＰＧ１０５を形成する。それから、図２５に示されるように、プラグＰＧ１０１，ＰＧ１０２，ＰＧ１０３，ＰＧ１０４，ＰＧ１０５が埋め込まれた層間絶縁膜ＩＬ４上に、配線Ｍ１０１ａ，Ｍ１０１ｂ，Ｍ１０１ｃ，Ｍ１０１ｄ，Ｍ１０１ｅを形成する。その後、層間絶縁膜ＩＬ４上に、配線Ｍ１０１ａ〜Ｍ１０１ｅを覆うように、上記層間絶縁膜ＩＬ５を形成するが、ここではその図示および説明は省略する。

次に、本発明者が見出した課題について説明する。

本発明者は、シリコンフォトニクス技術を適用した半導体装置において、ヒータによる加熱を用いた光変調器を導入することを検討している。このため、上述のように、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４、半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯおよびヒータＨＴを、同じ半導体装置（半導体チップ）内に形成することを検討している。

光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯは、互いに同じ材料（シリコン）からなり、ＳＯＩ基板のＳＯＩ層（上記半導体層ＳＬ）をパターニングすることにより、形成することができる。このため、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯは、いずれも絶縁層ＣＬ上に形成され、すなわち同層に形成される。

しかしながら、光電変換用の素子を形成するために設ける半導体部ＮＲＯは、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯとは異なる材料（具体的にはゲルマニウム）からなる。このため、半導体部ＮＲＯは、半導体層ＳＬをパターニングすることでは形成できず、従って、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯとは異なる層に形成する必要がある。このため、半導体部ＰＲＯ上に半導体部ＮＲＯを形成している。また、ヒータＨＴは、ヒータとしての適切な特性を得るために、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯとは異なる材料からなり、かつ、半導体部ＮＲＯとも異なる材料からなる。また、配線Ｍ１を用いてヒータを形成しようとすると、配線Ｍ１は低抵抗率であることが必要なことから、ヒータの抵抗も小さくなってしまい、ヒータとしての機能を確保しにくくなる。このため、ヒータＨＴは、配線Ｍ１とは別の層に別個に形成することが望ましい。従って、ヒータＨＴは、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯとは異なる層で、かつ、半導体部ＮＲＯとも異なる層で、かつ、配線Ｍ１とも異なる層に形成する必要がある。

従って、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯが形成された層と、半導体部ＮＲＯおよびキャップ層ＣＰの積層構造体が形成された層と、ヒータＨＴが形成された層とは、高さ位置が相違しており、ヒータＨＴが形成された層が最も高い位置にある。具体的には、絶縁層ＣＬ上にＷＯ２，ＷＯ３，ＷＯ４および半導体部ＰＲ，ＮＲ，ＰＲＯが形成され、ｐ型の半導体部ＰＲＯ上に半導体部ＮＲＯおよびキャップ層ＣＰの積層構造体が形成され、層間絶縁膜ＩＬ３上にヒータＨＴが形成されている。そして、ヒータＨＴおよび半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯのそれぞれは、層間絶縁膜ＩＬ４上に設けた配線に電気的に接続する必要がある。

これらは、本実施の形態の場合と検討例の場合とで共通であるが、半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯおよびヒータＨＴを層間絶縁膜ＩＬ４上の配線に電気的に接続する手法が、検討例の場合と本実施の形態の場合とで相違している。

検討例の場合は、層間絶縁膜ＩＬ４および絶縁膜ＩＬ２，ＩＬ１を貫通するコンタクトホールＣＴ１０１にプラグＰＧ１０１を埋め込み、このプラグＰＧ１０１を通じて、ｐ型の半導体部ＰＲを層間絶縁膜ＩＬ４上の配線Ｍ１０１ａに電気的に接続している。また、層間絶縁膜ＩＬ４および絶縁膜ＩＬ２，ＩＬ１を貫通するコンタクトホールＣＴ１０２にプラグＰＧ１０２を埋め込み、このプラグＰＧ１０２を通じて、ｎ型の半導体部ＮＲを層間絶縁膜ＩＬ４上の配線Ｍ１０１ｂに電気的に接続している。また、層間絶縁膜ＩＬ４および絶縁膜ＩＬ２，ＩＬ１を貫通するコンタクトホールＣＴ１０３にプラグＰＧ１０３を埋め込み、このプラグＰＧ１０３を通じて、ｐ型の半導体部ＰＲＯを層間絶縁膜ＩＬ４上の配線Ｍ１０１ｄに電気的に接続している。また、層間絶縁膜ＩＬ４および絶縁膜ＩＬ２を貫通するコンタクトホールＣＴ１０４にプラグＰＧ１０４を埋め込み、このプラグＰＧ１０４を通じて、キャップ層ＣＰを層間絶縁膜ＩＬ４上の配線Ｍ１０１ｅに電気的に接続している。また、層間絶縁膜ＩＬ４を貫通するコンタクトホールＣＴ１０５にプラグＰＧ１０５を埋め込み、このプラグＰＧ１０５を通じて、ヒータＨＴを層間絶縁膜ＩＬ４上の配線Ｍ１０１ｃに電気的に接続している。

このため、コンタクトホールＣＴ１０４の深さは、コンタクトホールＣＴ１０５の深さよりも深く、かつ、コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３の深さは、コンタクトホールＣＴ１０４の深さよりも更に深くなる。つまり、コンタクトホールＣＴ１０５の深さはある程度浅いが、コンタクトホールＣＴ１０４の深さはかなり深くなり、コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３の深さは更に深くなる。また、ヒータＨＴと光導波路ＷＯ３との間の距離をある程度大きくする必要があることも、コンタクトホールＣＴ１０５の深さと、他のコンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３，ＣＴ１０４の深さとの差を大きくしている。

このようなコンタクトホールＣＴ１０１〜ＣＴ１０５をフォトリソグラフィ技術およびエッチング技術を用いて形成しようとすると、オーバーエッチングに伴う不具合が生じる虞があり、半導体装置の信頼性の低下が懸念される。これについて以下に説明する。

図２９のように、深さが均一ではないコンタクトホールＣＴ１０１〜ＣＴ１０５をエッチングによって形成する際には、最も深いコンタクトホールＣＴ１０１〜ＣＴ１０３の深さに合わせて、エッチングを行う必要がある。このため、コンタクトホールＣＴ１０１〜ＣＴ１０５形成時は、コンタクトホールＣＴ１０１〜ＣＴ１０３の底部で露出した半導体部ＰＲ，ＮＲ，ＰＲＯのオーバーエッチング量に比べて、コンタクトホールＣＴ１０４の底部で露出したキャップ層ＣＰのオーバーエッチング量が大きくなり、コンタクトホールＣＴ１０５の底部で露出したヒータＨＴとのオーバーエッチング量が更に大きくなる。

また、コンタクトホールＣＴ１０１〜ＣＴ１０５をエッチングによって形成する際には、最も深いコンタクトホールＣＴ１０１〜ＣＴ１０３が確実に開口するように、オーバーエッチング量を設定する必要がある。オーバーエッチングの設定量は、形成すべきコンタクトホールの深さに対して、所定の割合に設定することが一般的であるため、形成すべきコンタクトホールの深さが深くなれば、オーバーエッチングの設定量も大きくする必要がある。これについて、一例を挙げて説明する。

例えば、酸化シリコン膜に５００ｎｍの深さのコンタクトホールを形成する場合に、エッチング量を丁度５００ｎｍに設定してしまうと、製造装置の条件変動などによりコンタクトホールを開口できないことが懸念される。このため、酸化シリコン膜に５００ｎｍの深さのコンタクトホールを形成する場合には、オーバーエッチング量をコンタクトホールの深さの４０％の２００ｎｍに設定し、酸化シリコン膜を７００ｎｍエッチングできるエッチング量をトータルのエッチング量として、エッチングを行う。また、酸化シリコン膜に１０００ｎｍの深さのコンタクトホールを形成する場合には、オーバーエッチング量をコンタクトホールの深さの４０％の４００ｎｍに設定し、酸化シリコン膜を１４００ｎｍエッチングできるエッチング量をトータルのエッチング量として、エッチングを行う。これにより、製造装置の条件が意図せずに変動しても、コンタクトホールを確実に開口することができる。このため、酸化シリコン膜に５００ｎｍの深さのコンタクトホールを形成する場合よりも、酸化シリコン膜に１０００ｎｍの深さのコンタクトホールを形成する場合の方が、オーバーエッチング量は大きくなる。

従って、コンタクトホールＣＴ１０１〜ＣＴ１０５形成時のオーバーエッチングの設定量は、深さが深いコンタクトホールＣＴ１０１〜ＣＴ１０３に合わせて設定する必要があり、かなり大きくする必要がある。このことは、コンタクトホールＣＴ１０１〜ＣＴ１０５形成時に、コンタクトホールＣＴ１０１〜ＣＴ１０３の底部で露出した半導体部ＰＲ，ＮＲ，ＰＲＯのオーバーエッチング量がかなり大きくなることにつながり、コンタクトホールＣＴ１０４，ＣＴ１０５の底部で露出したキャップ層ＣＰおよびヒータＨＴのオーバーエッチング量が更に大きくなることにつながる。

また、ヒータＨＴは、光導波路ＷＯ３を加熱するために光導波路ＷＯ３の上方に配置されているが、ヒータＨＴと光導波路ＷＯ３との間の距離はある程度大きくする必要がある。これは、コンタクトホールＣＴ１０１〜ＣＴ１０３の深さを深くするとともに、コンタクトホールＣＴ１０１〜ＣＴ１０３とコンタクトホールＣＴ１０５の深さの差を大きくするように作用するため、半導体部ＰＲ，ＮＲ，ＰＲＯ、キャップ層ＣＰおよびヒータＨＴのオーバーエッチングを増大するように作用する。また、ゲルマニウム受光器の機能を考慮すると、半導体部ＮＲの厚さはある程度必要であるが、半導体部ＮＲの厚さを厚くすることは、コンタクトホールＣＴ１０１〜ＣＴ１０３の深さを深くするとともに、コンタクトホールＣＴ１０１〜ＣＴ１０３とコンタクトホールＣＴ１０４との深さの差を大きくするように作用するため、キャップ層ＣＰのオーバーエッチングを増大するように作用する。また、ゲルマニウム受光器の機能を考慮すると、キャップ層ＣＰの厚さはあまり厚くすることはできないため、キャップ層ＣＰのオーバーエッチング量が大きくなると、キャップ層ＣＰがオーバーエッチングによって消失して半導体部ＮＲＯまでもがオーバーエッチングされる虞がある。

従って、検討例の場合は、コンタクトホールＣＴ１０１〜ＣＴ１０３の底部で露出した半導体部ＰＲ，ＮＲ，ＰＲＯのオーバーエッチング量がかなり大きくなり、コンタクトホールＣＴ１０４の底部で露出したキャップ層ＣＰのオーバーエッチング量が更に大きくなり、コンタクトホールＣＴ１０５の底部で露出したヒータＨＴとのオーバーエッチング量が更に大きくなる。コンタクトホールＣＴ１０１〜ＣＴ１０５の底部で露出した半導体部ＰＲ，ＮＲ，ＰＲＯ、キャップ層ＣＰおよびヒータＨＴのオーバーエッチング量が大きくなることは、製造される半導体装置の信頼性を低下させる虞がある。半導体装置の信頼性を向上させるためには、半導体部ＰＲ，ＮＲ，ＰＲＯ、キャップ層ＣＰおよびヒータＨＴのオーバーエッチング量を抑制することが望まれる。

また、コンタクトホールＣＴ１０１〜ＣＴ１０３の深さが深いことは、コンタクトホールＣＴ１０１〜ＣＴ１０３のアスペクト比（縦横比）が大きくなることにつながるため、コンタクトホールＣＴ１０１〜ＣＴ１０３をエッチングで開口しにくくなり、コンタクトホールＣＴ１０１〜ＣＴ１０３の形成不良を招く虞がある。この点でも、製造される半導体装置の信頼性を低下させる虞がある。

［主要な特徴と効果について］
本実施の形態の主要な特徴のうちの一つは、半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯ上に、それらとそれぞれ電気的に接続されたコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を設けたことである。そして、層間絶縁膜ＩＬ４上に形成された配線Ｍ１ａ，Ｍ１ｂ，Ｍ１ｃ，Ｍ１ｄ，Ｍ１ｅと、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４とを、層間絶縁膜ＩＬ４に埋め込まれたプラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ５を介してそれぞれ電気的に接続している。

本実施の形態では、このような構成を採用したことにより、半導体装置の信頼性を向上させることができる。以下、その理由について具体的に説明する。

層間絶縁膜ＩＬ４上に形成された配線Ｍ１ｃは、プラグＰＧ５を介してヒータＨＴに電気的に接続するが、層間絶縁膜ＩＬ４上に形成された配線Ｍ１ａ，Ｍ１ｂ，Ｍ１ｄ，Ｍ１ｅは、プラグＰＧ（ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４）とコンタクト部ＣＢ（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４）とを介して、半導体部ＰＲ，ＮＲ，ＰＲＯおよびキャップ層ＣＰにそれぞれ電気的に接続している。

ヒータＨＴは、層間絶縁膜ＩＬ３上に形成され、また、各コンタクト部ＣＢ（ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４）は、層間絶縁膜ＩＬ３に設けたコンタクトホールＣＴ（ＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４）内と層間絶縁膜ＩＬ３上とに連続的に形成されている。これは、ヒータＨＴとコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４とが、共通の導電膜ＣＦ１をパターニングすることにより形成されたことを反映している。

このため、配線Ｍ１ｃとヒータＨＴとの間と、配線Ｍ１ａとコンタクト部ＣＢ１との間と、配線Ｍ１ｂとコンタクト部ＣＢ２との間と、配線Ｍ１ｄとコンタクト部ＣＢ３との間と、配線Ｍ１ｅとコンタクト部ＣＢ４との間とは、いずれも、層間絶縁膜ＩＬ４に埋め込まれたプラグＰＧ（ＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ５）によって接続することができる。このため、プラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ５を形成するために設けるスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５は、層間絶縁膜ＩＬ４に形成すればよい。従って、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の深さは、互いにほぼ同じになり、しかも、かなり浅くなる。具体的には、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の深さは、上記比較例における上記コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３よりもかなり浅くなり、上記コンタクトホールＣＴ１０５と同程度になる。このため、層間絶縁膜ＩＬ４にスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を形成する際には、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の底部で露出するコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４およびヒータＨＴのオーバーエッチング量をかなり小さくすることができる。このため、層間絶縁膜ＩＬ４にスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を形成する際に、オーバーエッチングに伴う不具合は生じにくい。また、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を形成する際には、半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯおよびキャップ層ＣＰは露出されない。このため、層間絶縁膜ＩＬ４にスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を形成する際には、半導体部ＰＲ，ＮＲ，ＰＲＯ，ＮＲＯおよびキャップ層ＣＰがオーバーエッチングされる懸念はない。

また、本実施の形態では、層間絶縁膜ＩＬ３にコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成する必要がある。しかしながら、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成する際には、層間絶縁膜ＩＬ４はまだ形成されておらず、層間絶縁膜ＩＬ４をエッチング必要はなく、層間絶縁膜ＩＬ３をエッチングすればよい。このため、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４の深さは、それほど深くはない。具体的には、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４の深さは、上記比較例における上記コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３の深さよりもかなり浅くなる。

コンタクトホールＣＴ１，ＣＴ２，ＣＴ３の深さは、互いにほぼ同じであるが、コンタクトホールＣＴ４の深さは、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３の深さよりも浅い。深さが均一ではないコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を同じエッチング工程によって形成する際には、最も深いコンタクトホールＣＴ１，ＣＴ２，ＣＴ３の深さに合わせて、エッチングを行う必要があり、かつ、その最も深いコンタクトホールＣＴ１，ＣＴ２，ＣＴ３が確実に開口するように、オーバーエッチング量を設定する必要がある。このため、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３が深くなるほど、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成するエッチング工程におけるオーバーエッチングの設定量も大きくする必要がある。しかしながら、本実施の形態では、層間絶縁膜ＩＬ３にコンタクトホールＣＴ１，ＣＴ２，ＣＴ３を形成すればよいため、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３の深さを浅くすることができ、それゆえ、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成する際のオーバーエッチングの設定量を小さくすることができる。このことは、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４形成時に、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３の底部で露出した半導体部ＰＲ，ＮＲ，ＰＲＯのオーバーエッチング量を小さくすることにつながり、また、コンタクトホールＣＴ１０４の底部で露出したキャップ層ＣＰのオーバーエッチング量が小さくすることにつながる。

従って、本実施の形態では、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４の底部で露出した半導体部ＰＲ，ＮＲ，ＰＲＯのオーバーエッチング量を抑制することができ、また、コンタクトホールＣＴ４の底部で露出したキャップ層ＣＰのオーバーエッチング量が抑制することができる。このため、層間絶縁膜ＩＬ３にコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成する際に、オーバーエッチングに伴う不具合が生じるのを抑制または防止することができ、製造された半導体装置の信頼性を向上させることができる。

このように、本実施の形態では、層間絶縁膜ＩＬ３にコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を形成する際や、層間絶縁膜ＩＬ４にスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を形成する際に、オーバーエッチングに伴う不具合が生じるのを抑制または防止することができるため、製造された半導体装置の信頼性を向上させることができる。

また、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４やスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５のそれぞれの深さを浅くするができるため、それらのアスペクト比を小さくすることができる。このため、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４やスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５をエッチングで開口しやすくなり、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４やスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の形成不良を防止することができる。この点でも、製造される半導体装置の信頼性を向上させることができる。

また、オーバーエッチングを抑制する技術として、エッチングストッパ膜を用いる技術がある。この技術では、例えば、窒化シリコン膜と酸化シリコン膜との積層膜にコンタクトホールを形成するようにし、その酸化シリコン膜をエッチングする際に窒化シリコン膜をエッチングストッパとして機能させ、その後に、エッチング条件を変えて窒化シリコン膜をエッチングして、コンタクトホールを完成する。しかしながら、層間絶縁膜ＩＬ３は、クラッド層として機能する。このため、絶縁層ＣＬと層間絶縁膜ＩＬ３とは、同じ材料により構成されていることが好ましく、酸化シリコンにより構成されていれば、より好ましい。このため、エッチングストッパ膜を用いる技術は、シリコンフォトニクスデバイスには適用しにくい。本実施の形態では、エッチングストッパ膜を用いる技術を適用しなくとも、上述のようにコンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４形成時やスルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５形成時のオーバーエッチングを抑制できる。このため、絶縁層ＣＬと層間絶縁膜ＩＬ３とを、同じ材料により構成することができ、より好ましくは、酸化シリコンにより構成することができるため、絶縁層ＣＬおよび層間絶縁膜ＩＬ３のクラッド層としての機能を高めることができる。

また、本実施の形態では、ヒータＨＴとコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４とは、共通の導電膜ＣＦ１をパターニングすることにより形成している。すなわち、絶縁膜ＩＬ２の形成後で、導電膜ＣＦ１形成前に、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４形成工程を追加すれば、ヒータＨＴと一緒にコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４も形成することができる。このため、コンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を形成しても、半導体装置の製造工程数を抑制することができる。このため、半導体装置の製造コストを低減することができる。

また、ヒータＨＴとコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４とを、共通の導電膜ＣＦ１をパターニングすることにより形成したことを反映して、各コンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４は、層間絶縁膜ＩＬ３上に位置（延在）する部分を有している。この層間絶縁膜ＩＬ３上に位置（延在）する部分のコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４上にプラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４を配置することで、プラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４をコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４と容易かつ的確に接続することができる。更に、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の深さをほぼ均一にすることができ、従って、プラグＰＧ１，ＰＧ２，ＰＧ３，ＰＧ４，ＰＧ５の高さ（高さ方向の寸法）をほぼ均一にすることができる。このため、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５を形成しやすくなり、また、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５形成時のオーバーエッチングを抑制しやすくなるる。

なお、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４が互いに異なる層に形成されている場合には、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を共通の導電膜をパターニングすることにより形成したのではないことを示唆している。このような場合は、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４を形成するのに多くの工程が必要になってしまい、更に、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５の深さを均一にできず、スルーホールＳＨ１，ＳＨ２，ＳＨ３，ＳＨ４，ＳＨ５形成時のオーバーエッチングが懸念される。本実施の形態では、それを回避できる。

また、キャップ層ＣＰの下の半導体部ＮＲＯは、ゲルマニウム（Ｇｅ）からなるため、耐熱性が低い。上記検討例の場合は、コンタクトホールＣＴ１０４からキャップ層ＣＰが露出した状態でプラグＰＧ１０４が形成されるが、プラグＰＧ１０１〜ＰＧ１０５は、主導体膜としてタングステン（Ｗ）膜を含んでおり、このタングステン膜を成膜する際に、ゲルマニウム（Ｇｅ）からなる半導体部ＮＲＯが加熱されて劣化する虞がある。それに対して、本実施の形態では、プラグＰＧ１〜ＰＧ５は、主導体膜としてタングステン（Ｗ）膜を含んでいるが、プラグＰＧ１〜ＰＧ５はキャップ層ＣＰおよび半導体部ＮＲＯからかなり離れているため、このタングステン膜を成膜する際に、ゲルマニウム（Ｇｅ）からなる半導体部ＮＲＯが加熱されて劣化する懸念を回避できる。また、本実施の形態の場合は、コンタクトホールＣＴ４からキャップ層ＣＰが露出した状態で導電膜ＣＦ１が形成されるが、導電膜ＣＦ１は、上述のようにチタン膜、窒化チタン膜またはそれらの積層膜からなる。チタン膜や窒化チタン膜は、タングステン膜に比べて、成膜時に下地の加熱を抑制しやすい。このため、導電膜ＣＦ１を成膜する際に、ゲルマニウム（Ｇｅ）からなる半導体部ＮＲＯが加熱されて劣化するのを、抑制または防止することができる。この点でも、本実施の形態は、製造される半導体装置の信頼性を向上させることができる。

また、本実施の形態では、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を同じ工程で形成することができるが、他の形態として、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３形成工程と、コンタクトホールＣＴ４形成工程を、別工程として行うこともできる。工程数をできるだけ抑制する観点では、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４を同じ工程で一緒に形成することが望ましいが、コンタクトホールＣＴ４形成工程と、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３形成工程とを、別々に行った場合は、コンタクトホールＣＴ４の底部で露出したキャップ層ＣＰのオーバーエッチングを更に抑制できるという利点を得られる。

一方、上記検討例の場合は、コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３形成工程と、コンタクトホールＣＴ１０４形成工程と、コンタクトホールＣＴ１０５形成工程とを、別工程として行うことも考えられるが、これを実現することは難しい。なぜなら、コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３，ＣＴ１０４の深さがかなり深いことから、コンタクトホールＣＴ１０１，ＣＴ１０２，ＣＴ１０３またはコンタクトホールＣＴ１０４内に埋め込まれたフォトレジストパターンをアッシングによって除去するのが容易ではなく、フォトレジストパターンの除去残りが懸念されるからである。

それに対して、本実施の形態では、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４の深さが比較的浅いことから、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３またはコンタクトホールＣＴ４内に埋め込まれたフォトレジストパターンをアッシングによって容易かつ的確に除去することができる。このため、本実施の形態では、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３形成工程と、コンタクトホールＣＴ４形成工程とを、別工程として行っても、フォトレジストパターンの除去残りが生じるのを防止できる。

また、上記検討例の場合は、導電膜ＣＦ１０１上に形成したフォトレジストパターンをエッチングマスクとして用いて導電膜ＣＦ１０１をパターニングすることで、ヒータＨＴを形成する。そのフォトレジストパターンを形成する際の露光工程では、アライメントマーク（例えば導電膜ＣＦ１０１の段差部または窪み部）が必要になる。このため、そのアライメントマークが導電膜ＣＦ１０１に形成されるように、導電膜ＣＦ１０１形成工程の前に層間絶縁膜ＩＬ３を加工する工程が必要になる。

それに対して、本実施の形態では、層間絶縁膜ＩＬ３にコンタクトホールＣＴが形成された状態で、導電膜ＣＦ１を形成した後に、導電膜ＣＦ１上に形成したフォトレジストパターンをエッチングマスクとして用いて導電膜ＣＦ１をパターニングすることで、ヒータＨＴとコンタクト部ＣＢ１、ＣＢ２，ＣＢ３，ＣＢ４を形成する。このフォトレジストパターンを形成する際の露光工程では、コンタクトホールＣＴに起因した段差部または窪み部が導電膜ＣＦ１に形成されているため、その段差部または窪み部をアライメントマークとして用いることができる。このため、コンタクトホールＣＴの後で、導電膜ＣＦ１形成工程の前には、層間絶縁膜ＩＬ３に対して、アライメントマーク形成用の加工工程を行う必要は無い。

なお、本実施の形態の半導体装置は、半導体部ＰＲ，ＮＲに電圧を印加する構成の光変調器ＰＣ１と、ヒータＨＴにより光導波路ＷＯ３を加熱する構成の光変調器ＰＣ２との両方を有しており、光変調器ＰＣ１と光変調器ＰＣ２とがそれぞれ１つ以上、半導体装置に内蔵されている。他の形態として、ヒータＨＴにより光導波路ＷＯ３を加熱する構成の光変調器ＰＣ２を有するが、半導体部ＰＲ，ＮＲに電圧を印加する構成の光変調器ＰＣ１は有さない場合もあり得る。この場合は、ヒータＨＴにより光導波路ＷＯ３を加熱する構成の光変調器ＰＣ２が、１つ以上、半導体装置に内蔵される。この場合、上記光導波路ＷＯ２、ｐ型の半導体部ＰＲ、ｎ型の半導体部ＮＲ、コンタクト部ＣＢ１，ＣＢ２、プラグＰＧ１，ＰＧ２および配線Ｍ１ａ，Ｍ１ｂは、その形成が省略される。

（実施の形態２）
実施の形態２の半導体装置について、図３１〜図３３を参照して説明する。図３１は、本実施の形態２の半導体装置の要部断面図であり、図３３および図３４は、本実施の形態２の半導体装置の要部平面図である。

本実施の形態２の半導体装置は、領域ＡＲ３に形成された光変調器ＰＣ２以外の構成については、上記実施の形態１の半導体装置と同様であるので、ここではその繰り返しの説明は省略し、ここでは、領域ＡＲ３の構成について説明する。図３１には領域ＡＲ３の断面図が示され、図３２および図３３には、領域ＡＲ３の平面図が示されており、図３２のＡ５−Ａ５線の位置での断面図が、図３１に対応している。なお、図３２と図３３とは、同じ領域の平面図が示されているが、図３２では、光導波路ＷＯ３および半導体部ＳＭ１，ＳＭ２を実線で示し、コンタクトホールＣＴ５，ＣＴ６を二点鎖線で示し、ヒータＨＴを破線で示し、図３３では、光導波路ＷＯ３、ヒータＨＴおよびプラグＰＧ５を実線で示し、配線Ｍ１ｃを二点鎖線で示してある。

上記実施の形態１と同様に、本実施の形態２においても、図３１〜図３３に示されるように、領域ＡＲ３において、Ｘ方向に延在する光導波路ＷＯ３は、分波部で２つの光導波路ＷＯ３（ＷＯ３ａ，ＷＯ３ｂ）に分かれ、その２つの光導波路ＷＯ３は、Ｘ方向に延在してから、再び合流して１つの光導波路ＷＯ３となってＸ方向に延在している。２つの光導波路ＷＯ３ａ，ＷＯ３ｂのそれぞれには、位相変調部ＰＭ２が設けられている。この位相変調部ＰＭ２の構造が、本実施の形態２と上記実施の形態１とで相違している。

なお、光導波路ＷＯ３ａに設けられた位相変調部ＰＭ２（すなわち位相変調部ＰＭ２ａ）の構成と、光導波路ＷＯ３ｂに設けられた位相変調部ＰＭ２（すなわち位相変調部ＰＭ２ｂ）の構成とは、基本的には同じであるので、ここでは一方の位相変調部ＰＭ２の構成について説明する。なお、本実施の形態２においても、光導波路ＷＯ３ａ，ＷＯ３ｂのうちの一方に対して位相変調部ＰＭ２を設けない場合もあり得る。

本実施の形態２においては、位相変調部ＰＭ２は、光導波路ＷＯ３と半導体部ＳＭ１，ＳＭ２とヒータ（ヒータ部）ＨＴとにより構成されている。光導波路ＷＯ３および半導体部ＳＭ１，ＳＭ２は、半導体層ＳＬからなり、それぞれ、絶縁層ＣＬ上に形成されている。光導波路ＷＯ３の構成は、本実施の形態２も、上記実施の形態１と同様である。

半導体部ＳＭ１と半導体部ＳＭ２とは、不純物イオンが注入されていないｉ型の領域であっても、ｎ型不純物イオンが注入されたｎ型の領域であっても、ｐ型不純物イオンが注入されたｐ型の領域であってもよい。半導体部ＳＭ１と半導体部ＳＭ２とは、光導波路ＷＯ３を間に挟んで互いに反対側に位置している。すなわち、Ｙ方向に離間した半導体部ＳＭ１と半導体部ＳＭ２との間に、Ｘ方向に延在する光導波路ＷＯ３が配置されている。光導波路ＷＯ３と半導体部ＳＭ１と半導体部ＳＭ２とは、互いに離間しており、つながっていない。半導体部ＳＭ１と半導体部ＳＭ２とは、いずれも孤立パターンである。このため、半導体部ＳＭ１，ＳＭ２には、光導波路は繋がっておらず、光信号は伝送されない。

領域ＡＲ３において、層間絶縁膜ＩＬ３（絶縁膜ＩＬ１，ＩＬ２）は、光導波路ＷＯ３および半導体部ＳＭ１，ＳＭ２を覆うように形成されているが、半導体部ＳＭ１上と半導体部ＳＭ２上とには、それぞれ、層間絶縁膜ＩＬ３（絶縁膜ＩＬ１，ＩＬ２）を貫通するコンタクトホールＣＴが形成されている。なお、半導体部ＳＭ１上に形成されたコンタクトホールＣＴを、コンタクトホール（開口部）ＣＴ５と称し、半導体部ＳＭ２上に形成されたコンタクトホールＣＴを、コンタクトホール（開口部）ＣＴ６と称することとする。コンタクトホールＣＴ５は、半導体部ＳＭ１に達しており、コンタクトホールＣＴ５の底部では半導体部ＳＭ１の上面の一部が露出されている。また、コンタクトホールＣＴ６は、半導体部ＳＭ２に達しており、コンタクトホールＣＴ６の底部では半導体部ＳＭ２の上面の一部が露出されている。

本実施の形態２においては、ヒータＨＴは、光導波路ＷＯ３の上方において層間絶縁膜ＩＬ３上に形成されたヒータ本体部（第１部分）ＨＴａと、コンタクトホールＣＴ５内に形成されたコンタクト部（第２部分）ＣＢ５と、コンタクトホールＣＴ６内に形成されたコンタクト部（第３部分）ＣＢ６と、を一体的に有している。ヒータＨＴは、光導波路ＷＯ３を加熱するための素子である。本実施の形態２においても、ヒータＨＴは、光導波路ＷＯ３から離間し、電気的に絶縁されている。

ヒータ本体部ＨＴａは、上記実施の形態１のヒータＨＴに相当する部分であり、上記実施の形態１のヒータＨＴにコンタクト部ＣＢ５，ＣＢ６を一体的に連結させたものが、本実施の形態２のヒータＨＴに対応している。ヒータ本体部ＨＴａは、光導波路ＷＯ３の上方に配置されている。

コンタクト部ＣＢ５，ＣＢ６の構造は、コンタクト部ＣＢ１，ＣＢ２，ＣＢ３と類似しているが、コンタクト部ＣＢ１，ＣＢ２，ＣＢ３は、それぞれ独立した部材（パターン）であるのに対して、コンタクト部ＣＢ５，ＣＢ６はヒータ本体部ＨＴａと一体的に連結されている。

図３１の場合は、コンタクト部ＣＢ５は、層間絶縁膜ＩＬ３の上面上に延在する部分と、コンタクトホールＣＴ５の側壁上に延在する部分と、コンタクトホールＣＴ５の底面上に延在する部分と、を一体的に有している。また、コンタクト部ＣＢ６は、層間絶縁膜ＩＬ３の上面上に延在する部分と、コンタクトホールＣＴ６の側壁上に延在する部分と、コンタクトホールＣＴ６の底面上に延在する部分と、を一体的に有している。従って、本実施の形態２におけるヒータＨＴは、層間絶縁膜ＩＬ３の上面上に延在する部分と、コンタクトホールＣＴ５の側壁上に延在する部分と、コンタクトホールＣＴ５の底面上に延在する部分と、コンタクトホールＣＴ６の側壁上に延在する部分と、コンタクトホールＣＴ６の底面上に延在する部分と、を一体的に有している。

領域ＡＲ３において、層間絶縁膜ＩＬ３上には、ヒータＨＴを覆うように、層間絶縁膜ＩＬ４が形成されており、層間絶縁膜ＩＬ４にはスルーホールＳＨ５が形成され、そのスルーホールＳＨ５内には、導電性のプラグＰＧ５が埋め込まれている。プラグＰＧ５が埋め込まれた層間絶縁膜ＩＬ４上には、配線Ｍ１ｃが形成されている。領域ＡＲ３において、プラグＰＧ５は、配線Ｍ１ｃとヒータＨＴ（ヒータ本体部ＨＴａ）との間に配置されて、その配線Ｍ１ｃとヒータＨＴとを電気的に接続している。

次に、図３１〜図３３に示される本実施の形態２の半導体装置の製造工程について説明する。なお、ここでは、本実施の形態２の半導体装置の製造工程が、上記実施の形態１の半導体装置の製造工程と相違する点について説明し、上記実施の形態１の半導体装置の製造工程と同様の部分については、その繰り返しの説明は省略する。

半導体層ＳＬをパターニングする工程（図１１の工程）において、半導体層ＳＬをパターニングすることにより、光導波路ＷＯ１，ＷＯ２，ＷＯ３，ＷＯ４、半導体部ＮＲ，ＰＲ，ＰＲＯだけでなく、半導体部ＳＭ１，ＳＭ２も形成する。その後、コンタクトホールＣＴ形成工程（図１６の工程）において、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４だけでなくコンタクトホールＣＴ５，ＣＴ６（図３１参照）も形成する。

なお、本実施の形態とは異なり、半導体部ＳＭ１，ＳＭ２を形成していない場合には、コンタクトホールＣＴ５，ＣＴ６が層間絶縁膜ＩＬ３を貫通するだけでなく、コンタクトホールＣＴ５，ＣＴ６の底部で絶縁層ＣＬのエッチングが進行してしまうことになるが、これは望ましくない。それに対して、本実施の形態２では、半導体部ＳＭ１，ＳＭ２を設けて、半導体部ＳＭ１，ＳＭ２上にコンタクトホールＣＴ５，ＣＴ６を配置したことで、コンタクトホールＣＴ５，ＣＴ６のエッチングを、半導体部ＳＭ１，ＳＭ２で停止させることができる。つまり、半導体部ＳＭ１，ＳＭ２は、電圧を印加すべき領域として設けたものではなく、また、光の伝送経路として設けたものでもなく、コンタクトホールＣＴ５，ＣＴ６とコンタクト部ＣＢ５，ＣＢ６を的確に形成するために設けたものである。このため、実際にはコンタクト部ＣＢ５は半導体部ＳＭ１と電気的に接続され、コンタクト部ＣＢ６は半導体部ＳＭ２と電気的に接続されるが、電気的な接続自体は、必須の要件ではない。

その後、導電膜ＣＦ１形成工程（図１７の工程）において、導電膜ＣＦ１は、層間絶縁膜ＩＬ３の上面（すなわち絶縁膜ＩＬ２の上面）上だけでなく、コンタクトホールＣＴ１、ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５，ＣＴ６内にも、具体的には、コンタクトホールＣＴ１，ＣＴ２，ＣＴ３，ＣＴ４，ＣＴ５，ＣＴ６の底面上および側壁上にも、形成される。

その後、導電膜ＣＦ１をパターニングする工程（上記図１８の工程）において、ヒータＨＴおよびコンタクト部ＣＢ１，ＣＢ２，ＣＢ３，ＣＢ４が形成されるが、本実施の形態２では、ヒータＨＴは、ヒータ本体部ＨＴａとコンタクト部ＣＢ５，ＣＢ６とを一体的に有している（図３１参照）。ヒータＨＴは、パターニングされた導電膜ＣＦ１からなる。

これ以外は、本実施の形態２の製造工程は、上記実施の形態１とほぼ同様である。

本実施の形態２では、上記実施の形態１で得られる効果に加えて、更に次のような効果も得ることができる。すなわち、本実施の形態２では、ヒータＨＴは、光導波路ＷＯ３の上方において層間絶縁膜ＩＬ３上に形成されたヒータ本体部ＨＴａと、コンタクトホールＣＴ５内に形成されたコンタクト部ＣＢ５と、コンタクトホールＣＴ６内に形成されたコンタクト部ＣＢ６と、を一体的に有している。このため、位相変調部ＰＭ２において、光導波路ＷＯ３がヒータＨＴで囲まれたような状態になっている。これにより、ヒータＨＴによる光導波路ＷＯ３を加熱する機能を向上させることができる。

一方、本実施の形態２では、コンタクト部ＣＢ５，ＣＢ６を有する分、ヒータＨＴの平面寸法（特に図７および図３３におけるＹ方向の寸法）は、本実施の形態２よりも上記実施の形態１の方が小さくなる。このため、光変調器ＰＣ２の平面寸法は、本実施の形態２よりも、上記実施の形態１の方が小さくできるので、半導体装置の小型化には、本実施の形態２よりも、上記実施の形態１の方が、有利である。

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

ＡＲ１〜ＡＲ５ 領域
ＣＢ，ＣＢ１〜ＣＢ６ コンタクト部
ＣＬ 絶縁層
ＣＰ キャップ層
ＣＴ，ＣＴ１〜ＣＴ６，ＣＴ１０１〜ＣＴ１０５ コンタクトホール
ＩＬ１，ＩＬ２ 絶縁膜
ＩＬ３，ＩＬ４，ＩＬ５ 層間絶縁膜
ＨＴ ヒータ
ＨＴａ ヒータ本体部
ＮＲ，ＮＲＯ，ＰＲ，ＰＲＯ、ＳＭ１，ＳＭ２ 半導体部
ＯＰ１，ＯＰ２ 開口部
ＰＣ１，ＰＣ２ 光変調器
ＰＤ ゲルマニウム受光器
ＰＧ，ＰＧ１〜ＰＧ５，ＰＧ１０１〜ＰＧ１０５ プラグ
ＰＭ１，ＰＭ１ａ，ＰＭ１ｂ，ＰＭ２，ＰＭ２ａ，ＰＭ２ｂ 位相変調部
Ｍ１，Ｍ１ａ〜Ｍ１ｅ，Ｍ１０１ａ〜Ｍ１０１ｅ，Ｍ２ 配線
ＳＢ ＳＯＩ基板
ＳＢ１ 基体
ＳＨ，ＳＨ１〜ＳＨ５ スルーホール
ＳＬ 半導体層
ＴＣ 保護膜
ＷＯ１，ＷＯ２，ＷＯ２ａ，ＷＯ２ｂ，ＷＯ３，ＷＯ３ａ，ＷＯ３ｂ，ＷＯ４ 光導波路

Claims (20)

1. 基体と、
   前記基体上に形成された絶縁層と、
   前記絶縁層上に形成された第１光導波路と、
   前記絶縁層上に形成された第１半導体部と、
   前記第１半導体部上に形成された第２半導体部と、
   前記第１光導波路、前記第１半導体部および前記第２半導体部を覆うように、前記絶縁層上に形成された第１層間絶縁膜と、
   前記第１光導波路の上方において、前記第１層間絶縁膜上に形成されたヒータ部と、
   前記第１層間絶縁膜に形成され、前記第２半導体部で覆われない部分の前記第１半導体部に達する第１開口部と、
   前記第１層間絶縁膜に形成され、前記第２半導体部に達する第２開口部と、
   前記第１開口部内と前記第１層間絶縁膜上とに連続的に形成され、前記第１半導体部と電気的に接続された第１接続電極と、
   前記第２開口部内と前記第１層間絶縁膜上とに連続的に形成され、前記第２半導体部と電気的に接続された第２接続電極と、
   前記ヒータ部、前記第１接続電極および前記第２接続電極を覆うように、前記第１層間絶縁膜上に形成された第２層間絶縁膜と、
   前記第２層間絶縁膜上に形成された第１配線、第２配線および第３配線と、
   前記第２層間絶縁膜に埋め込まれ、前記ヒータ部と前記第１配線とを電気的に接続する第１導電性プラグと、
   前記第２層間絶縁膜に埋め込まれ、前記第１接続電極と前記第２配線とを電気的に接続する第２導電性プラグと、
   前記第２層間絶縁膜に埋め込まれ、前記第２接続電極と前記第３配線とを電気的に接続する第３導電性プラグと、
   を有する、半導体装置。
2. 請求項１記載の半導体装置において、
   前記第１光導波路および前記第１半導体部は、シリコンからなる、半導体装置。
3. 請求項２記載の半導体装置において、
   前記第２半導体部は、前記第１半導体部上に形成されたゲルマニウム層を含み、
   前記第１半導体部と前記ゲルマニウム層とにより、光信号を電気信号に変換する光電変換部が形成されている、半導体装置。
4. 請求項３記載の半導体装置において、
   前記第２半導体部は、前記ゲルマニウム層上に形成されたシリコン層を更に含む、半導体装置。
5. 請求項１記載の半導体装置において、
   前記第２導電性プラグは、前記第１層間絶縁膜上に位置する部分の前記第１接続電極上に配置され、
   前記第３導電性プラグは、前記第１層間絶縁膜上に位置する部分の前記第２接続電極上に配置されている、半導体装置。
6. 請求項１記載の半導体装置において、
   前記ヒータ部と前記第１接続電極と前記第２接続電極とは、互いに同じ材料からなる、半導体装置。
7. 請求項６記載の半導体装置において、
   前記ヒータ部と前記第１接続電極と前記第２接続電極とは、チタン膜、窒化チタン膜、または、チタン膜と窒化チタン膜との積層膜からなる、半導体装置。
8. 請求項１記載の半導体装置において、
   前記第１導電性プラグと前記第２導電性プラグと前記第３導電性プラグとは、高さが同じである、半導体装置。
9. 請求項１記載の半導体装置において、
   前記第１層間絶縁膜は、第１絶縁膜と第２絶縁膜との積層膜からなり、
   前記第１絶縁膜は、前記第１光導波路および前記第１半導体部を覆うように、前記絶縁層上に形成されており、
   前記第２半導体部は、前記第１半導体部上に形成された前記第１絶縁膜の第３開口部内に形成されており、
   前記第２絶縁膜は、前記第１絶縁膜上および前記第２半導体部上に形成されている、半導体装置。
10. 請求項１記載の半導体装置において、
    前記絶縁層上に形成され、光変調器の一部を構成する第３半導体部と、
    前記第１層間絶縁膜に形成され、前記第３半導体部に達する第４開口部と、
    前記第４開口部内と前記第１層間絶縁膜上とに連続的に形成され、前記第３半導体部と電気的に接続された第３接続電極と、
    前記第２層間絶縁膜上に形成された第４配線と、
    前記第２層間絶縁膜に埋め込まれ、前記第３接続電極と前記第４配線とを電気的に接続する第４導電性プラグと、
    を更に有する、半導体装置。
11. 請求項１記載の半導体装置において、
    前記絶縁層上に形成され、前記第１光導波路を間に挟んで互いに反対側に位置する第４半導体部および第５半導体部と、
    前記第１層間絶縁膜に形成され、前記第４半導体部に達する第５開口部と、
    前記第１層間絶縁膜に形成され、前記第５半導体部に達する第６開口部と、
    を有し、
    前記第４半導体部および前記第５半導体部は、いずれも孤立パターンであり、
    前記ヒータ部は、前記第１光導波路の上方において前記第１層間絶縁膜上に形成された第１部分と、前記第５開口部内に形成された第２部分と、前記第６開口部内に形成された第３部分と、を一体的に有している、半導体装置。
12. （ａ）基体と、前記基体上に形成された絶縁層と、前記絶縁層上に形成された半導体層と、を有する基板を用意する工程、
    （ｂ）前記半導体層をパターニングして、第１光導波路および第１半導体部を形成する工程、
    （ｃ）前記第１半導体部上に形成された第２半導体部と、前記絶縁層上に前記第１光導波路、前記第１半導体部および前記第２半導体部を覆うように形成された第１層間絶縁膜と、を形成する工程、
    （ｄ）前記第１層間絶縁膜に、前記第２半導体部で覆われない部分の前記第１半導体部に達する第１開口部と、前記第２半導体部に達する第２開口部と、を形成する工程、
    （ｅ）前記第１および第２開口部内と前記第１層間絶縁膜上とに、導電膜を形成する工程、
    （ｆ）前記導電膜をパターニングして、ヒータ部と第１接続電極と第２接続電極とを形成する工程、
    ここで、前記ヒータ部は、前記第１光導波路の上方において、前記第１層間絶縁膜上に形成され、
    前記第１接続電極は、前記第１開口部内と前記第１層間絶縁膜上とに連続的に形成され、かつ、前記第１半導体部と電気的に接続され、
    前記第２接続電極は、前記第２開口部内と前記第１層間絶縁膜上とに連続的に形成され、かつ、前記第２半導体部と電気的に接続され、
    （ｇ）前記ヒータ部、前記第１接続電極および前記第２接続電極を覆うように、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程、
    （ｈ）前記第２層間絶縁膜に、前記ヒータ部に達する第３開口部と、前記第１接続電極に達する第４開口部と、前記第２接続電極に達する第５開口部と、を形成する工程、
    （ｉ）前記第３開口部内に第１導電性プラグを形成し、前記第４開口部内に第２導電性プラグを形成し、前記第５開口部内に第３導電性プラグを形成する工程、
    を有する、半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    （ｊ）前記（ｉ）工程後、前記第２層間絶縁膜上に、前記第１導電性プラグを介して前記ヒータ部に電気的に接続された第１配線と、前記第２導電性プラグを介して前記第１接続電極に電気的に接続された第２配線と、前記第３導電性プラグを介して前記第２接続電極に電気的に接続された第３配線と、を形成する工程、
    を更に有する、半導体装置の製造方法。
14. 請求項１２記載の半導体装置の製造方法において、
    前記（ｃ）工程は、
    （ｃ１）前記第１光導波路および前記第１半導体部を覆うように、前記絶縁層上に第１絶縁膜を形成する工程、
    （ｃ２）前記第1絶縁膜に第６開口部を形成する工程、
    （ｃ３）前記第６開口部から露出した部分の前記第１半導体部上に、第２半導体部を形成する工程、
    （ｃ４）前記第１絶縁膜上に、前記第２半導体部を覆うように、第２絶縁膜を形成する工程、
    を有し、
    前記第１層間絶縁膜は、前記第１絶縁膜と前記第２絶縁膜との積層膜からなり、
    前記（ｄ）工程では、前記第１開口部は、前記第１および第２絶縁膜に形成され、前記第２開口部は、前記第２絶縁膜に形成される、半導体装置の製造方法。
15. 請求項１２記載の半導体装置の製造方法において、
    前記半導体層は、シリコンからなる、半導体装置の製造方法。
16. 請求項１５記載の半導体装置の製造方法において、
    前記第２半導体部は、前記第１半導体部上に形成されたゲルマニウム層を含み、
    前記第１半導体部と前記ゲルマニウム層とにより、光信号を電気信号に変換する光電変換部が形成される、半導体装置の製造方法。
17. 請求項１２記載の半導体装置の製造方法において、
    前記第２導電性プラグは、前記第１層間絶縁膜上に位置する部分の前記第１接続電極上に配置され、
    前記第３導電性プラグは、前記第１層間絶縁膜上に位置する部分の前記第２接続電極上に配置される、半導体装置の製造方法。
18. 請求項１２記載の半導体装置の製造方法において、
    前記導電膜は、チタン膜、窒化チタン膜、または、チタン膜と窒化チタン膜との積層膜からなる、半導体装置の製造方法。
19. 請求項１２記載の半導体装置の製造方法において、
    前記第３開口部と前記第４開口部と前記第５開口部とは、深さが同じである、半導体装置の製造方法。
20. 請求項１２記載の半導体装置の製造方法において、
    前記（ｂ）工程では、前記半導体層をパターニングして、前記第１光導波路、前記第１半導体部および第３半導体部が形成され、
    前記第３半導体部は、光変調器の一部を構成し、
    前記（ｄ）工程では、前記第１層間絶縁膜に、前記第１開口部と、前記第２開口部と、前記第３半導体部に達する第７開口部とが形成され、
    前記（ｅ）工程では、前記導電膜は、前記第１、第２および第７開口部内と前記第１層間絶縁膜上とに形成され、
    前記（ｆ）工程では、前記導電膜をパターニングして、前記ヒータ部と前記第１接続電極と前記第２接続電極と第３接続電極とが形成され、
    前記第３接続電極は、前記第７開口部内と前記第１層間絶縁膜上とに連続的に形成され、かつ、前記第３半導体部と電気的に接続され、
    前記（ｇ）工程では、前記第２層間絶縁膜は、前記第１層間絶縁膜上に、前記ヒータ部、前記第１接続電極、前記第２接続電極および前記第３接続電極を覆うように形成され、
    前記（ｈ）工程では、前記第２層間絶縁膜に、前記第３開口部と、前記第４開口部と、前記第５開口部と、前記第３接続電極に達する第８開口部とが形成され、
    前記（ｉ）工程では、前記第３開口部内に前記第１導電性プラグが形成され、前記第４開口部内に前記第２導電性プラグが形成され、前記第５開口部内に前記第３導電性プラグが形成され、前記第８開口部内に第４導電性プラグが形成される、半導体装置の製造方法。

Images