JP2017181849A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017181849A
JP2017181849A JP2016070284A JP2016070284A JP2017181849A JP 2017181849 A JP2017181849 A JP 2017181849A JP 2016070284 A JP2016070284 A JP 2016070284A JP 2016070284 A JP2016070284 A JP 2016070284A JP 2017181849 A JP2017181849 A JP 2017181849A
Authority
JP
Japan
Prior art keywords
film
barrier metal
metal film
wiring
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016070284A
Other languages
English (en)
Other versions
JP2017181849A5 (ja
Inventor
達矢 宇佐美
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016070284A priority Critical patent/JP2017181849A/ja
Priority to US15/462,814 priority patent/US10002883B2/en
Publication of JP2017181849A publication Critical patent/JP2017181849A/ja
Publication of JP2017181849A5 publication Critical patent/JP2017181849A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/011—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  in optical waveguides, not otherwise provided for in this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12061—Silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films

Abstract

【課題】シリコン集積回路と光導波路とを同一シリコン基板に形成する半導体装置の製造工程を短縮する。
【解決手段】ＳＯＩ基板１０の半導体層ＳＬには、光信号用の光導波路ＯＬが形成されており、光導波路ＯＬを覆う酸化シリコン膜１１の上部には、光導波路ＯＬを加熱するためのヒータＨＴが形成され、ヒータＨＴの両端には、ヒータＨＴに電源を供給するための配線Ｍ１Ａ、Ｍ１Ｂが接続されている。配線Ｍ１Ａ、Ｍ１Ｂのそれぞれは、ボトムバリアメタル膜１２と、主導電膜であるアルミニウム−銅合金膜１３と、トップバリアメタル膜１４との積層膜で構成されており、ヒータＨＴは、配線Ｍ１Ａ、Ｍ１Ｂのそれぞれの一部を構成するボトムバリアメタル膜１２と一体に構成されている。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、例えばシリコン（Ｓｉ）を材料とする光導波路が形成されたＳＯＩ(Silicon On Insulator)基板を備える半導体装置およびその製造に好適に利用できるものである。
近年、シリコン（Ｓｉ）基板の一部にシリコンを材料とする光導波路（光信号用伝送線路）を形成し、この光導波路で構成した光回路と電子デバイスとを集積して光通信用モジュールを実現する、いわゆるシリコンフォトニクス技術の開発が積極的に行われている。
シリコン基板の一部にシリコンを材料とする光導波路を形成した半導体装置は、消費電力が極めて小さく、また、シリコン集積回路と光導波路とを同一シリコン基板に形成することで小型の光通信用モジュールを実現できるなどの優れた利点を有する。
非特許文献１は、ＳＯＩ基板の一部に形成したシリコン光導波路の上方の絶縁膜上に窒化チタン（ＴｉＮ）膜からなるヒータを形成した光半導体装置を開示している。
Andy Eu-Jin Lim et al., "Review of Silicon Photonics Foundry Efforts" IEEE Journal of selected Topics in Quantum Electronics Vol. 20. No.4 July/August 2014
ＳＯＩ基板の一部に形成した光導波路の上方の絶縁膜上にヒータを形成するには、まず、光導波路を覆う絶縁膜上に窒化チタン膜のような導電膜を堆積し、続いてこの導電膜をパターニングしてヒータを形成した後、ヒータの上部に層間絶縁膜を堆積し、続いてこの層間絶縁膜をエッチングしてヒータに達するコンタクトホールを形成した後、層間絶縁膜上に堆積したアルミニウム（Ａｌ）系導電膜をパターニングすることによって、コンタクトホーを通じてヒータに電源を供給する配線を形成する。
このように、ＳＯＩ基板の一部に形成した光導波路の上方にヒータを形成する半導体装置は、ヒータと、このヒータに電源を供給する配線とを形成するために多くの工程を必要とすることから、半導体装置の製造コストが上昇するという課題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置は、ＳＯＩ基板の半導体層に形成された光導波路と、光導波路を覆う第１絶縁膜上に形成されたヒータと、第１絶縁膜上に形成され、ヒータに電気的に接続された第１配線および第２配線を有し、第１配線および第２配線のそれぞれは、バリアメタル膜と主導電膜とを含む積層膜で構成され、ヒータは、第１配線および第２配線のそれぞれの一部を構成するバリアメタル膜を含んで構成されている。
一実施の形態による半導体装置の製造方法は、ＳＯＩ基板の半導体層に形成した光導波路を覆う第１絶縁膜上にヒータと、このヒータに電気的に接続される第１配線および第２配線を形成する際に、第１配線および第２配線のそれぞれは、バリアメタル膜と主導電膜とを含む積層膜で形成し、ヒータは、第１配線および第２配線のそれぞれの一部を構成するバリアメタル膜を含んだ導電膜で形成する。
一実施の形態によれば、ＳＯＩ基板の一部に形成した光導波路の上方にヒータを形成する工程を短縮することができる。
実施の形態１による半導体装置の要部断面図である。 実施の形態１による半導体装置の製造工程を示す要部断面図である。 図２に続く半導体装置の製造工程を示す要部斜視図である。 図２に続く半導体装置の製造工程を示す要部断面図である。 図３および図４に続く半導体装置の製造工程を示す要部斜視図である。 図３および図４に続く半導体装置の製造工程を示す要部断面図である。 図５および図６に続く半導体装置の製造工程を示す要部斜視図である。 図５および図６に続く半導体装置の製造工程を示す要部断面図である。 図７および図８に続く半導体装置の製造工程を示す要部斜視図である。 図７および図８に続く半導体装置の製造工程を示す要部断面図である。 図９および図１０に続く半導体装置の製造工程を示す要部斜視図である。 図９および図１０に続く半導体装置の製造工程を示す要部断面図である。 図１１および図１２に続く半導体装置の製造工程を示す要部斜視図である。 図１１および図１２に続く半導体装置の製造工程を示す要部断面図である。 実施の形態２による半導体装置の製造工程を示す要部斜視図である。 実施の形態２による半導体装置の製造工程を示す要部断面図である。 図１５および図１６に続く半導体装置の製造工程を示す要部斜視図である。 図１５および図１６に続く半導体装置の製造工程を示す要部断面図である。 図１７および図１８に続く半導体装置の製造工程を示す要部断面図である。 図１９に続く半導体装置の製造工程を示す要部断面図である。 図２０に続く半導体装置の製造工程を示す要部斜視図である。 図２０に続く半導体装置の製造工程を示す要部断面図である。 図２１および図２２に続く半導体装置の製造工程を示す要部斜視図である。 図２１および図２２に続く半導体装置の製造工程を示す要部断面図である。 図２３および図２４に続く半導体装置の製造工程を示す要部斜視図である。 図２３および図２４に続く半導体装置の製造工程を示す要部断面図である。 実施の形態３による半導体装置の製造工程を示す要部斜視図である。 実施の形態３による半導体装置の製造工程を示す要部断面図である。 図２７および図２８に続く半導体装置の製造工程を示す要部断面図である。 図２９に続く半導体装置の製造工程を示す要部断面図である。 図３０に続く半導体装置の製造工程を示す要部断面図である。 図３１に続く半導体装置の製造工程を示す要部斜視図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
＜半導体装置＞
本実施の形態１による半導体装置の構成を図１を用いて説明する。図１は、本実施の形態１による半導体装置の要部断面図である。
半導体装置は、単結晶シリコンからなる支持基板ＳＵＢと、支持基板ＳＵＢの上部に形成された酸化シリコン層（ＢＯＸ層、クラッド層とも言う）ＣＬと、酸化シリコン層ＣＬの上部に形成された単結晶シリコンからなる半導体層（ＳＯＩ層とも言う）ＳＬとにより構成されたＳＯＩ基板１０を備える。ＳＯＩ基板１０は、例えばＳＩＭＯＸ（Silicon Implanted Oxide）法、貼り合わせ法またはスマートカット（Smart-Cut）法などにより形成することができる。一例として、支持基板ＳＵＢの厚さは７５０ｎｍ程度であり、酸化シリコン層ＣＬの厚さは２μｍ程度であり、半導体層ＳＬの厚さは２００ｎｍ程度である。
酸化シリコン層ＣＬの上部には、半導体層ＳＬの一部をパターニングして形成した光信号伝送用の光導波路ＯＬが形成されている。図示の光導波路ＯＬは、光信号の進行方向（ここでは紙面に垂直な方向）と直交する方向の断面が四角形状の矩形導波路であるが、これに限定されず、例えば光信号の進行方向と直交する方向の断面を凸形状にして横方向の光を閉じ込める効果を持たせたリブ（rib）型導波路などであってもよい。また、図１には酸化シリコン層ＣＬの上部に１本の光導波路ＯＬが示されているが、光導波路ＯＬの数は複数本であり得る。
半導体層ＳＬの図示しない領域には、シリコン集積回路を構成する複数のＭＯＳＦＥＴ（半導体素子）が形成されている。一例として、ＭＯＳＦＥＴは、半導体層ＳＬからなる空乏層を挟んでその両側の半導体層ＳＬに高不純物濃度のソース、ドレインを形成し、空乏層の上部にゲート絶縁膜を介してゲート電極を形成した完全空乏型ＭＯＳＦＥＴである。
光導波路ＯＬおよび半導体層ＳＬの上部には、酸化シリコン膜（第１絶縁膜）１１が形成されており、光導波路ＯＬは、その両側面および上面が酸化シリコン膜１１によって覆われている。
酸化シリコン膜１１の上部には、ヒータＨＴと、ヒータＨＴに電気的に接続された一対の配線Ｍ１Ａ、Ｍ１Ｂとが形成されている。ヒータＨＴは、光導波路ＯＬの温度を変えることによって光導波路ＯＬを流れる光信号の位相を調整する加熱源である。すなわち、ヒータＨＴに接続された一対の配線Ｍ１Ａ、Ｍ１Ｂを通じてヒータＨＴに通電するとヒータＨＴが加熱され、その熱が酸化シリコン膜１１を介して光導波路ＯＬに伝わる構成になっている。
また、酸化シリコン膜１１の上部には、ヒータＨＴおよび一対の配線Ｍ１Ａ、Ｍ１Ｂと共に、配線Ｍ１Ｃが形成されている。配線Ｍ１Ｃは、半導体層ＳＬの図示しない領域に形成されたシリコン集積回路を構成する複数のＭＯＳＦＥＴ同士を電気的に接続するための配線である。
配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃのそれぞれは、ボトムバリアメタル膜（第１バリアメタル膜）１２と、主導電膜１３と、トップバリアメタル膜（第２バリアメタル膜）１４との積層膜で構成されている。主導電膜１３は、アルミニウムを主成分とする低抵抗の導電膜、例えばアルミニウム−銅合金膜からなる。ボトムバリアメタル膜１２は、主導電膜１３を構成するアルミニウムの拡散を防止するための導電膜であり、例えば窒化チタン膜、あるいは窒化チタン膜とチタン膜との積層膜からなる。トップバリアメタル膜１４は、主導電膜１３をドライエッチングでパターニングする際のエッチングストッパとして機能する導電膜であり、例えば窒化チタン膜、あるいは窒化チタン膜とチタン膜との積層膜からなる。
本実施の形態１のヒータＨＴは、配線Ｍ１ＡおよびＭ１Ｂのそれぞれの一部を構成する上記のボトムバリアメタル膜１２と一体に構成されていることを特徴とする。
配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１ＣおよびヒータＨＴは、保護膜２０によって覆われている。保護膜２０は、例えばＣＶＤ法で堆積した酸窒化シリコン（ＳｉＯＮ）、ＰＳＧ（Phospho Silicate Glass）膜または窒化シリコン（Ｓｉ３Ｎ４）膜などからなる。
保護膜２０の上部には、配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃと電気的に接続される一層または複数層の上部配線が形成されていてもよい。その場合、一対の配線Ｍ１Ａ、Ｍ１Ｂのそれぞれのボトムバリアメタル膜１２とヒータＨＴとを一体に構成する代わりに、一対の上部配線のそれぞれのボトムバリアメタル膜とヒータとを一体に構成してもよい。
＜半導体装置の製造方法＞
上記のように構成された半導体装置の製造方法について、図２〜図１４を用いて工程順に説明する。
まず、図２に示すように、支持基板ＳＵＢと酸化シリコン層ＣＬと半導体層ＳＬとにより構成されたＳＯＩ基板１０を用意する。ＳＯＩ基板１０は、この段階ではＳＯＩウェハと称する平面形状が略円形の基板である。
次に、図３および図４に示すように、半導体層ＳＬ上に形成したフォトレジスト膜ＰＲ１をマスクにしたドライエッチングで半導体層ＳＬをパターニングすることにより、ＳＯＩ基板１０の一部に半導体層ＳＬからなる光導波路ＯＬを形成する。
次に、フォトレジスト膜ＰＲ１を除去した後、図示しないフォトレジスト膜をマスクにしたイオン注入法を用いて光導波路ＯＬに１×１０１５ｃｍ−３程度のｐ型不純物を導入する。次に、このフォトレジスト膜を除去した後、ｐ型不純物を活性化するためにＳＯＩ基板１０をアニールする。また、半導体層ＳＬの図示しない領域には、常法によりシリコン集積回路を構成する複数のＭＯＳＦＥＴを形成する。
次に、図５および図６に示すように、光導波路ＯＬおよび半導体層ＳＬの上部にＣＶＤ法で酸化シリコン膜１１を堆積した後、酸化シリコン膜１１の上部にスパッタリング法でボトムバリアメタル膜１２、アルミニウム−銅合金膜１３およびトップバリアメタル膜１４からなる配線材料をこの順に堆積し、続いて、トップバリアメタル膜１４の上部にＣＶＤ法で酸化シリコン膜１６を堆積する。
ボトムバリアメタル膜１２は、配線材料の一部を構成する導電膜であると共に、光導波路ＯＬを加熱するヒータＨＴを構成する導電膜でもあり、その膜厚は、例えば５０μｍ〜１００μｍである。
次に、図７および図８に示すように、酸化シリコン膜１６の上部にフォトレジスト膜ＰＲ２を形成し、このフォトレジスト膜ＰＲ２をマスクにしたドライエッチングで酸化シリコン膜１６をパターニングすることにより、酸化シリコン膜１６の平面形状を配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃの平面形状と同一にする。
次に、フォトレジスト膜ＰＲ２を除去した後、図９および図１０に示すように、酸化シリコン膜１６をマスク（ハードマスク）にしたドライエッチングでトップバリアメタル膜１４とアルミニウム−銅合金膜１３とを順次パターニングし、ボトムバリアメタル膜１２の表面を露出させる。すなわち、配線材料を構成するトップバリアメタル膜１４、アルミニウム−銅合金膜１３およびボトムバリアメタル膜１２のうち、トップバリアメタル膜１４およびアルミニウム−銅合金膜１３の平面形状を配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃの平面形状と同一にする。
次に、図１１および図１２に示すように、ヒータ形成領域のボトムバリアメタル膜１２上にヒータ形成領域を覆うフォトレジスト膜ＰＲ３を形成し、このフォトレジスト膜ＰＲ３をマスクにしたドライエッチングでボトムバリアメタル膜１２をパターニングする。
このドライエッチング工程では、トップバリアメタル膜１４の上部が酸化シリコン膜（ハードマスク）１６で覆われているので、フォトレジスト膜ＰＲ３で覆われていない領域のトップバリアメタル膜１４がエッチングされることはない。
これにより、ヒータ形成領域および配線形成領域以外のボトムバリアメタル膜１２が除去され、ヒータ形成領域および配線形成領域のみにボトムバリアメタル膜１２が残る。
次に、フォトレジスト膜ＰＲ３を除去することより、図１３および図１４に示すように、酸化シリコン膜１１上に配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃが形成される。また、光導波路ＯＬの上方の酸化シリコン膜１１上には、配線Ｍ１Ａと配線Ｍ１Ｂとの間に延在し、配線Ｍ１Ａのボトムバリアメタル膜１２および配線Ｍ１Ｂのボトムバリアメタル膜１２と一体に構成されたヒータＨＴが形成される。
その後、配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１ＣおよびヒータＨＴを保護膜２０で覆った後、ＳＯＩ基板（ＳＯＩウェハ）１０をダイシングして複数のチップに分割することにより、図１に示す本実施の形態１の半導体装置が完成する。
このように、本実施の形態１によれば、ヒータＨＴに電気的に接続される一対の配線Ｍ１Ａ、Ｍ１Ｂのそれぞれのボトムバリアメタル膜１２とヒータＨＴとを一体に形成するので、ヒータＨＴと配線Ｍ１Ａ、Ｍ１Ｂとを別々の工程で形成する必要がない。
また、一対の配線Ｍ１Ａ、Ｍ１ＢとヒータＨＴとを同一の配線層（酸化シリコン膜１１の上部）に形成するので、ヒータＨＴの上部に層間絶縁膜を介して一対の配線Ｍ１Ａ、Ｍ１Ｂを形成し、層間絶縁膜に開口したコンタクトホールを通じて一対の配線Ｍ１Ａ、Ｍ１ＢとヒータＨＴとを電気的に接続する工程も不要である。
これにより、ヒータＨＴの上部に層間絶縁膜を介して一対の配線Ｍ１Ａ、Ｍ１Ｂを形成する場合に比べて、ヒータＨＴおよび一対の配線Ｍ１Ａ、Ｍ１Ｂを形成する工程を大幅に短縮することができ、シリコン集積回路と光導波路ＯＬとを同一のＳＯＩ基板１０に形成する半導体装置の製造コストを低減することができる。
（実施の形態２）
前記実施の形態１では、配線材料の一部を構成するボトムバリアメタル膜１２でヒータＨＴを形成したが、本実施の形態２では、配線材料の一部を構成するボトムバリアメタル膜およびトップバリアメタル膜でヒータＨＴを形成する。
以下、本実施の形態２による半導体装置の製造方法を、図１５〜図２６を用いて工程順に説明する。
まず、図１５および図１６に示すように、ＳＯＩ基板１０の一部に半導体層ＳＬからなる光導波路ＯＬを形成し、続いて、光導波路ＯＬおよび半導体層ＳＬの上部に酸化シリコン膜１１を堆積した後、酸化シリコン膜１１の上部に配線材料（ボトムバリアメタル膜１２、アルミニウム−銅合金膜１３、および第１のトップバリアメタル膜１４Ａ）を堆積する。
光導波路ＯＬおよび半導体層ＳＬの上部に酸化シリコン膜１１を堆積するまでの工程は、前記実施の形態１の工程と同一であるが、本工程では、第１のトップバリアメタル膜１４Ａの上部に酸化シリコン膜（ハードマスク）１６を形成しない。
次に、図１７および図１８に示すように、第１のトップバリアメタル膜１４Ａの上部にフォトレジスト膜ＰＲ４を形成する。フォトレジスト膜ＰＲ４は、ヒータ形成領域のうち、配線Ｍ１Ａ、Ｍ１Ｂの形成領域と重ならない領域、すなわちヒータ形成領域の両端部を除いた領域のトップバリアメタル膜１４Ａの表面が露出する開口１７を有する。
続いて、図１９に示すように、フォトレジスト膜ＰＲ４をマスクにして開口１７の底部に露出した第１のトップバリアメタル膜１４Ａとその下層のアルミニウム−銅合金膜１３とを順次ドライエッチングすることにより、フォトレジスト膜ＰＲ４の開口１７の底部にボトムバリアメタル膜１２の表面を露出させる。
次に、フォトレジスト膜ＰＲ４を除去した後、図２０に示すように、第１のトップバリアメタル膜１４Ａの上部に第２のトップバリアメタル膜１４Ｂを堆積する。この時、第２のトップバリアメタル膜１４Ｂは、上記フォトレジスト膜ＰＲ４をマスクにしたドライエッチング工程で露出したボトムバリアメタル膜１２の上部にも堆積される。
第２のトップバリアメタル膜１４Ｂは、第１のトップバリアメタル膜１４Ａと同一の導電材料（例えば窒化チタン膜、または窒化チタン膜とチタン膜との積層膜）で形成する。また、アルミニウムを主導電膜とする配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃの電気抵抗の増大を抑制する観点から、第１のトップバリアメタル膜１４Ａの膜厚と第２のトップバリアメタル膜１４Ｂの膜厚とを合計した膜厚は、前記実施の形態１のトップバリアメタル膜１４の膜厚と略同一にすることが好ましい。
次に、図２１および図２２に示すように、第２のトップバリアメタル膜１４Ｂの上部に配線形成領域とヒータ形成領域とを覆うフォトレジスト膜ＰＲ５を形成する。すなわち、第２のトップバリアメタル膜１４Ｂの上部に、配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１ＣのパターンとヒータＨＴのパターンとを重ね合わせたパターンを有するフォトレジスト膜ＰＲ５を形成する。
次に、図２３および図２４に示すように、フォトレジスト膜ＰＲ５をマスクにしたドライエッチングで配線材料（第２のトップバリアメタル膜１４Ｂ、第１のトップバリアメタル膜１４Ａ、アルミニウム−銅合金膜１３およびボトムバリアメタル膜１２）をパターニングし、続いて、図２５および図２６に示すように、フォトレジスト膜ＰＲ５を除去することより、酸化シリコン膜１１上に、ボトムバリアメタル膜１２、アルミニウム−銅合金膜１３、第１のトップバリアメタル膜１４Ａ、および第２のトップバリアメタル膜１４Ｂの積層膜からなる配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃと、ボトムバリアメタル膜１２と第２のトップバリアメタル膜１４Ｂとの積層膜からなるヒータＨＴが形成される。
図示は省略するが、その後、配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１ＣおよびヒータＨＴを保護膜２０（図１参照）で覆い、続いて、ＳＯＩ基板（ＳＯＩウェハ）１０をダイシングして複数のチップに分割することにより、本実施の形態２の半導体装置が完成する。
このように、本実施の形態２によれば、前記実施の形態１と同様、ヒータＨＴの上部に層間絶縁膜を介して一対の配線Ｍ１Ａ、Ｍ１Ｂを形成する場合に比べて、ヒータＨＴおよび一対の配線Ｍ１Ａ、Ｍ１Ｂを形成する工程を大幅に短縮することができ、シリコン集積回路と光導波路ＯＬとを同一のＳＯＩ基板１０に形成する半導体装置の製造コストを低減することができる。
また、本実施の形態２によれば、ヒータＨＴは、ボトムバリアメタル膜１２と第２のトップバリアメタル膜１４Ｂとの積層膜で形成される。
このため、フォトレジスト膜ＰＲ４をマスクにしたドライエッチング工程（図１９に示す工程）でヒータ形成領域のボトムバリアメタル膜１２がエッチングされて膜厚が薄くなっても、ヒータＨＴの膜厚を充分に確保することができる。すなわち、ヒータＨＴを１層のボトムバリアメタル膜１２で形成する前記実施の形態１の製造方法に比べてヒータＨＴの膜厚制御が容易になり、設計の自由度を確保することができる。
（実施の形態３）
前記実施の形態１では、配線材料の一部を構成するボトムバリアメタル膜１２でヒータＨＴを形成し、前記実施の形態２では、配線材料の一部を構成するボトムバリアメタル膜１２と第２のトップバリアメタル膜１４Ｂとの積層膜でヒータＨＴを形成したが、本実施の形態３では、トップバリアメタル膜でヒータＨＴを形成する。
以下、本実施の形態３による半導体装置の製造方法を、図２７〜図３２を用いて工程順に説明する。
まず、図２７および図２８に示すように、前記実施の形態２の図１５〜図１８に示す工程と同一の工程に従い、酸化シリコン膜１１の上部に配線材料（ボトムバリアメタル膜１２、アルミニウム−銅合金膜１３および第１のトップバリアメタル膜１４Ａ）を堆積し、続いて、第１のトップバリアメタル膜１４Ａの上部にフォトレジスト膜ＰＲ４を形成する。フォトレジスト膜ＰＲ４は、前記実施の形態２で用いたフォトレジスト膜ＰＲ４と同一のものであり、ヒータ形成領域のうち、配線Ｍ１Ａ、Ｍ１Ｂの形成領域と重ならない領域、すなわちヒータ形成領域の両端部を除いた領域のトップバリアメタル膜１４Ａの上部に開口１７を有している。
続いて、図２９に示すように、フォトレジスト膜ＰＲ４をマスクにして開口１７の底部に露出した第１のトップバリアメタル膜１４Ａ、アルミニウム−銅合金膜１３およびボトムバリアメタル膜１２を順次ドライエッチングし、開口１７の底部に酸化シリコン膜１１の表面を露出させる。このように、前記実施の形態２では、フォトレジスト膜ＰＲ４の開口１７の底部にボトムバリアメタル膜１２を残したのに対し、本実施の形態３では、フォトレジスト膜ＰＲ４の開口１７の底部のボトムバリアメタル膜１２も除去し、酸化シリコン膜１１の表面を露出させる。
次に、フォトレジスト膜ＰＲ４を除去した後、図３０に示すように、第１のトップバリアメタル膜１４Ａの上部に第２のトップバリアメタル膜１４Ｂを堆積する。第２のトップバリアメタル膜１４Ｂは、上記フォトレジスト膜ＰＲ４をマスクにしたドライエッチングで露出したヒータ形成領域の酸化シリコン膜１１の上部にも堆積される。
その後の工程は、前記実施の形態２と同じである。すなわち、図３１に示すように、第２のトップバリアメタル膜１４Ｂの上部に、配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃの形成領域とヒータＨＴの形成領域とを覆うフォトレジスト膜ＰＲ５を形成し、このフォトレジスト膜ＰＲ５をマスクにしたドライエッチングで配線材料（第２のトップバリアメタル膜１４Ｂ、第１のトップバリアメタル膜１４Ａ、アルミニウム−銅合金膜１３およびボトムバリアメタル膜１２）をパターニングする。続いて、フォトレジスト膜ＰＲ５を除去することにより、図３２に示すように、酸化シリコン膜１１上に、ボトムバリアメタル膜１２、アルミニウム−銅合金膜１３、第１のトップバリアメタル膜１４Ａ、および第２のトップバリアメタル１４Ｂの積層膜からなる配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃと、第２のトップバリアメタル膜１４ＢからなるヒータＨＴが形成される。
図示は省略するが、その後、配線Ｍ１Ａ、Ｍ１Ｂ、Ｍ１ＣおよびヒータＨＴを保護膜２０（図１参照）で覆い、続いて、ＳＯＩ基板（ＳＯＩウェハ）１０をダイシングして複数のチップに分割することにより、本実施の形態３の半導体装置が完成する。
このように、本実施の形態３によれば、前記実施の形態１及び前記実施の形態２と同様、ヒータＨＴの上部に層間絶縁膜を介して一対の配線Ｍ１Ａ、Ｍ１Ｂを形成する場合に比べて、ヒータＨＴおよび一対の配線Ｍ１Ａ、Ｍ１Ｂを形成する工程を大幅に短縮することができ、シリコン集積回路と光導波路ＯＬとを同一のＳＯＩ基板１０に形成する半導体装置の製造コストを低減することができる。
また、本実施の形態３によれば、ヒータＨＴを構成する材料（第２のトップバリアメタル膜１４Ｂ）の上面が配線材料の一部をパターニングする工程でエッチング雰囲気に曝されることがないので、ヒータＨＴの膜厚を充分に確保することができると共に、エッチング雰囲気に曝されることに起因するヒータＨＴの膜質の劣化（腐食など）を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態１〜３では、ヒータを構成するバリアメタル膜として、窒化チタン膜や、窒化チタン膜とチタン膜との積層膜を例示したが、これらに限定されるものではなく、例えば窒化タンタル（ＴａＮ）膜や、窒化タンタル膜とタンタル膜との積層膜など、配線の主導電膜であるアルミニウムに対するバリアメタル膜としての機能と、ヒータ材料および配線材料として特性（電気抵抗値など）を合わせ持つ他の導電膜を使用することができる。
前記実施の形態１〜３では、シリコン集積回路と光導波路とを同一のＳＯＩ基板に形成する半導体装置を例示したが、これに限定されず、シリコン集積回路と光導波路とを互いに異なる半導体基板（半導体チップ）に形成する場合にも適用することができる。
１０ ＳＯＩ基板
１１ 酸化シリコン膜（第１絶縁膜）
１２ ボトムバリアメタル膜
１３ アルミニウム−銅合金膜（主導電膜）
１４、１４Ａ、１４Ｂ トップバリアメタル膜
１６ 酸化シリコン膜
１７ 開口
２０ 保護膜
ＣＬ 酸化シリコン層
ＨＴ ヒータ
Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ 配線
ＯＬ 光導波路
ＰＲ１〜ＰＲ５ フォトレジスト膜
ＳＬ 半導体層
ＳＵＢ 支持基板

Claims (11)

  1. 支持基板と、前記支持基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成された半導体層とを有するＳＯＩ基板の前記半導体層に形成された光導波路と、
    前記光導波路を覆う第１絶縁膜上に形成されたヒータと、
    前記第１絶縁膜上に形成され、前記ヒータに電気的に接続された第１配線および第２配線と、
    を有し、
    前記第１配線および前記第２配線のそれぞれは、バリアメタル膜と主導電膜とを含む積層膜で構成され、
    前記ヒータは、前記第１配線および前記第２配線のそれぞれの一部を構成する前記バリアメタル膜を含んで構成されている、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記半導体層の一部には、半導体集積回路を構成する複数の半導体素子が形成されており、
    前記第１絶縁膜上には、前記半導体素子と電気的に接続される第３配線が形成されており、
    前記第３配線は、前記バリアメタル膜と前記主導電膜とを含む積層膜で構成されている、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記主導電膜は、アルミニウムを主成分とする導電膜からなり、
    前記バリアメタル膜は、窒化チタン膜、または窒化チタン膜とチタン膜との積層膜からなる、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記第１配線および前記第２配線のそれぞれは、第１バリアメタル膜と主導電膜と第２バリアメタル膜の積層膜で構成され、
    前記ヒータは、前記第１配線および前記第２配線のそれぞれの一部を構成する前記第１バリアメタル膜と一体に構成されている、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記第１配線および前記第２配線のそれぞれは、第１バリアメタル膜と主導電膜と第２バリアメタル膜と第３バリアメタル膜の積層膜で構成され、
    前記ヒータは、前記第１バリアメタル膜と前記第３バリアメタル膜の積層膜で構成されている、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１配線および前記第２配線のそれぞれは、第１バリアメタル膜と主導電膜と第２バリアメタル膜と第３バリアメタル膜の積層膜で構成され、
    前記ヒータは、前記第３バリアメタル膜で構成されている、半導体装置。
  7. （ａ）支持基板と、前記支持基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成された半導体層とを有するＳＯＩ基板を用意する工程、
    （ｂ）前記半導体層をパターニングすることによって、前記酸化シリコン層上に前記半導体層からなる光導波路を形成する工程、
    （ｃ）前記酸化シリコン層上に前記光導波路を覆う第１絶縁膜を形成する工程、
    （ｄ）前記第１絶縁膜上に、前記光導波路を加熱するヒータと、前記ヒータに電気的に接続される第１配線および第２配線とを形成する工程、
    を有し、
    前記（ｄ）工程は、
    （ｄ−１）前記第１絶縁膜上に第１バリアメタル膜、主導電膜、第２バリアメタル膜、および第２絶縁膜を順次形成する工程、
    （ｄ−２）第１フォトレジスト膜をマスクにして前記第２絶縁膜をエッチングすることにより、前記第１配線が形成される領域および前記第２配線が形成される領域に前記第２絶縁膜を残す工程、
    （ｄ−３）前記（ｄ−２）工程の後、前記第２絶縁膜をマスクにして前記第２バリアメタル膜および前記主導電膜をエッチングすることにより、前記第１配線が形成される領域および前記第２配線が形成される領域に、前記第２バリアメタル膜および前記主導電膜を残す工程、
    （ｄ−４）前記（ｄ−３）工程の後、前記ヒータが形成される領域に露出する前記第１バリアメタル膜を第２フォトレジスト膜で覆う工程、
    （ｄ−５）前記第２フォトレジスト膜と、前記第１配線が形成される領域に残った前記第２絶縁膜と、前記第２配線が形成される領域に残った前記第２絶縁膜とをマスクにして前記第１バリアメタル膜をエッチングすることにより、前記第１絶縁膜上に、前記第１バリアメタル膜、前記主導電膜、および前記第２バリアメタル膜の積層膜で構成される前記第１配線と、前記第１バリアメタル膜、前記主導電膜、および前記第２バリアメタル膜の積層膜で構成される前記第２配線と、前記第１配線と前記第２配線との間に延在する部分が前記第１配線の一部を構成する前記第１バリアメタル膜および前記第２配線の一部を構成する前記第１バリアメタル膜と一体に構成される前記ヒータを形成する工程、
    を含む、半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記主導電膜は、アルミニウムを主成分とする導電膜からなり、
    前記第１バリアメタル膜および前記第２バリアメタル膜のそれぞれは、窒化チタン膜、または窒化チタン膜とチタン膜との積層膜からなる、半導体装置の製造方法。
  9. （ａ）支持基板と、前記支持基板上に形成された酸化シリコン層と、前記酸化シリコン層上に形成された半導体層とを有するＳＯＩ基板を用意する工程、
    （ｂ）前記半導体層をパターニングすることによって、前記酸化シリコン層上に前記半導体層からなる光導波路を形成する工程、
    （ｃ）前記酸化シリコン層上に前記光導波路を覆う第１絶縁膜を形成する工程、
    （ｄ）前記第１絶縁膜上に、前記光導波路を加熱するヒータと、前記ヒータに電気的に接続される第１配線および第２配線とを形成する工程、
    を有し、
    前記（ｄ）工程は、
    （ｄ−１）前記第１絶縁膜上に第１バリアメタル膜、主導電膜、および第２バリアメタル膜を順次形成する工程、
    （ｄ−２）前記第２バリアメタル膜上に、前記ヒータが形成される領域の前記第２バリアメタル膜を露出する第１フォトレジスト膜を形成する工程、
    （ｄ−３）前記第１フォトレジスト膜をマスクにしたエッチングで前記ヒータが形成される領域の前記第２バリアメタル膜および前記主導電膜を除去することにより、前記ヒータが形成される領域に前記第１バリアメタル膜を露出させる工程、
    （ｄ−４）前記工程（ｄ−３）の後、前記第１絶縁膜上に残った前記第２バリアメタル膜および前記ヒータが形成される領域に露出した前記第１バリアメタル膜のそれぞれの上部に第３バリアメタル膜を形成する工程、
    （ｄ−５）前記第３バリアメタル膜上に、前記第１配線が形成される領域、前記第２配線が形成される領域、および前記ヒータが形成される領域を覆う第２フォトレジスト膜を形成する工程、
    （ｄ−６）前記第２フォトレジスト膜をマスクにして前記第３バリアメタル膜、前記第２バリアメタル膜、前記主導電膜、および前記第１バリアメタル膜をエッチングすることにより、前記第１絶縁膜上に、前記第１バリアメタル膜、前記主導電膜、前記第２バリアメタル膜、および前記第３バリアメタル膜の積層膜で構成される前記第１配線と、前記第１バリアメタル膜、前記主導電膜、前記第２バリアメタル膜、および前記第３バリアメタル膜の積層膜で構成される前記第２配線と、前記第１バリアメタル膜と前記第３バリアメタル膜との積層膜で構成され、かつ、前記第１配線および前記第２配線に電気的に接続される前記ヒータを形成する工程、
    を含む、半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記（ｄ−３）では、前記第１フォトレジスト膜をマスクにしたエッチングで前記ヒータが形成される領域の前記第２バリアメタル膜、前記主導電膜、および前記第１バリアメタル膜を除去することにより、前記ヒータが形成される領域に前記第１絶縁膜を露出させ、
    前記（ｄ−４）では、前記第１絶縁膜上に残った前記第２バリアメタル膜および前記ヒータが形成される領域に露出した前記第１絶縁膜のそれぞれの上部に第３バリアメタル膜を形成し、
    前記（ｄ−６）では、前記第２フォトレジスト膜をマスクにして前記第３バリアメタル膜、前記第２バリアメタル膜、前記主導電膜、および前記第１バリアメタル膜をエッチングすることにより、前記第１絶縁膜上に、前記第１バリアメタル膜、前記主導電膜、前記第２バリアメタル膜、および前記第３バリアメタル膜の積層膜で構成される前記第１配線と、前記第１バリアメタル膜、前記主導電膜、前記第２バリアメタル膜、および前記第３バリアメタル膜の積層膜で構成される前記第２配線と、前記第３バリアメタル膜で構成され、かつ、前記第１配線および前記第２配線に電気的に接続される前記ヒータを形成する、半導体装置の製造方法。
  11. 請求項９記載の半導体装置の製造方法において、
    前記主導電膜は、アルミニウムを主成分とする導電膜からなり、
    前記第１バリアメタル膜、前記第２バリアメタル膜、および前記第３バリアメタル膜のそれぞれは、窒化チタン膜、または窒化チタン膜とチタン膜との積層膜からなる、半導体装置の製造方法。
JP2016070284A 2016-03-31 2016-03-31 半導体装置およびその製造方法 Pending JP2017181849A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016070284A JP2017181849A (ja) 2016-03-31 2016-03-31 半導体装置およびその製造方法
US15/462,814 US10002883B2 (en) 2016-03-31 2017-03-18 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016070284A JP2017181849A (ja) 2016-03-31 2016-03-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017181849A true JP2017181849A (ja) 2017-10-05
JP2017181849A5 JP2017181849A5 (ja) 2018-11-29

Family

ID=59961866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016070284A Pending JP2017181849A (ja) 2016-03-31 2016-03-31 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10002883B2 (ja)
JP (1) JP2017181849A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111562687B (zh) * 2020-05-22 2023-06-13 联合微电子中心有限责任公司 制作半导体器件的方法、半导体器件和半导体集成电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107813A1 (ja) * 2003-05-30 2004-12-09 Nec Corporation 細線状抵抗体を備えた抵抗発熱体
JP2007043018A (ja) * 2005-08-05 2007-02-15 Toshiba Corp 半導体装置
JP2009170846A (ja) * 2008-01-21 2009-07-30 Nec Electronics Corp 半導体装置およびその製造方法
JP2010114259A (ja) * 2008-11-06 2010-05-20 Sony Corp 半導体装置の製造方法及び半導体装置
JP2013246444A (ja) * 2012-05-24 2013-12-09 Freescale Semiconductor Inc 反射体を有する光電デバイスおよび光電デバイスの製造方法
US20140161386A1 (en) * 2012-12-12 2014-06-12 California Institute Of Technology Compact tunable photonic crystal nanobeam cavity with low power consumption
JP2014182259A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd 波長合分波器及び光集積回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7946331B2 (en) * 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
JP5597029B2 (ja) * 2010-05-27 2014-10-01 住友電気工業株式会社 波長可変半導体レーザ
JP2015130442A (ja) * 2014-01-08 2015-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107813A1 (ja) * 2003-05-30 2004-12-09 Nec Corporation 細線状抵抗体を備えた抵抗発熱体
JP2007043018A (ja) * 2005-08-05 2007-02-15 Toshiba Corp 半導体装置
JP2009170846A (ja) * 2008-01-21 2009-07-30 Nec Electronics Corp 半導体装置およびその製造方法
JP2010114259A (ja) * 2008-11-06 2010-05-20 Sony Corp 半導体装置の製造方法及び半導体装置
JP2013246444A (ja) * 2012-05-24 2013-12-09 Freescale Semiconductor Inc 反射体を有する光電デバイスおよび光電デバイスの製造方法
US20140161386A1 (en) * 2012-12-12 2014-06-12 California Institute Of Technology Compact tunable photonic crystal nanobeam cavity with low power consumption
JP2014182259A (ja) * 2013-03-19 2014-09-29 Fujitsu Ltd 波長合分波器及び光集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YAMADA HIROHITO ET AL.: "Si Photonic Wire Waveguide Devices", IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, vol. Vol.12, No.6, Nov.-Dec., JPN6019028386, November 2006 (2006-11-01), pages 1371 - 1379, ISSN: 0004081886 *

Also Published As

Publication number Publication date
US20170287934A1 (en) 2017-10-05
US10002883B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
US10203525B2 (en) Efficient thermo-optic phase shifters using multi-pass heaters
JP6877261B2 (ja) 半導体装置およびその製造方法
US7109051B2 (en) Method of integrating optical devices and electronic devices on an integrated circuit
US6492683B2 (en) Semiconductor device with SOI structure and method of manufacturing the same
CN112349736A (zh) 半导体器件结构及其制造方法
JP2004228273A (ja) 半導体装置
JP2018077264A (ja) 半導体装置およびその製造方法
JP2016180860A (ja) 半導体装置およびその製造方法
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
JP2007059826A (ja) 半導体集積回路装置およびその製造方法
TW201921705A (zh) 半導體裝置及其製造方法
JP2017181849A (ja) 半導体装置およびその製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP5917790B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018180332A (ja) 半導体装置およびその製造方法
JP6589530B2 (ja) 半導体光素子を作製する方法、半導体光素子
US10355161B2 (en) Germanium-based photoreceiver having tungsten contacts
JP2008091935A (ja) 集積回路
JP2005286141A (ja) 半導体装置の製造方法
JP2004342922A (ja) 半導体装置および半導体装置の製造方法
JPS6244415B2 (ja)
JPH01241163A (ja) 半導体装置とその製造方法
TW202310156A (zh) 光學積體電路結構
CN115088072A (zh) 用于电子器件和光电子器件的单片集成的衬底和方法
JP2007180196A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200212