JP5917790B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5917790B2 JP5917790B2 JP2010035258A JP2010035258A JP5917790B2 JP 5917790 B2 JP5917790 B2 JP 5917790B2 JP 2010035258 A JP2010035258 A JP 2010035258A JP 2010035258 A JP2010035258 A JP 2010035258A JP 5917790 B2 JP5917790 B2 JP 5917790B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- support substrate
- region
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
中でも、SOI基板の特徴を活かした応用例として、SOI層側にデジタル回路を搭載し、半導体支持基板側にセンサを搭載し、センサ/駆動回路をワンチップ化した製品が挙げられる。
まず、図3(A)に示すように、SOI基板200を用意する。このSOI基板200は、半導体支持基板202、BOX層204及びSOI層206の3層構造を有し、SOI/BOX界面が熱酸化界面であるのに対して、BOX/半導体支持基板界面は貼り合わせ界面である。
次に、図3(B)に示すように、SOI層206上に、デジタル回路用素子の下地層の形成を行った後に(図示せず)、フォトリソグラフィー/エッチング法により、SOI層206及びBOX層204を開口してBox Window(BW)208を形成する。
次いで、図3(C)に示すように、フォトレジスト210をマスクとして、BW208から露出する半導体支持基板202にセンサ形成用イオン212を注入する。
そして、図3(D)に示すように、半導体支持基板202に注入したイオン212を熱的に活性化し、センサ用拡散層214を得る。
まず、図4(A)に示すように、SOI基板200を用意する。
次に、図4(B)に示すように、上述同様SOI基板200にBW208を形成し、BW208側から半導体支持基板202上へ、マスクNSG膜300をCVD(Chemical Vapor Deposition)法により堆積する。
次いで、図4(C)に示すように、フォトレジスト302をマスクとして、BW208から露出する半導体支持基板202に、マスクNSG膜300を介してセンサ形成用イオン304を注入する。
そして、図4(D)に示すように、半導体支持基板202に注入したイオン304を熱的に活性化し、センサ用拡散層306を得る。
<1>半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせ界面であるSOI基板と、前記シリコン層及び前記絶縁層を貫通する穴部と、前記穴部の底部に熱酸化膜と、前記半導体支持基板の前記熱酸化膜下で、前記熱酸化膜と上面全てが接触するセンサ用の拡散層と、を備え、前記半導体支持基板における前記穴部の下方の領域には、半導体素子として前記拡散層のみを有し、前記熱酸化膜に接触する全ての前記拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されている半導体装置。
<2>前記拡散層が存在する領域Aが、前記熱酸化膜が存在する領域Bよりも小さく、かつ前記領域Aの縁が前記領域Bの縁の内側に存在する<1>に記載の半導体装置。
<3>半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせで形成された貼り合わせ界面であるSOI基板を用意する工程と、前記半導体支持基板の半導体素子形成予定領域上の前記シリコン層及び前記絶縁層を貫通し、前記半導体支持基板を露出する穴部を形成する工程と、前記穴部の下方にある前記半導体素子形成予定領域上に熱酸化膜を形成する工程と、前記熱酸化膜下の前記半導体素子形成予定領域に、半導体素子として前記熱酸化膜と上面全てが接触するセンサ用の拡散層のみを形成する工程と、を有し、前記拡散層のみを形成する工程は、前記熱酸化膜に接触する全ての拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されるように前記拡散層を形成する工程である半導体装置の製造方法。
<4>前記拡散層が形成される領域Aが、前記熱酸化膜が形成される領域Bよりも小さく、かつ前記領域Aの縁が前記領域Bの縁の内側に存在する<3>に記載の半導体装置の製造方法。
<5>前記拡散層のみを形成する工程は、前記熱酸化膜を介して前記半導体素子形成予定領域にイオンを注入する工程と、前記イオンを熱活性化して前記拡散層を形成する工程と、を有する、<3>又は<4>に記載の半導体装置の製造方法。
<6>前記穴部を形成する工程の前又は後に、前記シリコン層上に絶縁膜を成膜する工程と、前記シリコン層上の前記絶縁膜の一部を除去して前記シリコン層の一部を露出させる工程と、を有し、前記熱酸化膜を形成する工程において、前記半導体支持基板の前記半導体素子形成予定領域とともに、前記絶縁膜が除去されて露出した前記シリコン層を熱酸化する、<3>〜<5>の何れか一項に記載の半導体装置の製造方法。
−製造方法等−
本発明の第1実施形態に係る半導体装置の製造方法及び半導体装置として、熱酸化法による半導体支持基板側へのセンサ形成方法及びそのセンサ構造を、図1を用いて説明する。
そして、このSOI基板10上に、マスクNSG膜18をCVD法により堆積する。
BW20を形成した後、熱酸化法により、BW20から露出したセンサ形成予定領域A1上、及びマスクNSG膜18上に、例えば20nm以上50nm以下の厚さでマスク熱酸化膜22を形成する。
そして、図1(D)に示すように、センサ形成用イオン26を熱的に活性化し、センサ形成予定領域A1にセンサ用拡散層(センサ)28を得る。
本発明の第1実施形態によれば、BW20開口後の半導体支持基板12(センサ形成予定領域A1)に、熱酸化法により、マスク熱酸化膜22を形成することにより、半導体支持基板12のセンサ形成予定領域A1上の界面は、低品質の貼り合わせ界面17から、高品質の熱酸化界面30に改質される。
センサ形成予定領域A1上の界面が改質された結果、センサ用拡散層28において、不純物の打ち込まれないセンサ用拡散層28周辺での、界面準位に起因する表面リーク32を十分低く抑えることが可能になる(図1(E)参照)。
−製造方法等−
本発明の第2実施形態に係る半導体装置の製造方法及び半導体装置として、フィールド酸化法による半導体支持基板側へのセンサ形成方法及びそのセンサ構造を、図1及び図2を用いて説明する。本第2実施形態では、フィールド酸化法を用いてセンサを形成する。また、本第2実施形態では、SOI層上のデジタル回路形成を含めより集約してセンサ形成方法を説明する。
続いて、図2(C)に示すように、パッド酸化膜/シリコン窒化膜52をウェットエッチング法により除去し、SOI層16上のAC面58を露出させる。
本発明の第2実施形態によれば、フィールド熱酸化膜54は、SOI層16側の各素子間の分離膜として機能し、またフィールド熱酸化膜56は、BW50開口後の、半導体支持基板12界面の改質に寄与する。
また、フィールド熱酸化膜56の形成により、BW50開口面、即ち、センサ素子形成面の半導体支持基板/BOX界面が改質されるため、該センサ素子において、第1実施形態同様、界面準位に起因する表面リークが十分低く抑えられ、結果、高感度、低リークの実現が可能となる。
さらに、フィールド酸化工程は、SOI層16側の素子分離と、半導体支持基板/BOX界面の改質を同時に実現できるため、工程簡略化による製造コストの低減と、製品品質の高歩留化を図ることができる。
さらにまた、熱酸化の工程が一工程で済むことにより、SOI層16上のデジタル回路素子用のイオン注入形成後の過分な熱処理を避けることが出来るため、デジタル回路素子、すなわち微細化素子の熱処理による予期せぬ特性変動も抑えることができ、シンプルでスマートなプロセスインテグレーションが可能となる。
本発明は、上記の実施形態に限るものではなく、種々の変形、変更、改良が可能である。
例えば、第1実施形態及び第2実施形態では、貼り合わせSOI基板10に特化して、半導体支持基板12にセンサ素子を形成する場合の問題に特化して、本発明の効果について説明してきたが、SOI基板の別の製造方法であるSIMOX法においても、本発明は有効である。何故ならば、これまでのSOI基板10においては、いずれの製造方法においても、SOI/BOX界面の品質向上に注力して製造されて来たのに比して、BOX/半導体支持基板界面については、全く留意されて来なかったためである。
また、半導体支持基板12上にセンサ以外の半導体素子を形成してもよい。
12 半導体支持基板
14 BOX層(絶縁層)
16 SOI層(シリコン層)
20 BW(穴部)
22 マスク熱酸化膜(熱酸化膜)
26 センサ形成用イオン(イオン)
28 センサ用拡散層(拡散層、センサ)
50 BW(穴部)
52 シリコン窒化膜(絶縁膜)
54 フィールド熱酸化膜(熱酸化膜)
56 フィールド熱酸化膜(熱酸化膜)
60 絶縁膜
66 センサ用拡散層(拡散層、センサ)
68 中間絶縁膜
A1 センサ形成予定領域
A2 センサ形成予定領域
A3 アクティブ形成予定領域
Claims (6)
- 半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせ界面であるSOI基板と、
前記シリコン層及び前記絶縁層を貫通する穴部と、
前記穴部の底部に熱酸化膜と、
前記半導体支持基板の前記熱酸化膜下で、前記熱酸化膜と上面全てが接触するセンサ用の拡散層と、
を備え、
前記半導体支持基板における前記穴部の下方の領域には、半導体素子として前記拡散層のみを有し、
前記熱酸化膜に接触する全ての前記拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されている半導体装置。 - 前記拡散層が存在する領域Aが、前記熱酸化膜が存在する領域Bよりも小さく、かつ前記領域Aの縁が前記領域Bの縁の内側に存在する請求項1に記載の半導体装置。
- 半導体支持基板、絶縁層及びシリコン層の三層構造を有し、前記半導体支持基板と前記絶縁層との界面が貼り合わせで形成された貼り合わせ界面であるSOI基板を用意する工程と、
前記半導体支持基板の半導体素子形成予定領域上の前記シリコン層及び前記絶縁層を貫通し、前記半導体支持基板を露出する穴部を形成する工程と、
前記穴部の下方にある前記半導体素子形成予定領域上に熱酸化膜を形成する工程と、
前記熱酸化膜下の前記半導体素子形成予定領域に、半導体素子として前記熱酸化膜と上面全てが接触するセンサ用の拡散層のみを形成する工程と、
を有し、
前記拡散層のみを形成する工程は、前記熱酸化膜に接触する全ての拡散層が、拡散層でない前記半導体支持基板により前記貼り合わせ界面と離隔されるように前記拡散層を形成する工程である半導体装置の製造方法。 - 前記拡散層が形成される領域Aが、前記熱酸化膜が形成される領域Bよりも小さく、かつ前記領域Aの縁が前記領域Bの縁の内側に存在する請求項3に記載の半導体装置の製造方法。
- 前記拡散層のみを形成する工程は、
前記熱酸化膜を介して前記半導体素子形成予定領域にイオンを注入する工程と、
前記イオンを熱活性化して前記拡散層を形成する工程と、
を有する、請求項3又は請求項4に記載の半導体装置の製造方法。 - 前記穴部を形成する工程の前又は後に、
前記シリコン層上に絶縁膜を成膜する工程と、
前記シリコン層上の前記絶縁膜の一部を除去して前記シリコン層の一部を露出させる工程と、
を有し、
前記熱酸化膜を形成する工程において、前記半導体支持基板の前記半導体素子形成予定領域とともに、前記絶縁膜が除去されて露出した前記シリコン層を熱酸化する、請求項3〜請求項5の何れか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035258A JP5917790B2 (ja) | 2010-02-19 | 2010-02-19 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035258A JP5917790B2 (ja) | 2010-02-19 | 2010-02-19 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011171597A JP2011171597A (ja) | 2011-09-01 |
JP5917790B2 true JP5917790B2 (ja) | 2016-05-18 |
Family
ID=44685382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010035258A Active JP5917790B2 (ja) | 2010-02-19 | 2010-02-19 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5917790B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097642A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 一种可以提高soi散热特性的器件结构 |
WO2023190407A1 (ja) * | 2022-03-29 | 2023-10-05 | ラピスセミコンダクタ株式会社 | 半導体装置、固体撮像装置 |
WO2023190406A1 (ja) * | 2022-03-29 | 2023-10-05 | ラピスセミコンダクタ株式会社 | 半導体装置、固体撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3325538B2 (ja) * | 1999-04-06 | 2002-09-17 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置の製造方法 |
JP2001332715A (ja) * | 2000-05-23 | 2001-11-30 | Victor Co Of Japan Ltd | 固体撮像装置 |
JP3616622B2 (ja) * | 2002-08-26 | 2005-02-02 | 株式会社東芝 | 赤外線撮像装置 |
-
2010
- 2010-02-19 JP JP2010035258A patent/JP5917790B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011171597A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI338911B (en) | Stacked structures and methods for fabricating stacked structures and semiconductor devices | |
JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
JP5994274B2 (ja) | 半導体装置、半導体装置の製造方法、及び、電子機器 | |
JP6094583B2 (ja) | 半導体装置、半導体装置の製造方法、及び、電子機器 | |
TWI566362B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2011054637A (ja) | 半導体装置およびその製造方法 | |
KR101350577B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
TWI480976B (zh) | 在多層晶圓中之溝渠結構 | |
JP4847072B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP4940533B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2011049303A (ja) | 電気部品およびその製造方法 | |
JP5917790B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005322745A (ja) | 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法 | |
JP2007227601A (ja) | 半導体装置および半導体装置の製造方法 | |
US20200152674A1 (en) | Image sensor and method for manufacturing image sensor | |
JP2009054828A (ja) | 半導体装置およびその製造方法 | |
TWI458046B (zh) | Semiconductor device manufacturing method and electrical machine | |
JP2015201493A (ja) | 半導体装置及びその製造方法 | |
WO2013054739A1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2006196514A (ja) | 半導体装置及びその製造方法 | |
JP2010098312A (ja) | イメージセンサの製造方法 | |
JP2005286141A (ja) | 半導体装置の製造方法 | |
JP2010186871A (ja) | 撮像デバイスの製造方法 | |
TW202335272A (zh) | 半導體裝置及半導體裝置之製造方法 | |
KR100929459B1 (ko) | 반도체 소자의 캐패시터 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150212 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150217 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150501 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5917790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |