JP2008091454A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008091454A
JP2008091454A JP2006268301A JP2006268301A JP2008091454A JP 2008091454 A JP2008091454 A JP 2008091454A JP 2006268301 A JP2006268301 A JP 2006268301A JP 2006268301 A JP2006268301 A JP 2006268301A JP 2008091454 A JP2008091454 A JP 2008091454A
Authority
JP
Japan
Prior art keywords
copper
semiconductor device
nitride film
layer
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006268301A
Other languages
English (en)
Inventor
Mitsuhide Kori
充秀 郡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006268301A priority Critical patent/JP2008091454A/ja
Publication of JP2008091454A publication Critical patent/JP2008091454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅の拡散を抑制することができる半導体装置を提供する。
【解決手段】半導体装置１は、複数の半導体素子（図示略）が形成された半導体素子層２と、配線層３と、第１窒化膜４と、銅配線５と、バリア層６と、接着層７と、第２窒化膜８と、ワイヤ９とを備えている。第１窒化膜４は、各銅配線５の下面の一部を覆うとともに、隣接する銅配線５と銅配線５との間にわたって形成されている。バリア層６は、銅配線５の上面及び側面を覆うように連続して形成されている。接着層７は、バリア層６の上面を覆うように形成されている。第２窒化膜８は、各バリア層６及び接着層７の側面と接着層７の上面のワイヤボンディング領域ＡＷを除く領域とを覆うとともに、第１窒化膜４と接触するように隣接する銅配線５と銅配線５との間にわたって形成されている。
【選択図】図１

Description

本発明は、銅配線を有する半導体装置及び半導体装置の製造方法に関する。
従来、低抵抗化を実現可能な銅配線を有する半導体装置及び半導体装置の製造方法が知られている。一般に、上述の半導体装置では、銅配線の所定の領域にＡｕなどからなるワイヤを電気的に接着している。このような半導体装置では、銅配線とワイヤとの接着性が悪いため、銅配線とワイヤとの間にワイヤとの接着性の高い材料からなる接着層を設ける技術が知られている。しかしながら、銅配線を構成する銅は、拡散しやすく、接着層の内部に銅が拡散すると、接着層とワイヤとの接着性が低下するといった問題があった。
そこで、銅配線と接着層との間に銅の拡散を抑制することが可能なバリア層を形成された半導体装置に関する技術が知られている。例えば、特許文献１には、銅配線の上面の一部を覆う第１バリア層と、銅配線の側面及び下面を覆う第２バリア層と、第１バリア層の上面に形成された接着層とを備えた半導体装置が開示されている。この半導体装置では、銅配線と接着層との間に第１バリア層を設けることにより、銅配線から接着層への銅の拡散を第１バリア層によりある程度抑制することができた。この結果、ワイヤと接着層との接着性の劣化をある程度抑制することができた。
特開２００１−３１９９４６号公報
しかしながら、上述の特許文献１の半導体装置では、銅配線の上面全体を第１バリア層で覆っているのではなく、銅配線の上面の一部のみを第１バリア層により覆っているので、銅配線の上面から接着層への銅の拡散を充分に抑制できないといった課題がある。また、第１バリア層を銅配線の全体を覆うように形成し、第１バリア層の下面と第２バリア層の上端部とを接触させて、銅配線の上面及び側面を両バリア層により覆うことも考えられるが、第１バリア層と第２バリア層との接触部分は、両バリア層の膨張・収縮などにより容易に剥離する。このため、その剥離した部分から横方向にも銅が拡散するため、第１バリア層により銅配線の上面全体を覆っても銅の拡散を充分に抑制できないといった課題がある。この結果、特許文献１の半導体装置では、銅の上方への拡散により接着層とワイヤとの接着性の劣化を充分に抑制できず、また、横方向への銅の拡散により銅配線同士の短絡を充分に抑制できない。
本発明は、上述した課題を解決するために創案されたものであり、銅の拡散をより抑制することができる半導体装置及び半導体装置の製造方法を提供することを目的としている。
上記目的を達成するために、請求項１に記載の発明は、半導体素子と配線のうち最上層に形成された複数の銅配線とを備えた半導体装置において、前記銅配線の下面の一部を覆う絶縁性の第１窒化膜と、銅の拡散を抑制可能なバリアメタルからなり、前記銅配線の上面及び側面に連続して形成されたバリア層と、前記バリア層の上面に形成された接着層と、前記接着層上のワイヤボンディング領域に接着されるワイヤとを備えたことを特徴とする半導体装置である。
また、請求項２に記載の発明は、前記バリア層及び前記接着層の側面と前記接着層の上面の一部とを覆うように且つ隣接する前記銅配線間で前記第１窒化膜と少なくとも一部が接触するように形成された絶縁性の第２窒化膜を備えたことを特徴とする請求項１に記載の半導体装置である。
また、請求項３に記載の発明は、前記第１窒化膜及び前記第２窒化膜は、同じ窒化物からなることを特徴とする請求項２に記載の半導体装置である。
また、請求項４に記載の発明は、前記第１窒化膜及び前記第２窒化膜は、互いが接触するように隣接する前記銅配線間にわたって形成されていることを特徴とする請求項２又は３のいずれか１項に記載の半導体装置である。
また、請求項５に記載の発明は、前記第２窒化膜は、前記接着層の上面において、前記ワイヤボンディング領域を除く領域を覆うように形成されていることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置である。
また、請求項６に記載の発明は、前記第１窒化膜、前記バリア層及び前記接着層を覆うように樹脂製の保護膜が形成されていることを特徴とする請求項１に記載の半導体装置である。
また、請求項７に記載の発明は、前記保護膜は、前記接着層の上面において、前記ワイヤボンディング領域を除く領域を覆うように形成されていることを特徴とする請求項６に記載の半導体装置である。
また、請求項８に記載の発明は、半導体素子と配線のうち最上層に形成された複数の銅配線とを備えた半導体装置の製造方法において、前記銅配線をパターニングするためのレジスト膜を形成する工程と、前記レジスト膜を用いて前記銅配線をメッキ成長させる工程と、前記レジスト膜を収縮させて前記銅配線の側面と前記レジスト膜との間に隙間を形成する工程と、前記レジスト膜を用いて銅の拡散を抑制するためのバリアメタルからなるバリア層を前記銅配線の側面及び上面に形成する工程と、前記バリア層の上面に接着層を形成する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明の半導体装置によれば、銅配線の上面及び側面に連続したバリア層を形成することにより、銅配線の上面の露出がなくなるので、銅配線の上面からの銅の拡散を抑制することができる。更に、バリア層を上面及び側面に連続して形成することにより、上面のバリア層と側面のバリア層との剥離などによる銅配線の上面及び側面の露出を防止することができるので、上方向のみならず横方向への銅の拡散をも抑制することができる。この結果、接着層への銅の拡散を抑制できるので、接着層とワイヤとの接着性の劣化を抑制できる。更に、銅配線間への銅の拡散を抑制できるために、銅配線間の短絡を抑制することができる。
また、隣接する銅配線間において、第１窒化膜と少なくとも一部が接触する第２窒化膜を設けることにより、第１窒化膜と第２窒化膜との接触領域で銅のイオンマイグレーションの原因となる水分の経路を遮断することができるので、銅配線同士の短絡を抑制することができる。
また、第１窒化膜及び第２窒化膜を同じ窒化物により構成することによって、熱により膨張・収縮した場合でも、第１窒化膜及び第２窒化膜が同じように膨張・収縮するので、第１窒化膜及び第２窒化膜の接触領域が剥離することを抑制できる。
また、隣接する銅配線間にわたって互いが接触するように第１窒化膜及び第２窒化膜を形成することによって、隣接する銅配線間の水分の経路を遮断することができるために、銅のイオンマイグレーションをより抑制することができる。
また、接着層の上面において、ワイヤボンディング領域を除く領域を覆うように第２窒化膜を形成することにより、接着層を構成する材料の拡散を抑制することができる。
また、保護膜を形成することにより、シリコン系のフィラーを含むモールド樹脂により半導体装置を覆う場合でも、フィラーなどにより銅配線、第２窒化膜などの破損を防ぐことができる。また、保護膜を樹脂製にすることにより、窒化膜などにより保護膜を構成した場合に比べて、熱や変形などに柔軟に対応することができる。
また、接着層の上面において、ワイヤボンディング領域を除く領域を覆うように保護膜を形成することにより、接着層を構成する材料の拡散を抑制することができる。
また、本発明による半導体装置の製造方法によれば、銅配線をパターニングするためのレジスト膜を収縮させてレジスト膜と銅配線の側面との間に隙間を形成し、その収縮したレジスト膜に基づいて、バリア層を銅配線の側面及び上面に形成するので、バリア層を形成するためのレジスト膜を別途設ける必要がなく、また、当然にバリア層のためのレジスト膜の位置合わせも不要なため、容易に且つ正確に所望の領域にバリア層を形成することができる。そして、この半導体装置の製造方法により製造された半導体装置は、請求項１に記載の半導体装置と同様の効果を奏することができる。
以下、図面を参照して本発明をＬＳＩに適用した第１実施形態による半導体装置について説明する。図１は、本発明の第１実施形態による半導体装置の断面図である。
図１に示すように、半導体装置１は、複数の半導体素子（図示略）が形成された半導体素子層２と、配線層３と、第１窒化膜４と、銅配線５と、バリア層６と、接着層７と、第２窒化膜８と、ワイヤ９とを備えている。
配線層３は、３層構造のアルミニウム配線１５と、アルミニウム配線１５同士を接続するタングステン又はアルミニウムからなるビア１６と、ＳｉＯ２からなりアルミニウム配線１５間を絶縁するための層間絶縁膜１７とを備えている。尚、アルミニウム配線１５の層構造は、３層に限定されるものではなく、３層以外の多層構造にしてもよい。また、アルミニウム配線１５は、ＡｌＣｕやＡｌＳｉＣｕなどのアルミニウム合金からなるものであってもよい。
第１窒化膜４は、約０．５μｍ〜約４．０μｍの厚みを有する絶縁性のＳｉＮからなり配線層３上に形成されている。第１窒化膜４は、各銅配線５の下面の一部を覆うとともに、隣接する銅配線５と銅配線５との間にわたって形成されている。
銅配線５は、低抵抗化を実現するために約１０μｍの厚みを有し、半導体素子層２に形成された半導体素子等を互いに接続するためのものである。銅配線５は、アルミニウム配線１５よりも上層、即ち、配線のうちで最上層に形成されている。銅配線５の下面のうち、第１窒化膜４から露出している領域は、配線層３のアルミニウム配線１５と接続されるように形成されている。
バリア層６は、銅配線５の酸化及び拡散を防止しつつ、ワイヤ９と銅配線５とを電気的に接続するためのものである。バリア層６は、約１．０μｍ〜約３．０μｍの厚みを有し、銅が拡散しにくいバリアメタルであるＮｉからなる。バリア層６は、銅配線５の上面及び側面を覆うように連続して形成されている。尚、バリア層６を構成する材料は、Ｎｉに限定されるものでなく、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ及びこれらを含む合金などからなるバリアメタルを適用してもよい。
接着層７は、Ａｕからなるワイヤ９との接着性の低い銅配線５に代わって、ワイヤボンディング領域ＡＷに接着されるワイヤ９との接着性を高めつつ、ワイヤ９と銅配線５とを電気的に接続するためのものである。接着層７は、約０．２μｍ〜約４．０μｍの厚みを有し、ワイヤ９と同じＡｕからなる。接着層７は、バリア層６の上面を覆うように形成されている。尚、接着層７を構成する材料は、Ａｕに限られるものではなく、パラジウムなどにより構成してもよい。
第２窒化膜８は、約０．５μｍ〜約４．０μｍの厚みを有し、第１窒化膜４と同じ絶縁性のＳｉＮからなる。第２窒化膜８は、各バリア層６及び接着層７の側面と接着層７の上面のワイヤボンディング領域ＡＷを除く領域とを覆っている。尚、第２窒化膜８は、ワイヤボンディング領域ＡＷの外周部の接着層７の上面を覆っている。また、第２窒化膜８は、隣接する銅配線５と銅配線５との間にわたって形成されている。ここで、銅のイオンマイグレーションの原因となる、ワイヤボンディング領域ＡＷの接着層７と第２窒化膜８の界面の端部から侵入してきた水分による経路が、隣接する銅配線５間に形成されることを防止するために、第１窒化膜４と第２窒化膜８は、隣接する銅配線５間にわたって互いに接触し、水分の侵入を防止できるように構成されている。
次に、上述の半導体装置の製造方法について図２〜図７を参照して説明する。尚、図２〜図７は、各製造工程での半導体装置の断面図である。
まず、図２に示すように、半導体素子を含む半導体素子層２を形成した後、アルミニウム配線１５を含む配線層３を形成する。その後、プラズマＣＶＤによりＳｉＮからなる第１窒化膜４を形成する。そして、銅配線５とアルミニウム配線１５とを電気的に接続するために、アルミニウム配線１５の一部が露出するように、第１窒化膜４をパターニングする。
次に、図３に示すように、スパッタ法により、銅配線５を成長させるための約０．２μｍ〜約１．０μｍの厚みの銅シード層５ａを露出している配線層３及び第１窒化膜４上に形成し、その後、銅配線５を成長させない領域にのみ、銅配線５をメッキ成長させるためのレジスト膜２１を形成する。次に、電解メッキ法によりレジスト膜２１により覆われていない銅シード層５ａ上に、銅配線５を成長させる。
次に、図４に示すように、レジスト膜２１を約１００℃〜約４００℃、好ましくは、約１２０℃以上でベークし、溶媒を蒸発させて収縮させ、銅配線５の側面とレジスト膜２１との間に約１．０μｍ〜約３．０μｍの隙間Ｇを形成する。ここで、レジスト膜２１は、約３０％以下の収縮率を有するものが好ましい。
次に、無電解メッキによりバリア層６を形成するためのキャタリストであって、銅配線５上にのみ吸着可能なパラジウムを含むキャタリスト（図示略）を全面に塗布する。その後、銅配線５の側面及び上面以外に塗布された不要なキャタリストを水洗により除去する。そして、図５に示すように、無電解メッキにより、バリアメタルであるＮｉからなるバリア層６を、隙間Ｇを埋めるように銅配線５の側面及び上面に塗布されたキャタリスト上に形成する。その後、無電解メッキにより、Ａｕからなる接着層７をバリア層６の上面に形成する。
次に、図６に示すように、レジスト膜２１を除去するとともに、レジスト膜２１の除去により露出された銅シード層５ａをエッチングにより除去する。尚、図６及び図７における銅配線５内の銅シード層５ａは便宜上省略する。
次に、図７に示すように、プラズマＣＶＤにより、ＳｉＮからなる第２窒化膜８を全面に形成する。その後、図１に示すように、ワイヤボンディング領域ＡＷの第２窒化膜８をエッチングによりパターニングして、接着層７上のワイヤボンディング領域ＡＷを露出させる。そして、接着層７上のワイヤボンディング領域ＡＷにワイヤ９を接着した後、モールド樹脂（図示略）により全体を覆って半導体装置１が完成する。
上述したように第１実施形態による半導体装置１では、銅配線５の側面及び上面に連続したバリア層６を形成することにより、銅配線５の上面の露出がなくなるので、銅配線５の上面からの銅の拡散を抑制することができる。更に、バリア層６を上面及び側面に連続して形成することにより、銅配線５の側面と上面とを別のバリア層により構成した場合のように上面のバリア層と側面のバリア層との剥離などによる銅配線の上面及び側面の露出を防止することができるので、上方向のみならず横方向への銅の拡散をも抑制することができる。この結果、接着層７への銅の拡散を抑制することができるので、接着層７とワイヤ９との接着性を向上させることができる。また、銅配線５間への銅の拡散をも抑制できるので、銅配線５間の短絡をも抑制することができる。
また、第１窒化膜４と第２窒化膜８とが、隣接する銅配線５間にわたって互いが接触するように形成されているので、隣接する銅配線５間において第１窒化膜４及び第２窒化膜８により遮断される水分の経路を長くすることができる。このように、イオンマイグレーションの原因となる水分の経路の遮断領域を長くすることにより、銅のイオンマイグレーションによる隣接する銅配線５同士の短絡をより抑制することができる。
また、第１窒化膜４及び第２窒化膜８を同じＳｉＮにより構成することによって、熱により膨張・収縮した場合でも、第１窒化膜４及び第２窒化膜８が同じように膨張・収縮するので、第１窒化膜４及び第２窒化膜８の接触領域が剥離することを抑制できる。
また、接着層７の上面において、ワイヤボンディング領域ＡＷを除く領域を覆うように第２窒化膜８を形成することにより、接着層７を構成するＡｕの拡散を抑制することができる。
また、接着層７及びワイヤ９を同じ材料であるＡｕにより構成することによって、接着層７とワイヤ９との接着性をより向上させることができる。
また、第１実施形態による半導体装置の製造方法によれば、銅配線５をパターニングするためのレジスト膜２１を収縮させてレジスト膜２１と銅配線５の側面との間に隙間Ｇを形成し、その収縮したレジスト膜２１を用いて、バリア層６を銅配線５の側面及び上面に形成するので、バリア層６を形成するためのレジスト膜を別途設ける必要がなく、また、当然にバリア層６のためのレジスト膜２１の位置合わせも不要なため、容易に且つ正確に所望の領域にバリア層６を形成することができる。
また、バリア層６を形成した後、銅シード層５ａをエッチングするので、銅シード層５ａをエッチングする際に銅配線５の一部がエッチングされることがない。これにより、銅配線５をパターニングされたままの形状に保つことができる。
また、バリア層６及び接着層７を無電解メッキにより連続的に形成することによって、製造工程を簡略化することができる。
次に、第１実施形態の一部を変更した第２実施形態による半導体装置について説明する。尚、図８は、本発明の第２実施形態による半導体装置の断面図である。また、第１実施形態と同じ構成には、同じ符号を付けて説明を省略する。
図８に示すように、半導体装置１Ａは、第１実施形態における第２窒化膜８の代わりに、モールド樹脂（図示略）に含まれるシリコン系のフィラーなどによる破損を防ぐための保護膜１０が形成されている。保護膜１０は、ＰＢＯ（ポリベンゾオキサゾール）からなり、接着層７の上面、バリア層６の側面及び銅配線５間で露出された第１窒化膜４の上面を覆っている。また、保護膜１０には、接着層７の上面のワイヤボンディング領域ＡＷを露出させるための開口部１０ａが形成されている。即ち、保護膜１０は、接着層７の上面において、ワイヤボンディング領域ＡＷを除く領域を覆うように形成されている。
次に、半導体装置１Ａの製造方法について、図９及び図１０を参照して説明する。図９及び図１０は、各製造工程での半導体装置の断面図である。
まず、第１実施形態と同様に、接着層７まで形成した後、レジスト膜２１を除去する（図６参照）。
次に、図９に示すように、銅配線５間の第１窒化膜４の上面、バリア層６の側面及び接着層７を覆うようにＰＢＯ原料を塗布する。
次に、図１０に示すように、ワイヤボンディング領域ＡＷの接着層７上の保護膜１０を感光及び現像することにより除去して開口部１０ａを形成し、ワイヤボンディング領域ＡＷの接着層７を露出させる。次いで、ベークにより溶媒を蒸発させて保護膜１０を硬化させる。その後、ワイヤボンディング領域ＡＷの接着層７上にワイヤ９を接着し、シリコン系のフィラーを含むモールド樹脂（図示略）により全面を覆って半導体装置１Ａが完成する。
上述したように、第２実施形態による半導体装置１Ａでは、保護膜１０を形成することにより、シリコン系のフィラーを含むモールド樹脂により半導体装置１Ａを覆う場合でも、フィラーなどにより銅配線５、バリア層６などの破損を抑制することができる。また、保護膜１０を樹脂であるＰＢＯにより構成することで、窒化膜などにより保護膜を構成した場合に比べて、熱や変形などに柔軟に対応することができる。
また、接着層７の上面のワイヤボンディング領域ＡＷを除く領域を覆うように保護膜１０を形成することにより、接着層７を構成するＡｕの拡散を抑制することができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
また、上述の第１実施形態では、第１窒化膜４及び第２窒化膜８をＳｉＮにより構成したが、両窒化膜４、８を構成する材料はＳｉＮに限定されるものではなく、絶縁性の窒化物により構成すればよい。但し、第１窒化膜を構成する材料と第２窒化膜を構成する材料は、熱膨張係数が近い材料が好ましく、更には、両窒化膜を同じ材料により構成することが好ましい。
また、上述の第１実施形態では、第１窒化膜４及び第２窒化膜８を隣接する銅配線５間にわたって形成したが、第１窒化膜及び第２窒化膜を銅配線間の一部でのみ互いが接触するように形成してもよい。
また、上述の第２実施形態では、保護膜１０をＰＢＯにより構成したが、ＰＢＯ以外の樹脂により保護膜を構成してもよい。但し、保護膜を構成する材料としては、熱の変化に強く、応力緩和にも融合なポリイミド系の樹脂が好ましい。
また、上述の第１実施形態では、第２実施形態における保護膜１０を設けない例を示したが、第２窒化膜８上に更にＰＢＯなどの樹脂からなる保護膜を形成してもよい。
また、上述の第１実施形態では、レジスト膜２１を収縮させて隙間Ｇを形成したが、レジスト膜２１を収縮させた後、更にプラズマによりレジスト膜２１をアッシングして隙間Ｇを形成してもよい。
また、上述の実施形態では、本発明をＬＳＩに適用した例を示したが、ディスクリート半導体など他の半導体装置に適用してもよい。
本発明の第１実施形態による半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 本発明の第２実施形態による半導体装置の断面図である。 各製造工程での半導体装置の断面図である。 各製造工程での半導体装置の断面図である。
符号の説明
１、１Ａ 半導体装置
２ 半導体素子層
４ 第１窒化膜
５ 銅配線
６ バリア層
７ 接着層
８ 第２窒化膜
９ ワイヤ
１０ 保護膜
１０ａ 開口部
２１ レジスト膜
ＡＷ ワイヤボンディング領域
Ｇ 隙間

Claims (8)

  1. 半導体素子と配線のうち最上層に形成された複数の銅配線とを備えた半導体装置において、
    前記銅配線の下面の一部を覆う絶縁性の第１窒化膜と、
    銅の拡散を抑制可能なバリアメタルからなり、前記銅配線の上面及び側面に連続して形成されたバリア層と、
    前記バリア層の上面に形成された接着層と、
    前記接着層上のワイヤボンディング領域に接着されるワイヤとを備えたことを特徴とする半導体装置。
  2. 前記バリア層及び前記接着層の側面と前記接着層の上面の一部とを覆うように且つ隣接する前記銅配線間で前記第１窒化膜と少なくとも一部が接触するように形成された絶縁性の第２窒化膜を備えたことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１窒化膜及び前記第２窒化膜は、同じ窒化物からなることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１窒化膜及び前記第２窒化膜は、互いが接触するように隣接する前記銅配線間にわたって形成されていることを特徴とする請求項２又は３のいずれか１項に記載の半導体装置。
  5. 前記第２窒化膜は、前記接着層の上面において、前記ワイヤボンディング領域を除く領域を覆うように形成されていることを特徴とする請求項２〜４のいずれか１項に記載の半導体装置。
  6. 前記第１窒化膜、前記バリア層及び前記接着層を覆うように樹脂製の保護膜が形成されていることを特徴とする請求項１に記載の半導体装置。
  7. 前記保護膜は、前記接着層の上面において、前記ワイヤボンディング領域を除く領域を覆うように形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 半導体素子と配線のうち最上層に形成された複数の銅配線とを備えた半導体装置の製造方法において、
    前記銅配線をパターニングするためのレジスト膜を形成する工程と、
    前記レジスト膜を用いて前記銅配線をメッキ成長させる工程と、
    前記レジスト膜を収縮させて前記銅配線の側面と前記レジスト膜との間に隙間を形成する工程と、
    前記レジスト膜を用いて銅の拡散を抑制するためのバリアメタルからなるバリア層を前記銅配線の側面及び上面に形成する工程と、
    前記バリア層の上面に接着層を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2006268301A 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法 Pending JP2008091454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006268301A JP2008091454A (ja) 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006268301A JP2008091454A (ja) 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008091454A true JP2008091454A (ja) 2008-04-17

Family

ID=39375340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006268301A Pending JP2008091454A (ja) 2006-09-29 2006-09-29 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008091454A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270366A (ja) * 2007-04-17 2008-11-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2011125928A1 (ja) * 2010-04-01 2011-10-13 ローム株式会社 半導体装置およびその製造方法
JP2012074486A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法
JP2012160595A (ja) * 2011-02-01 2012-08-23 Toshiba Corp 半導体装置及びその製造方法
WO2014119045A1 (ja) * 2013-02-01 2014-08-07 株式会社村田製作所 半導体装置
JP2016115892A (ja) * 2014-12-17 2016-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2016174021A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
JP2018064059A (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置
JP7361566B2 (ja) 2019-10-25 2023-10-16 エイブリック株式会社 半導体装置およびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148846A (en) * 1980-04-22 1981-11-18 Nec Corp Manufacture of circuit pattern
JPS6425439A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Semiconductor integrated circuit device
JPH02125447A (ja) * 1988-06-22 1990-05-14 Hitachi Ltd 半導体装置およびその製造方法
JPH10340920A (ja) * 1997-06-10 1998-12-22 Sony Corp 半導体装置の製造方法
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
JP2004221098A (ja) * 2003-01-09 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2006005325A (ja) * 2004-05-20 2006-01-05 Denso Corp パワー複合集積型半導体装置およびその製造方法
JP2006108234A (ja) * 2004-10-01 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2006135241A (ja) * 2004-11-09 2006-05-25 Sanken Electric Co Ltd 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148846A (en) * 1980-04-22 1981-11-18 Nec Corp Manufacture of circuit pattern
JPS6425439A (en) * 1987-07-21 1989-01-27 Hitachi Ltd Semiconductor integrated circuit device
JPH02125447A (ja) * 1988-06-22 1990-05-14 Hitachi Ltd 半導体装置およびその製造方法
JPH10340920A (ja) * 1997-06-10 1998-12-22 Sony Corp 半導体装置の製造方法
JPH11135506A (ja) * 1997-10-31 1999-05-21 Nec Corp 半導体装置の製造方法
JP2004221098A (ja) * 2003-01-09 2004-08-05 Renesas Technology Corp 半導体装置およびその製造方法
JP2006005325A (ja) * 2004-05-20 2006-01-05 Denso Corp パワー複合集積型半導体装置およびその製造方法
JP2006108234A (ja) * 2004-10-01 2006-04-20 Denso Corp 半導体装置およびその製造方法
JP2006135241A (ja) * 2004-11-09 2006-05-25 Sanken Electric Co Ltd 半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270366A (ja) * 2007-04-17 2008-11-06 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US9425147B2 (en) 2010-04-01 2016-08-23 Rohm Co., Ltd. Semiconductor device
WO2011125928A1 (ja) * 2010-04-01 2011-10-13 ローム株式会社 半導体装置およびその製造方法
JP2012074486A (ja) * 2010-09-28 2012-04-12 Toppan Printing Co Ltd ビルドアッププリント配線基板の製造方法
JP2012160595A (ja) * 2011-02-01 2012-08-23 Toshiba Corp 半導体装置及びその製造方法
WO2014119045A1 (ja) * 2013-02-01 2014-08-07 株式会社村田製作所 半導体装置
JP2016115892A (ja) * 2014-12-17 2016-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9972505B2 (en) 2014-12-17 2018-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US10192755B2 (en) 2014-12-17 2019-01-29 Renesas Electronics Corporation Semiconductor device and its manufacturing method
JP2016174021A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置
US9899346B2 (en) 2015-03-16 2018-02-20 Kabushiki Kaisha Toshiba Semiconductor device
JP2018064059A (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置
WO2018070111A1 (ja) * 2016-10-14 2018-04-19 株式会社デンソー 半導体装置
US10916506B2 (en) 2016-10-14 2021-02-09 Denso Corporation Semiconductor device
JP7361566B2 (ja) 2019-10-25 2023-10-16 エイブリック株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2008091454A (ja) 半導体装置及び半導体装置の製造方法
JP6437246B2 (ja) 半導体装置およびその製造方法
JP2002198374A (ja) 半導体装置およびその製造方法
TWI768040B (zh) 半導體裝置及其製造方法
TWI720233B (zh) 半導體裝置及其製造方法
CN106206505B (zh) 半导体装置以及半导体装置的制造方法
JP2011139103A (ja) 半導体装置
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
US8697566B2 (en) Bump structure and manufacturing method thereof
JP2010251687A (ja) 半導体装置
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2011023516A (ja) 半導体装置
JP4001115B2 (ja) 半導体装置及びその製造方法
JP3106493B2 (ja) 半導体装置
JP4675146B2 (ja) 半導体装置
JP2008244134A (ja) 半導体装置及びその製造方法
JP2004140093A (ja) ボンディングパッド及びその形成方法
JP2009088002A (ja) 半導体装置及びその製造方法
JP2008066450A (ja) 半導体装置
JP5273920B2 (ja) 半導体装置
JP6956496B2 (ja) 半導体装置
JP2006203025A (ja) 半導体装置及びその製造方法
JP4814694B2 (ja) 半導体装置
JP2006041552A (ja) 半導体装置及びその製造方法
JP6099591B2 (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016