JP2006041552A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2006041552A
JP2006041552A JP2005290042A JP2005290042A JP2006041552A JP 2006041552 A JP2006041552 A JP 2006041552A JP 2005290042 A JP2005290042 A JP 2005290042A JP 2005290042 A JP2005290042 A JP 2005290042A JP 2006041552 A JP2006041552 A JP 2006041552A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
metal layer
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005290042A
Other languages
English (en)
Inventor
Koichi Wada
康一 和田
Ken Namatame
建 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005290042A priority Critical patent/JP2006041552A/ja
Publication of JP2006041552A publication Critical patent/JP2006041552A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディングパッド部のパッド剥がれを抑制した半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、層間絶縁膜８上にバリアメタル層１４を形成する工程と、パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、前記除去する工程により露出した層間絶縁膜８及び前記バリアメタル層１４の上に第２のＡｌ合金膜１５を形成する工程と、第２のＡｌ合金膜及び前記バリアメタル層をパターニングすることにより、前記層間絶縁膜上にボンディングパッド部１７ａを形成する工程と、前記ボンディングパッド部及び前記層間絶縁膜の上にパッシベーション膜１８を形成する工程と、前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、を具備する。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に係わり、特に、ボンディングパッド部のパッド剥がれを抑制した半導体装置及びその製造方法に関する。
図１６は、従来の半導体装置を示す断面図である。この半導体装置はボンディングパッド部を有している。
図示せぬシリコン基板の上方に絶縁膜１０１を形成し、この絶縁膜１０１の上にスパッタリングによりＴｉ膜１０２を堆積した後、このＴｉ膜１０２上にスパッタリングによりＴｉＮ膜１０３を堆積する。このようにして絶縁膜１０１の上にはＴｉ膜１０２とＴｉＮ膜１０３からなるバリアメタル層１０４が形成される。
次に、このバリアメタル層１０４の上にスパッタリングにより第1のＡｌ合金膜１０５を形成し、第１のＡｌ合金膜１０５の上にＴｉＮ膜からなる反射防止膜１０６を形成する。この後、反射防止膜１０６、第１のＡｌ合金膜１０５及びバリアメタル層１０４をパターニングする。これにより、絶縁膜１０１の上には第１のＡｌ合金配線１０７ａ，１０７ｂが形成される。
次いで、第１のＡｌ合金配線１０７ａ，１０７ｂの上に酸化膜からなる層間絶縁膜１０８を形成する。次に、この層間絶縁膜１０８をエッチング加工することにより、該層間絶縁膜には第１のＡｌ合金配線１０７ａ，１０７ｂの上に位置するビアホールが形成される。次いで、ビアホール内及び層間絶縁膜上にスパッタリングによりＴｉ膜１１２を堆積した後、このＴｉ膜１１２上にスパッタリングによりＴｉＮ膜１１３を堆積する。このようにしてビアホール内及び層間絶縁膜１０８の上にはＴｉ膜１１２とＴｉＮ膜１１３からなるバリアメタル層１１４が形成される。
この後、バリアメタル層１１４上及びビアホール内にＷ膜をＣＶＤ（chemical vapor deposition）法により堆積する。次いで、層間絶縁膜１０８上に存在するＷ膜をエッチバックで除去することにより、層間絶縁膜１０８のビアホール内にＷプラグ１０９が埋め込まれる。
次に、Ｗプラグ１０９を含む全面上に第２のＡｌ合金膜１１５をスパッタリングにより堆積し、第２のＡｌ合金膜１１５の上にＴｉＮ膜からなる反射防止膜１１６を形成する。
この後、反射防止膜１１６、第２のＡｌ合金膜１１５及びバリアメタル層１１４をパターニングする。これにより、層間絶縁膜１０８の上にはボンディングパッド部１１７ａ及び第２のＡｌ合金配線１１７ｂが形成される。ボンディングパッド部１１７ａはＷプラグ１０９を介して第１のＡｌ合金配線１０７ａに電気的に接続され、第２のＡｌ合金配線１１７ｂはＷプラグ１０９を介して第１のＡｌ合金配線１０７ｂに電気的に接続される。
この後、ボンディングパッド部１１７ａ及び第２のＡｌ合金配線１１７ｂを含む全面上にシリコン窒化膜等からなるパッシベーション膜１１０をＣＶＤ法により堆積する。次いで、パッシベーション膜１１０をエッチング加工することにより、該パッシベーション膜にはボンディングパッド部１１７ａ上に位置する開孔部が形成される。次いで、パッシベーション膜１１０の上にポリイミド膜１１１を形成し、このポリイミド膜１１１に前記開孔部上に位置する開孔部を形成する。このようにしてボンディングパッド部１１７ａにボンディング用のパッド開孔部が形成される。このパッド開孔部によりボンディングパッド部１１７ａが露出する。
前記ボンディングパッド部１１７ａにワイヤをボンディング接続する際、このボンディング接続を行うことによるストレスがボンディングパッド部１１７ａに加えられ、このストレスによってボンディングパッド部１１７ａの剥がれが生じることがある。このボンディングパッド部の剥がれは、バリアメタル層のＴｉ膜１１２と層間絶縁膜（酸化膜）１０８の界面から剥がれることにより起こる。これは、酸化膜とＴｉ膜１１２との界面にストレスに弱い脆弱な合金層が形成されるため、ボンディングパッド部１１７ａにボンディング接続を行うと、そのストレスによりこの脆弱層が破壊され、その結果、ボンディングパッド部の剥がれが生じるからである。
本発明は上記のような事情を考慮してなされたものであり、その目的は、ボンディングパッド部のパッド剥がれを抑制した半導体装置及びその製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置は、絶縁膜上に形成されたボンディングパッド部と、
前記ボンディングパッド部及び前記絶縁膜の上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成された、前記ボンディングパッド部上に位置するパッド開孔部と、
を具備し、
前記ボンディングパッド部は、バリアメタル層と、該バリアメタル層上に形成された導電膜と、を有しており、
前記パッド開孔部の下に位置し且つ前記絶縁膜と前記導電膜との間に位置する前記バリアメタル層の少なくとも一部が除去されている。
本発明に係る半導体装置は、配線上に形成された絶縁膜と、
前記絶縁膜に形成された、前記配線上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリアメタル層と、
前記接続孔内のバリアメタル層上に形成された金属プラグと、
前記金属プラグ及び前記バリアメタル層の上に形成されたボンディングパッド部と、
前記ボンディングパッド部及び前記絶縁膜の上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成された、前記ボンディングパッド部上に位置するパッド開孔部と、
を具備し、
前記ボンディングパッド部は、バリアメタル層と、該バリアメタル層上に形成された導電膜と、を有しており、
前記パッド開孔部の下に位置し且つ前記絶縁膜と前記導電膜との間に位置する前記バリアメタル層の少なくとも一部が除去されている。
また、本発明に係る半導体装置において、前記パッド開孔部は前記金属プラグ上に位置していないことも可能である。
本発明に係る半導体装置は、配線上に形成された絶縁膜と、
前記絶縁膜に形成された、前記配線上に位置する接続孔と、
前記接続孔内及び前記絶縁膜上に形成されたバリアメタル層と、
前記接続孔の内側面に前記バリアメタル層を介して形成されたサイドウォールと、
前記サイドウォール上、前記接続孔内及び前記バリアメタル層上に形成されたボンディングパッド部と、
前記ボンディングパッド部及び前記絶縁膜の上に形成されたパッシベーション膜と、
前記パッシベーション膜に形成された、前記ボンディングパッド部上に位置するパッド開孔部と、
を具備し、
前記ボンディングパッド部は、前記バリアメタル層と、該バリアメタル層上に形成された導電膜と、を有し、前記接続孔内に埋め込まれた導電膜、サイドウォール及びバリアメタル層を介して前記配線に電気的に接続されており、
前記パッド開孔部の下に位置し且つ前記絶縁膜と前記導電膜との間に位置する前記バリアメタル層の少なくとも一部が除去されている。
また、本発明に係る半導体装置において、前記バリアメタル層は、Ｔｉ膜と、該Ｔｉ膜上に形成されたＴｉＮ膜と、を有するものであることが好ましい。
また、本発明に係る半導体装置において、前記絶縁膜はＳｉを含む材料からなる膜であることが好ましい。
本発明に係る半導体装置の製造方法は、絶縁膜上にバリアメタル層を形成する工程と、 パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜及び前記バリアメタル層の上に導電膜を形成する工程と、
前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
を具備する。
上記半導体装置の製造方法によれば、パッド開孔部の下に位置するバリアメタル層の少なくとも一部を除去する工程により、ボンディングパッド部と絶縁膜との間にあるパッド開孔部の下に位置するバリアメタル層が除去される。このため、そのバリアメタル層を除去した部分においてバリアメタル層と絶縁膜との界面にストレスに弱い脆弱な合金層が形成されるのを抑制できる。従って、ボンディングパッド部にワイヤをボンディング接続した際、このボンディング接続を行うことによるストレスがボンディングパッド部に加えられても、このストレスによってボンディングパッド部の剥がれが生じることを抑制することができる。
本発明に係る半導体装置の製造方法は、配線上に絶縁膜を形成する工程と、
前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
前記絶縁膜上に存在する前記金属膜を除去することにより、前記接続孔内に金属プラグを形成する工程と、
パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜、前記バリアメタル層及び前記金属プラグの上に導電膜を形成する工程と、
前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
を具備する。
上記半導体装置の製造方法によれば、パッド開孔部の下に位置するバリアメタル層の少なくとも一部を除去する工程により、ボンディングパッド部と絶縁膜との間にあるパッド開孔部の下に位置するバリアメタル層が除去される。このため、そのバリアメタル層を除去した部分においてバリアメタル層と絶縁膜との界面にストレスに弱い脆弱な合金層が形成されるのを抑制できる。従って、ボンディングパッド部の剥がれが生じることを抑制することができる。
本発明に係る半導体装置の製造方法は、配線上に絶縁膜を形成する工程と、
前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
前記接続孔の内側面に前記バリアメタル層を介してサイドウォールを形成する工程と、 パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜上、前記バリアメタル層上及び前記接続孔内に導電膜を形成する工程と、
前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
を具備する。
上記半導体装置の製造方法によれば、接続孔の内側面にサイドウォールを形成しているため、このサイドウォールにより導電膜を接続孔内に容易に埋め込むことができる。従って、接続孔内の接続抵抗の増加や接続不良が発生することを抑制できる。
本発明に係る半導体装置の製造方法は、配線上に絶縁膜を形成する工程と、
前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
前記絶縁膜上に存在する前記金属膜を除去することにより、前記接続孔内に金属プラグを形成する工程と、
パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜、前記バリアメタル層及び前記金属プラグの上に導電膜を形成する工程と、
前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に、前記ボンディングパッド部上に位置し且つ前記金属プラグ上に位置しないパッド開孔部を形成する工程と、
を具備する。
上記半導体装置の製造方法によれば、金属プラグ上にパッド開孔部を形成していないため、ボンディングパッド部の上面又は下面の面積を大きくとることができる。このため、ボンディングパッド部と絶縁膜との密着力を向上させることができる。従って、ボンディング接続した際、ボンディングパッド部のパッド剥がれを抑制することができる。
本発明に係る半導体装置の製造方法は、
配線上に絶縁膜を形成する工程と、
前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
前記絶縁膜上に存在する前記金属膜と前記バリアメタル膜を除去することにより、前記接続孔内に金属プラグを形成する工程と、
前記除去する工程により露出した絶縁膜上及び前記金属プラグの上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
前記ボンディングパッド部および前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記ボンデイングパッド部上に位置するパッド開孔部を形成する工程と、
を具備する。
本発明に係る半導体装置の製造方法は、
配線上に絶縁膜を形成する工程と、
前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
前記接続孔の内側面に前記バリアメタル層を介してサイドウォールを形成する工程と、 前記絶縁膜上に存在する前記バリアメタル層を除去する工程と、
前記除去する工程により露出した絶縁膜上及び前記接続孔内に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
前記ボンディングパッド部および前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
を具備する。
本発明に係る半導体装置の製造方法は、
配線上に絶縁膜を形成する工程と、
前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
前記絶縁膜上に存在する前記バリアメタル層を除去する工程と、
前記除去する工程により露出した絶縁膜上及び前記金属プラグの上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上にボンデイングパッド部を形成する工程と、
前記ボンディングパッド部および前記絶縁膜の上にパッシベーション膜を形成する工程と、
前記パッシベーション膜に前記ボンデイングパッド部上に位置し且つ前記金属プラグ上に位置しないパッド開孔部を形成する工程と、
を具備する。
本発明に係る半導体装置の製造方法は、前記半導体装置の製造方法において、前記導電膜の最下層は、Ｔｉ膜ではないことが好ましい。
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置を示す断面図である。この半導体装置はボンディングパッド部を有している。
絶縁膜１の上には第１のＡｌ合金配線７ａ，７ｂが形成されている。第１のＡｌ合金配線７ａ，７ｂは、バリアメタル層４と、その上に形成された第１のＡｌ合金膜５と、その上に形成された反射防止膜６と、から構成されている。バリアメタル層４は、Ｔｉ膜２と、その上に形成されたＴｉＮ膜３と、から構成されている。
第１のＡｌ合金配線７ａ，７ｂ及び絶縁膜１の上にはＳｉを含む材料からなる層間絶縁膜８が形成されている。この層間絶縁膜８には、第１のＡｌ合金配線７ａ，７ｂそれぞれの上に位置するビアホール（接続孔）が形成されている。この接続孔内及び層間絶縁膜８上にはバリアメタル層１４が形成されている。バリアメタル層１４は、Ｔｉ膜１２と、その上に形成されたＴｉＮ膜１３と、から構成されている。
バリアメタル層１４上及び前記接続孔内にはＷプラグ９が埋め込まれている。Ｗプラグ９の上にはボンディングパッド部１７ａ及び第２のＡｌ合金配線１７ｂが形成されている。ボンディングパッド部１７ａ及び第２のＡｌ合金配線１７ｂは、バリアメタル層１４と、その上に形成された第２のＡｌ合金膜（又は導電膜）１５と、その上に形成された反射防止膜１６と、から構成されている。バリアメタル層１４は、Ｔｉ膜１２と、その上に形成されたＴｉＮ膜１３と、から構成されている。パッド開孔部の下に位置するボンディングパッド部の反射防止膜１６は除去されている。また、バリアメタル層１４はパッド開孔部の下に位置する部分が除去されている。なお、パッド開孔部の下に位置するバリアメタル層の全てが除去されている必要は必ずしも無く、パッド開孔部の下に位置するバリアメタル層の少なくとも一部が除去されていれば良い。また、層間絶縁膜８上のバリアメタル層１４を全面除去することも可能である。
ボンディングパッド部１７ａ、第２のＡｌ合金配線１７ｂ及び層間絶縁膜８の上にはパッシベーション膜１８が形成されており、このパッシベーション膜１８にはボンディングパッド部上に位置する開孔部１８ａが形成されている。パッシベーション膜１８の上にはポリイミド膜２０が形成されており、このポリイミド膜２０には開孔部２０ａが形成されている。この開孔部２０ａと前記開孔部１８ａによりパッド開孔部が形成されている。このパッド開孔部によって露出したボンディングパッド部１７ａにワイヤがボンディング接続されることになる。
図２（Ａ）〜（Ｃ）及び図３（Ｄ），（Ｅ）は、図１に示す半導体装置を製造する方法を示す断面図である。
まず、図２（Ａ）に示すように、絶縁膜１の上にスパッタリングによりＴｉ膜２を堆積した後、このＴｉ膜２上にスパッタリングによりＴｉＮ膜３を堆積する。このようにして絶縁膜１の上にはＴｉ膜２とＴｉＮ膜３からなるバリアメタル層４が形成される。
次に、このバリアメタル層４の上にスパッタリングにより第1のＡｌ合金膜５を形成し、第１のＡｌ合金膜５の上にＴｉＮ膜からなる反射防止膜６を形成する。この後、反射防止膜６、第１のＡｌ合金膜５及びバリアメタル層４をパターニングする。これにより、絶縁膜１の上には第１のＡｌ合金配線７ａ，７ｂが形成される。
次いで、第１のＡｌ合金配線７ａ，７ｂの上に酸化膜を主とする層間絶縁膜８を形成する。次に、この層間絶縁膜８をエッチング加工することにより、該層間絶縁膜には第１のＡｌ合金配線７ａ，７ｂの上に位置するビアホール（接続孔）が形成される。次いで、ビアホール内及び層間絶縁膜上にスパッタリングによりＴｉ膜１２を堆積した後、このＴｉ膜１２上にスパッタリングによりＴｉＮ膜１３を堆積する。このようにしてビアホール内及び層間絶縁膜８の上にはＴｉ膜１２とＴｉＮ膜１３からなるバリアメタル層１４が形成される。次いで、バリアメタル層１４上及びビアホール内にＷ膜９ａをＣＶＤ法により堆積する。
この後、図２（Ｂ）に示すように、層間絶縁膜８上に存在するＷ膜９ａをエッチバックで除去することにより、層間絶縁膜８のビアホール内にＷプラグ９が埋め込まれる。次いで、バリアメタル層１４を含む全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、バリアメタル層１４上にはパッド開孔部１０ａが開孔されたレジストパターン１０が形成される。次いで、このレジストパターン１０をマスクとしてバリアメタル層１４をエッチングすることにより、パッド開孔部１０ａ内のバリアメタル層が除去される。
次に、図２（Ｃ）に示すように、レジストパターン１０を剥離した後、Ｗプラグ９を含む全面上に導電膜として第２のＡｌ合金膜１５をスパッタリングにより堆積し、第２のＡｌ合金膜１５の上にＴｉＮ膜からなる反射防止膜１６をスパッタリングにより形成する。
この後、図３（Ｄ）に示すように、反射防止膜１６の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、反射防止膜１６の上にはレジストパターン１１が形成される。次いで、このレジストパターン１１をマスクとして反射防止膜１６、第２のＡｌ合金膜１５及びバリアメタル層１４をエッチングする。これにより、層間絶縁膜８の上にはボンディングパッド部１７ａ及び第２のＡｌ合金配線１７ｂが形成される。ボンディングパッド部１７ａはＷプラグ９を介して第１のＡｌ合金配線７ａに電気的に接続され、第２のＡｌ合金配線１７ｂはＷプラグ９を介して第１のＡｌ合金配線７ｂに電気的に接続される。
次に、図３（Ｅ）に示すように、レジストパターン１１を剥離した後、ボンディングパッド部１７ａ及び第２のＡｌ合金配線１７ｂを含む全面上にシリコン窒化膜等からなるパッシベーション膜１８をＣＶＤ法により堆積する。次いで、パッシベーション膜１８の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、パッシベーション膜１８上にはレジストパターン１９が形成される。次いで、このレジストパターン１９をマスクとしてパッシベーション膜１８をエッチングすることにより、該パッシベーション膜にはボンディングパッド部１７ａ上に位置する開孔部１８ａが形成される。
この後、図１に示すように、パッシベーション膜１８の上にポリイミド膜２０を形成し、このポリイミド膜２０を加工することにより、前記開孔部１８ａの上に位置する開孔部２０ａが形成される。次いで、開孔部１８ａにより露出する反射防止膜１６をエッチング除去する。このようにしてボンディングパッド部１７ａにボンディング用のパッド開孔部が形成され、このパッド開孔部によりボンディングパッド部１７ａの表面が露出する。そして、この露出したボンディングパッド部１７ａにワイヤをボンディング接続することとなる。
上記第１の実施の形態によれば、ボンディングパッド部１７ａと層間絶縁膜８との間にあるパッド開孔部の下に位置するバリアメタル層１４を除去している。このため、そのバリアメタル層を除去した部分においてバリアメタル層のＴｉ膜１２と層間絶縁膜８との界面にストレスに弱い脆弱な合金層が形成されるのを抑制できる。従って、ボンディングパッド部１７ａにワイヤをボンディング接続した際、このボンディング接続を行うことによるストレスがボンディングパッド部１７ａに加えられても、このストレスによってボンディングパッド部１７ａの剥がれが生じることを抑制することができる。
図４は、本発明に係る第２の実施の形態による半導体装置を示す断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
層間絶縁膜８のビアホール（接続孔）の内側面には、バリアメタル層１４を介してＷ膜からなるサイドウォール２１が形成されている。
サイドウォール２１上、前記接続孔内及びバリアメタル層１５上には第２のＡｌ合金膜（又は導電膜）１５が形成され、第２のＡｌ合金膜１５上には反射防止膜１６が形成されている。反射防止膜１６、第２のＡｌ合金膜１５及びバリアメタル層１５によってボンディングパッド部１７ａが構成されている。
つまり、第２のＡｌ合金配線１７ａは、ビアホール内に埋め込まれた第２のＡｌ合金膜１５及びサイドウォール２１を介して第１のＡｌ合金配線７ａに電気的に接続されている。
パッド開孔部の下に位置するボンディングパッド部の反射防止膜１６は除去されている。また、バリアメタル層１４はパッド開孔部の下に位置する部分が除去されている。なお、パッド開孔部の下に位置するバリアメタル層の全てが除去されている必要は必ずしも無く、パッド開孔部の下に位置するバリアメタル層の少なくとも一部が除去されていれば良い。
ボンディングパッド部１７ａ及び層間絶縁膜８の上にはパッシベーション膜１８が形成されており、このパッシベーション膜１８にはボンディングパッド部上に位置する開孔部１８ａが形成されている。パッシベーション膜１８の上にはポリイミド膜２０が形成されており、このポリイミド膜２０には開孔部２０ａが形成されている。
図５（Ａ）〜（Ｃ）及び図６（Ｄ），（Ｅ）は、図４に示す半導体装置を製造する方法を示す断面図であり、図２及び図３と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図５（Ａ）に示すように、バリアメタル層１４上及びビアホール（接続孔）内にＷ膜９ａをＣＶＤ法により堆積する。
次に、図５（Ｂ）に示すように、Ｗ膜９ａをエッチバックすることにより、ビアホールの内側面にＷ膜からなるサイドウォール２１を形成する。次いで、バリアメタル層１４の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、バリアメタル層１４上には開孔部２２ａが開孔されたレジストパターン２２が形成される。
次いで、このレジストパターン２２をマスクとしてバリアメタル層１４をエッチングすることにより、図５（Ｃ）に示すように、パッド開孔部２２ａ内のバリアメタル層が除去される。次いで、サイドウォール２１上及びビアホール内を含む全面上に第２のＡｌ合金膜１５をスパッタリングにより堆積し、第２のＡｌ合金膜１５の上にＴｉＮ膜からなる反射防止膜１６をスパッタリングにより形成する。第２のＡｌ合金膜１５はサイドウォール２１によってビアホール内に埋め込まれやすくなっている。
この後、図６（Ｄ）に示すように、反射防止膜１６の上にレジストパターン１１を形成し、このレジストパターン１１をマスクとして反射防止膜１６、第２のＡｌ合金膜１５及びバリアメタル層１４をパターニングする。これにより、層間絶縁膜８の上にはボンディングパッド部１７ａが形成される。ボンディングパッド部１７ａは、ビアホール内に埋め込まれた第２のＡｌ合金膜、サイドウォール２１を介して第１のＡｌ合金配線７ａに電気的に接続される。
次に、図６（Ｅ）に示すように、レジストパターン１１を剥離した後、ボンディングパッド部１７ａ及び第２のＡｌ合金配線１７ｂを含む全面上にシリコン窒化膜等からなるパッシベーション膜１８をＣＶＤ法により堆積し、このパッシベーション膜１８の上にレジストパターン１９を形成する。次いで、このレジストパターン１９をマスクとしてパッシベーション膜１８をエッチングすることにより、該パッシベーション膜にはボンディングパッド部１７ａ上に位置する開孔部１８ａが形成される。この後、図４に示すように、パッシベーション膜１８の上にポリイミド膜２０を形成し、このポリイミド膜２０に開孔部２０ａを形成する。
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態では、ビアホールの内側面にＷ膜からなるサイドウォール２１を形成しているため、ビアホール内に第２のＡｌ合金膜１５を埋め込む際、このサイドウォール２１によりＡｌ合金膜の流動性が良くなり、第２のＡｌ合金膜をボイドが発生することなく埋め込むことができる。従って、ビアホール内のボイド等による接続抵抗の増加や接続不良が発生することを抑制できる。
図７は、本発明に係る第３の実施の形態による半導体装置を示す断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
Ｗプラグ９の上にはボンディングパッド部１７ａが形成されている。ボンディングパッド部１７ａ及び層間絶縁膜８の上にはパッシベーション膜１８が形成されており、このパッシベーション膜１８にはボンディングパッド部上に位置する開孔部１８ａが形成されている。パッシベーション膜１８の上にはポリイミド膜２０が形成されており、このポリイミド膜２０には開孔部２０ａが形成されている。この開孔部２０ａと前記開孔部１８ａによりパッド開孔部が形成されている。このパッド開孔部は、Ｗプラグ９の上には位置せず、Ｗプラグ９上の隣又は近傍に配置される。
図８（Ａ）〜（Ｃ）は、図７に示す半導体装置を製造する方法を示す断面図であり、図２及び図３と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図８（Ａ）に示すように、絶縁膜１に第１のＡｌ合金配線７ａを形成し、第１のＡｌ合金配線７ａ及び絶縁膜１の上に層間絶縁膜８を形成する。次いで、この層間絶縁膜８にビアホール（接続孔）を形成し、このビアホール内及び層間絶縁膜８上にバリアメタル層１４を形成する。次いで、層間絶縁膜８のビアホール内にＷプラグ９を埋め込む。
次いで、バリアメタル層１４の上にパッド開孔部１０ａが開孔されたレジストパターン１０を形成し、このレジストパターン１０をマスクとしてバリアメタル層１４をエッチングすることにより、パッド開孔部１０ａ内のバリアメタル層が除去される。パッド開孔部１０ａは、図８（Ａ）に示すように、Ｗプラグ９上には無く、Ｗプラグ９の近傍であってＷプラグ９から離れた位置に形成される。
次に、図８（Ｂ）に示すように、レジストパターン１０を剥離した後、Ｗプラグ９を含む全面上に導電膜として第２のＡｌ合金膜１５を堆積し、第２のＡｌ合金膜１５の上に反射防止膜１６を形成する。
この後、図８（Ｃ）に示すように、反射防止膜１６の上にレジストパターン１１を形成し、このレジストパターン１１をマスクとして反射防止膜１６、第２のＡｌ合金膜１５及びバリアメタル層１４をエッチングする。これにより、層間絶縁膜８の上にはボンディングパッド部１７ａが形成される。ボンディングパッド部１７ａは、Ｗプラグ９を介して第１のＡｌ合金配線７ａに電気的に接続される。
次に、図７に示すように、レジストパターン１１を剥離した後、ボンディングパッド部１７ａを含む全面上にシリコン窒化膜等からなるパッシベーション膜１８を堆積し、このパッシベーション膜１８にボンディングパッド部１７ａ上に位置する開孔部１８ａを形成する。この後、パッシベーション膜１８の上にポリイミド膜２０を形成し、このポリイミド膜２０に前記開孔部１８ａの上に位置する開孔部２０ａを形成する。このようにしてボンディングパッド部１７ａにボンディング用のパッド開孔部が形成され、このパッド開孔部によりボンディングパッド部１７ａの表面が露出する。前記パッド開孔部は、Ｗプラグ９の上には位置せず、Ｗプラグ９上の隣又は近傍に配置される。
上記第３の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態では、Ｗプラグ９上にパッド開孔部を形成せずに、Ｗプラグ上の隣又は近傍に配置しているため、ボンディングパッド部１７ａの上面又は下面の面積を第１の実施の形態に比べて大きくとることができる。このため、ボンディングパッド部１７ａと層間絶縁膜８との密着力を向上させることができる。従って、ボンディング接続した際、ボンディングパッド部のパッド剥がれを抑制することができる。
図９は、本発明に係る第４の実施の形態による半導体装置を示す断面図であり、図１と同一部分には同一符号を付し、異なる部分についてのみ説明する。
絶縁膜８上のバリアメタル層１４は全面除去されており、ＴｉＮ膜１２３と第2のＡｌ合金膜１５と反射防止膜１６からなる第２のＡｌ合金配線１２７ｂ及びボンディングパッド部１２７ａを形成している。すなわち、Ａｌ合金配線１２７ｂ及びボンディングパッド部１２７ａともに、絶縁膜８とＴｉＮ膜１２３が接する構造である。
図１０(Ａ)〜(Ｃ)及び図１１(Ｄ)、(Ｅ)は、図９に示す半導体装置を製造する方法を示す断面図であり、図２及び図３と同一部分には同一符号を付し、異なる部分についてのみ説明する。
図１０（Ａ）に示すようにバリアメタル層１４及びビアホール（接続孔）内にＷ膜９ａをＣＶＤ法により堆積する。
次に、図１０（B）に示すように、Ｗ膜９ａ及び絶縁膜８上のバリアメタル層１４をCMP（ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去する。次いで、全面にＴｉＮ膜１２３をスパッタリングにより堆積し、第２のＡｌ合金膜１５をＴｉＮ膜１２３の上にスパッタリングにより堆積し、第２のＡｌ合金膜１５の上にＴｉＮ膜からなる反射防止膜１６をスパッタリングにより形成する。
この後、図１１(Ｄ)に示すように、第２のＡｌ配線層１２７ｂ及びボンディングパッド部１２７ａをパターニングにより形成する。
上記第４の実施の形態においても第1の実施の形態と同様の効果を得ることができる。
また、ＴｉＮ膜１２３は必ずしも必要ではない。
図１２は、本発明に係る第5の実施の形態による半導体装置を示す断面図であり、図２と同一部分には同一符号を付し、異なる部分についてのみ説明する。絶縁膜８上のバリアメタル層１４は全面除去されており、第２のＡｌ合金膜１５と反射防止膜１６からなるボンディングパッド部１３７ａが構成されている。
図１３(Ａ)〜(Ｃ)及び図１４（Ｄ）、（Ｅ）は、図１２に示す半導体装置を製造する方法を示す断面図であり、図５及び図６と同一部分には同一符号を付し、異なる部分についてのみ説明する。図１３（Ａ）に示すように、バリアメタル層１４及びビアホール（接続孔）内にＷ膜９ａをＣＶＤ法により堆積する。次に、図１３(Ｂ)に示すように、ビアホールの内側面にＷ膜のサイドウォール21を形成した後に、ＣＭＰにより絶縁膜８上のバリアメタル層１４を除去する。次いで、図１３(Ｃ)に示すように、サイドウォール２１及びビアホール内を含む全面上に第２のＡｌ合金層１５をスパッタリングにより堆積し、第２のＡｌ合金膜１５の上にＴｉＮ膜からなる反射防止膜１６をスパッタリングにより形成し、図１４(Ｄ)に示すように、ボンディングパッド部１３７ａをパターニングする。
上記第５の実施の形態においても、第１の実施の形態及び第２の実施の形態と同様の効果を得ることができる。また、ボンディングパッドをＡｌ合金膜１５の下層部にＴｉＮ膜を使うこともできる。
第３の実施形態において、第４の実施の形態と同様にＣＭＰを使用することにより、絶縁膜８上のバリアメタル層１４を除去することで、ボンディングパッド層１２７ａを形成する場合も、第１及び第３の実施の形態と同様の効果を得ることが出来る。これを第６の実施の形態として、図１５に第６の実施の形態による半導体装置を示す。図７と同一部分には同一符号を付す。また、ＴｉＮ膜１２３は必ずしも必要ではない。
尚、本発明は上記の実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々変更して実施することが可能である。
本発明に係る第１の実施の形態による半導体装置を示す断面図。 図１に示す半導体装置を製造する方法を示す断面図。 図１に示す半導体装置を製造する方法を示す断面図。 本発明に係る第２の実施の形態による半導体装置を示す断面図。 図４に示す半導体装置を製造する方法を示す断面図。 図４に示す半導体装置を製造する方法を示す断面図。 本発明に係る第３の実施の形態による半導体装置を示す断面図。 図７に示す半導体装置を製造する方法を示す断面図。 本発明に係る第４の実施の形態による半導体装置を示す断面図。 図９に係る半導体装置の製造する方法を示す断面図。 図９に示す半導体装置製造する方法を示す断面図。 本発明に係る第５の実施の形態による半導体装置を示す断面図。 図１２に示す半導体装置を製造する方法を示す断面図。 図１２に示す半導体装置を製造する方法を示す断面図。 本発明に係る第６の実施の形態による半導体装置を示す断面図。 従来の半導体装置を示す断面図。
符号の説明
１，１０１…絶縁膜、２，１２，１０２，１１２…Ｔｉ膜、３，１３，１０３，１１３…ＴｉＮ膜、４，１４，１０４，１１４…バリアメタル層、５，１０５…第１のＡｌ合金膜、６，１６，１０６，１１６…反射防止膜、７ａ，７ｂ，１０７ａ，１０７ｂ…第１のＡｌ合金配線、８，１０８…層間絶縁膜、９，１０９…Ｗプラグ、９ａ…Ｗ膜、１０，１１…レジストパターン、１０ａ…パッド開孔部、１５，１１５…第２のＡｌ合金膜、１７ａ，１１７ａ…ボンディングパッド部、１７ｂ，１１７ｂ…第２のＡｌ合金配線、１８…パッシベーション膜、１８ａ…開孔部、１９…レジストパターン、２０…ポリイミド膜、２０ａ…開孔部、２１…サイドウォール、２２…レジストパターン、１１０…パッシベーション膜、１１１…ポリイミド膜。

Claims (14)

  1. 絶縁膜上に形成されたボンディングパッド部と、
    前記ボンディングパッド部及び前記絶縁膜の上に形成されたパッシベーション膜と、
    前記パッシベーション膜に形成された、前記ボンディングパッド部上に位置するパッド開孔部と、
    を具備し、
    前記ボンディングパッド部は、バリアメタル層と、該バリアメタル層上に形成された導電膜と、を有しており、
    前記パッド開孔部の下に位置し且つ前記絶縁膜と前記導電膜との間に位置する前記バリアメタル層の少なくとも一部が除去されている半導体装置。
  2. 配線上に形成された絶縁膜と、 前記絶縁膜に形成された、前記配線上に位置する接続孔と、
    前記接続孔内及び前記絶縁膜上に形成されたバリアメタル層と、
    前記接続孔内のバリアメタル層上に形成された金属プラグと、
    前記金属プラグ及び前記バリアメタル層の上に形成されたボンディングパッド部と、
    前記ボンディングパッド部及び前記絶縁膜の上に形成されたパッシベーション膜と、
    前記パッシベーション膜に形成された、前記ボンディングパッド部上に位置するパッド開孔部と、
    を具備し、
    前記ボンディングパッド部は、バリアメタル層と、該バリアメタル層上に形成された導電膜と、を有しており、
    前記パッド開孔部の下に位置し且つ前記絶縁膜と前記導電膜との間に位置する前記バリアメタル層の少なくとも一部が除去されている半導体装置。
  3. 前記パッド開孔部は前記金属プラグ上に位置していない請求項２に記載の半導体装置。
  4. 配線上に形成された絶縁膜と、
    前記絶縁膜に形成された、前記配線上に位置する接続孔と、
    前記接続孔内及び前記絶縁膜上に形成されたバリアメタル層と、
    前記接続孔の内側面に前記バリアメタル層を介して形成されたサイドウォールと、
    前記サイドウォール上、前記接続孔内及び前記バリアメタル層上に形成されたボンディングパッド部と、
    前記ボンディングパッド部及び前記絶縁膜の上に形成されたパッシベーション膜と、
    前記パッシベーション膜に形成された、前記ボンディングパッド部上に位置するパッド開孔部と、
    を具備し、
    前記ボンディングパッド部は、前記バリアメタル層と、該バリアメタル層上に形成された導電膜と、を有し、前記接続孔内に埋め込まれた導電膜、サイドウォール及びバリアメタル層を介して前記配線に電気的に接続されており、
    前記パッド開孔部の下に位置し且つ前記絶縁膜と前記導電膜との間に位置する前記バリアメタル層の少なくとも一部が除去されている半導体装置。
  5. 前記バリアメタル層は、Ｔｉ膜と、該Ｔｉ膜上に形成されたＴｉＮ膜と、を有するものである請求項１〜４のうちのいずれか一項に記載の半導体装置。
  6. 前記絶縁膜はＳｉを含む材料からなる膜である請求項１〜５のうちのいずれか一項に記載の半導体装置。
  7. 絶縁膜上にバリアメタル層を形成する工程と、
    パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜及び前記バリアメタル層の上に導電膜
    を形成する工程と、
    前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
    前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  8. 配線上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
    前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
    前記絶縁膜上に存在する前記金属膜を除去することにより、前記接続孔内に金属プラグを形成する工程と、
    パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜、前記バリアメタル層及び前記金属プラグの上に導電膜を形成する工程と、
    前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
    前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  9. 配線上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
    前記接続孔の内側面に前記バリアメタル層を介してサイドウォールを形成する工程と、 パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜上、前記バリアメタル層上及び前記接続孔内に導電膜を形成する工程と、
    前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
    前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に、前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  10. 配線上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
    前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
    前記絶縁膜上に存在する前記金属膜を除去することにより、前記接続孔内に金属プラグを形成する工程と、
    パッド開孔部の下に位置する前記バリアメタル層の少なくとも一部を除去する工程と、 前記除去する工程により露出した絶縁膜、前記バリアメタル層及び前記金属プラグの上に導電膜を形成する工程と、
    前記導電膜及び前記バリアメタル層をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
    前記ボンディングパッド部及び前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に、前記ボンディングパッド部上に位置し且つ前記金属プラグ上に位置しないパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  11. 配線上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
    前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
    前記絶縁膜上に存在する前記金属膜と前記バリアメタル膜を除去することにより、前記接続孔内に金属プラグを形成する工程と、
    前記除去する工程により露出した絶縁膜上及び前記金属プラグの上に導電膜を形成する工程と、
    前記導電膜をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
    前記ボンディングパッド部および前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に前記ボンデイングパッド部上に位置するパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  12. 配線上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
    前記接続孔の内側面に前記バリアメタル層を介してサイドウォールを形成する工程と、 前記絶縁膜上に存在する前記バリアメタル層を除去する工程と、
    前記除去する工程により露出した絶縁膜上及び前記接続孔内に導電膜を形成する工程と、
    前記導電膜をパターニングすることにより、前記絶縁膜上にボンディングパッド部を形成する工程と、
    前記ボンディングパッド部および前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に前記ボンディングパッド部上に位置するパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  13. 配線上に絶縁膜を形成する工程と、
    前記絶縁膜に、前記配線上に位置する接続孔を形成する工程と、
    前記接続孔内及び前記絶縁膜上にバリアメタル層を形成する工程と、
    前記バリアメタル層上及び前記接続孔内に金属膜を形成する工程と、
    前記絶縁膜上に存在する前記バリアメタル層を除去する工程と、
    前記除去する工程により露出した絶縁膜上及び前記金属プラグの上に導電膜を形成する工程と、
    前記導電膜をパターニングすることにより、前記絶縁膜上にボンデイングパッド部を形成する工程と、
    前記ボンディングパッド部および前記絶縁膜の上にパッシベーション膜を形成する工程と、
    前記パッシベーション膜に前記ボンデイングパッド部上に位置し且つ前記金属プラグ上に位置しないパッド開孔部を形成する工程と、
    を具備する半導体装置の製造方法。
  14. 前記導電膜の最下層は、Ｔｉ膜ではない請求項１１〜１３のうちのいずれか一項に記載の半導体装置。
JP2005290042A 2003-02-28 2005-10-03 半導体装置及びその製造方法 Withdrawn JP2006041552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005290042A JP2006041552A (ja) 2003-02-28 2005-10-03 半導体装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003054002 2003-02-28
JP2005290042A JP2006041552A (ja) 2003-02-28 2005-10-03 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004023936A Division JP4001115B2 (ja) 2003-02-28 2004-01-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006041552A true JP2006041552A (ja) 2006-02-09

Family

ID=35906118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290042A Withdrawn JP2006041552A (ja) 2003-02-28 2005-10-03 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006041552A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714478B1 (ko) 2006-02-10 2007-05-04 삼성전자주식회사 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
CN104285284A (zh) * 2012-05-18 2015-01-14 福吉米株式会社 研磨用组合物以及使用其的研磨方法和基板的制造方法
JP2020061580A (ja) * 2020-01-16 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714478B1 (ko) 2006-02-10 2007-05-04 삼성전자주식회사 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법
CN104285284A (zh) * 2012-05-18 2015-01-14 福吉米株式会社 研磨用组合物以及使用其的研磨方法和基板的制造方法
US9422454B2 (en) 2012-05-18 2016-08-23 Fujimi Incorporated Polishing composition, polishing method using same, and method for producing substrate
JP2020061580A (ja) * 2020-01-16 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP2009188250A (ja) 半導体装置及びその製造方法
JP2004022579A (ja) 半導体装置及びその製造方法
JP4001115B2 (ja) 半導体装置及びその製造方法
JP2006287211A (ja) 半導体装置、積層半導体装置およびそれらの製造方法
KR100691051B1 (ko) 반도체 디바이스 및 본드 패드 형성 프로세스
JP2006041552A (ja) 半導体装置及びその製造方法
JP4248355B2 (ja) 半導体装置および半導体装置の製造方法
JP2002222811A (ja) 半導体装置およびその製造方法
JP2007227970A (ja) 半導体装置及びその製造方法
JP2006041332A (ja) 半導体装置の製造方法
JP2004140093A (ja) ボンディングパッド及びその形成方法
JP2004247522A (ja) 半導体装置及びその製造方法
JP5460069B2 (ja) 半導体基板と半導体パッケージおよび半導体基板の製造方法
JP2002367956A (ja) 半導体装置の電極パッド及びその製造方法
JP2007281289A (ja) 電子部品及びその製造方法
JP2007129030A (ja) 半導体装置及びその製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
JP3719672B2 (ja) 半導体装置の製造方法
JP2007027234A (ja) 半導体装置及びその製造方法
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
JPH11251433A (ja) 半導体装置およびその製法
JP2005019696A (ja) 半導体装置およびその製造方法
JP2008041783A (ja) 半導体装置の製造方法
JP2003309120A (ja) 半導体装置
KR100928100B1 (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090611