JP3719672B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3719672B2 JP3719672B2 JP2002329121A JP2002329121A JP3719672B2 JP 3719672 B2 JP3719672 B2 JP 3719672B2 JP 2002329121 A JP2002329121 A JP 2002329121A JP 2002329121 A JP2002329121 A JP 2002329121A JP 3719672 B2 JP3719672 B2 JP 3719672B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- resist
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、デュアルダマシン法によりプラグ及び埋め込み配線を形成するためのホール及び配線溝を形成する方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の高性能化及び微細化が望まれている。そこで、半導体集積回路内の情報伝達のスピードアップ及び半導体集積回路を構成する配線の信頼性の向上を図るため、配線材料として銅を用いるデュアルダマシン法が注目されている。
【０００３】
デュアルダマシン法によりプラグ及び埋め込み配線を形成する際に用いられるホール及び配線溝を絶縁膜に形成する方法は、大きく２つに分けられ、配線溝を先に形成するトレンチファーストプロセスと、ホールを先に形成するホールファーストプロセスとに分類される。
【０００４】
トレンチファーストプロセスは、絶縁膜に配線溝を形成した後にホールを形成するプロセスであるから、絶縁膜における配線溝が形成されている領域に対して、ホールを形成するためのリソグラフィーを行なう必要がある。この際、配線溝に起因してレジスト膜に段差部が形成されているため、レジスト膜にホール形成用のパターン露光を行なうと、フォーカスがぼけてしまって微細なホールパターンを形成することができないという問題がある。従って、微細なホールを形成するためには、ホールファーストプロセスが好ましい。
【０００５】
以下、ホールファーストプロセスによりホール及び配線溝を形成する第１の従来例について、図１２（ａ）〜（ｃ）及び図１３（ａ）〜（ｃ）を参照しながら説明する。
【０００６】
まず、図１２（ａ）に示すように、半導体基板１０の上に堆積されている第１の絶縁膜１１に下層配線１２を形成した後、第１の絶縁膜１１の上に、比較的大きい厚さを持つシリコン窒化膜よりなり下層配線１２の腐食を防止するパッシベーション膜１３を形成する。パッシベーション膜１３の厚さを比較的大きくする理由は、後述するように、パッシベーション膜１３が後述する２回のエッチング工程においてエッチングストッパとなるからである。
【０００７】
次に、パッシベーション膜１３の上に第２の絶縁膜１４を堆積した後、第２の絶縁膜１４の上に、パターン化された反射防止膜１５及び第１のレジストパターン１６を形成する。次に、第２の絶縁膜１４に対して第１のレジストパターン１６をマスクにエッチングを行なって、第２の絶縁膜１４にホール１７Ａを形成する。このエッチング工程においては、パッシベーション膜１３がエッチングストッパとなる。その後、第１のレジストパターン１６及びエッチング残渣をアッシング及びウェット洗浄により除去する。
【０００８】
次に、図１２（ｂ）に示すように、反射防止膜１５の上に第２のレジストパターン１８を形成する。
【０００９】
次に、第２の絶縁膜１４に対して第２のレジストパターン１８をマスクにエッチングを行なって、図１２（ｃ）に示すように、第２の絶縁膜１４に配線溝１７Ｂを形成する。このエッチング工程においても、パッシベーション膜１３がエッチングストッパとなる。その後、第２のレジストパターン１８及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００１０】
次に、図１３（ａ）に示すように、パッシベーション膜１３に対して、ホール１７Ａ及び配線溝１７Ｂが形成されている第２の絶縁膜１４をマスクにエッチングを行なって、下層配線１２を露出させる。
【００１１】
次に、図１３（ｂ）に示すように、第２の絶縁膜１４の上に金属膜１９をホール１７Ａ及び配線溝１７Ｂが充填されるように堆積した後、金属膜１９における第２の絶縁膜１４の上に存在する部分を例えばＣＭＰ法により除去して、図１３（ｃ）に示すように、金属膜１９よりなるプラグ１９Ａ及び上層配線１９Ｂを形成する。
【００１２】
以下、ホールファーストプロセスによりホール及び配線溝を形成する第２の従来例について、図１４（ａ）〜（ｃ）及び図１５（ａ）〜（ｃ）を参照しながら説明する。
【００１３】
まず、図１４（ａ）に示すように、半導体基板２０の上に堆積されている第１の絶縁膜２１に下層配線２２を形成した後、第１の絶縁膜２１の上に、比較的小さい厚さを持つシリコン窒化膜よりなり下層配線２２の腐食を防止するパッシベーション膜２３を形成する。パッシベーション膜２３の厚さを比較的小さくする理由は、後述するように、パッシベーション膜２３は１回のエッチング工程においてのみエッチングストッパとなるからである。次に、パッシベーション膜２３の上に第２の絶縁膜２４を堆積した後、第２の絶縁膜２４の上に、パターン化された反射防止膜２５及び第１のレジストパターン２６を形成する。次に、第２の絶縁膜２４に対して第１のレジストパターン２６をマスクにエッチングを行なって、第２の絶縁膜２４にホール２７Ａを形成する。このエッチング工程においては、パッシベーション膜２３がエッチングストッパとなる。その後、第１のレジストパターン２６及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００１４】
次に、図１４（ｂ）に示すように、反射防止膜２５の上に第２のレジストパターン２８を形成すると共に、ホール２７Ａの内部にレジスト材料又は反射防止膜材料よりなる有機膜２９を埋め込む。この場合、有機膜２９がレジスト材料よりなる場合には、反射防止膜２５の上にレジスト膜をホール２７Ａが埋め込まれるように形成した後、該レジスト膜をパターニングすることにより、ホール２７Ａに有機膜２９を埋め込むことができ、また、有機膜２９が反射防止膜材料よりなる場合には、ホール２７Ａに有機膜２９を埋め込んでおいてから、反射防止膜２５の上にレジストパターンを形成することにより、ホール２７Ａに有機膜２９を埋め込むことができる。
【００１５】
次に、第２の絶縁膜２４に対して第２のレジストパターン２８をマスクにエッチングを行なって、図１４（ｃ）に示すように、第２の絶縁膜２４に配線溝２７Ｂを形成する。このエッチング工程においては、有機膜２９が下層配線２２を保護する。その後、第２のレジストパターン２８、有機膜２９及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００１６】
次に、図１５（ａ）に示すように、パッシベーション膜２３に対して、ホール２７Ａ及び配線溝２７Ｂが形成されている第２の絶縁膜２４をマスクにエッチングを行なって、下層配線２２を露出させる。
【００１７】
次に、図１５（ｂ）に示すように、第２の絶縁膜２４の上に金属膜３１をホール２７Ａ及び配線溝２７Ｂが充填されるように堆積した後、金属膜３１における第２の絶縁膜２４の上に存在する部分を例えばＣＭＰ法により除去して、図１５（ｃ）に示すように、金属膜３１よりなるプラグ３１Ａ及び上層配線３１Ｂを形成する。
【００１８】
【発明が解決しようとする課題】
ところで、第１の従来例においては、前述したように２回のエッチング工程で下層配線１１が損傷を受ける事態を防止するべく、パッシベーション膜１３の厚さを大きくしている。
【００１９】
このため、図１３（ｃ）に示すように、下層配線１１と上層配線１９Ｂとの間に、比誘電率が高いシリコン窒化膜よりなり大きい厚さを持つパッシベーション膜１３が介在しているため、下層配線１１と上層配線１９Ｂとの間の配線容量が大きくなって信号遅延が起きるという問題がある。
【００２０】
また、下層配線１１を露出させるために行なうパッシベーション膜１３に対するエッチング工程におけるエッチング量が多くなるので、図１３（ａ）に示すように、下層配線１１にダメージ層１２ａが形成されてしまう。このため、下層配線１１の信頼性が損なわれるという問題がある。
【００２１】
また、パッシベーション膜１３に下層配線１１を露出させるためのエッチング工程におけるエッチング量が多くなるので、図１３（ａ）に示すように、配線溝１７Ｂの側壁上部に肩落ちが発生する。そして、配線溝１７Ｂの側壁上部に肩落ちが発生すると、配線溝１７Ｂの肩落ち部に埋め込まれた金属膜１９により、隣り合う上層配線１９Ｂ同士が短絡してしまう恐れがある。
【００２２】
一方、第２の従来例においては、パッシベーション膜１３の厚さが小さいので、第１の従来例のような問題は発生しないが、以下に説明する新たな問題が発生する。
【００２３】
図１４（ｂ）に示すように、ホール２７Ａの内部に有機膜２９が埋め込まれているため、配線溝２７Ｂを形成するためのエッチング工程において、第２の絶縁膜２４における有機膜２９と接している部分がエッチングされ難いため、図１４（ｃ）に示すように、ホール２７Ａと配線溝２７Ｂとの間に第２の絶縁膜２４よりなるフェンス２４ａが形成されてしまう。このため、図１５（ａ）に示すように、反射防止膜２５の上に、折れたフェンス２４ａよりなる切片３２及び有機膜２９よりなるパーティクル３３が発生するので、金属膜３１における第２の絶縁膜２４の上に存在する部分をＣＭＰ法により除去してプラグ３１Ａ及び上層配線３１Ｂを形成すると、図１５（ｃ）に示すように、反射防止膜２５の上面にスクラッチ２５ａが形成され、上層配線３１Ｂに配線切れが発生したり、又はスクラッチ２５ａに金属膜３１が残存して隣り合う上層配線３１Ｂ同士が短絡するという問題がある。
【００２４】
また、ホール２７Ａと配線溝２７Ｂとの間にフェンス２４ａが存在するため、金属膜３１の埋め込みが不十分になり、図１５（ｂ）及び（ｃ）に示すように、上層配線３１Ｂにボイド３３が形成されてしまい、上層配線３１Ｂの信頼性が低下するという問題が発生する。
【００２５】
以上の説明から分かるように、第１の従来例においては、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないが、パッシベーション膜の厚さを大きくしなければならず、また、第２の従来例においては、パッシベーション膜の厚さを小さくすることができるが、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されてしまうという問題がある。
【００２６】
前記に鑑み、本発明は、絶縁膜にホールを形成した後、該絶縁膜にホールと連通する配線溝を形成する工程を備えた半導体装置の製造方法において、ホールの底部に存在するパッシベーション膜の厚さを小さくしても、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないようにすることを目的とする。
【００２７】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、半導体基板上に形成されホールを有する絶縁膜の上並びにホールの底部及び壁部に剥離膜をホールが埋まらないように堆積する工程と、レジスト膜を、剥離膜の上に全面に亘り且つホールの内部が充填されるように形成する工程と、レジスト膜を、ホールの周辺部に配線溝用開口部が形成されると共にホールの内部にレジスト膜が残存するようにパターニングして、レジスト膜よりなるレジストパターンを形成する工程と、剥離膜及び絶縁膜に対してレジストパターンをマスクにエッチングを行なって、絶縁膜にホールと連通する配線溝を形成する工程と、レジストパターンを除去した後、残存している剥離膜を除去する工程とを備えている。
【００２８】
第１の半導体装置の製造方法によると、配線溝を形成するためのエッチング工程では、ホール内に存在するレジストパターンが下層配線を保護するため、下層配線の上に形成されるパッシベーション膜の厚さを小さくできるので、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【００２９】
また、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないと共にフェンスが形成されている剥離層は除去されるため、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【００３０】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に形成されホールを有する絶縁膜の上並びにホールの底部及び壁部に剥離膜をホールが埋まらないように堆積する工程と、有機膜を、ホールの内部における剥離膜の上に形成する工程と、レジスト膜を剥離膜及び有機膜の上に形成した後、レジスト膜をホールの周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜よりなるレジストパターンを形成する工程と、剥離膜及び絶縁膜に対してレジストパターンをマスクにエッチングを行なって、絶縁膜にホールと連通する配線溝を形成する工程と、レジストパターン及び有機膜を除去した後、残存している剥離膜を除去する工程とを備えている。
【００３１】
第２の半導体装置の製造方法によると、配線溝を形成するためのエッチング工程では、ホール内に存在する有機膜が下層配線を保護するため、下層配線の上に形成されるパッシベーション膜の厚さを小さくできるので、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【００３２】
また、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないと共にフェンスが形成されている剥離層は除去されるため、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【００３３】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成されホールを有する絶縁膜の上並びにホールの底部及び壁部に剥離膜をホールが埋まらないように堆積する工程と、有機膜を、剥離膜の上に全面に亘り且つホールの内部が充填されるように形成する工程と、レジスト膜を有機膜の上に形成した後、レジスト膜をホールの周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜よりなるレジストパターンを形成する工程と、剥離膜及び絶縁膜に対してレジストパターンをマスクにエッチングを行なって、絶縁膜にホールと連通する配線溝を形成する工程と、レジストパターン及び有機膜を除去した後、残存している剥離膜を除去する工程とを備えている。
【００３４】
第３の半導体装置の製造方法によると、配線溝を形成するためのエッチング工程では、ホール内に存在する有機膜が下層配線を保護するため、下層配線の上に形成されるパッシベーション膜の厚さを小さくできるので、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【００３５】
また、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないと共にフェンスが形成されている剥離層は除去されるため、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【００３６】
第１〜第３の半導体装置の製造方法において、剥離膜の厚さは、ホールの径の３０％以下であることが好ましい。
【００３７】
このようにすると、剥離膜をホールが埋まらないようにホールの底部及び壁部に堆積することで、配線溝を形成する際に溝エッチング深さが深くならず、必要な溝深さのばらつきが小さくなる。その結果、配線抵抗のばらつきを小さくすることができる。
【００３８】
第１〜第３の半導体装置の製造方法において、絶縁膜は水酸化物及び水和物を実質的に含まない一方、剥離膜は水酸化物又は水和物を含み、残存している剥離膜を除去する工程は、気相フッ酸を用いて行なうことが好ましい。
【００３９】
このようにすると、剥離膜を除去する工程において、剥離膜のエッチングレートと絶縁膜のエッチングレートとの差を大きくできるため、配線溝及びホールにおける側壁及び開口部周縁がエッチングされ難くなり、サイドエッチング等により配線形状が損なわれる事態が回避されるので、配線溝及びホールに埋め込まれる上層配線の信頼性が向上する。
【００４０】
第１〜第３の半導体装置の製造方法において、剥離膜はＢＰＳＧ膜よりなり、絶縁膜は、フッ素含有シリコン酸化膜、ＴＥＯＳ膜、シリコン酸窒化膜、ノンドープシリケートグラス膜、リンドープトシリケートグラス膜、熱酸化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなることが好ましい。
【００４１】
このようにすると、剥離膜を除去する工程において、剥離膜のエッチングレートと絶縁膜のエッチングレートとの差を大きくできるため、配線溝及びホールにおける側壁及び開口部周縁がエッチングされ難くなり、サイドエッチング等により配線形状が損なわれる事態が回避されるので、配線溝及びホールに埋め込まれる上層配線の信頼性が向上する。
【００４２】
第１〜第３の半導体装置の製造方法において、絶縁膜が、フッ素含有シリコン酸化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなる場合に本発明は特に有用である。
【００４３】
フッ素含有シリコン酸化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなる絶縁膜は、化学増幅型レジストから発生する酸を失活させる性質を有しているが、絶縁膜とレジストパターンとの間に剥離層が介在しているため、化学増幅型レジストよりなるレジストパターンを用いても該レジストパターンの酸が失活することがない。
【００４４】
第１〜第３の半導体装置の製造方法において、絶縁膜及び剥離膜は、いずれも金属元素を含まないことが好ましい。
【００４５】
このようにすると、配線溝を形成する際のエッチング深さのばらつきが低減すると共に、エッチングチャンバーを金属汚染から防止することができる。
【００４６】
第１〜第３の半導体装置の製造方法において、剥離膜は、ＣＶＤ法により堆積されることが好ましい。
【００４７】
このようにすると、ホールのアスペクト比が高い場合でも、ホールの底部及び壁部にホールが埋まらないように剥離膜を堆積することが容易且つ確実になると共に、剥離膜がオーバーハングし難くなる。
【００４８】
第１の半導体装置の製造方法において、レジスト膜を形成する工程は、該レジスト膜を熱リフローさせる工程を含むことが好ましい。
【００４９】
このようにすると、レジスト膜をホールの内部に確実に充填することができる。
【００５０】
第２又は第３の半導体装置の製造方法において、有機膜を形成する工程は、有機膜を熱リフローさせる工程を含むことが好ましい。
【００５１】
このようにすると、有機膜をホールの内部に確実に埋め込むことができる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図１（ａ）、（ｂ）、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）、図４（ａ）、（ｂ）及び図５（ａ）、（ｂ）を参照しながら説明する。
【００５３】
まず、図１（ａ）に示すように、半導体基板１００の上に堆積されている第１の絶縁膜１０１に、銅又はアルミニウムよりなる下層配線１０２を形成する。尚、下層配線１０２は通常バリアメタル層を有しているが、第１の実施形態においては図示を省略している。
【００５４】
次に、第１の絶縁膜１０１の上に、比較的小さい厚さ例えば数十ｎｍの厚さを持つ例えばシリコン窒化膜よりなるパッシベーション膜１０３を形成する。パッシベーション膜１０３は、下層配線１０２を酸素又は水分による腐食から守る機能と、ホール１０７を形成するためのエッチング工程においてエッチングストッパー膜としての機能とを有している。
【００５５】
次に、パッシベーション膜１０３の上に第２の絶縁膜１０４を堆積した後、該第２の絶縁膜１０４の上に反射防止膜１０５を形成する。
【００５６】
次に、反射防止膜１０５の上にレジスト膜を塗布した後、該レジスト膜に対して周知のリソグラフィを行なって第１のレジストパターン１０６を形成し、その後、反射防止膜１０５に対して第１のレジストパターン１０６をマスクにエッチングを行なって、反射防止膜１０５をパターン化する。
【００５７】
次に、第２の絶縁膜１０４に対して第１のレジストパターン１０６をマスクにエッチングを行なって、第２の絶縁膜１０４にホール１０７を形成する。このエッチング工程においては、パッシベーション膜１０３がエッチングストッパとなる。その後、第１のレジストパターン１０６及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００５８】
次に、図１（ｂ）に示すように、反射防止膜１０５の上並びにホール１０７の底部及び壁部に、例えばＣＶＤ法により、例えばＢＰＳＧ膜よりなり膜厚の小さい剥離膜１０８をホール１０７及びホール１０７の開口部が埋まらないように堆積する。
【００５９】
次に、図２（ａ）に示すように、レジスト膜１０９を、剥離膜１０８の上に全面に亘り且つホール１０７の内部が充填されるように形成する。尚、レジスト膜１０９を熱によりフローさせてホール１０７の内部に流し込んでもよい。このようにすると、レジスト材料の粘性が高い場合でもホール１０７の内部にレジスト膜１０９を確実に充填できる。
【００６０】
次に、図２（ｂ）に示すように、リソグラフィにより、レジスト膜１０９を、ホール１０７の周辺部に配線溝用開口部が形成されると共にホール１０７の内部にレジスト膜１０９が残存するようにパターニングして、レジスト膜１０９よりなる第２のレジストパターン１０９Ａを形成する。この場合、レジスト膜１０９に対するパターン露光工程においては、レジスト膜１０９における反射防止膜１０５よりも上の位置に焦点を合わせるため、ホール１０７の周辺部に配線溝用開口部を確実に形成できる一方、ホール１０７の中央よりも底部側では露光光の焦点が合わないので、ホールの中央よりも底部側にレジスト膜１０９を残存させることができる。
【００６１】
次に、図３（ａ）に示すように、剥離膜１０８及び第２の絶縁膜１０４に対して第２のレジストパターン１０９Ａをマスクにエッチングを行なって、第２の絶縁膜１０４にホール１０７と連通する配線溝１１０を形成する。このようにすると、剥離膜１０８におけるホール１０７と配線溝１１０との境界部分に第２のレジストパターン１０９Ａ及びエッチングポリマー等が付着して、エッチングの進行が阻止されるので、剥離膜１０８におけるホール１０７と配線溝１１０との境界にフェンス１０８ａが形成される。
【００６２】
次に、図３（ｂ）に示すように、反射防止膜１０５の上及びホール１０７の内部に存在する、第２のレジストパターン１０９Ａ及びエッチングポリマーをアッシングにより除去した後、アッシング後の残渣をウェット洗浄により除去する。ウェット洗浄後においては、剥離膜１０８上に、アッシングによる炭化物、又は配線溝１１０を形成する際に剥離膜１０８に付着したパーティクル等からなる異物１１１が残存している。
【００６３】
次に、図４（ａ）に示すように、残存している剥離膜１０８を例えば気相フッ酸により除去する。このようにすると、ＢＰＳＧ膜よりなる剥離膜１０８は良好にエッチングされる一方、第２の絶縁膜１０４は気相フッ酸によりエッチングされないため、フェンス１０８ａを含む剥離膜１０８のみを確実に除去することができる。また、剥離膜１０８の上に残存していた異物１１１も同時に除去することができる。
【００６４】
次に、図４（ｂ）に示すように、パッシベーション膜１０３に対して第２の絶縁膜１０４をマスクにエッチングを行なって、下層配線１０２をホール１０７に露出させる。
【００６５】
次に、下層配線１０２の表面処理を行なった後、図５（ａ）に示すように、反射防止膜１０５の上並びにホール１０７及び配線溝１１０の内部に全面に亘って、バリアメタル層（図示は省略している）を介して金属膜１１２を堆積した後、ＣＭＰ法により金属膜１１２における反射防止膜１０５の上に存在する部分を除去すると、金属膜１１２よりなるプラグ１１２Ａ及び上層配線１１２Ｂが得られる。
【００６６】
第１の実施形態によると、配線溝１１０を形成するためのエッチング工程では、ホール１０７内のレジストパターン１０９Ａが下層配線１０２を保護するため、パッシベーション膜１０３はホール１０７を形成するためのエッチング工程でのみ下層配線１０２を保護すればよいので、パッシベーション膜１０３の膜厚を小さくすることができる。
【００６７】
このため、下層配線１０２と上層配線１１２Ｂとの間の配線容量を低減することができる。また、下層配線１０２を露出させるためにパッシベーション膜１０３に対して行なうエッチング工程のエッチング量が少なくなるため、下層配線１０２にダメージ層が形成されないので下層配線１０２の信頼性が向上する共に、配線溝１１０の側壁上部に肩落ちが発生し難いので上層配線１１２Ｂ同士が短絡する事態が防止される。
【００６８】
また、第１の実施形態によると、ホール１０７と配線溝１１０との境界に第２の絶縁膜１０４よりなるフェンスが形成されない。
【００６９】
このため、折れたフェンスよりなる切片等が発生しないので、金属膜１１２における第２の絶縁膜１０４の上に存在する部分をＣＭＰ法により除去する工程において、反射防止膜１０５の上面にスクラッチが形成されない。また、金属膜１１２のホール１０７への埋め込みが確実になるため、上層配線１１２Ｂにボイドが形成されないので、上層配線１１２Ｂの信頼性が向上する。
【００７０】
尚、パッシベーション膜１０３として、シリコン窒化膜に代えて、シリコン窒化膜よりも比誘電率が小さい炭素含有シリコン膜（ＳｉＣ）を用いることができる。
【００７１】
また、第２の絶縁膜１０４としては、例えば、ＳｉＯＦ膜（フッ素含有シリコン酸化膜）若しくはＳｉＯＣ膜（炭素含有シリコン酸化膜）等の低誘電率膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜（シリコン酸窒化膜）、ＮＳＧ膜（ノンドープシリケートグラス膜）、ＰＳＧ膜（リンドープトシリケートグラス膜）又は有機無機ハイブリッド膜等を単層又は積層膜で用いることができるが、低誘電率膜を用いると、下層配線１０２と上層配線１１２Ｂとの間の配線間容量を低減できるので好ましい。
【００７２】
また、反射防止膜１０５としては、第２の絶縁膜１０４の上にＣＶＤ法等により堆積されるＡＲＬ膜（Anti Reflection Layer ）、又は第２の絶縁膜１０４の上に塗布法により形成されるＡＲＣ膜（Anti Reflection Coat）とを用いることができる。ＡＲＣ膜を用いると、反射防止膜１０５とレジスト膜１０９とを同一の塗布装置により形成することができるため、ＡＲＬ膜に比べて、工程数の短縮が可能になると共に膜厚を小さくできる等のメリットがある。一方、反射防止膜１０５としてＡＲＬ膜を用いる場合には、金属膜１１２に対してＣＭＰ法を行なう際に、反射防止膜１０５をＣＭＰストッパーとして用いることができる。
【００７３】
また、剥離膜１０８の厚さはホール１０７の径の３０％以下に設定することが好ましい。このようにすると、剥離膜１０８をホール１０７の開口部が埋まらないように堆積することができる。また、剥離膜１０８の膜厚をできるだけ小さくしたり、剥離膜１０８が金属元素を含まないようにすると、後工程でのばらつきを抑制することができる。また、剥離膜１０８の堆積方法としては例えばＣＶＤ法が挙げられ、剥離膜１０８をＣＶＤ法により堆積すると、ホール１０７の底部及び壁部に均一な膜厚で且つ薄く堆積できるので好ましい。
【００７４】
ところで、剥離膜１０８に対するエッチング工程においては、第２の絶縁膜１０４のエッチングレートが小さくて且つ剥離膜１０８のエッチングレートが大きいようなエッチング条件を選択することが好ましい。例えば、剥離膜１０８として水酸化物又は水和物を多く含む膜、例えばＢＰＳＧ膜を用いる一方、第２の絶縁膜１０４として、水酸化物及び水和物を実質的に含まない膜、例えばＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を用いると、剥離膜１０８を気相フッ酸により除去する際のエッチング選択性が向上する。
【００７５】
また、第２のレジストパターン１０９Ａとして化学増幅型レジストを用いる場合、従来においては、第２の絶縁膜１０４として、ＳｉＯＦ膜、ＳｉＯＣ膜若しくはＳｉＯＮ膜、又は有機無機ハイブリッド膜を用いると、第２の絶縁膜１０４が化学増幅型レジストを失活させる恐れがあったが、第１の実施形態においては、第２の絶縁膜１０４と第２のレジストパターン１０９Ａとの間に剥離膜１０８が介在しているため、第２の絶縁膜１０４が化学増幅型レジストを失活させる恐れがなくなる。
【００７６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）を参照しながら説明する。
【００７７】
第１の実施形態と同様、図６（ａ）に示すように、半導体基板２００の上に堆積されている第１の絶縁膜２０１に下層配線２０２を形成した後、第１の絶縁膜２０１の上に、比較的小さい厚さ例えば数十ｎｍの厚さを持つ例えばシリコン窒化膜よりなるパッシベーション膜２０３を形成する。次に、パッシベーション膜２０３の上に第２の絶縁膜２０４を堆積した後、該第２の絶縁膜２０４の上に反射防止膜２０５を形成する。次に、反射防止膜２０５の上に第１のレジストパターン（図示は省略している）を形成した後、反射防止膜２０５に対して第１のレジストパターンをマスクにエッチングを行なって、反射防止膜２０５をパターン化する。次に、第２の絶縁膜２０４に対して第１のレジストパターンをマスクにエッチングを行なって、第２の絶縁膜２０４にホール２０７（図７（ｂ）を参照）を形成する。次に、反射防止膜２０５の上並びにホール２０７の底部及び壁部に、例えばＣＶＤ法により、例えばＢＰＳＧ膜よりなり膜厚の小さい剥離膜２０８をホール２０７及びホール２０７の開口部が埋まらないように堆積する。
【００７８】
次に、第２の実施形態の特徴として、溶媒により薄められた有機材料例えば反射防止膜材料又はレジスト材料をホール２０７の内部に流し込むことにより、ホール２０７の内部における剥離膜２０８の上に有機膜２０９を形成する。この場合、有機材料は溶媒により薄められているためホール２０７の内部に容易に流し込むことができ、ホール２０７の上部にスペースを形成することができる。尚、有機材料を熱によりフローさせてホール２０７の内部に流し込んでもよい。このようにすると、有機材料の粘性が高い場合でも有機材料をホール２０７の内部に流し込んで有機膜２０９を確実に形成できると共に有機膜２０９の上にスペースを形成することができる。
【００７９】
次に、レジスト膜２１０を剥離膜２０８及び有機膜２０９の上に全面に亘って形成する。
【００８０】
次に、図６（ｂ）に示すように、レジスト膜２１０をホール２０７の周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜２１０よりなる第２のレジストパターン２１０Ａを形成する。この際、有機膜２０９の上部もエッチングされるので、有機膜２０９の高さは低減する。
【００８１】
次に、図７（ａ）に示すように、剥離膜２０８及び第２の絶縁膜２０４に対して第２のレジストパターン２１０Ａをマスクにエッチングを行なって、第２の絶縁膜２０４にホール２０７と連通する配線溝２１１を形成する。このようにすると、剥離膜２０８におけるホール２０７と配線溝２１１との境界部分に第２のレジストパターン２１０Ａ及びエッチングポリマー等が付着して、エッチングの進行が阻止されるので、剥離膜２０８におけるホール２０７と配線溝２１１との境界にフェンス２０８ａが形成される。
【００８２】
次に、図７（ｂ）に示すように、剥離膜２０８の上に存在する第２のレジストパターン２１０Ａ及びエッチングポリマー、並びにホール２０７の内部に存在する有機膜２０９をアッシングにより除去した後、アッシング後の残渣をウェット洗浄により除去する。ウェット洗浄後においては、剥離膜２０８上に、アッシングによる炭化物、又は配線溝２１１を形成する際に剥離膜２０８に付着したパーティクル等からなる異物２１２が残存している。
【００８３】
次に、図８（ａ）に示すように、残存している剥離膜２０８を例えば気相フッ酸により除去する。このようにすると、ＢＰＳＧ膜よりなる剥離膜２０８は良好にエッチングされる一方、第２の絶縁膜２０４は気相フッ酸によりエッチングされないため、フェンス２０８ａを含む剥離膜２０８のみを確実に除去することができる。また、剥離膜２０８の上に残存していた異物２１２も同時に除去することができる。
【００８４】
次に、図８（ｂ）に示すように、パッシベーション膜２０３に対して第２の絶縁膜２０４をマスクにエッチングを行なって、下層配線２０２をホール２０７に露出させる。
【００８５】
次に、第１の実施形態と同様、下層配線２０２の表面処理を行なった後、反射防止膜２０５の上並びにホール２０７及び配線溝２１１の内部に全面に亘って、バリアメタル層（図示は省略している）を介して金属膜を堆積した後、ＣＭＰ法により金属膜における反射防止膜２０５の上に存在する部分を除去すると、金属膜よりなるプラグ及び上層配線が得られる。
【００８６】
第２の実施形態によると、配線溝２１１を形成するためのエッチング工程では、有機膜２０９が下層配線２０２を保護するため、パッシベーション膜２０３はホール２０７を形成するためのエッチング工程でのみ下層配線２０２を保護すればよいので、パッシベーション膜２０３の膜厚を小さくすることができる。
【００８７】
このため、下層配線２０２と上層配線との間の配線容量を低減することができる。また、下層配線２０２を露出させるためにパッシベーション膜２０３に対して行なうエッチング工程のエッチング量が少なくなるため、下層配線２０２にダメージ層が形成されないので下層配線２０２の信頼性が向上する共に、配線溝２１１の側壁上部に肩落ちが発生し難いので上層配線同士が短絡する事態が防止される。
【００８８】
特に、第２の実施形態においては、有機膜２０９を反射防止膜材料により形成すると、レジスト膜２１０をパターニングして第２のレジストパターン２１０Ａを形成するためのパターン露光において、有機膜２０９がホール２０７からの乱反射光を遮るので好ましい。
【００８９】
ところで、フェンスが形成されないようにするためにホールの内部を含む反射防止膜２０５の上に全面に亘って有機膜を形成した後、該有機膜に対してエッチバックを行なって、ホールの内部にのみ有機膜を残存させる場合には、エッチバックの後にアッシング工程及び洗浄工程を行なうことができない。このため、ホール２０７の内部又は剥離膜２０８の上に存在する残渣又は異物を除去できないという問題が発生する。
【００９０】
ところが、第２の実施形態においては、フェンスの有無に拘わらず有機材料をホール２０７の内部に流し込むことにより、有機膜２０９を反射防止膜２０５の上に存在させることなくホール２０７の内部にのみ形成できるので、ホール２０７の内部又は剥離膜２０８の上に残渣又は異物が存在するという問題が解消される。
【００９１】
また、特開平１１−１５４７０３号公報においては、ホールの内部にＴｉxＯy又はＴｉxＮｂyＯ等の金属酸化物を埋め込む方法が提案されている。このようにすると、エッチングにより配線溝を形成する際に、金属酸化物がエッチングチャンバー内に浮遊して、チャンバー汚染及び多量のパーティクルの発生という問題、金属酸化物膜及び第２の絶縁膜を同時にエッチングするためのエッチングの制御が極めて困難であるという問題、第２のレジストパターンがホールの内部に進入しないように金属酸化物膜の厚さを大きくする必要があるが、このため、配線溝の深さがばらつくという問題が起きる。
【００９２】
ところが、第２の実施形態においては、ホール２０７の内部に有機膜２０９を埋め込んでいるため、前述の問題は発生しない。
【００９３】
また、第２の実施形態によると、ホール２０７と配線溝２１１との境界に第２の絶縁膜２０４よりなるフェンスが形成されない。
【００９４】
このため、折れたフェンスよりなる切片等が発生しないので、プラグ及び上層配線となる金属膜における第２の絶縁膜２０４の上に存在する部分をＣＭＰ法により除去する工程において、反射防止膜２０５の上面にスクラッチが形成されない。また、金属膜のホール２０７への埋め込みが確実になるため、上層配線にボイドが形成されないので、上層配線の信頼性が向上する。
【００９５】
尚、第２の実施形態においても、パッシベーション膜２０３として、ＳｉＣ膜を用いることができ、第２の絶縁膜２０４として、ＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を単層又は積層膜で用いることができ、反射防止膜２０５としては、ＡＲＬ膜又はＡＲＣ膜を用いることができる。
【００９６】
また、第２の実施形態においても、剥離膜２０８の厚さはホール２０７の径の３０％以下に設定することが好ましい。また、剥離膜２０８の膜厚をできるだけ小さくしたり、剥離膜２０８が金属元素を含まないようにすると、後工程での溝深さのばらつきを抑制することができる。
【００９７】
また、第２の実施形態においても、剥離膜２０８に対するエッチング工程においては、第２の絶縁膜２０４のエッチングレートが小さくて且つ剥離膜２０８のエッチングレートが大きいようなエッチング条件を選択することが好ましい。例えば、剥離膜２０８として水酸化物又は水和物を多く含む膜、例えばＢＰＳＧ膜を用いる一方、第２の絶縁膜２０４として水酸化物及び水和物を実質的に含まない膜、例えばＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を用いると、剥離膜２０８を気相フッ酸により除去する際のエッチング選択性が向上する。
【００９８】
また、第２のレジストパターン２１０Ａとして化学増幅型レジストを用いる場合でも、第２の絶縁膜２０４と第２のレジストパターン２１０Ａとの間に剥離膜２０８が介在しているため、第２の絶縁膜２０４が化学増幅型レジストを失活させる恐れがなくなる。
【００９９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図９（ａ）、（ｂ）、図１０（ａ）、（ｂ）及び図１１（ａ）、（ｂ）を参照しながら説明する。
【０１００】
第１の実施形態と同様、図９（ａ）に示すように、半導体基板３００の上に堆積されている第１の絶縁膜３０１に下層配線３０２を形成した後、第１の絶縁膜３０１の上に、比較的小さい厚さ例えば数十ｎｍの厚さを持つ例えばシリコン窒化膜よりなるパッシベーション膜３０３を形成する。次に、パッシベーション膜３０３の上に第２の絶縁膜３０４を堆積した後、第２の絶縁膜３０４の上に第１のレジストパターン（図示は省略している）を形成し、その後、第２の絶縁膜３０４に対して第１のレジストパターンをマスクにエッチングを行なって、第２の絶縁膜３０４にホール３０７（図１０（ｂ）を参照）を形成する。次に、第２の絶縁膜３０４の上並びにホール３０７の底部及び壁部に、例えばＣＶＤ法により、例えばＢＰＳＧ膜よりなり膜厚の小さい剥離膜３０８をホール３０７及びホール３０７の開口部が埋まらないように堆積する。
【０１０１】
次に、第３の実施形態の特徴として、溶媒により薄められた有機材料例えば反射防止膜材料を、剥離膜３０８の上に全面に亘り且つホール３０７の内部が充填されるように塗布して有機膜３０９を形成する。この場合、有機材料は溶媒により薄められているためホール３０７の内部に容易に流し込むことができる。尚、有機材料を熱によりフローさせてホール３０７の内部に流し込んでもよい。
【０１０２】
次に、レジスト膜３１０を有機膜３０９の上に全面に亘って形成する。
【０１０３】
次に、図９（ｂ）に示すように、レジスト膜３１０をホール３０７の周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜３１０よりなる第２のレジストパターン３１０Ａを形成する。
【０１０４】
次に、図１０（ａ）に示すように、有機膜３０９、剥離膜３０８及び第２の絶縁膜３０４に対して第２のレジストパターン３１０Ａをマスクにエッチングを行なって、第２の絶縁膜３０４にホール３０７と連通する配線溝３１１を形成する。このようにすると、剥離膜３０８におけるホール３０７と配線溝３１１との境界部分に第２のレジストパターン３１０Ａ及びエッチングポリマー等が付着して、エッチングの進行が阻止されるので、剥離膜３０８におけるホール３０７と配線溝３１１との境界にフェンス３０８ａが形成される。
【０１０５】
次に、図１０（ｂ）に示すように、剥離膜３０８の上に存在する第２のレジストパターン３１０Ａ及びエッチングポリマー、並びにホール３０７の内部に存在する有機膜３０９をアッシングにより除去した後、アッシング後の残渣をウェット洗浄により除去する。ウェット洗浄後においては、剥離膜３０８上に、アッシングによる炭化物、又は配線溝３１１を形成する際に剥離膜３０８に付着したパーティクル等からなる異物３１２が残存している。
【０１０６】
次に、図１１（ａ）に示すように、残存している剥離膜３０８を例えば気相フッ酸により除去する。このようにすると、ＢＰＳＧ膜よりなる剥離膜３０８は良好にエッチングされる一方、第２の絶縁膜３０４は気相フッ酸によりエッチングされないため、フェンス３０８ａを含む剥離膜３０８のみを確実に除去することができる。また、剥離膜３０８の上に残存していた異物３１２も同時に除去することができる。
【０１０７】
次に、図１１（ｂ）に示すように、パッシベーション膜３０３に対して第２の絶縁膜３０４をマスクにエッチングを行なって、下層配線３０２をホール３０７に露出させる。
【０１０８】
次に、第１の実施形態と同様、下層配線３０２の表面処理を行なった後、第２の絶縁膜３０４の上並びにホール３０７及び配線溝３１１の内部に全面に亘って、バリアメタル層（図示は省略している）を介して金属膜を堆積した後、ＣＭＰ法により金属膜における第２の絶縁膜３０４の上に存在する部分を除去すると、金属膜よりなるプラグ及び上層配線が得られる。
【０１０９】
第３の実施形態によると、配線溝３１１を形成するためのエッチング工程では、有機膜３０９が下層配線３０２を保護するため、パッシベーション膜３０３はホール３０７を形成するためのエッチング工程でのみ下層配線３０２を保護すればよいので、パッシベーション膜３０３の膜厚を小さくすることができる。
【０１１０】
このため、下層配線３０２と上層配線との間の配線容量を低減することができる。また、下層配線３０２を露出させるためにパッシベーション膜３０３に対して行なうエッチング工程のエッチング量が少なくなるため、下層配線３０２にダメージ層が形成されないので下層配線３０２の信頼性が向上する共に、配線溝３１１の側壁上部に肩落ちが発生し難いので上層配線同士が短絡する事態が防止される。
【０１１１】
特に、第３の実施形態においては、有機膜３０９を反射防止膜材料により形成すると、レジスト膜３１０をパターニングして第２のレジストパターン３１０Ａを形成するためのパターン露光において、有機膜３０９がホール３０７からの乱反射光を遮るので好ましい。
【０１１２】
また、有機膜３０９をエッチバックする必要がないので、エッチバックに伴って発生し、アッシング後の洗浄工程での不良により発生するパーティクル及び残渣の問題は起きない。
【０１１３】
また、第３の実施形態によると、ホール３０７と配線溝３１１との境界に第２の絶縁膜３０４よりなるフェンスが形成されない。
【０１１４】
このため、折れたフェンスよりなる切片等が発生しないので、プラグ及び上層配線となる金属膜における第２の絶縁膜３０４の上に存在する部分をＣＭＰ法により除去する工程において、第２の絶縁膜３０４の上面にスクラッチが形成されない。また、金属膜のホール３０７への埋め込みが確実になるため、上層配線にボイドが形成されないので、上層配線の信頼性が向上する。
【０１１５】
尚、第３の実施形態においても、パッシベーション膜３０３として、ＳｉＣ膜を用いることができ、第２の絶縁膜３０４として、ＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を単層又は積層膜で用いることができる。
【０１１６】
また、第３の実施形態においても、剥離膜３０８の厚さはホール３０７の径の３０％以下に設定することが好ましい。また、剥離膜３０８の膜厚をできるだけ小さくしたり、剥離膜３０８が金属元素を含まないようにすると、後工程での溝深さのばらつきを抑制することができる。
【０１１７】
また、第３の実施形態においても、剥離膜３０８に対するエッチング工程においては、第３の絶縁膜３０４のエッチングレートが小さくて且つ剥離膜３０８のエッチングレートが大きいようなエッチング条件を選択することが好ましい。例えば、剥離膜３０８として水酸化物又は水和物を多く含む膜、例えばＢＰＳＧ膜を用いる一方、第２の絶縁膜３０４として水酸化物及び水和物を実質的に含まない膜、例えばＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を用いると、剥離膜３０８を気相フッ酸により除去する際のエッチング選択性が向上する。
【０１１８】
また、第２のレジストパターン３１０Ａとして化学増幅型レジストを用いる場合でも、第２の絶縁膜３０４と第２のレジストパターン３１０Ａとの間に剥離膜３０８が介在しているため、第２の絶縁膜３０４が化学増幅型レジストを失活させる恐れがなくなる。
【０１１９】
【発明の効果】
本発明に係る第１〜第３の半導体装置の製造方法によると、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【０１２０】
また、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１５】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板
１０１ 絶縁膜
１０２ 下層配線
１０３ パッシベーション膜
１０４ 第２の絶縁膜
１０５ 反射防止膜
１０６ 第１のレジストパターン
１０７ ホール
１０８ 剥離膜
１０８ａ フェンス
１０９ レジスト膜
１０９Ａ 第２のレジストパターン
１１０ 配線溝
１１１ 異物
１１２ 金属膜
１１２Ａ プラグ
１１２Ｂ 上層配線
２００ 半導体基板
２０１ 第１の絶縁膜
２０２ 下層配線
２０３ パッシベーション膜
２０４ 第２の絶縁膜
２０５ 反射防止膜
２０７ ホール
２０８ 剥離膜
２０８ａ フェンス
２０９ 有機膜
２１０ レジスト膜
２１０Ａ 第２のレジストパターン
２１１ 配線溝
２１２ 異物
３００ 半導体基板
３０１ 第１の絶縁膜
３０２ 下層配線
３０３ パッシベーション膜
３０４ 第２の絶縁膜
３０７ ホール
３０８ 剥離膜
３０８ａ フェンス
３０９ 有機膜
３１０ レジスト
３１０Ａ 第２のレジストパターン
３１１ 配線溝
３１２ 異物
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、デュアルダマシン法によりプラグ及び埋め込み配線を形成するためのホール及び配線溝を形成する方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置の高性能化及び微細化が望まれている。そこで、半導体集積回路内の情報伝達のスピードアップ及び半導体集積回路を構成する配線の信頼性の向上を図るため、配線材料として銅を用いるデュアルダマシン法が注目されている。
【０００３】
デュアルダマシン法によりプラグ及び埋め込み配線を形成する際に用いられるホール及び配線溝を絶縁膜に形成する方法は、大きく２つに分けられ、配線溝を先に形成するトレンチファーストプロセスと、ホールを先に形成するホールファーストプロセスとに分類される。
【０００４】
トレンチファーストプロセスは、絶縁膜に配線溝を形成した後にホールを形成するプロセスであるから、絶縁膜における配線溝が形成されている領域に対して、ホールを形成するためのリソグラフィーを行なう必要がある。この際、配線溝に起因してレジスト膜に段差部が形成されているため、レジスト膜にホール形成用のパターン露光を行なうと、フォーカスがぼけてしまって微細なホールパターンを形成することができないという問題がある。従って、微細なホールを形成するためには、ホールファーストプロセスが好ましい。
【０００５】
以下、ホールファーストプロセスによりホール及び配線溝を形成する第１の従来例について、図１２（ａ）〜（ｃ）及び図１３（ａ）〜（ｃ）を参照しながら説明する。
【０００６】
まず、図１２（ａ）に示すように、半導体基板１０の上に堆積されている第１の絶縁膜１１に下層配線１２を形成した後、第１の絶縁膜１１の上に、比較的大きい厚さを持つシリコン窒化膜よりなり下層配線１２の腐食を防止するパッシベーション膜１３を形成する。パッシベーション膜１３の厚さを比較的大きくする理由は、後述するように、パッシベーション膜１３が後述する２回のエッチング工程においてエッチングストッパとなるからである。
【０００７】
次に、パッシベーション膜１３の上に第２の絶縁膜１４を堆積した後、第２の絶縁膜１４の上に、パターン化された反射防止膜１５及び第１のレジストパターン１６を形成する。次に、第２の絶縁膜１４に対して第１のレジストパターン１６をマスクにエッチングを行なって、第２の絶縁膜１４にホール１７Ａを形成する。このエッチング工程においては、パッシベーション膜１３がエッチングストッパとなる。その後、第１のレジストパターン１６及びエッチング残渣をアッシング及びウェット洗浄により除去する。
【０００８】
次に、図１２（ｂ）に示すように、反射防止膜１５の上に第２のレジストパターン１８を形成する。
【０００９】
次に、第２の絶縁膜１４に対して第２のレジストパターン１８をマスクにエッチングを行なって、図１２（ｃ）に示すように、第２の絶縁膜１４に配線溝１７Ｂを形成する。このエッチング工程においても、パッシベーション膜１３がエッチングストッパとなる。その後、第２のレジストパターン１８及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００１０】
次に、図１３（ａ）に示すように、パッシベーション膜１３に対して、ホール１７Ａ及び配線溝１７Ｂが形成されている第２の絶縁膜１４をマスクにエッチングを行なって、下層配線１２を露出させる。
【００１１】
次に、図１３（ｂ）に示すように、第２の絶縁膜１４の上に金属膜１９をホール１７Ａ及び配線溝１７Ｂが充填されるように堆積した後、金属膜１９における第２の絶縁膜１４の上に存在する部分を例えばＣＭＰ法により除去して、図１３（ｃ）に示すように、金属膜１９よりなるプラグ１９Ａ及び上層配線１９Ｂを形成する。
【００１２】
以下、ホールファーストプロセスによりホール及び配線溝を形成する第２の従来例について、図１４（ａ）〜（ｃ）及び図１５（ａ）〜（ｃ）を参照しながら説明する。
【００１３】
まず、図１４（ａ）に示すように、半導体基板２０の上に堆積されている第１の絶縁膜２１に下層配線２２を形成した後、第１の絶縁膜２１の上に、比較的小さい厚さを持つシリコン窒化膜よりなり下層配線２２の腐食を防止するパッシベーション膜２３を形成する。パッシベーション膜２３の厚さを比較的小さくする理由は、後述するように、パッシベーション膜２３は１回のエッチング工程においてのみエッチングストッパとなるからである。次に、パッシベーション膜２３の上に第２の絶縁膜２４を堆積した後、第２の絶縁膜２４の上に、パターン化された反射防止膜２５及び第１のレジストパターン２６を形成する。次に、第２の絶縁膜２４に対して第１のレジストパターン２６をマスクにエッチングを行なって、第２の絶縁膜２４にホール２７Ａを形成する。このエッチング工程においては、パッシベーション膜２３がエッチングストッパとなる。その後、第１のレジストパターン２６及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００１４】
次に、図１４（ｂ）に示すように、反射防止膜２５の上に第２のレジストパターン２８を形成すると共に、ホール２７Ａの内部にレジスト材料又は反射防止膜材料よりなる有機膜２９を埋め込む。この場合、有機膜２９がレジスト材料よりなる場合には、反射防止膜２５の上にレジスト膜をホール２７Ａが埋め込まれるように形成した後、該レジスト膜をパターニングすることにより、ホール２７Ａに有機膜２９を埋め込むことができ、また、有機膜２９が反射防止膜材料よりなる場合には、ホール２７Ａに有機膜２９を埋め込んでおいてから、反射防止膜２５の上にレジストパターンを形成することにより、ホール２７Ａに有機膜２９を埋め込むことができる。
【００１５】
次に、第２の絶縁膜２４に対して第２のレジストパターン２８をマスクにエッチングを行なって、図１４（ｃ）に示すように、第２の絶縁膜２４に配線溝２７Ｂを形成する。このエッチング工程においては、有機膜２９が下層配線２２を保護する。その後、第２のレジストパターン２８、有機膜２９及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００１６】
次に、図１５（ａ）に示すように、パッシベーション膜２３に対して、ホール２７Ａ及び配線溝２７Ｂが形成されている第２の絶縁膜２４をマスクにエッチングを行なって、下層配線２２を露出させる。
【００１７】
次に、図１５（ｂ）に示すように、第２の絶縁膜２４の上に金属膜３１をホール２７Ａ及び配線溝２７Ｂが充填されるように堆積した後、金属膜３１における第２の絶縁膜２４の上に存在する部分を例えばＣＭＰ法により除去して、図１５（ｃ）に示すように、金属膜３１よりなるプラグ３１Ａ及び上層配線３１Ｂを形成する。
【００１８】
【発明が解決しようとする課題】
ところで、第１の従来例においては、前述したように２回のエッチング工程で下層配線１１が損傷を受ける事態を防止するべく、パッシベーション膜１３の厚さを大きくしている。
【００１９】
このため、図１３（ｃ）に示すように、下層配線１１と上層配線１９Ｂとの間に、比誘電率が高いシリコン窒化膜よりなり大きい厚さを持つパッシベーション膜１３が介在しているため、下層配線１１と上層配線１９Ｂとの間の配線容量が大きくなって信号遅延が起きるという問題がある。
【００２０】
また、下層配線１１を露出させるために行なうパッシベーション膜１３に対するエッチング工程におけるエッチング量が多くなるので、図１３（ａ）に示すように、下層配線１１にダメージ層１２ａが形成されてしまう。このため、下層配線１１の信頼性が損なわれるという問題がある。
【００２１】
また、パッシベーション膜１３に下層配線１１を露出させるためのエッチング工程におけるエッチング量が多くなるので、図１３（ａ）に示すように、配線溝１７Ｂの側壁上部に肩落ちが発生する。そして、配線溝１７Ｂの側壁上部に肩落ちが発生すると、配線溝１７Ｂの肩落ち部に埋め込まれた金属膜１９により、隣り合う上層配線１９Ｂ同士が短絡してしまう恐れがある。
【００２２】
一方、第２の従来例においては、パッシベーション膜１３の厚さが小さいので、第１の従来例のような問題は発生しないが、以下に説明する新たな問題が発生する。
【００２３】
図１４（ｂ）に示すように、ホール２７Ａの内部に有機膜２９が埋め込まれているため、配線溝２７Ｂを形成するためのエッチング工程において、第２の絶縁膜２４における有機膜２９と接している部分がエッチングされ難いため、図１４（ｃ）に示すように、ホール２７Ａと配線溝２７Ｂとの間に第２の絶縁膜２４よりなるフェンス２４ａが形成されてしまう。このため、図１５（ａ）に示すように、反射防止膜２５の上に、折れたフェンス２４ａよりなる切片３２及び有機膜２９よりなるパーティクル３３が発生するので、金属膜３１における第２の絶縁膜２４の上に存在する部分をＣＭＰ法により除去してプラグ３１Ａ及び上層配線３１Ｂを形成すると、図１５（ｃ）に示すように、反射防止膜２５の上面にスクラッチ２５ａが形成され、上層配線３１Ｂに配線切れが発生したり、又はスクラッチ２５ａに金属膜３１が残存して隣り合う上層配線３１Ｂ同士が短絡するという問題がある。
【００２４】
また、ホール２７Ａと配線溝２７Ｂとの間にフェンス２４ａが存在するため、金属膜３１の埋め込みが不十分になり、図１５（ｂ）及び（ｃ）に示すように、上層配線３１Ｂにボイド３３が形成されてしまい、上層配線３１Ｂの信頼性が低下するという問題が発生する。
【００２５】
以上の説明から分かるように、第１の従来例においては、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないが、パッシベーション膜の厚さを大きくしなければならず、また、第２の従来例においては、パッシベーション膜の厚さを小さくすることができるが、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されてしまうという問題がある。
【００２６】
前記に鑑み、本発明は、絶縁膜にホールを形成した後、該絶縁膜にホールと連通する配線溝を形成する工程を備えた半導体装置の製造方法において、ホールの底部に存在するパッシベーション膜の厚さを小さくしても、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないようにすることを目的とする。
【００２７】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の半導体装置の製造方法は、半導体基板上に形成されホールを有する絶縁膜の上並びにホールの底部及び壁部に剥離膜をホールが埋まらないように堆積する工程と、レジスト膜を、剥離膜の上に全面に亘り且つホールの内部が充填されるように形成する工程と、レジスト膜を、ホールの周辺部に配線溝用開口部が形成されると共にホールの内部にレジスト膜が残存するようにパターニングして、レジスト膜よりなるレジストパターンを形成する工程と、剥離膜及び絶縁膜に対してレジストパターンをマスクにエッチングを行なって、絶縁膜にホールと連通する配線溝を形成する工程と、レジストパターンを除去した後、残存している剥離膜を除去する工程とを備えている。
【００２８】
第１の半導体装置の製造方法によると、配線溝を形成するためのエッチング工程では、ホール内に存在するレジストパターンが下層配線を保護するため、下層配線の上に形成されるパッシベーション膜の厚さを小さくできるので、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【００２９】
また、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないと共にフェンスが形成されている剥離層は除去されるため、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【００３０】
本発明に係る第２の半導体装置の製造方法は、半導体基板上に形成されホールを有する絶縁膜の上並びにホールの底部及び壁部に剥離膜をホールが埋まらないように堆積する工程と、有機膜を、ホールの内部における剥離膜の上に形成する工程と、レジスト膜を剥離膜及び有機膜の上に形成した後、レジスト膜をホールの周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜よりなるレジストパターンを形成する工程と、剥離膜及び絶縁膜に対してレジストパターンをマスクにエッチングを行なって、絶縁膜にホールと連通する配線溝を形成する工程と、レジストパターン及び有機膜を除去した後、残存している剥離膜を除去する工程とを備えている。
【００３１】
第２の半導体装置の製造方法によると、配線溝を形成するためのエッチング工程では、ホール内に存在する有機膜が下層配線を保護するため、下層配線の上に形成されるパッシベーション膜の厚さを小さくできるので、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【００３２】
また、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないと共にフェンスが形成されている剥離層は除去されるため、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【００３３】
本発明に係る第３の半導体装置の製造方法は、半導体基板上に形成されホールを有する絶縁膜の上並びにホールの底部及び壁部に剥離膜をホールが埋まらないように堆積する工程と、有機膜を、剥離膜の上に全面に亘り且つホールの内部が充填されるように形成する工程と、レジスト膜を有機膜の上に形成した後、レジスト膜をホールの周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜よりなるレジストパターンを形成する工程と、剥離膜及び絶縁膜に対してレジストパターンをマスクにエッチングを行なって、絶縁膜にホールと連通する配線溝を形成する工程と、レジストパターン及び有機膜を除去した後、残存している剥離膜を除去する工程とを備えている。
【００３４】
第３の半導体装置の製造方法によると、配線溝を形成するためのエッチング工程では、ホール内に存在する有機膜が下層配線を保護するため、下層配線の上に形成されるパッシベーション膜の厚さを小さくできるので、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【００３５】
また、ホールと配線溝との境界に絶縁膜よりなるフェンスが形成されないと共にフェンスが形成されている剥離層は除去されるため、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【００３６】
第１〜第３の半導体装置の製造方法において、剥離膜の厚さは、ホールの径の３０％以下であることが好ましい。
【００３７】
このようにすると、剥離膜をホールが埋まらないようにホールの底部及び壁部に堆積することで、配線溝を形成する際に溝エッチング深さが深くならず、必要な溝深さのばらつきが小さくなる。その結果、配線抵抗のばらつきを小さくすることができる。
【００３８】
第１〜第３の半導体装置の製造方法において、絶縁膜は水酸化物及び水和物を実質的に含まない一方、剥離膜は水酸化物又は水和物を含み、残存している剥離膜を除去する工程は、気相フッ酸を用いて行なうことが好ましい。
【００３９】
このようにすると、剥離膜を除去する工程において、剥離膜のエッチングレートと絶縁膜のエッチングレートとの差を大きくできるため、配線溝及びホールにおける側壁及び開口部周縁がエッチングされ難くなり、サイドエッチング等により配線形状が損なわれる事態が回避されるので、配線溝及びホールに埋め込まれる上層配線の信頼性が向上する。
【００４０】
第１〜第３の半導体装置の製造方法において、剥離膜はＢＰＳＧ膜よりなり、絶縁膜は、フッ素含有シリコン酸化膜、ＴＥＯＳ膜、シリコン酸窒化膜、ノンドープシリケートグラス膜、リンドープトシリケートグラス膜、熱酸化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなることが好ましい。
【００４１】
このようにすると、剥離膜を除去する工程において、剥離膜のエッチングレートと絶縁膜のエッチングレートとの差を大きくできるため、配線溝及びホールにおける側壁及び開口部周縁がエッチングされ難くなり、サイドエッチング等により配線形状が損なわれる事態が回避されるので、配線溝及びホールに埋め込まれる上層配線の信頼性が向上する。
【００４２】
第１〜第３の半導体装置の製造方法において、絶縁膜が、フッ素含有シリコン酸化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなる場合に本発明は特に有用である。
【００４３】
フッ素含有シリコン酸化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなる絶縁膜は、化学増幅型レジストから発生する酸を失活させる性質を有しているが、絶縁膜とレジストパターンとの間に剥離層が介在しているため、化学増幅型レジストよりなるレジストパターンを用いても該レジストパターンの酸が失活することがない。
【００４４】
第１〜第３の半導体装置の製造方法において、絶縁膜及び剥離膜は、いずれも金属元素を含まないことが好ましい。
【００４５】
このようにすると、配線溝を形成する際のエッチング深さのばらつきが低減すると共に、エッチングチャンバーを金属汚染から防止することができる。
【００４６】
第１〜第３の半導体装置の製造方法において、剥離膜は、ＣＶＤ法により堆積されることが好ましい。
【００４７】
このようにすると、ホールのアスペクト比が高い場合でも、ホールの底部及び壁部にホールが埋まらないように剥離膜を堆積することが容易且つ確実になると共に、剥離膜がオーバーハングし難くなる。
【００４８】
第１の半導体装置の製造方法において、レジスト膜を形成する工程は、該レジスト膜を熱リフローさせる工程を含むことが好ましい。
【００４９】
このようにすると、レジスト膜をホールの内部に確実に充填することができる。
【００５０】
第２又は第３の半導体装置の製造方法において、有機膜を形成する工程は、有機膜を熱リフローさせる工程を含むことが好ましい。
【００５１】
このようにすると、有機膜をホールの内部に確実に埋め込むことができる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図１（ａ）、（ｂ）、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）、図４（ａ）、（ｂ）及び図５（ａ）、（ｂ）を参照しながら説明する。
【００５３】
まず、図１（ａ）に示すように、半導体基板１００の上に堆積されている第１の絶縁膜１０１に、銅又はアルミニウムよりなる下層配線１０２を形成する。尚、下層配線１０２は通常バリアメタル層を有しているが、第１の実施形態においては図示を省略している。
【００５４】
次に、第１の絶縁膜１０１の上に、比較的小さい厚さ例えば数十ｎｍの厚さを持つ例えばシリコン窒化膜よりなるパッシベーション膜１０３を形成する。パッシベーション膜１０３は、下層配線１０２を酸素又は水分による腐食から守る機能と、ホール１０７を形成するためのエッチング工程においてエッチングストッパー膜としての機能とを有している。
【００５５】
次に、パッシベーション膜１０３の上に第２の絶縁膜１０４を堆積した後、該第２の絶縁膜１０４の上に反射防止膜１０５を形成する。
【００５６】
次に、反射防止膜１０５の上にレジスト膜を塗布した後、該レジスト膜に対して周知のリソグラフィを行なって第１のレジストパターン１０６を形成し、その後、反射防止膜１０５に対して第１のレジストパターン１０６をマスクにエッチングを行なって、反射防止膜１０５をパターン化する。
【００５７】
次に、第２の絶縁膜１０４に対して第１のレジストパターン１０６をマスクにエッチングを行なって、第２の絶縁膜１０４にホール１０７を形成する。このエッチング工程においては、パッシベーション膜１０３がエッチングストッパとなる。その後、第１のレジストパターン１０６及びエッチング残渣をアッシングにより除去した後、洗浄を行なう。
【００５８】
次に、図１（ｂ）に示すように、反射防止膜１０５の上並びにホール１０７の底部及び壁部に、例えばＣＶＤ法により、例えばＢＰＳＧ膜よりなり膜厚の小さい剥離膜１０８をホール１０７及びホール１０７の開口部が埋まらないように堆積する。
【００５９】
次に、図２（ａ）に示すように、レジスト膜１０９を、剥離膜１０８の上に全面に亘り且つホール１０７の内部が充填されるように形成する。尚、レジスト膜１０９を熱によりフローさせてホール１０７の内部に流し込んでもよい。このようにすると、レジスト材料の粘性が高い場合でもホール１０７の内部にレジスト膜１０９を確実に充填できる。
【００６０】
次に、図２（ｂ）に示すように、リソグラフィにより、レジスト膜１０９を、ホール１０７の周辺部に配線溝用開口部が形成されると共にホール１０７の内部にレジスト膜１０９が残存するようにパターニングして、レジスト膜１０９よりなる第２のレジストパターン１０９Ａを形成する。この場合、レジスト膜１０９に対するパターン露光工程においては、レジスト膜１０９における反射防止膜１０５よりも上の位置に焦点を合わせるため、ホール１０７の周辺部に配線溝用開口部を確実に形成できる一方、ホール１０７の中央よりも底部側では露光光の焦点が合わないので、ホールの中央よりも底部側にレジスト膜１０９を残存させることができる。
【００６１】
次に、図３（ａ）に示すように、剥離膜１０８及び第２の絶縁膜１０４に対して第２のレジストパターン１０９Ａをマスクにエッチングを行なって、第２の絶縁膜１０４にホール１０７と連通する配線溝１１０を形成する。このようにすると、剥離膜１０８におけるホール１０７と配線溝１１０との境界部分に第２のレジストパターン１０９Ａ及びエッチングポリマー等が付着して、エッチングの進行が阻止されるので、剥離膜１０８におけるホール１０７と配線溝１１０との境界にフェンス１０８ａが形成される。
【００６２】
次に、図３（ｂ）に示すように、反射防止膜１０５の上及びホール１０７の内部に存在する、第２のレジストパターン１０９Ａ及びエッチングポリマーをアッシングにより除去した後、アッシング後の残渣をウェット洗浄により除去する。ウェット洗浄後においては、剥離膜１０８上に、アッシングによる炭化物、又は配線溝１１０を形成する際に剥離膜１０８に付着したパーティクル等からなる異物１１１が残存している。
【００６３】
次に、図４（ａ）に示すように、残存している剥離膜１０８を例えば気相フッ酸により除去する。このようにすると、ＢＰＳＧ膜よりなる剥離膜１０８は良好にエッチングされる一方、第２の絶縁膜１０４は気相フッ酸によりエッチングされないため、フェンス１０８ａを含む剥離膜１０８のみを確実に除去することができる。また、剥離膜１０８の上に残存していた異物１１１も同時に除去することができる。
【００６４】
次に、図４（ｂ）に示すように、パッシベーション膜１０３に対して第２の絶縁膜１０４をマスクにエッチングを行なって、下層配線１０２をホール１０７に露出させる。
【００６５】
次に、下層配線１０２の表面処理を行なった後、図５（ａ）に示すように、反射防止膜１０５の上並びにホール１０７及び配線溝１１０の内部に全面に亘って、バリアメタル層（図示は省略している）を介して金属膜１１２を堆積した後、ＣＭＰ法により金属膜１１２における反射防止膜１０５の上に存在する部分を除去すると、金属膜１１２よりなるプラグ１１２Ａ及び上層配線１１２Ｂが得られる。
【００６６】
第１の実施形態によると、配線溝１１０を形成するためのエッチング工程では、ホール１０７内のレジストパターン１０９Ａが下層配線１０２を保護するため、パッシベーション膜１０３はホール１０７を形成するためのエッチング工程でのみ下層配線１０２を保護すればよいので、パッシベーション膜１０３の膜厚を小さくすることができる。
【００６７】
このため、下層配線１０２と上層配線１１２Ｂとの間の配線容量を低減することができる。また、下層配線１０２を露出させるためにパッシベーション膜１０３に対して行なうエッチング工程のエッチング量が少なくなるため、下層配線１０２にダメージ層が形成されないので下層配線１０２の信頼性が向上する共に、配線溝１１０の側壁上部に肩落ちが発生し難いので上層配線１１２Ｂ同士が短絡する事態が防止される。
【００６８】
また、第１の実施形態によると、ホール１０７と配線溝１１０との境界に第２の絶縁膜１０４よりなるフェンスが形成されない。
【００６９】
このため、折れたフェンスよりなる切片等が発生しないので、金属膜１１２における第２の絶縁膜１０４の上に存在する部分をＣＭＰ法により除去する工程において、反射防止膜１０５の上面にスクラッチが形成されない。また、金属膜１１２のホール１０７への埋め込みが確実になるため、上層配線１１２Ｂにボイドが形成されないので、上層配線１１２Ｂの信頼性が向上する。
【００７０】
尚、パッシベーション膜１０３として、シリコン窒化膜に代えて、シリコン窒化膜よりも比誘電率が小さい炭素含有シリコン膜（ＳｉＣ）を用いることができる。
【００７１】
また、第２の絶縁膜１０４としては、例えば、ＳｉＯＦ膜（フッ素含有シリコン酸化膜）若しくはＳｉＯＣ膜（炭素含有シリコン酸化膜）等の低誘電率膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜（シリコン酸窒化膜）、ＮＳＧ膜（ノンドープシリケートグラス膜）、ＰＳＧ膜（リンドープトシリケートグラス膜）又は有機無機ハイブリッド膜等を単層又は積層膜で用いることができるが、低誘電率膜を用いると、下層配線１０２と上層配線１１２Ｂとの間の配線間容量を低減できるので好ましい。
【００７２】
また、反射防止膜１０５としては、第２の絶縁膜１０４の上にＣＶＤ法等により堆積されるＡＲＬ膜（Anti Reflection Layer ）、又は第２の絶縁膜１０４の上に塗布法により形成されるＡＲＣ膜（Anti Reflection Coat）とを用いることができる。ＡＲＣ膜を用いると、反射防止膜１０５とレジスト膜１０９とを同一の塗布装置により形成することができるため、ＡＲＬ膜に比べて、工程数の短縮が可能になると共に膜厚を小さくできる等のメリットがある。一方、反射防止膜１０５としてＡＲＬ膜を用いる場合には、金属膜１１２に対してＣＭＰ法を行なう際に、反射防止膜１０５をＣＭＰストッパーとして用いることができる。
【００７３】
また、剥離膜１０８の厚さはホール１０７の径の３０％以下に設定することが好ましい。このようにすると、剥離膜１０８をホール１０７の開口部が埋まらないように堆積することができる。また、剥離膜１０８の膜厚をできるだけ小さくしたり、剥離膜１０８が金属元素を含まないようにすると、後工程でのばらつきを抑制することができる。また、剥離膜１０８の堆積方法としては例えばＣＶＤ法が挙げられ、剥離膜１０８をＣＶＤ法により堆積すると、ホール１０７の底部及び壁部に均一な膜厚で且つ薄く堆積できるので好ましい。
【００７４】
ところで、剥離膜１０８に対するエッチング工程においては、第２の絶縁膜１０４のエッチングレートが小さくて且つ剥離膜１０８のエッチングレートが大きいようなエッチング条件を選択することが好ましい。例えば、剥離膜１０８として水酸化物又は水和物を多く含む膜、例えばＢＰＳＧ膜を用いる一方、第２の絶縁膜１０４として、水酸化物及び水和物を実質的に含まない膜、例えばＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を用いると、剥離膜１０８を気相フッ酸により除去する際のエッチング選択性が向上する。
【００７５】
また、第２のレジストパターン１０９Ａとして化学増幅型レジストを用いる場合、従来においては、第２の絶縁膜１０４として、ＳｉＯＦ膜、ＳｉＯＣ膜若しくはＳｉＯＮ膜、又は有機無機ハイブリッド膜を用いると、第２の絶縁膜１０４が化学増幅型レジストを失活させる恐れがあったが、第１の実施形態においては、第２の絶縁膜１０４と第２のレジストパターン１０９Ａとの間に剥離膜１０８が介在しているため、第２の絶縁膜１０４が化学増幅型レジストを失活させる恐れがなくなる。
【００７６】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の製造方法について、図６（ａ）、（ｂ）、図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）を参照しながら説明する。
【００７７】
第１の実施形態と同様、図６（ａ）に示すように、半導体基板２００の上に堆積されている第１の絶縁膜２０１に下層配線２０２を形成した後、第１の絶縁膜２０１の上に、比較的小さい厚さ例えば数十ｎｍの厚さを持つ例えばシリコン窒化膜よりなるパッシベーション膜２０３を形成する。次に、パッシベーション膜２０３の上に第２の絶縁膜２０４を堆積した後、該第２の絶縁膜２０４の上に反射防止膜２０５を形成する。次に、反射防止膜２０５の上に第１のレジストパターン（図示は省略している）を形成した後、反射防止膜２０５に対して第１のレジストパターンをマスクにエッチングを行なって、反射防止膜２０５をパターン化する。次に、第２の絶縁膜２０４に対して第１のレジストパターンをマスクにエッチングを行なって、第２の絶縁膜２０４にホール２０７（図７（ｂ）を参照）を形成する。次に、反射防止膜２０５の上並びにホール２０７の底部及び壁部に、例えばＣＶＤ法により、例えばＢＰＳＧ膜よりなり膜厚の小さい剥離膜２０８をホール２０７及びホール２０７の開口部が埋まらないように堆積する。
【００７８】
次に、第２の実施形態の特徴として、溶媒により薄められた有機材料例えば反射防止膜材料又はレジスト材料をホール２０７の内部に流し込むことにより、ホール２０７の内部における剥離膜２０８の上に有機膜２０９を形成する。この場合、有機材料は溶媒により薄められているためホール２０７の内部に容易に流し込むことができ、ホール２０７の上部にスペースを形成することができる。尚、有機材料を熱によりフローさせてホール２０７の内部に流し込んでもよい。このようにすると、有機材料の粘性が高い場合でも有機材料をホール２０７の内部に流し込んで有機膜２０９を確実に形成できると共に有機膜２０９の上にスペースを形成することができる。
【００７９】
次に、レジスト膜２１０を剥離膜２０８及び有機膜２０９の上に全面に亘って形成する。
【００８０】
次に、図６（ｂ）に示すように、レジスト膜２１０をホール２０７の周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜２１０よりなる第２のレジストパターン２１０Ａを形成する。この際、有機膜２０９の上部もエッチングされるので、有機膜２０９の高さは低減する。
【００８１】
次に、図７（ａ）に示すように、剥離膜２０８及び第２の絶縁膜２０４に対して第２のレジストパターン２１０Ａをマスクにエッチングを行なって、第２の絶縁膜２０４にホール２０７と連通する配線溝２１１を形成する。このようにすると、剥離膜２０８におけるホール２０７と配線溝２１１との境界部分に第２のレジストパターン２１０Ａ及びエッチングポリマー等が付着して、エッチングの進行が阻止されるので、剥離膜２０８におけるホール２０７と配線溝２１１との境界にフェンス２０８ａが形成される。
【００８２】
次に、図７（ｂ）に示すように、剥離膜２０８の上に存在する第２のレジストパターン２１０Ａ及びエッチングポリマー、並びにホール２０７の内部に存在する有機膜２０９をアッシングにより除去した後、アッシング後の残渣をウェット洗浄により除去する。ウェット洗浄後においては、剥離膜２０８上に、アッシングによる炭化物、又は配線溝２１１を形成する際に剥離膜２０８に付着したパーティクル等からなる異物２１２が残存している。
【００８３】
次に、図８（ａ）に示すように、残存している剥離膜２０８を例えば気相フッ酸により除去する。このようにすると、ＢＰＳＧ膜よりなる剥離膜２０８は良好にエッチングされる一方、第２の絶縁膜２０４は気相フッ酸によりエッチングされないため、フェンス２０８ａを含む剥離膜２０８のみを確実に除去することができる。また、剥離膜２０８の上に残存していた異物２１２も同時に除去することができる。
【００８４】
次に、図８（ｂ）に示すように、パッシベーション膜２０３に対して第２の絶縁膜２０４をマスクにエッチングを行なって、下層配線２０２をホール２０７に露出させる。
【００８５】
次に、第１の実施形態と同様、下層配線２０２の表面処理を行なった後、反射防止膜２０５の上並びにホール２０７及び配線溝２１１の内部に全面に亘って、バリアメタル層（図示は省略している）を介して金属膜を堆積した後、ＣＭＰ法により金属膜における反射防止膜２０５の上に存在する部分を除去すると、金属膜よりなるプラグ及び上層配線が得られる。
【００８６】
第２の実施形態によると、配線溝２１１を形成するためのエッチング工程では、有機膜２０９が下層配線２０２を保護するため、パッシベーション膜２０３はホール２０７を形成するためのエッチング工程でのみ下層配線２０２を保護すればよいので、パッシベーション膜２０３の膜厚を小さくすることができる。
【００８７】
このため、下層配線２０２と上層配線との間の配線容量を低減することができる。また、下層配線２０２を露出させるためにパッシベーション膜２０３に対して行なうエッチング工程のエッチング量が少なくなるため、下層配線２０２にダメージ層が形成されないので下層配線２０２の信頼性が向上する共に、配線溝２１１の側壁上部に肩落ちが発生し難いので上層配線同士が短絡する事態が防止される。
【００８８】
特に、第２の実施形態においては、有機膜２０９を反射防止膜材料により形成すると、レジスト膜２１０をパターニングして第２のレジストパターン２１０Ａを形成するためのパターン露光において、有機膜２０９がホール２０７からの乱反射光を遮るので好ましい。
【００８９】
ところで、フェンスが形成されないようにするためにホールの内部を含む反射防止膜２０５の上に全面に亘って有機膜を形成した後、該有機膜に対してエッチバックを行なって、ホールの内部にのみ有機膜を残存させる場合には、エッチバックの後にアッシング工程及び洗浄工程を行なうことができない。このため、ホール２０７の内部又は剥離膜２０８の上に存在する残渣又は異物を除去できないという問題が発生する。
【００９０】
ところが、第２の実施形態においては、フェンスの有無に拘わらず有機材料をホール２０７の内部に流し込むことにより、有機膜２０９を反射防止膜２０５の上に存在させることなくホール２０７の内部にのみ形成できるので、ホール２０７の内部又は剥離膜２０８の上に残渣又は異物が存在するという問題が解消される。
【００９１】
また、特開平１１−１５４７０３号公報においては、ホールの内部にＴｉxＯy又はＴｉxＮｂyＯ等の金属酸化物を埋め込む方法が提案されている。このようにすると、エッチングにより配線溝を形成する際に、金属酸化物がエッチングチャンバー内に浮遊して、チャンバー汚染及び多量のパーティクルの発生という問題、金属酸化物膜及び第２の絶縁膜を同時にエッチングするためのエッチングの制御が極めて困難であるという問題、第２のレジストパターンがホールの内部に進入しないように金属酸化物膜の厚さを大きくする必要があるが、このため、配線溝の深さがばらつくという問題が起きる。
【００９２】
ところが、第２の実施形態においては、ホール２０７の内部に有機膜２０９を埋め込んでいるため、前述の問題は発生しない。
【００９３】
また、第２の実施形態によると、ホール２０７と配線溝２１１との境界に第２の絶縁膜２０４よりなるフェンスが形成されない。
【００９４】
このため、折れたフェンスよりなる切片等が発生しないので、プラグ及び上層配線となる金属膜における第２の絶縁膜２０４の上に存在する部分をＣＭＰ法により除去する工程において、反射防止膜２０５の上面にスクラッチが形成されない。また、金属膜のホール２０７への埋め込みが確実になるため、上層配線にボイドが形成されないので、上層配線の信頼性が向上する。
【００９５】
尚、第２の実施形態においても、パッシベーション膜２０３として、ＳｉＣ膜を用いることができ、第２の絶縁膜２０４として、ＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を単層又は積層膜で用いることができ、反射防止膜２０５としては、ＡＲＬ膜又はＡＲＣ膜を用いることができる。
【００９６】
また、第２の実施形態においても、剥離膜２０８の厚さはホール２０７の径の３０％以下に設定することが好ましい。また、剥離膜２０８の膜厚をできるだけ小さくしたり、剥離膜２０８が金属元素を含まないようにすると、後工程での溝深さのばらつきを抑制することができる。
【００９７】
また、第２の実施形態においても、剥離膜２０８に対するエッチング工程においては、第２の絶縁膜２０４のエッチングレートが小さくて且つ剥離膜２０８のエッチングレートが大きいようなエッチング条件を選択することが好ましい。例えば、剥離膜２０８として水酸化物又は水和物を多く含む膜、例えばＢＰＳＧ膜を用いる一方、第２の絶縁膜２０４として水酸化物及び水和物を実質的に含まない膜、例えばＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を用いると、剥離膜２０８を気相フッ酸により除去する際のエッチング選択性が向上する。
【００９８】
また、第２のレジストパターン２１０Ａとして化学増幅型レジストを用いる場合でも、第２の絶縁膜２０４と第２のレジストパターン２１０Ａとの間に剥離膜２０８が介在しているため、第２の絶縁膜２０４が化学増幅型レジストを失活させる恐れがなくなる。
【００９９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の製造方法について、図９（ａ）、（ｂ）、図１０（ａ）、（ｂ）及び図１１（ａ）、（ｂ）を参照しながら説明する。
【０１００】
第１の実施形態と同様、図９（ａ）に示すように、半導体基板３００の上に堆積されている第１の絶縁膜３０１に下層配線３０２を形成した後、第１の絶縁膜３０１の上に、比較的小さい厚さ例えば数十ｎｍの厚さを持つ例えばシリコン窒化膜よりなるパッシベーション膜３０３を形成する。次に、パッシベーション膜３０３の上に第２の絶縁膜３０４を堆積した後、第２の絶縁膜３０４の上に第１のレジストパターン（図示は省略している）を形成し、その後、第２の絶縁膜３０４に対して第１のレジストパターンをマスクにエッチングを行なって、第２の絶縁膜３０４にホール３０７（図１０（ｂ）を参照）を形成する。次に、第２の絶縁膜３０４の上並びにホール３０７の底部及び壁部に、例えばＣＶＤ法により、例えばＢＰＳＧ膜よりなり膜厚の小さい剥離膜３０８をホール３０７及びホール３０７の開口部が埋まらないように堆積する。
【０１０１】
次に、第３の実施形態の特徴として、溶媒により薄められた有機材料例えば反射防止膜材料を、剥離膜３０８の上に全面に亘り且つホール３０７の内部が充填されるように塗布して有機膜３０９を形成する。この場合、有機材料は溶媒により薄められているためホール３０７の内部に容易に流し込むことができる。尚、有機材料を熱によりフローさせてホール３０７の内部に流し込んでもよい。
【０１０２】
次に、レジスト膜３１０を有機膜３０９の上に全面に亘って形成する。
【０１０３】
次に、図９（ｂ）に示すように、レジスト膜３１０をホール３０７の周辺部に配線溝形成用開口部が形成されるようにパターニングして、レジスト膜３１０よりなる第２のレジストパターン３１０Ａを形成する。
【０１０４】
次に、図１０（ａ）に示すように、有機膜３０９、剥離膜３０８及び第２の絶縁膜３０４に対して第２のレジストパターン３１０Ａをマスクにエッチングを行なって、第２の絶縁膜３０４にホール３０７と連通する配線溝３１１を形成する。このようにすると、剥離膜３０８におけるホール３０７と配線溝３１１との境界部分に第２のレジストパターン３１０Ａ及びエッチングポリマー等が付着して、エッチングの進行が阻止されるので、剥離膜３０８におけるホール３０７と配線溝３１１との境界にフェンス３０８ａが形成される。
【０１０５】
次に、図１０（ｂ）に示すように、剥離膜３０８の上に存在する第２のレジストパターン３１０Ａ及びエッチングポリマー、並びにホール３０７の内部に存在する有機膜３０９をアッシングにより除去した後、アッシング後の残渣をウェット洗浄により除去する。ウェット洗浄後においては、剥離膜３０８上に、アッシングによる炭化物、又は配線溝３１１を形成する際に剥離膜３０８に付着したパーティクル等からなる異物３１２が残存している。
【０１０６】
次に、図１１（ａ）に示すように、残存している剥離膜３０８を例えば気相フッ酸により除去する。このようにすると、ＢＰＳＧ膜よりなる剥離膜３０８は良好にエッチングされる一方、第２の絶縁膜３０４は気相フッ酸によりエッチングされないため、フェンス３０８ａを含む剥離膜３０８のみを確実に除去することができる。また、剥離膜３０８の上に残存していた異物３１２も同時に除去することができる。
【０１０７】
次に、図１１（ｂ）に示すように、パッシベーション膜３０３に対して第２の絶縁膜３０４をマスクにエッチングを行なって、下層配線３０２をホール３０７に露出させる。
【０１０８】
次に、第１の実施形態と同様、下層配線３０２の表面処理を行なった後、第２の絶縁膜３０４の上並びにホール３０７及び配線溝３１１の内部に全面に亘って、バリアメタル層（図示は省略している）を介して金属膜を堆積した後、ＣＭＰ法により金属膜における第２の絶縁膜３０４の上に存在する部分を除去すると、金属膜よりなるプラグ及び上層配線が得られる。
【０１０９】
第３の実施形態によると、配線溝３１１を形成するためのエッチング工程では、有機膜３０９が下層配線３０２を保護するため、パッシベーション膜３０３はホール３０７を形成するためのエッチング工程でのみ下層配線３０２を保護すればよいので、パッシベーション膜３０３の膜厚を小さくすることができる。
【０１１０】
このため、下層配線３０２と上層配線との間の配線容量を低減することができる。また、下層配線３０２を露出させるためにパッシベーション膜３０３に対して行なうエッチング工程のエッチング量が少なくなるため、下層配線３０２にダメージ層が形成されないので下層配線３０２の信頼性が向上する共に、配線溝３１１の側壁上部に肩落ちが発生し難いので上層配線同士が短絡する事態が防止される。
【０１１１】
特に、第３の実施形態においては、有機膜３０９を反射防止膜材料により形成すると、レジスト膜３１０をパターニングして第２のレジストパターン３１０Ａを形成するためのパターン露光において、有機膜３０９がホール３０７からの乱反射光を遮るので好ましい。
【０１１２】
また、有機膜３０９をエッチバックする必要がないので、エッチバックに伴って発生し、アッシング後の洗浄工程での不良により発生するパーティクル及び残渣の問題は起きない。
【０１１３】
また、第３の実施形態によると、ホール３０７と配線溝３１１との境界に第２の絶縁膜３０４よりなるフェンスが形成されない。
【０１１４】
このため、折れたフェンスよりなる切片等が発生しないので、プラグ及び上層配線となる金属膜における第２の絶縁膜３０４の上に存在する部分をＣＭＰ法により除去する工程において、第２の絶縁膜３０４の上面にスクラッチが形成されない。また、金属膜のホール３０７への埋め込みが確実になるため、上層配線にボイドが形成されないので、上層配線の信頼性が向上する。
【０１１５】
尚、第３の実施形態においても、パッシベーション膜３０３として、ＳｉＣ膜を用いることができ、第２の絶縁膜３０４として、ＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を単層又は積層膜で用いることができる。
【０１１６】
また、第３の実施形態においても、剥離膜３０８の厚さはホール３０７の径の３０％以下に設定することが好ましい。また、剥離膜３０８の膜厚をできるだけ小さくしたり、剥離膜３０８が金属元素を含まないようにすると、後工程での溝深さのばらつきを抑制することができる。
【０１１７】
また、第３の実施形態においても、剥離膜３０８に対するエッチング工程においては、第３の絶縁膜３０４のエッチングレートが小さくて且つ剥離膜３０８のエッチングレートが大きいようなエッチング条件を選択することが好ましい。例えば、剥離膜３０８として水酸化物又は水和物を多く含む膜、例えばＢＰＳＧ膜を用いる一方、第２の絶縁膜３０４として水酸化物及び水和物を実質的に含まない膜、例えばＳｉＯＦ膜、ＳｉＯＣ膜、熱酸化膜、ＴＥＯＳ膜、ＳｉＯＮ膜、ＮＳＧ膜、ＰＳＧ膜又は有機無機ハイブリッド膜等を用いると、剥離膜３０８を気相フッ酸により除去する際のエッチング選択性が向上する。
【０１１８】
また、第２のレジストパターン３１０Ａとして化学増幅型レジストを用いる場合でも、第２の絶縁膜３０４と第２のレジストパターン３１０Ａとの間に剥離膜３０８が介在しているため、第２の絶縁膜３０４が化学増幅型レジストを失活させる恐れがなくなる。
【０１１９】
【発明の効果】
本発明に係る第１〜第３の半導体装置の製造方法によると、下層配線と上層配線との間の配線容量の低減を図り、下層配線にダメージ層が形成される事態を防止して下層配線の信頼性の向上を図り、また、配線溝の側壁上部に肩落ちを発生し難くして上層配線同士が短絡する事態を防止することができる。
【０１２０】
また、折れたフェンスよりなる切片等が発生しないと共に金属膜のホールへの埋め込みが確実になるので、上層配線の信頼性が向上する。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）及び（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は、第１の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【図１５】（ａ）〜（ｃ）は、第２の従来例に係る半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板
１０１ 絶縁膜
１０２ 下層配線
１０３ パッシベーション膜
１０４ 第２の絶縁膜
１０５ 反射防止膜
１０６ 第１のレジストパターン
１０７ ホール
１０８ 剥離膜
１０８ａ フェンス
１０９ レジスト膜
１０９Ａ 第２のレジストパターン
１１０ 配線溝
１１１ 異物
１１２ 金属膜
１１２Ａ プラグ
１１２Ｂ 上層配線
２００ 半導体基板
２０１ 第１の絶縁膜
２０２ 下層配線
２０３ パッシベーション膜
２０４ 第２の絶縁膜
２０５ 反射防止膜
２０７ ホール
２０８ 剥離膜
２０８ａ フェンス
２０９ 有機膜
２１０ レジスト膜
２１０Ａ 第２のレジストパターン
２１１ 配線溝
２１２ 異物
３００ 半導体基板
３０１ 第１の絶縁膜
３０２ 下層配線
３０３ パッシベーション膜
３０４ 第２の絶縁膜
３０７ ホール
３０８ 剥離膜
３０８ａ フェンス
３０９ 有機膜
３１０ レジスト
３１０Ａ 第２のレジストパターン
３１１ 配線溝
３１２ 異物
Claims (11)
- 半導体基板上に形成されホールを有する絶縁膜の上並びに前記ホールの底部及び壁部に剥離膜を前記ホールが埋まらないように堆積する工程と、
レジスト膜を、前記剥離膜の上に全面に亘り且つ前記ホールの内部が充填されるように形成する工程と、
前記レジスト膜を、前記ホールの周辺部に配線溝用開口部が形成されると共に前記ホールの内部に前記レジスト膜が残存するようにパターニングして、前記レジスト膜よりなるレジストパターンを形成する工程と、
前記剥離膜及び前記絶縁膜に対して前記レジストパターンをマスクにエッチングを行なって、前記絶縁膜に前記ホールと連通する配線溝を形成する工程と、
前記レジストパターンを除去した後、残存している前記剥離膜を除去する工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体基板上に形成されホールを有する絶縁膜の上並びに前記ホールの底部及び壁部に剥離膜を前記ホールが埋まらないように堆積する工程と、
有機膜を、前記ホールの内部における前記剥離膜の上に形成する工程と、
レジスト膜を前記剥離膜及び前記有機膜の上に形成した後、前記レジスト膜を前記ホールの周辺部に配線溝形成用開口部が形成されるようにパターニングして、前記レジスト膜よりなるレジストパターンを形成する工程と、
前記剥離膜及び前記絶縁膜に対して前記レジストパターンをマスクにエッチングを行なって、前記絶縁膜に前記ホールと連通する配線溝を形成する工程と、
前記レジストパターン及び前記有機膜を除去した後、残存している前記剥離膜を除去する工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体基板上に形成されホールを有する絶縁膜の上並びに前記ホールの底部及び壁部に剥離膜を前記ホールが埋まらないように堆積する工程と、
有機膜を、前記剥離膜の上に全面に亘り且つ前記ホールの内部が充填されるように形成する工程と、
レジスト膜を前記有機膜の上に形成した後、前記レジスト膜を前記ホールの周辺部に配線溝形成用開口部が形成されるようにパターニングして、前記レジスト膜よりなるレジストパターンを形成する工程と、
前記剥離膜及び前記絶縁膜に対して前記レジストパターンをマスクにエッチングを行なって、前記絶縁膜に前記ホールと連通する配線溝を形成する工程と、
前記レジストパターン及び前記有機膜をアッシングにより除去した後、該アッシング後の残渣をウェット洗浄により除去する工程と、
前記ウェット洗浄後に残存している前記剥離膜を除去する工程とを備えていることを特徴とする半導体装置の製造方法。 - 前記剥離膜の厚さは、前記ホールの径の３０％以下であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 前記絶縁膜は水酸化物及び水和物を実質的に含まない一方、前記剥離膜は水酸化物又は水和物を含み、
残存している前記剥離膜を除去する工程は、気相フッ酸を用いて行なうことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。 - 前記剥離膜は、ＢＰＳＧ膜よりなり、
前記絶縁膜は、フッ素含有シリコン酸化膜、ＴＥＯＳ膜、シリコン酸窒化膜、ノンドープシリケートグラス膜、リンドープトシリケートグラス膜、熱酸化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。 - 前記絶縁膜は、フッ素含有シリコン酸化膜、シリコン酸窒化膜、炭素含有シリコン酸化膜又は有機無機ハイブリッド膜よりなることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 前記絶縁膜及び前記剥離膜は、いずれも金属元素を含まないことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 前記剥離膜は、ＣＶＤ法により堆積されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
- 前記レジスト膜を形成する工程は、前記レジスト膜を熱リフローさせる工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記有機膜を形成する工程は、前記有機膜を熱リフローさせる工程を含むことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002329121A JP3719672B2 (ja) | 2001-12-07 | 2002-11-13 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001374656 | 2001-12-07 | ||
| JP2001-374656 | 2001-12-07 | ||
| JP2002329121A JP3719672B2 (ja) | 2001-12-07 | 2002-11-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003234401A JP2003234401A (ja) | 2003-08-22 |
| JP3719672B2 true JP3719672B2 (ja) | 2005-11-24 |
Family
ID=27790616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002329121A Expired - Fee Related JP3719672B2 (ja) | 2001-12-07 | 2002-11-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3719672B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7053004B2 (en) * | 2004-05-14 | 2006-05-30 | Sharp Kabushiki Kaisha | Decreasing the residue of a silicon dioxide layer after trench etching |
| US7435673B2 (en) | 2005-09-28 | 2008-10-14 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect structures therein |
| JP7146572B2 (ja) * | 2018-02-23 | 2022-10-04 | キヤノン株式会社 | 基板の成膜方法、及び液体吐出ヘッドの製造方法 |
| CN112670168B (zh) * | 2019-10-15 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
| CN112382609B (zh) * | 2020-11-04 | 2024-03-08 | 上海华力集成电路制造有限公司 | 双大马士革工艺方法 |
-
2002
- 2002-11-13 JP JP2002329121A patent/JP3719672B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003234401A (ja) | 2003-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861347B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| US20020155693A1 (en) | Method to form self-aligned anti-via interconnects | |
| US20010021581A1 (en) | Patterning conductive lines in circuit structures | |
| US6815331B2 (en) | Method for forming metal wiring layer of semiconductor device | |
| US20060194426A1 (en) | Method for manufacturing dual damascene structure with a trench formed first | |
| US6265307B1 (en) | Fabrication method for a dual damascene structure | |
| US8030779B2 (en) | Multi-layered metal interconnection | |
| US20030216057A1 (en) | Method integrating polymeric interlayer dielectric in integrated circuits | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| JP3719672B2 (ja) | 半導体装置の製造方法 | |
| US7196002B2 (en) | Method of making dual damascene with via etch through | |
| US6664181B2 (en) | Method for fabricating semiconductor device | |
| US6528428B1 (en) | Method of forming dual damascene structure | |
| JP3670552B2 (ja) | 半導体装置及びその製造方法 | |
| US7704820B2 (en) | Fabricating method of metal line | |
| JP3898669B2 (ja) | 半導体装置の製造方法 | |
| KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
| US7901976B1 (en) | Method of forming borderless contacts | |
| KR100382615B1 (ko) | 비아홀 형성 방법 | |
| KR100524634B1 (ko) | 듀얼 대머신 공정의 토폴로지 개선 및 불순물 제거 방법 | |
| KR100842670B1 (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050902 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |