KR100382615B1 - 비아홀 형성 방법 - Google Patents
비아홀 형성 방법 Download PDFInfo
- Publication number
- KR100382615B1 KR100382615B1 KR10-2001-0035491A KR20010035491A KR100382615B1 KR 100382615 B1 KR100382615 B1 KR 100382615B1 KR 20010035491 A KR20010035491 A KR 20010035491A KR 100382615 B1 KR100382615 B1 KR 100382615B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- via hole
- oxide film
- depositing
- metal barrier
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 비아 홀 형성 방법에 관한 것으로, 나이트라이드막을 식각정지막으로 등방성 식각을 진행하여 비아홀 입구를 라운드 지게 넓혀준 후 금속 장벽층을 증착함으로써 비아홀 입구에 쌓이는 속도가 빨라지는 오버행 현상을 방지하여 금속층 증착후 비아홀 매립시에 보이드가 발생하는 문제를 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Description
본 발명은 비아 홀 형성 방법에 관한 것으로, 나이트라이드막을 식각정지막으로 등방성 식각을 진행하여 비아홀 입구를 라운드 지게 넓혀준 후 금속 장벽층을 증착함으로써 비아홀 입구에 쌓이는 속도가 빨라지는 오버행 현상을 방지하여 금속층 증착후 비아홀 매립시에 보이드가 발생하는 문제를 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 비아홀 형성 방법에 관한 것이다.
반도체 제조 공정에서 주로 사용되는 금속은 소자간의 전기적 연결을 위해 금속증착에 쓰이는 알루미늄 성분이 주로 이용된다. 이 알루미늄은 실제로 소자와의 전기적 연결에 사용되는 금속부분만을 남기고 나머지 부분이 제거시킴으로써 금속배선이 형성된다. 이 금속배선은 상부의 다른 금속배선과의 연결을 위해 다층의 층간절연층이 적층되고, 이 다층의 층간절연층 상에 금속배선을 노출시키는 비아홀을 형성함으로써 상부의 다른 금속배선과의 연결을 위한 통로가 형성된다.
도 1a 및 도 1b는 종래기술에 따른 비아홀을 형성하기 위한 식각과정을 보인 공정단면도이다.
도 1a 와 같이, 실리콘기판(10)에는 제 1절연층(11)이 형성되고, 이 제 1절연층(11) 전면에는 알루미늄층(13)이 형성되어져 있으며, 이 알루미늄층(13)은 하부의 실리콘과 반응하여 확산되기 쉬우므로 이를 방지하기 위해 실리콘기판(100)과 알루미늄층(13) 사이에 금속장벽층(12)이 개재된다. 그리고 알루미늄층(13)은 이 후의 금속배선 패터닝 공정에서노광 시 빛이 반사되므로 이를 방지하기 위해 그 상부에 반사방지층(14)이 적층되어 형성되어져 있다. 이 반사방지층(14) 및 금속장벽층층(12)으로는 TiW 등이 이용된다. 이 금속장벽층(12) 및 알루미늄층(13) 및 반사방지층(14)은 일정영역으로 패터닝되어 금속배선(A)을 형성한다.
이어서, 제 1절연층(11) 상에 금속배선인 반사방지층(14) 및 알루미늄층(13) 및 금속장벽층(12)를 덮도록TEOS(TetraEthylOrthoSilicate)등을 이용하여 제 2절연층(15)을 형성한다.
그리고 제 2절연층(15) 상에 SOG(Spin On Glass)방식으로 산화실리콘 등을 적층하여 제 3절연층(16)을 형성한 후, TEOS인 제 2절연층(15)을 식각 정지막으로 하여 제 3절연층(16)을 식각하여 표면을 평탄화한다.
평탄화된 제 3절연층(16)상에 TEOS 등을 이용하여 제 4절연층(17)를 적층한다.
제 4절연층(17)상에 포토레지스트를 도포한 후, 노광 및 현상하여 금속배선을 일부 노출시키도록 패터닝하여 마스크패턴(18)을 형성한다.
도 1b 와 같이, 이 마스크패턴(18)을 식각마스크로 이용하여 산화물 식각장치(oxide etcher) 내에서 CH4/CHF3/Ar 가스를 공급시키어 식각공정을 진행시켜 비아홀(H)을 형성한다.
이러한 종래 기술에 의한 비아홀 형성시 금속 장벽층 증착시에 비아홀 입구에 쌓이는 속도가 빨라지는 오버행 현상이 발생하여 금속층 증착후 비아홀 매립시에 보이드가 발생하는 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의목적은 비아 홀 형성 방법에 관한 것으로, 나이트라이드막을 식각정지막으로 등방성 식각을 진행하여 비아홀 입구를 라운드 지게 넓혀준 후 금속 장벽층을 증착함으로써 비아홀 입구에 쌓이는 속도가 빨라지는 오버행 현상을 방지하여 금속층 증착후 비아홀 매립시에 보이드가 발생하는 문제를 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 비아홀 형성 방법을 제공하는 것이다.
도 1a 및 도 1b는 종래기술에 따른 비아홀을 형성하기 위한 식각과정을 보인 공정단면도이다.
도2a 내지 도2g는 본 발명에 의한 비아홀 형성 방법을 나타낸 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
20 : 알루미늄층 21 : 제 1 Ti/TiN
22 : 필드산화막 23 : 제 1 TEOS 산화막
24 : 나이트라이드막 25 : 제 2 TEOS 산화막
26 : 레지스트 패턴 27 : 제 2 Ti/TiN
28 : 텅스텐 29 : 비아홀
B : 하부금속 배선
상기와 같은 목적을 실현하기 위한 본 발명은, 알루미늄층과, 제 1 금속 장벽층을 증착하여 하부금속 배선을 형성하고, 상기 제 1 금속 장벽층 상부에 필드 산화막을 증착하는 단계와, 상기 필드산화막 상부에 제 1 산화막을 증착하는 단계와, 상기 제 1 산화막을 화학 기계적 연마로 평탄화하는 단계와, 상기 평탄화된 제 1 산화막 상부에 후 나이트라이드막을 증착하는 단계와, 상기 나이트라이드막 상부에 제 2 산화막을 증착 하는 단계와, 상기 제 2 산화막 상부에 레지스트 패턴을 형성하는 단계와, 상기 레지스트 패턴을 이용하여 나이트라이드막을 식각 정지막으로 하여 제 2 산화막을 등방성 식각을 하는 단계와, 상기 레지스트 패턴을 이용하여 상기 나이트라이드막과 제 1 산화막 및 제 1 금속 장벽층을 이방성 식각으로 제거하여 상기 알루미늄층이 드러나도록 하는 단계와, 상기 레지스트 패턴을 제거하고, 제 2 금속장벽층을 증착 하는 단계와, 상기 제 2 금속 장벽층 상부에 텅스텐 플러그 공정을 진행하여 텅스텐을 매립 하는 단계와, 상기 나이트라이드막 상부까지 화학 기계적 연마로 제거하는 단계로 구성되는 것을 특징으로 하는 비아홀 형성 방법에 관한 것이다.
이때, 상기 나이트라이드막은 플라즈마 인헨스드 화학 기상 증착법을 이용하여 100~ 500Å의 두께로 증착하고, 상기 제 2 산화막은 플라즈마 인헨스드 화학 기상 증착법을 이용하여 500~ 2000Å의 두께로 증착하는 것을 특징으로 한다.
또한, 상기 제 1, 제 2 금속장벽층은 Ti/TiN막 인것과, 상기 제 1, 제 2 산화막은 TEOS막 인것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2a 내지 도2g는 본 발명에 의한 비아홀 형성 방법을 나타낸 단면도들이다.
먼저 도2a에 도시된 바와 같이 알루미늄층(20)과, 금속 장벽층으로 제 1 Ti/TiN막(21)ㅇ르 증착하여 하부금속 배선(B)을 형성한 후 필드 산화막(22)을 증착하고, 상기 및 필드 산화막(22)상부에 제 1 TEOS 산화막(23)을 증착하고 이어서 도2b에 도시된 바와 같이 제 1 TEOS 산화(23)막을 화학기계적 연마로 평탄화한 후 100~500Å 두께의 나이트라이드막(24)과 500~2000Å 두께의 제 2 TEOS 산화막(25)을 증착한다.
그리고, 도2c에 도시된 바와 같이 레지스트 패턴(26)을 이용하여 나이트라이드막(24)을 식각 정지막으로 하여 제 2 TEOS 산화막(25)을 등방성 식각을 한후, 도2d에 도시된 바와 같이 레지스트 패턴(26)을 이용하여 상기 나이트라이드막과 제1 산화막 및 제 1 금속 장벽층을 이방성 식각으로 제거하여 상기 알루미늄층(20)이 드러나도록 한다.
이어서, 도2e에 도시된 바와 같이 레지스트 패턴(26)을 제거하고, 금속장벽층으로 제 2 Ti/TiN막(27)을 증착한 후, 도2f에 도시된 바와 같이 제 2 Ti/TiN막(27) 상부에 텅스텐 플러그 공정을 진행하여 텅스텐(28)을 매립한다.
마지막으로, 도2g에 도시된 바와 같이 화학 기계적 연마를 진행하여 나이트라이드막(24) 상부까지 제거하여 비아홀(29)을 형성한다.
이와 같이 본 발명은 비아홀 형성에 있어서 나이트라이드막을 식각정지막으로 등방성 식각을 진행하여 비아홀 입구를 라운드 지게 넓혀준 후 금속 장벽층을 증착함으로써 비아홀 입구에 쌓이는 속도가 빨라지는 오버행 현상을 방지하여 금속층 증착후 비아홀 매립시에 보이드가 발생하는 문제를 방지할 수 있도록 한다.
상기한 바와 같이 본 발명은 비아 홀 형성 방법에 관한 것으로, 비아홀 형성에 있어서 나이트라이드막을 식각정지막으로 등방성 식각을 진행하여 비아홀 입구를 라운드 지게 넓혀준 후 금속 장벽층을 증착함으로써 비아홀 입구에 쌓이는 속도가 빨라지는 오버행 현상을 방지하여 금속층 증착후 비아홀 매립시에 보이드가 발생하는 문제를 방지하여 반도체 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (5)
- 알루미늄층과, 제 1 금속 장벽층을 증착하여 하부금속 배선을 형성하는 단계와,상기 제 1 금속 장벽층 상부에 필드 산화막을 증착하는 단계와,상기 필드산화막 상부에 제 1 산화막을 증착하는 단계와,상기 제 1 산화막을 화학 기계적 연마로 평탄화하는 단계와,상기 평탄화된 제 1 산화막 상부에 후 나이트라이드막을 증착하는 단계와,상기 나이트라이드막 상부에 제 2 산화막을 증착 하는 단계와,상기 제 2 산화막 상부에 레지스트 패턴을 형성하는 단계와,상기 레지스트 패턴을 이용하여 나이트라이드막을 식각 정지막으로 하여 제 2 산화막을 등방성 식각을 하는 단계와,상기 레지스트 패턴을 이용하여 상기 나이트라이드막과 제 1 산화막 및 제 1 금속 장벽층을 이방성 식각으로 제거하여 상기 알루미늄층이 드러나도록 하는 단계와,상기 레지스트 패턴을 제거하고, 제 2 금속장벽층을 증착 하는 단계와,상기 제 2 금속 장벽층 상부에 텅스텐 플러그 공정을 진행하여 텅스텐을 매립 하는 단계와,상기 나이트라이드막 상부까지 화학 기계적 연마로 제거하는 단계,를 포함하는 것을 특징으로 하는 비아홀 형성 방법.
- 제 1항에 있어서, 상기 나이트라이드막은 플라즈마 인헨스드 화학 기상 증착법을 이용하여 100~ 500Å의 두께로 증착하는 것을 특징으로 하는 비아홀 형성 방법.
- 제 1항에 있어서, 상기 제 2 산화막은 플라즈마 인헨스드 화학 기상 증착법을 이용하여 500~ 2000Å의 두께로 증착하는 것을 특징으로 하는 비아홀 형성 방법.
- 제 1항에 있어서, 상기 제 1, 제 2 금속장벽층은 Ti/TiN막 인것을 특징으로 하는 비아홀 형성 방법.
- 제 1항에 있어서, 상기 제 1, 제 2 산화막은 TEOS막 인것을 특징으로 하는 비아홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035491A KR100382615B1 (ko) | 2001-06-21 | 2001-06-21 | 비아홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0035491A KR100382615B1 (ko) | 2001-06-21 | 2001-06-21 | 비아홀 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020096680A KR20020096680A (ko) | 2002-12-31 |
| KR100382615B1 true KR100382615B1 (ko) | 2003-05-09 |
Family
ID=27710406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0035491A KR100382615B1 (ko) | 2001-06-21 | 2001-06-21 | 비아홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100382615B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094091B (zh) * | 2011-11-02 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的刻蚀方法 |
| CN103377910B (zh) * | 2012-04-23 | 2016-01-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的刻蚀方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267329A (ja) * | 1991-02-22 | 1992-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR980005648A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 장치의 콘택홀 형성방법 |
| KR19980026827A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 콘택홀 형성방법 |
| KR19980083001A (ko) * | 1997-05-10 | 1998-12-05 | 김영환 | 반도체 소자의 콘택홀 제조방법 |
| KR19990069616A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 식각저지층을 이용한 콘택홀 형성방법 |
| JP2000195951A (ja) * | 1998-12-28 | 2000-07-14 | United Microelectron Corp | 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法 |
| US6124203A (en) * | 1998-12-07 | 2000-09-26 | Advanced Micro Devices, Inc. | Method for forming conformal barrier layers |
-
2001
- 2001-06-21 KR KR10-2001-0035491A patent/KR100382615B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267329A (ja) * | 1991-02-22 | 1992-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR980005648A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 반도체 장치의 콘택홀 형성방법 |
| KR19980026827A (ko) * | 1996-10-11 | 1998-07-15 | 김광호 | 콘택홀 형성방법 |
| KR19980083001A (ko) * | 1997-05-10 | 1998-12-05 | 김영환 | 반도체 소자의 콘택홀 제조방법 |
| KR19990069616A (ko) * | 1998-02-11 | 1999-09-06 | 윤종용 | 식각저지층을 이용한 콘택홀 형성방법 |
| US6124203A (en) * | 1998-12-07 | 2000-09-26 | Advanced Micro Devices, Inc. | Method for forming conformal barrier layers |
| JP2000195951A (ja) * | 1998-12-28 | 2000-07-14 | United Microelectron Corp | 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020096680A (ko) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184142B1 (en) | Process for low k organic dielectric film etch | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| CN100576499C (zh) | 双镶嵌结构的形成方法 | |
| JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
| CN101295667A (zh) | 双镶嵌结构的形成方法 | |
| KR100382615B1 (ko) | 비아홀 형성 방법 | |
| US11189562B1 (en) | Interconnection structure having increased conductive features and method of manufacturing the same | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010059540A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR20010059539A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000056181A (ko) | 반도체 장치의 비아 및 그 제조 방법 | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100550776B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US20090166884A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100755133B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100703561B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100480591B1 (ko) | 다마신 공정에 의해 평탄화된 다층 배선 구조를 갖는 반도체장치의 제조방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100735628B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |