CN103377910B - 半导体器件的刻蚀方法 - Google Patents

半导体器件的刻蚀方法 Download PDF

Info

Publication number
CN103377910B
CN103377910B CN201210120983.3A CN201210120983A CN103377910B CN 103377910 B CN103377910 B CN 103377910B CN 201210120983 A CN201210120983 A CN 201210120983A CN 103377910 B CN103377910 B CN 103377910B
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
titanium
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210120983.3A
Other languages
English (en)
Other versions
CN103377910A (zh
Inventor
符雅丽
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210120983.3A priority Critical patent/CN103377910B/zh
Publication of CN103377910A publication Critical patent/CN103377910A/zh
Application granted granted Critical
Publication of CN103377910B publication Critical patent/CN103377910B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种半导体器件的刻蚀方法：提供一半导体衬底，所述半导体衬底自下而上依次形成有低介电常数绝缘材料层、顶层氧化物层和氮化钛硬掩膜层；在氮化钛硬掩膜层的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层，以定义沟槽的位置；以图案化的光阻胶层为掩膜，刻蚀所述氮化钛硬掩膜层，显露出顶层氧化物层；对刻蚀氮化钛硬掩膜层之后的表面进行预处理。采用本发明能够减少刻蚀氮化钛硬掩膜层之后缺陷的产生。

Description

半导体器件的刻蚀方法
技术领域
本发明涉及半导体器件制造技术，特别涉及一种半导体器件的刻蚀方法。
背景技术
目前，在半导体器件的后段(back-end-of-line，BEOL)工艺中，可根据不同需要在半导体衬底上生长多层金属互连层，每层金属互连层包括金属互连线和绝缘层，这就需要对上述绝缘层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。绝缘层包括在半导体衬底上依次形成的低介电常数(Low-K)绝缘材料层，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(blackdiamond，BD)材料；顶层(Caplayer)氧化物层，例如用正硅酸乙酯(TEOS)制备的氧化物层，或者用硅烷(SiH4)制备的氧化物层；还包括形成于顶层氧化物层之上的氮化钛硬掩膜层，用于作为图案刻蚀时的掩膜。显然，半导体衬底上，还可以形成各种器件结构，例如形成在衬底上的有源区、隔离区，以及有源区中的晶体管的源/漏和栅极。
现有技术半导体器件的刻蚀方法包括以下步骤，下面结合图1a至图1c的剖面结构示意图进行具体说明。
步骤11、请参阅图1a，提供一半导体衬底100，所述半导体衬底100自下而上依次形成有低介电常数绝缘材料层101、顶层(caplayer)氧化物层102和氮化钛硬掩膜层103；
其中，由于氮化钛硬掩膜层103不能很好地与低介电常数绝缘材料层101结合，但是氮化钛硬掩膜层103和低介电常数绝缘材料层101都能够与顶层氧化物层102很好地结合，所以采用顶层氧化物层102作为两者的中间层，因此顶层氧化物层102是不可缺少的。
步骤12、请参阅图1b，在氮化钛硬掩膜层103的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层104，以定义沟槽105的位置；
步骤13、请参阅图1c，以图案化的光阻胶层104为掩膜，刻蚀所述氮化钛硬掩膜层103，显露出顶层氧化物层102；
步骤14、请参阅图1d，湿法清洗刻蚀氮化钛硬掩膜层103之后的表面，并且再次涂布光阻胶层(图中未示)，定义连接孔106的位置，刻蚀连接孔的深度至低介电常数绝缘材料层101的一半；
步骤15、请参阅图1e，去除再次涂布的光阻胶层之后，以氮化钛硬掩膜层103为掩膜，刻蚀形成沟槽105和连接孔106。
需要注意的是，步骤13：刻蚀氮化钛硬掩膜层103时采用了大量的含氟气体，例如甲烷(CF4)或者三氟甲烷(CHF3)或者二氟甲烷(CH2F2)等，在步骤13执行完毕后仍然有氟元素残留在刻蚀氮化钛硬掩膜层之后的表面，因此氟元素碰到空气中的水汽，很容易与氮化钛中的钛发生反应，形成钛的化合物杂质。同时，反应腔内长期含有含氟气体，很容易形成大分子的碳氟聚合物杂质，掉落到沟槽位置处。这种钛的化合物杂质和碳氟聚合物杂质在后续湿法清洗刻蚀氮化钛硬掩膜层103之后的表面的步骤中很难去除，残留在沟槽位置处，阻碍刻蚀的进行，很容易在后续刻蚀连接孔的过程中，使得连接孔底部无法打开，从而无法与前层金属层连通。
发明内容
有鉴于此，本发明解决的技术问题是：如何减少杂质缺陷的产生。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种半导体器件的刻蚀方法，包括：
提供一半导体衬底，所述半导体衬底自下而上依次形成有低介电常数绝缘材料层、顶层氧化物层和氮化钛硬掩膜层；
在氮化钛硬掩膜层的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层，以定义沟槽的位置；
以图案化的光阻胶层为掩膜，刻蚀所述氮化钛硬掩膜层，显露出顶层氧化物层；
其特征在于，该方法还包括：
对刻蚀氮化钛硬掩膜层之后的表面进行预处理。
对刻蚀氮化钛硬掩膜层之后的表面进行预处理的方法包括：采用二氧化碳去除刻蚀氮化钛硬掩膜层时采用的氟元素。
去除刻蚀氮化钛硬掩膜层时采用的氟元素的方法在干法刻蚀反应腔内进行，其中二氧化碳的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。
对刻蚀氮化钛硬掩膜层之后的表面进行预处理的方法包括：采用氮气在刻蚀氮化钛硬掩膜层之后的表面形成氮基聚合物层；或者采用甲烷和氮气相结合在刻蚀氮化钛硬掩膜层之后的表面形成碳氮基聚合物层。
所述预处理在干法刻蚀反应腔内进行，其中甲烷或者氮气的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。
所述甲烷和氮气的比例为：1∶1，或者1∶2，或者2∶1。
对刻蚀氮化钛硬掩膜层之后的表面进行预处理之后采用湿法清洗刻蚀之后的表面。
在湿法清洗之后该方法进一步包括采用氮气修复湿法清洗破坏的聚合物层表面。
所述氮气的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。
由上述的技术方案可见，本发明的半导体器件的刻蚀方法，关键是对刻蚀氮化钛硬掩膜层之后的表面进行预处理，避免钛的化合物杂质的产生，同时还能够有效去除大分子的碳氟聚合物杂质。这样后续在刻蚀沟槽和连接孔时，不至于有杂质阻碍刻蚀的进行，使得连接孔无法打开，从而无法与前层金属层连通。
附图说明
图1a至图1e为现有技术半导体器件刻蚀方法的具体剖面示意图。
图2为本发明半导体器件刻蚀方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明半导体器件刻蚀方法的流程示意图如图2所示，其包括以下步骤，下面结合图1a至图1e进行说明。
步骤21、请参阅图1a，提供一半导体衬底100，所述半导体衬底100自下而上依次形成有低介电常数绝缘材料层101、顶层(caplayer)氧化物层102和氮化钛硬掩膜层103；
其中，由于氮化钛硬掩膜层103不能很好地与低介电常数绝缘材料层101结合，但是氮化钛硬掩膜层103和低介电常数绝缘材料层101都能够与顶层氧化物层102很好地结合，所以采用顶层氧化物层102作为两者的中间层，因此顶层氧化物层102是不可缺少的。
步骤22、请参阅图1b，在氮化钛硬掩膜层103的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层104，以定义沟槽105的位置；
步骤23、请参阅图1c，以图案化的光阻胶层104为掩膜，刻蚀所述氮化钛硬掩膜层103，显露出顶层氧化物层102；
步骤24、对刻蚀氮化钛硬掩膜层103之后的表面进行预处理；
该步骤是本发明的关键，前述已经说明，氟元素碰到空气中的水汽，很容易与氮化钛中的钛发生反应，形成钛的化合物杂质。因此为去除氟元素，采用二氧化碳去除刻蚀氮化钛硬掩膜层时的氟元素，使得二氧化碳与氟元素反应，形成含氟的气体小分子，从而去除氟。该步骤在干法刻蚀反应腔内进行，可以与步骤23处于同一机台，其中二氧化碳的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。同时，反应腔内还形成有大分子的碳氟聚合物杂质，二氧化碳还能够使大分子的碳氟聚合物的化学键断裂，形成小分子的碳氟化合物气体，从而逸出反应腔，因此，二氧化碳还具有去除大分子的碳氟聚合物杂质的作用。
另外，可以形成聚合物层附着在刻蚀氮化钛之后的表面，阻碍钛与氟或者是空气中的水汽的反应。具体地，可以采用氮气在刻蚀氮化钛硬掩膜层之后的表面形成氮基聚合物层。或者采用甲烷和氮气相结合在刻蚀氮化钛硬掩膜层之后的表面形成碳氮基聚合物层。该步骤也在干法刻蚀反应腔内进行，其中甲烷或者氮气的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。如果反应腔内通入甲烷和氮气相结合的气体，则甲烷和氮气的比例优选为：1∶1，或者1∶2，或者2∶1。同时，反应腔内还形成有大分子的碳氟聚合物杂质，氮气也能够使大分子的碳氟聚合物的化学键断裂，形成小分子的碳氟化合物气体，从而逸出反应腔，因此，氮气还具有去除大分子的碳氟聚合物杂质的作用。同理，甲烷和氮气相结合也具有去除大分子的碳氟聚合物杂质的作用。
步骤25、请参阅图1d，湿法清洗刻蚀氮化钛硬掩膜层103之后的表面，并且再次涂布光阻胶层(图中未示)，定义连接孔106的位置，刻蚀连接孔的深度至低介电常数绝缘材料层101的一半；
湿法清洗时可以采用浓度为49％的稀氢氟酸(DHF)，目的是去除刻蚀氮化钛硬掩膜层103过程中产生的其它聚合物杂质。
步骤26、请参阅图1e，去除再次涂布的光阻胶层之后，以氮化钛硬掩膜层103为掩膜，刻蚀形成沟槽105和连接孔106。
进一步地，如果对刻蚀氮化钛硬掩膜层之后的表面进行预处理的方法是形成聚合物层附着在其表面，则湿法清洗会破坏部分聚合物层表面。因此，可以在湿法清洗之后采用氮气对聚合物层进行修复，形成一层薄的氮基聚合物。其中，氮气的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。
综上，通过本发明的方法，对刻蚀氮化钛硬掩膜层之后的表面进行预处理，或者去除刻蚀氮化钛硬掩膜层时采用的氟元素，或者形成聚合物层附着在刻蚀氮化钛之后的表面，从而避免钛的化合物杂质的产生，同时还能够有效去除大分子的碳氟聚合物杂质。进一步，还可以在湿法刻蚀之后采用氮气修复附着在刻蚀氮化钛之后的表面的聚合物层。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种半导体器件的刻蚀方法，包括：
提供一半导体衬底，所述半导体衬底自下而上依次形成有低介电常数绝缘材料层、顶层氧化物层和氮化钛硬掩膜层；
在氮化钛硬掩膜层的表面涂布光阻胶层，曝光显影所述光阻胶层，形成图案化的光阻胶层，以定义沟槽的位置；
以图案化的光阻胶层为掩膜，刻蚀所述氮化钛硬掩膜层，显露出顶层氧化物层；
其特征在于，该方法还包括：
对刻蚀氮化钛硬掩膜层之后的表面进行预处理；所述预处理包括：采用氮气在刻蚀氮化钛硬掩膜层之后的表面形成氮基聚合物层；或者采用甲烷和氮气相结合在刻蚀氮化钛硬掩膜层之后的表面形成碳氮基聚合物层。
2.如权利要求1所述的方法，其特征在于，所述预处理在干法刻蚀反应腔内进行，其中甲烷或者氮气的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。
3.如权利要求2所述的方法，其特征在于，所述甲烷和氮气的气体体积比例为：1：1，或者1：2，或者2：1。
4.如权利要求3所述的方法，其特征在于，对刻蚀氮化钛硬掩膜层之后的表面进行预处理之后采用湿法清洗刻蚀之后的表面。
5.如权利要求4所述的方法，其特征在于，在湿法清洗之后该方法进一步包括采用氮气修复湿法清洗破坏的聚合物层表面。
6.如权利要求5所述的方法，其特征在于，所述氮气的流量为100～500标准立方厘米每分钟，反应腔内压力为10～100毫托，功率为100～500瓦，反应时间为10～300秒。
CN201210120983.3A 2012-04-23 2012-04-23 半导体器件的刻蚀方法 Active CN103377910B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210120983.3A CN103377910B (zh) 2012-04-23 2012-04-23 半导体器件的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210120983.3A CN103377910B (zh) 2012-04-23 2012-04-23 半导体器件的刻蚀方法

Publications (2)

Publication Number Publication Date
CN103377910A CN103377910A (zh) 2013-10-30
CN103377910B true CN103377910B (zh) 2016-01-20

Family

ID=49462859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210120983.3A Active CN103377910B (zh) 2012-04-23 2012-04-23 半导体器件的刻蚀方法

Country Status (1)

Country Link
CN (1) CN103377910B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733372B (zh) * 2013-12-19 2019-12-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN109166797A (zh) * 2018-07-11 2019-01-08 上海华虹宏力半导体制造有限公司 TiN薄膜刻蚀方法
CN116313783B (zh) * 2023-05-10 2023-09-01 合肥晶合集成电路股份有限公司 金属的刻蚀方法以及半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154585A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 刻蚀停止层及双镶嵌结构的形成方法
CN101211753A (zh) * 2006-12-29 2008-07-02 联华电子股份有限公司 半导体工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382615B1 (ko) * 2001-06-21 2003-05-09 주식회사 하이닉스반도체 비아홀 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154585A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 刻蚀停止层及双镶嵌结构的形成方法
CN101211753A (zh) * 2006-12-29 2008-07-02 联华电子股份有限公司 半导体工艺

Also Published As

Publication number Publication date
CN103377910A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
TWI470731B (zh) 具有鞍鰭形通道之半導體元件及其製造方法
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
JP2006216854A (ja) 半導体装置の製造方法
CN103377910B (zh) 半导体器件的刻蚀方法
CN105448814A (zh) 半导体结构的形成方法
CN104183536B (zh) 一种制作半导体器件的方法
CN101764081B (zh) 连接孔的制造方法
KR100502673B1 (ko) 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법
US20080045032A1 (en) Method for producing semiconductor device
TWI724465B (zh) 半導體裝置之製造方法及蝕刻氣體
CN102543843A (zh) 互连结构的制造方法
CN102148216A (zh) 用于互连工艺的半导体结构及其制造方法
KR20040025287A (ko) 듀얼 다마신 공정
CN104979269A (zh) 一种半导体器件的制作方法
CN103165515B (zh) 半导体器件的制作方法
US20100310790A1 (en) Method of forming carbon-containing layer
CN107978515A (zh) 一种半导体器件及其制造方法
CN104681404A (zh) 接触孔的制作方法和半导体器件的湿法清洗方法
TW455948B (en) Process for etching an insulating layer and forming a semiconductor device
KR100680944B1 (ko) 반도체 소자의 제조방법
JP2005136097A (ja) 半導体装置の製造方法
JP5515808B2 (ja) 半導体装置の製造方法
KR100772710B1 (ko) 금속배선의 부식을 방지하는 반도체소자 및 그의 제조 방법
TWI248660B (en) Method of forming a conductor in a fluoride silicate glass (FSG) layer
CN108231659B (zh) 互连结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant