CN108231659B - 互连结构及其制造方法 - Google Patents

互连结构及其制造方法 Download PDF

Info

Publication number
CN108231659B
CN108231659B CN201611156276.4A CN201611156276A CN108231659B CN 108231659 B CN108231659 B CN 108231659B CN 201611156276 A CN201611156276 A CN 201611156276A CN 108231659 B CN108231659 B CN 108231659B
Authority
CN
China
Prior art keywords
layer
hard mask
mask layer
fluorocarbon
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611156276.4A
Other languages
English (en)
Other versions
CN108231659A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611156276.4A priority Critical patent/CN108231659B/zh
Priority to US15/720,734 priority patent/US10504883B2/en
Priority to EP17207632.5A priority patent/EP3336895A3/en
Publication of CN108231659A publication Critical patent/CN108231659A/zh
Priority to US16/681,535 priority patent/US11081478B2/en
Application granted granted Critical
Publication of CN108231659B publication Critical patent/CN108231659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/082—Compounds containing nitrogen and non-metals and optionally metals
    • C01B21/0828—Carbonitrides or oxycarbonitrides of metals, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic System
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/0803—Compounds with Si-C or Si-Si linkages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers

Abstract

本发明公开了一种互连结构及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供在金属互连层上的电介质层；在所述电介质层上沉积碳氟化合物层；在所述碳氟化合物层上形成图案化的硬掩模层；以所述硬掩模层为掩模刻蚀所述碳氟化合物层和所述电介质层，以形成到所述电介质层中的沟槽和到所述金属互连层的通孔；沉积金属以填充所述沟槽和所述通孔；执行平坦化工艺，以使得剩余的金属和剩余的碳氟化合物层基本齐平。本发明能够提高互连结构的可靠性。

Description

互连结构及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种互连结构及其制造方法。
背景技术
随着集成电路工艺的发展，器件的尺寸越来越小，为了降低金属互连线之间的寄生电容，低k电介质材料逐渐代替二氧化硅被用在互连结构中。多孔超低k材料可以进一步降低互连结构中的电介质材料的介电常数，因此在更小尺寸的器件中的互连结构中倾向于采用多孔超低k材料。
本发明的发明人发现，利用多孔超低k材料作为互连结构中的电介质材料时，多孔超低k材料可能会受到其他工艺的影响，例如，在形成的沟槽和通孔中填充金属后需要进行平坦化工艺，平坦化工艺可能会向多孔超低k材料中引入水，从而影响其介电性能和可靠性，进而影响互连结构的可靠性。
发明内容
本发明的一个实施例的目的在于提出一种互连结构的制造方法，能够提高互连结构的可靠性。
根据本发明的一个实施例，提供了一种互连结构的制造方法，包括：提供在金属互连层上的电介质层；在所述电介质层上沉积碳氟化合物层；在所述碳氟化合物层上形成图案化的硬掩模层；以所述硬掩模层为掩模刻蚀所述碳氟化合物层和所述电介质层，以形成到所述电介质层中的沟槽和到所述金属互连层的通孔；沉积金属以填充所述沟槽和所述通孔；执行平坦化工艺，以使得剩余的金属和剩余的碳氟化合物层基本齐平。
在一个实施例中，所述硬掩膜层具有延伸到所述硬掩膜层中的第一开口；所述以所述硬掩模层为掩模刻蚀所述碳氟化合物层和所述电介质层，以形成到所述电介质层中的沟槽和到所述金属互连层的通孔包括：在所述硬掩模层上形成图案化的第一掩模层，所述第一掩模层具有延伸到所述第一开口的底部的第二开口；以所述第一掩模层为掩模刻蚀所述硬掩模层、所述碳氟化合物层和所述电介质层，从而形成到所述电介质层中的第三开口；去除所述第一掩模层；以剩余的硬掩模层为掩模去除所述第三开口下的电介质层，并去除第一开口下的硬掩模层、碳氟化合物层和电介质层的一部分，从而形成所述沟槽和所述通孔。
在一个实施例中，所述第一掩模层具有延伸到所述第一开口的底部的两个第二开口，从而形成到所述金属互连层的两个通孔。
在一个实施例中，所述在所述碳氟化合物层上形成图案化的硬掩模层包括：在所述碳氟化合物层上依次形成第一硬掩模层、第二硬掩模层和第三硬掩模层；在所述第三硬掩模层之上形成图案化的第二掩模层；以所述第二掩模层为掩模刻蚀所述第三硬掩模层和所述第二硬掩模层，从而形成延伸到所述第二硬掩模层中或延伸到所述第一硬掩模层的表面的第一开口；去除所述第二掩模层。
在一个实施例中，所述在所述第三硬掩模层之上形成图案化的第二掩模层包括：在所述第三硬掩模层上形成遮蔽氧化物层；在所述遮蔽氧化物层上形成所述第二掩模层；所述以所述第二掩模层为掩模刻蚀所述第三硬掩模层和所述第二硬掩模层包括：以所述第二掩模层为掩模刻蚀所述遮蔽氧化物层、所述第三硬掩模层和所述第二硬掩模层；在去除所述第二掩模层之后，所述方法还包括：去除剩余的遮蔽氧化物层。
在一个实施例中，所述第一硬掩模层包括无孔的SiOCH；所述第二硬掩模层包括TEOS；所述第三硬掩模层包括TiN。
在一个实施例中，在沉积金属前，还包括：执行加热处理，以去除所述电介质层中的水分。
在一个实施例中，在100-400℃的温度范围内，并以氮气、氨气和联氨中的至少一种气体作为保护气体来执行所述加热处理。
在一个实施例中，还包括：在剩余的金属和剩余的碳氟化合物层上沉积SiCN层。
在一个实施例中，所述电介质层包括多孔低k电介质层。
在一个实施例中，所述电介质层包括在所述金属互连层上的SiCN层、在所述SiCN层上的缓冲层和在所述缓冲层上的所述多孔低k电介质层。
在一个实施例中，所述碳氟化合物层为含氢的碳氟化合物层。
在一个实施例中，所述碳氟化合物层的厚度为5-1000埃。
根据本发明的另一个实施例，提供了一种互连结构，包括：在金属互连层上的电介质层；在所述电介质层上的碳氟化合物层；在所述金属互连层上贯穿所述碳氟化合物层和所述电介质层的金属互连线；其中，所述金属互连线包括第一部分和在所述第一部分之下的第二部分，所述第一部分贯穿所述碳氟化合物层和所述电介质层的上部，所述第二部分贯穿所述电介质层的下部。
在一个实施例中，所述金属互连线包括第一部分和在所述第一部分之下的两个第二部分。
在一个实施例中，所述互连结构还包括：在所述金属互连线和所述碳氟化合物层上的SiCN层。
在一个实施例中，所述电介质层包括多孔低k电介质层。
在一个实施例中，所述电介质层包括在所述金属互连层上的SiCN层、在所述SiCN层上的缓冲层和在所述缓冲层上的所述多孔低k电介质层。
在一个实施例中，所述碳氟化合物层为含氢的碳氟化合物层。
在一个实施例中，所述碳氟化合物层的厚度为5-1000埃。
本发明实施例提供的互连结构的制造方法中，在电介质层上沉积了碳氟化合物层，因此，在对沉积的金属进行平坦化时碳氟化合物层可以阻挡水进入电介质层，从而提高了互连结构的可靠性；另外，碳氟化合物层还可以改善后续沉积的阻挡层，例如SiCN与电介质层之间的界面性能，并且能够减轻或避免在形成SiCN的工艺中的等离子体对电介质层的损害，提高了互连结构的可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本发明一个实施例的互连结构的制造方法的流程图；
图2-图9示出了根据本发明一些实施例的互连结构的制造方法的不同阶段的截面示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本发明提出利用碳氟化合物来形成互连结构。碳氟化合物的热稳定性能好，能够经受集成电路制造工艺中的热冲击以及器件在工作过程中的温度升高。另外，碳氟化合物的粘附性和填充性好，可以与集成电路的制造工艺兼容。
图1是根据本发明一个实施例的互连结构的制造方法的流程图。如图1所示，该方法包括如下步骤：
在步骤102，提供在金属互连层上的电介质层。金属互连层例如可以是Cu互连层。优选地，电介质层可以是多孔低k电介质层，例如SiCOH。
在步骤104，在电介质层上沉积碳氟化合物层。例如，可以通过等离子体增强化学气相沉积(PEVD)或物理气相沉积(PVD)的方式沉积碳氟化合物层。碳氟化合物层例如可以是CxFy的形式，在不同的工艺条件下形成的CxFy中的x和y可以相应地有所变化。在一个实施例中，碳氟化合物层可以是含氢的碳氟化合物层。
在步骤106，在碳氟化合物层上形成图案化的硬掩模层。
在步骤108，以硬掩模层为掩模刻蚀碳氟化合物层和电介质层，以形成到电介质层中的沟槽和位于沟槽下到金属互连层的通孔。
在步骤110，沉积金属以填充沟槽和通孔。金属例如可以是铜等。
在步骤112，执行平坦化工艺，例如化学机械抛光(CMP)以使得剩余的金属和剩余的碳氟化合物层基本齐平。
本实施例提供的互连结构的制造方法中，在电介质层上沉积了碳氟化合物层，因此，在对沉积的金属进行平坦化时碳氟化合物层可以阻挡水进入电介质层，从而提高了互连结构的可靠性；另外，碳氟化合物层还可以改善后续沉积的阻挡层，例如SiCN与电介质层之间的界面性能，并且能够减轻或避免在形成SiCN的工艺中的等离子体对电介质层的损害，提高了互连结构的可靠性。
图2-图9示出了根据本发明一些实施例的互连结构的制造方法的不同阶段的截面示意图。下面结合图2-图9对根据本发明一些实施例的互连结构的制造方法进行详细说明。
首先，提供在金属互连层201上的电介质层202，如图2所示。在一个实施例中，电介质层202可以是多孔低k或多孔超低k电介质层。在另一个实施例中，电介质层202可以包括在金属互连层201上的SiCN层、在SiCN层上的缓冲层(例如可以是硅的氧化物层)和在缓冲层上的多孔低k或多孔超低k电介质层。这里，多孔低k或多孔超低k电介质层例如可以是SiOCH等。
然后，在电介质层202上沉积碳氟化合物层301，如图3所示。例如，可以通过PECVD或PVD技术，以含碳、氟、氢的有机气体(如CxFy和CH4)作为源气体来沉积碳氟化合物层。在一个实施例中，碳氟化合物层301可以为含氢的碳氟化合物层。在一个实施例中，碳氟化合物层301可以为掺杂的碳氟化合物层，例如，碳氟化合物层中可以掺杂有氮或硼。优选地，碳氟化合物层301的厚度可以为5-1000埃，例如50埃、100埃、400埃、600埃等。
接下来，在碳氟化合物层301上形成图案化的硬掩模层401，如图4所示。在一个实施例中，硬掩膜层401可以具有延伸到硬掩膜层401中的第一开口402。
在一些实现方式中，可以在碳氟化合物层301上依次形成第一硬掩模层411、第二硬掩模层421和第三硬掩模层431。例如，第一硬掩模层411可以包括无孔的SiOCH；第二硬掩模层421可以包括正硅酸乙酯(TEOS)；第三硬掩模层431可以包括氮化钛(TiN)。然而，应理解，本发明并不限于此。然后，在第三硬掩模层431之上形成图案化的掩模层(图中未示出)，例如光刻胶，为了区分与后文的第一掩模层，这里的掩模层也可以称为第二掩模层。然后，以第二掩模层为掩模刻蚀第三硬掩模层431和第二硬掩模层421，从而形成延伸到第二硬掩模层421中(如图4所示)或延伸到第一硬掩模层411的表面的第一开口402。优选地，第一开口402可以延伸到第二硬掩模层421的中间位置以下，也即，第二硬掩模层421的厚度的一半以上可以被去除。之后，去除上述第二掩模层，从而形成第一开口402。
在另一些实现方式中，在碳氟化合物层301上依次形成第一硬掩模层411、第二硬掩模层421和第三硬掩模层431后，还可以在第三硬掩模层431上形成遮蔽氧化物层(图中未示出)，例如硅的氧化物层。然后在遮蔽氧化物层上形成上述第二掩模层。后续在以第二掩模层为掩模刻蚀第三硬掩模层431和第二硬掩模层421时以第二掩模层为掩模刻蚀遮蔽氧化物层、第三硬掩模层431和第二硬掩模层421。在去除第二掩模层之后，去除剩余的遮蔽氧化物层，从而形成上述第一开口402。
然后，以硬掩模层401为掩模刻蚀碳氟化合物层301和电介质层202，以形成到电介质层202中的沟槽和到金属互连层201的通孔。
需要说明的是，本文中，到某一层的开口/通孔/沟槽也可以称为延伸到某一层的开口/通孔/沟槽。
在一个实现方式中，可以通过如图5-图7所示的步骤来形成到电介质层202中的沟槽和到金属互连层201的通孔。
如图5所示，在硬掩模层401上形成图案化的掩模层501(也称为第一掩模层)，例如光刻胶。第一掩模层501具有延伸到第一开口402的底部的第二开口502。在一个实施例中，第一掩模层501可以具有延伸到第一开口502的底部的两个第二开口502(如图5所示)，从而使得后续可以形成到金属互连层201的两个通孔。在另一个实施例中，第一掩模层501可以具有延伸到第一开口502的底部的一个第二开口502，从而使得后续可以形成到金属互连层201的一个通孔。
如图6所示，以第一掩模层501为掩模刻蚀硬掩模层401、碳氟化合物层301和电介质层301，从而形成到电介质层301中的第三开口601。然后去除第一掩模层501。
如图7所示，以剩余的硬掩模层401为掩模去除第三开口601下的电介质层202，并去除第一开口402下的硬掩模层401(例如剩余的第二硬掩模层421和第一硬掩模层411)、碳氟化合物层301和和电介质层301的一部分，从而形成到电介质层202中的沟槽702和到金属互连层201的通孔701。
应理解，虽然图7示出了位于沟槽702下从电介质层202的剩余部分延伸到金属互连层201的两个通孔701，但这仅仅是示例性的，并不用于限制本发明的范围。如上文所述，在其他的实施例中，所形成的通孔701也可以是一个。
在形成沟槽702和通孔701之后，沉积金属801以填充沟槽702和通孔701，如图8所示。这里，金属801还覆盖剩余的硬掩模层401。在一个实施例中，金属801例如可以是铜等。
优选地，在沉积金属801前，还可以执行加热处理，以去除电介质层202中的水分。例如，可以在100-400℃(例如200℃、300℃等)的温度范围内，并以氮气、氨气和联氨中的至少一种气体作为保护气体来执行上述加热处理。加热处理后，电介质层中的水分基本消失，在后续平坦化工艺中，由于有碳氟化合物层301的保护，电介质层中也基本不会再进入水。
之后，执行平坦化工艺，例如化学机械抛光(CMP)，以使得剩余的金属801(也称为金属互连线801)和剩余的碳氟化合物层301基本齐平，从而形成金属互连线801，如图9所示。金属互连线801包括第一部分811和在第一部分之下的第二部分821。第一部分811由填充沟槽的金属形成而来，第二部分821即填充通孔的金属。在电介质层202上的碳氟化合物层301可以阻挡平坦化工艺中的水进入电介质层202，从而提高了互连结构的可靠性。
之后，可选地，还可以在剩余的金属801和剩余的碳氟化合物层301上沉积SiCN层。碳氟化合物层301还可以改善SiCN与电介质层202之间的界面性能，并且能够减轻或避免在形成SiCN的工艺中的等离子体对电介质层202的损害，进一步提高了互连结构的可靠性。
如上结合图2-图9描述了根据本发明一些实施例的互连结构的制造方法。应理解，图2-图9中的某些步骤可以在不同的实施例中执行，并且，图2-图9中的某些工艺在一个实施例中并非是必须的。
本发明还提供了一种互连结构，如图9所示，互连结构可以包括：在金属互连层201上的电介质层202；在电介质层202上的碳氟化合物层301；以及在金属互连层201上贯穿碳氟化合物层301和电介质层的202金属互连线801。金属互连线801包括第一部分811和在第一部分811之下与第一部分邻接的第二部分821，第一部分811贯穿碳氟化合物层301和电介质层202的上部，第二部分821贯穿电介质层202的下部。在一个实施例中，金属互连线801可以包括第一部分811和在第一部分811之下的两个第二部分821。
应理解，电介质层202的“上部”和“下部”仅仅是相对的概念，例如，可以以电介质层202中的某一水平位置为分界线，位于该水平位置以上的部分为上部，位于该水平位置以下的部分为下部。
在其他的实施例中，互连结构还可以包括在金属互连线801和碳氟化合物层301上的SiCN层。
至此，已经详细描述了根据本发明实施例的互连结构及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (16)

1.一种互连结构的制造方法，其特征在于，包括：
提供在金属互连层上的电介质层，所述电介质层包括多孔低k或超低k电介质层，所述多孔低k或超低k电介质层包括SiOCH；
在所述电介质层上沉积含氢的碳氟化合物层；
在所述碳氟化合物层上形成图案化的硬掩模层；
以所述硬掩模层为掩模刻蚀所述碳氟化合物层和所述电介质层，以形成到所述电介质层中的沟槽和到所述金属互连层的通孔；
沉积金属以填充所述沟槽和所述通孔；
执行平坦化工艺，以使得剩余的金属和剩余的碳氟化合物层基本齐平。
2.根据权利要求1所述的方法，其特征在于，所述硬掩膜层具有延伸到所述硬掩膜层中的第一开口；
所述以所述硬掩模层为掩模刻蚀所述碳氟化合物层和所述电介质层，以形成到所述电介质层中的沟槽和到所述金属互连层的通孔包括：
在所述硬掩模层上形成图案化的第一掩模层，所述第一掩模层具有延伸到所述第一开口的底部的第二开口；
以所述第一掩模层为掩模刻蚀所述硬掩模层、所述碳氟化合物层和所述电介质层，从而形成到所述电介质层中的第三开口；
去除所述第一掩模层；
以剩余的硬掩模层为掩模去除所述第三开口下的电介质层，并去除第一开口下的硬掩模层、碳氟化合物层和电介质层的一部分，从而形成所述沟槽和所述通孔。
3.根据权利要求2所述的方法，其特征在于，
所述第一掩模层具有延伸到所述第一开口的底部的两个第二开口，从而形成到所述金属互连层的两个通孔。
4.根据权利要求2所述的方法，其特征在于，所述在所述碳氟化合物层上形成图案化的硬掩模层包括：
在所述碳氟化合物层上依次形成第一硬掩模层、第二硬掩模层和第三硬掩模层；
在所述第三硬掩模层之上形成图案化的第二掩模层；
以所述第二掩模层为掩模刻蚀所述第三硬掩模层和所述第二硬掩模层，从而形成延伸到所述第二硬掩模层中或延伸到所述第一硬掩模层的表面的第一开口；
去除所述第二掩模层。
5.根据权利要求4所述的方法，其特征在于，所述在所述第三硬掩模层之上形成图案化的第二掩模层包括：
在所述第三硬掩模层上形成遮蔽氧化物层；
在所述遮蔽氧化物层上形成所述第二掩模层；
所述以所述第二掩模层为掩模刻蚀所述第三硬掩模层和所述第二硬掩模层包括：
以所述第二掩模层为掩模刻蚀所述遮蔽氧化物层、所述第三硬掩模层和所述第二硬掩模层；
在去除所述第二掩模层之后，所述方法还包括：
去除剩余的遮蔽氧化物层。
6.根据权利要求4所述的方法，其特征在于，
所述第一硬掩模层包括无孔的SiOCH；
所述第二硬掩模层包括TEOS；
所述第三硬掩模层包括TiN。
7.根据权利要求1所述的方法，其特征在于，在沉积金属前，还包括：
执行加热处理，以去除所述电介质层中的水分。
8.根据权利要求7所述的方法，其特征在于，在100-400℃的温度范围内，并以氮气、氨气和联氨中的至少一种气体作为保护气体来执行所述加热处理。
9.根据权利要求1所述的方法，其特征在于，还包括：
在剩余的金属和剩余的碳氟化合物层上沉积SiCN层。
10.根据权利要求1所述的方法，其特征在于，所述电介质层包括在所述金属互连层上的SiCN层、在所述SiCN层上的缓冲层和在所述缓冲层上的所述多孔低k电介质层。
11.根据权利要求1所述的方法，其特征在于，所述碳氟化合物层的厚度为5-1000埃。
12.一种互连结构，其特征在于，包括：
在金属互连层上的电介质层，所述电介质层包括多孔低k或超低k电介质层，所述多孔低k或超低k电介质层包括SiOCH；
在所述电介质层上含氢的碳氟化合物层；
在所述金属互连层上贯穿所述碳氟化合物层和所述电介质层的金属互连线；
其中，所述金属互连线包括第一部分和在所述第一部分之下的第二部分，所述第一部分贯穿所述碳氟化合物层和所述电介质层的上部，所述第二部分贯穿所述电介质层的下部。
13.根据权利要求12所述的互连结构，其特征在于，
所述金属互连线包括第一部分和在所述第一部分之下的两个第二部分。
14.根据权利要求12所述的互连结构，其特征在于，还包括：
在所述金属互连线和所述碳氟化合物层上的SiCN层。
15.根据权利要求12所述的互连结构，其特征在于，所述电介质层包括在所述金属互连层上的SiCN层、在所述SiCN层上的缓冲层和在所述缓冲层上的所述多孔低k电介质层。
16.根据权利要求12所述的互连结构，其特征在于，所述碳氟化合物层的厚度为5-1000埃。
CN201611156276.4A 2016-12-15 2016-12-15 互连结构及其制造方法 Active CN108231659B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611156276.4A CN108231659B (zh) 2016-12-15 2016-12-15 互连结构及其制造方法
US15/720,734 US10504883B2 (en) 2016-12-15 2017-09-29 Method for fabricating damascene structure using fluorocarbon film
EP17207632.5A EP3336895A3 (en) 2016-12-15 2017-12-15 Method for fabricating damascene structure using fluorocarbon film
US16/681,535 US11081478B2 (en) 2016-12-15 2019-11-12 Interconnect structure having a fluorocarbon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611156276.4A CN108231659B (zh) 2016-12-15 2016-12-15 互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN108231659A CN108231659A (zh) 2018-06-29
CN108231659B true CN108231659B (zh) 2020-07-07

Family

ID=60673670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611156276.4A Active CN108231659B (zh) 2016-12-15 2016-12-15 互连结构及其制造方法

Country Status (3)

Country Link
US (2) US10504883B2 (zh)
EP (1) EP3336895A3 (zh)
CN (1) CN108231659B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416122B (en) * 1997-12-19 2000-12-21 Applied Materials Inc An etch stop layer for dual damascene process
CN1661799A (zh) * 2003-10-14 2005-08-31 国际商业机器公司 半导体器件
JP2007067324A (ja) * 2005-09-02 2007-03-15 Sony Corp 半導体装置の製造方法
CN102646666A (zh) * 2011-02-16 2012-08-22 台湾积体电路制造股份有限公司 作为化学-机械抛光停止层的介电保护层
CN103165514A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154504A (ja) * 1997-08-04 1999-02-26 Sony Corp 積層絶縁体膜の形成方法およびこれを用いた半導体装置
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6949203B2 (en) 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US20030190829A1 (en) 2002-04-05 2003-10-09 Brennan Kenneth D. Dual damascene barrier structures and preferential etching method
US6599838B1 (en) 2002-07-02 2003-07-29 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming metal filled semiconductor features to improve a subsequent metal CMP process
US7129159B2 (en) * 2004-08-17 2006-10-31 International Business Machines Corporation Integrated dual damascene RIE process with organic patterning layer
US7749894B2 (en) * 2006-11-09 2010-07-06 Chartered Semiconductor Manufacturing Ltd. Integrated circuit processing system
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
JP5143769B2 (ja) * 2008-03-12 2013-02-13 東京エレクトロン株式会社 半導体装置およびその製造方法
JP2010103329A (ja) * 2008-10-24 2010-05-06 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP5930416B2 (ja) * 2011-12-28 2016-06-08 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
WO2013125449A1 (ja) * 2012-02-22 2013-08-29 東京エレクトロン株式会社 半導体装置の製造方法、記憶媒体及び半導体装置
US8551877B2 (en) * 2012-03-07 2013-10-08 Tokyo Electron Limited Sidewall and chamfer protection during hard mask removal for interconnect patterning
US20150325525A1 (en) * 2014-05-08 2015-11-12 Globalfoundries Inc. Forming interconnect structure with polymeric layer and resulting device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW416122B (en) * 1997-12-19 2000-12-21 Applied Materials Inc An etch stop layer for dual damascene process
CN1661799A (zh) * 2003-10-14 2005-08-31 国际商业机器公司 半导体器件
JP2007067324A (ja) * 2005-09-02 2007-03-15 Sony Corp 半導体装置の製造方法
CN102646666A (zh) * 2011-02-16 2012-08-22 台湾积体电路制造股份有限公司 作为化学-机械抛光停止层的介电保护层
CN103165514A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN108231659A (zh) 2018-06-29
US10504883B2 (en) 2019-12-10
EP3336895A2 (en) 2018-06-20
US20200083209A1 (en) 2020-03-12
US11081478B2 (en) 2021-08-03
EP3336895A3 (en) 2018-07-04
US20180175015A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US10181421B1 (en) Liner recess for fully aligned via
US7871923B2 (en) Self-aligned air-gap in interconnect structures
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
JP6068492B2 (ja) 低誘電率配線層に基板貫通ビアのパターンを形成するための低誘電率誘電体保護スペーサ
US20160181144A1 (en) Method for manufacturing interconnect structures incorporating air gap spacers
US7598168B2 (en) Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US9412651B2 (en) Air-gap formation in interconnect structures
US20090075470A1 (en) Method for Manufacturing Interconnect Structures Incorporating Air-Gap Spacers
US7179747B2 (en) Use of supercritical fluid for low effective dielectric constant metallization
US7485963B2 (en) Use of supercritical fluid for low effective dielectric constant metallization
US20200227272A1 (en) Interconnect Structure with Porous Low K Film
CN107680932B (zh) 互连结构及其制造方法
CN108231659B (zh) 互连结构及其制造方法
EP3236494B1 (en) Method for producing an integrated circuit including a metallization layer comprising low k dielectric material
US9564355B2 (en) Interconnect structure for semiconductor devices
JP2005129937A (ja) 低ｋ集積回路相互接続構造
US20130056874A1 (en) Protection of intermetal dielectric layers in multilevel wiring structures
KR100602132B1 (ko) 듀얼 다마신 패턴 형성 방법
US6723636B1 (en) Methods for forming multiple damascene layers
KR100796180B1 (ko) 반도체 장치의 형성 방법
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置
KR20070037524A (ko) 반도체 소자의 배선 형성 방법
US20080044998A1 (en) Method of Fabricating Metal Interconnection of Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant