CN103165514A

CN103165514A - 半导体结构及其形成方法

Info

Publication number: CN103165514A
Application number: CN2011104068137A
Authority: CN
Inventors: 邓浩; 张彬
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2011-12-08
Filing date: 2011-12-08
Publication date: 2013-06-19
Anticipated expiration: 2031-12-08
Also published as: CN103165514B

Abstract

一种半导体结构及其形成方法，所述形成方法具体包括：提供衬底，所述衬底具有待互连区域；在所述衬底表面形成超低K介质层；在所述超低K介质层内形成暴露出所述待互连区域的第一沟槽，除去所述超低K介质层的损伤区，形成第二沟槽；在所述超低K介质层表面形成低K介质层，所述低K介质层填充满所述第二沟槽；在所述低K介质层内形成互连结构，所述互连结构贯穿所述低K介质层的厚度且与待互连区域相连接。由于所述损伤区被去除，使得所述损伤区不会影响超低K介质层的介电常数，而在第二沟槽内形成有低K介质层，后续在低K介质层内形成互连结构不会影响整个介质层的介电常数。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术，特别涉及一种用于互连工艺的半导体结构及其形成方法。

背景技术

随着半导体集成电路技术的不断发展，半导体器件尺寸和互连结构尺寸不断减小，从而导致金属连线之间的间距在逐渐缩小，用于隔离金属连线之间的介质层也变得越来越薄，这样会导致金属连线之间可能会发生串扰。现在，通过降低金属连线层间的介质层的介电常数，可有效地降低这种串扰，且低K的介质层可有效地降低金属连线层间的电阻电容延迟(RC delay)，因此，低K介电材料、超低K介电材料已越来越广泛地应用于互连工艺的介质层，用于形成低K介质或超低K介质层，所述低K介电材料为介电常数小于4、大于等于2.2的材料，所述超低K介电材料为介电常数小于2.2的材料。

由于空气是目前能获得的最低K值的材料(K＝1.0)，为了大幅的降低K值，在介质层中形成空气隙或孔洞以有效的降低介质层的K值。因此，为了能使得介电常数低于2.2，现在广泛应用的超低K介电材料为多孔材料。但是由于多孔材料的多孔性，利用多孔材料形成的介质层的机械强度较低，在进行晶片处理时容易受到损伤；例如，在利用干法刻蚀工艺对超低K介质层进行刻蚀、利用等离子体灰化工艺去除光刻胶或对超低K介质层进行化学机械研磨时，所述等离子体会对暴露出的超低K介质层造成损伤；而且，在除去光刻胶或等离子体刻蚀的过程中，多孔材料容易吸附水汽，且所述水汽可能与多孔材料发生反应，使得原本具有低介电常数的超低K介质层受到损伤，超低K介质层的介电常数增大，影响了互连结构的电学性能。

更多关于形成超低K介质层的工艺请参考公开号为US2008/0026203A1的美国专利文献。

发明内容

本发明解决的问题是提供一种用于互连工艺的半导体结构及其形成方法，既可以保证超低K介质层带来的降低金属连线之间的串扰、降低互连RC延迟的优势，又可以避免超低K介质层因为刻蚀等工艺造成的损伤。

为解决上述问题，本发明实施例提供了一种半导体结构，包括：

衬底，所述衬底具有待互连区域；

位于所述衬底表面的超低K介质层，所述超低K介质层内具有暴露出所述待互连区域的第二沟槽；

位于所述超低K介质层表面的低K介质层，所述低K介质层填充满第二沟槽；

贯穿所述低K介质层厚度且与待互连区域相连接的互连结构。

可选的，所述第二沟槽的尺寸大于互连结构的尺寸。

可选的，所述互连结构为大马士革铜互连结构。

可选的，所述超低K介质层的材料为多孔介质材料。

可选的，所述低K介质层的材料为掺杂有氟、碳、氢的二氧化硅，无定形碳或有机聚合物。

本发明实施例还提供了一种半导体结构的形成方法，包括：

提供衬底，所述衬底具有待互连区域；

在所述衬底表面形成超低K介质层；

在所述超低K介质层内形成暴露出所述待互连区域的第一沟槽，除去所述超低K介质层的损伤区，形成第二沟槽；

在所述超低K介质层表面形成低K介质层，所述低K介质层填充满所述第二沟槽；

在所述低K介质层内形成互连结构，所述互连结构贯穿所述低K介质层的厚度且与待互连区域相连接。

可选的，所述第二沟槽的尺寸大于所述互连结构的尺寸。

可选的，所述损伤区包括位于第一沟槽的侧壁的损伤区和位于超低K介质层的表面的损伤区。

可选的，除去所述损伤区的工艺为湿法刻蚀工艺。

可选的，所述湿法刻蚀的溶液为稀释氢氟酸。

可选的，所述超低K介质层的材料为多孔介质材料。

可选的，形成所述超低K介质层的工艺包括化学气相沉积工艺或溶胶-凝胶工艺。

可选的，当所述超低K介质层的材料为二氧化硅气凝胶时，利用所述溶胶-凝胶工艺形成二氧化硅气凝胶具体包括：利用化学气相沉积工艺在所述衬底表面形成烷氧基硅烷，然后将所述烷氧基硅烷进行混合水解反应形成二氧化硅湿凝胶，将所述二氧化硅湿凝胶进行干燥处理，形成二氧化硅气凝胶。

可选的，在所述第二沟槽内填充满低K介质层的工艺包括：在所述第一沟槽内和超低K介质层表面形成低K介质材料，利用化学机械研磨工艺对所述低K介质材料进行研磨，形成位于所述超低K介质层表面的低K介质层，且所述低K介质层填充满所述第二沟槽内。

可选的，形成所述互连结构的工艺为大马士革工艺或双大马士革工艺。

与现有技术相比，本发明技术方案具有以下优点：

刻蚀形成第一沟槽后，去除所述超低K介质层表面的因干法刻蚀、灰化工艺产生的损伤区，使得所述损伤区不会影响超低K介质层的介电常数，而在第二沟槽内形成有低K介质层，后续的刻蚀、沉积、研磨工艺都在低K介质层内或低K介质层表面进行，不会使得超低K介质层受到损伤，不会影响超低K介质层的介电常数。

进一步的，所述第二沟槽的尺寸大于所述互连结构的尺寸，使得形成所述互连结构时不会暴露出所述第二沟槽侧壁的超低K介质层，不会使得所述超低K介质层再次受到损伤，不会影响超低K介质层的介电常数。

附图说明

图1是本发明实施例的半导体结构的形成方法的流程示意图；

图2至图8为本发明实施例的半导体结构的形成过程的剖面结构示意图。

具体实施方式

由于在现有技术中，直接对超低K介质层进行干法刻蚀、化学机械研磨、灰化等工艺，能容易对超低K介质层造成损伤，使得超低K介质层的介电常数变大，不能发挥超低K介质层带来的降低金属连线之间的串扰、降低金属连线层间的RC延迟的优势。因此，发明人经过研究，提出了一种半导体结构及其形成方法，所述形成方法包括：提供衬底，所述衬底具有待互连区域；在所述衬底表面形成超低K介质层；在所述超低K介质层内形成暴露出所述待互连区域的第一沟槽，除去所述超低K介质层的损伤区，形成第二沟槽；在所述超低K介质层表面形成低K介质层，所述低K介质层填充满所述第二沟槽；在所述低K介质层内形成互连结构，所述互连结构贯穿所述低K介质层的厚度且与待互连区域相连接。本发明实施例中，由于所述超低K介质层表面的损伤区被去除，使得所述损伤区不会影响超低K介质层的介电常数，而在第二沟槽内形成有低K介质层，后续的刻蚀、沉积、研磨工艺都在低K介质层内或低K介质层表面进行，不会使得超低K介质层受到损伤，不会影响超低K介质层的介电常数。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。本发明实施例首先提供了一种用于互连工艺的半导体结构的形成方法，请参考图1，为本发明实施例的用于互连工艺的半导体结构的形成方法的流程示意图，具体包括：

步骤S101，提供衬底，所述衬底具有待互连区域；

步骤S102，在所述衬底表面形成超低K介质层；

步骤S103，在所述超低K介质层内形成暴露出所述待互连区域的第一沟槽，除去所述超低K介质层的损伤区，形成第二沟槽；

步骤S104，在所述超低K介质层表面形成低K介质层，所述低K介质层填充满所述第二沟槽；

步骤S105，在所述低K介质层内形成互连结构，所述互连结构贯穿所述低K介质层的厚度且与待互连区域相连接。

图2至图8为本发明实施例的用于互连工艺的半导体结构的形成过程的剖面结构示意图。

请参考图2，提供衬底100，所述衬底100具有待互连区域110。

所述衬底100为单层结构或多层堆叠结构。

当所述衬底100为单层结构时，所述衬底100为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述待互连区域110可以是位于衬底100内且与衬底100表面接触的离子掺杂区、硅通孔等。所述待互连区域110还可以是位于衬底100表面的场效应晶体管的栅极、电阻、电容、存储器单元等。

当所述衬底100为多层堆叠结构时，所述衬底100包括半导体衬底和位于半导体衬底表面的一层或多层层间介质层，位于所述层间介质层之间的金属互连层，所述层间介质层内形成有导电插塞。所述层间介质层内还可以形成有电感、存储器单元、硅通孔等。所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料。在此实施例中，所述待互连区域110可以是位于所述层间介质层表面的金属互连层、导电插塞、电感、存储器单元、硅通孔等。

请参考图3，在所述衬底100表面形成超低K介质层200。

所述超低K介质层200的材料为多孔介质材料，所述多孔介质材料包括Si基多孔介质材料、C基多孔介质材料和有机聚合物多孔介质其中一种。所述Si基多孔介质材料包括二氧化硅气凝胶，纳米孔二氧化硅和微孔二氧化硅等，所述C基多孔介质材料包括多孔金刚石材料，所述有机聚合物多孔介质包括聚酰亚胺多孔材料，聚乙烯多孔材料，聚硅氮烷多孔材料等。

所述多孔介质材料是一种含有空气隙的介质材料，通常采用溶胶-凝胶工艺或化学气相沉积工艺制备，通过气化或溶解等工艺处理后形成孔隙。

在本实施例中，所述超低K介质层200的材料为二氧化硅气凝胶，形成工艺为溶胶-凝胶工艺，具体包括：利用化学气相沉积工艺在所述衬底100表面形成烷氧基硅烷，将所述烷氧基硅烷与乙醇、水按体积比为1∶(3～15)∶(0.2～0.6)进行混合，混合后的溶剂进行混合水解反应形成二氧化硅湿凝胶；将所述二氧化硅湿凝胶进行干燥处理，所述干燥处理包括室温常压处理或超临界干燥，在所述衬底100表面形成二氧化硅气凝胶。所述二氧化硅气凝胶是一种多孔的气凝胶，其介电常数可以低至1.1，可大幅降低介质层的介电常数。且所述二氧化硅气凝胶的表面密度一般为0.1g/cm³，已经能够为介质层表面的半导体结构提供足够的机械支撑。

请参考图4，在所述超低K介质层200内形成暴露出所述待互连结构110的第一沟槽210，所述超低K介质层200表面和第一沟槽210侧壁的超低K介质层200形成有损伤区220。

形成第一沟槽210的具体工艺为：在所述超低K介质层表面形成第一光刻胶层(未图示)，对所述第一光刻胶层进行曝光显影，形成开口图形(未标示)，所述开口图形的形状、位置与待互连区域110的形状、位置相对应且所述开口图形的尺寸大于或等于所述后续形成的互连结构的尺寸；以所述形成有开口图形的第一光刻胶层为掩膜对所述超低K介质层200进行干法刻蚀，直到暴露出所述待互连区域110，形成第一沟槽210。

形成所述第一沟槽210后，利用等离子体灰化工艺除去所述超低K介质层200表面的第一光刻胶层。

利用干法刻蚀工艺对超低K介质层进行刻蚀、利用等离子体灰化工艺去除光刻胶都会对暴露出的超低K介质层的表面造成损伤，因此，所述损伤区220包括两个部分，所述干法刻蚀工艺对超低K介质层的受损伤区域位于第一沟槽210的侧壁，所述灰化工艺对超低K介质层的受损伤区域位于超低K介质层200的表面。

请参考图5，除去所述超低K介质层200上的损伤区，形成第二沟槽230。

受损伤的超低K介质层的介电常数增大，影响了互连结构的电学性能。因此，需要利用刻蚀工艺将受损伤的超低K介质层除去。由于干法刻蚀工艺会对超低K介质层造成损伤，本实施例中，利用湿法刻蚀工艺对整个超低K介质层200的表面进行湿法刻蚀，去除所述损伤层220，在所述超低K介质层200内形成第二沟槽230。所述第二沟槽230的形状、位置与待互连区域110的形状、位置相对应且暴露出所述衬底100上的待互连区域110，所述第二沟槽230的尺寸大于后续形成互连结构的尺寸，使得后续利用刻蚀、沉积工艺形成互连结构时不会接触到第二沟槽230侧壁的超低K介质层200。在本实施例中，所述湿法刻蚀工艺使用的溶液为稀释氢氟酸。

请参考图6，在所述超低K介质层200表面形成低K介质层300，且所述低K介质层300填充满所述第二沟槽230。

所述低K介质层的材料为掺杂有氟、碳、氢的二氧化硅，无定形碳或有机聚合物等，所述掺杂有氟、碳、氢的二氧化硅包括SiOF、SiOC、SiOCH等，所述有机聚合物包括聚酰亚胺、聚对二甲苯基、聚酰胺环氧氯丙烷等。由于所述低K介质层的材料大部分不是多孔介质材料，即使小部分是多孔材料，所述多孔材料中拥有的空隙的比例远远小于超低K介质层的材料，机械强度高，刻蚀工艺、灰化工艺和化学机械研磨工艺对所述低K介质层都不会造成损伤，因此，可以在所述低K介质层300内和低K介质层300表面进行刻蚀和沉积工艺，形成互连结构。

形成所述低K介质层300的具体工艺包括：利用化学气相沉积工艺，例如等离子体增强化学气相沉积工艺、高密度等离子体化学气相沉积工艺，在所述第二沟槽230内和超低K介质层200表面形成低K介电材料，所述低K介电材料填充满所述第二沟槽230，利用化学机械研磨工艺对所述低K介电材料进行研磨，在第二沟槽230内和超低K介质层200表面形成表面平坦的低K介质层300，所述低K介质层300表面和超低K介质层200表面之间仍有一定的距离，使得所述超低K介质层200表面不暴露，不会因为后续的研磨、灰化工艺而造成损伤。

由于利用化学气相沉积工艺形成所述低K介质层的材料为本领域技术人员的公知技术，在此不作详述。

请参考图7，在所述低K介质层300内形成第三沟槽400，所述第三沟槽400暴露出衬底100上的待互连区域110。

所述第三沟槽400用于填充导电材料以形成互连结构。在本实施例中，所述互连结构为大马士革铜互连结构，利用大马士革工艺或双大马士革工艺形成铜互连结构。所述第三沟槽400包括通孔410和位于通孔410表面的沟槽420，在其他实施例中，所述第三沟槽仅包括贯穿所述低K介质层厚度的通孔。由于所述通孔410、沟槽420的尺寸都小于第二沟槽230的尺寸，因此，利用刻蚀工艺形成所述第三沟槽400不会对超低K介质层造成损伤，不会影响超低K介质层的介电常数，从而不会影响互连结构的电学性能。

在本实施例中，利用图形化的第二光刻胶层(未图示)为掩膜，对所述低K介质层300进行刻蚀，直到暴露出所述衬底100上的待互连区域110，形成通孔410；在所述通孔410内填充牺牲材料(未图示)，并以图形化的第三光刻胶层(未图示)为掩膜，对部分厚度的低K介质层进行刻蚀，形成沟槽420；除去所述通孔410内的牺牲材料，形成第三沟槽400，所述第三沟槽400包括通孔410和位于通孔410表面的沟槽420。

在其他实施例中，也可以先形成沟槽再形成通孔，也可以利用金属层或硬掩膜层为刻蚀阻挡层，一次刻蚀同时形成沟槽和通孔。由于利用大马士革工艺或双大马士革工艺形成沟槽的方法为本领域技术人员的公知技术，在此不作详述。

在其他实施例中，所述互连结构也可以为仅为导电插塞，所述导电插塞内填充满钨、钛、氮化钛等。由于形成导电插塞的工艺也为本领域技术人员的公知技术，在此不作详述。

请参考图8，在所述第三沟槽400填充满导电材料，形成互连结构500。

本实施例中，所述互连结构500为铜互连结构，所述第三沟槽400填充的导电材料为铜，形成所述互连结构500的工艺为：利用电镀工艺或物理气相沉积工艺在第三沟槽400内填充满铜，利用化学机械研磨工艺对所述铜进行研磨，直到暴露出所述低K介质层300的表面，所述第三沟槽400内的铜形成互连结构500，其中，通孔对应形成导电插塞510，所述导电插塞510与待互连区域110相连接，沟槽对应形成导电沟槽520。

基于上述实施例的形成方法，本发明实施例还提供了一种半导体结构，请参考图8，包括：衬底100，所述衬底100表面或衬底100内具有待互连区域110；位于所述衬底100表面的超低K介质层200；贯穿所述超低K介质层200厚度，且暴露出所述互连区域110的第二沟槽230；位于所述超低K介质层220表面，且填充满所述第二沟槽230的低K介质层300；贯穿所述低K介质层300的厚度且与待互连区域110相连接的互连结构500，所述互连结构500包括导电插塞510和位于所述导电插塞510表面的导电沟槽520。

综上，本发明实施例中，由于所述超低K介质层表面的因干法刻蚀、灰化工艺产生的损伤区被去除，使得所述损伤区不会影响超低K介质层的介电常数，而在第二沟槽内形成有低K介质层，后续的刻蚀、沉积、研磨工艺都在低K介质层内或低K介质层表面进行，不会使得超低K介质层受到损伤，不会影响超低K介质层的介电常数。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底具有待互连区域；

贯穿所述低K介质层厚度且与待互连区域相连接的互连结构。

2.如权利要求1所述的半导体结构，其特征在于，所述第二沟槽的尺寸大于互连结构的尺寸。

3.如权利要求1所述的半导体结构，其特征在于，所述互连结构为大马士革铜互连结构。

4.如权利要求1所述的半导体结构，其特征在于，所述超低K介质层的材料为多孔介质材料。

5.如权利要求1所述的半导体结构，其特征在于，所述低K介质层的材料为掺杂有氟、碳、氢的二氧化硅，无定形碳或有机聚合物。

6.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底具有待互连区域；

在所述衬底表面形成超低K介质层；

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二沟槽的尺寸大于所述互连结构的尺寸。

8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述损伤区包括位于第一沟槽的侧壁的损伤区和位于超低K介质层的表面的损伤区。

9.如权利要求6所述的半导体结构的形成方法，其特征在于，除去所述损伤区的工艺为湿法刻蚀工艺。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀的溶液为稀释氢氟酸。

11.如权利要求6所述的半导体结构的形成方法，其特征在于，所述超低K介质层的材料为多孔介质材料。

12.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述超低K介质层的工艺包括化学气相沉积工艺或溶胶-凝胶工艺。

13.如权利要求6所述的半导体结构的形成方法，其特征在于，当所述超低K介质层的材料为二氧化硅气凝胶时，利用所述溶胶-凝胶工艺形成二氧化硅气凝胶具体包括：利用化学气相沉积工艺在所述衬底表面形成烷氧基硅烷，然后将所述烷氧基硅烷进行混合水解反应形成二氧化硅湿凝胶，将所述二氧化硅湿凝胶进行干燥处理，形成二氧化硅气凝胶。

14.如权利要求6所述的半导体结构的形成方法，其特征在于，在所述第二沟槽内填充满低K介质层的工艺包括：在所述第一沟槽内和超低K介质层表面形成低K介质材料，利用化学机械研磨工艺对所述低K介质材料进行研磨，形成位于所述超低K介质层表面的低K介质层，且所述低K介质层填充满所述第二沟槽内。

15.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述互连结构的工艺为大马士革工艺或双大马士革工艺。