CN104124202A - 双大马士革结构的形成方法 - Google Patents

双大马士革结构的形成方法 Download PDF

Info

Publication number
CN104124202A
CN104124202A CN201310157829.8A CN201310157829A CN104124202A CN 104124202 A CN104124202 A CN 104124202A CN 201310157829 A CN201310157829 A CN 201310157829A CN 104124202 A CN104124202 A CN 104124202A
Authority
CN
China
Prior art keywords
layer
hole
bottom anti
etching
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310157829.8A
Other languages
English (en)
Inventor
黄瑞轩
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310157829.8A priority Critical patent/CN104124202A/zh
Publication of CN104124202A publication Critical patent/CN104124202A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种双大马士革结构的形成方法，所述双大马士革结构的形成方法包括：提供基底；在所述基底表面形成介质层；在所述介质层内形成通孔；在所述通孔内形成底部抗反射层，所述底部抗反射层填充满所述通孔并覆盖介质层的表面；在所述底部抗反射层表面形成具有开口的掩膜层，所述开口位置位于通孔位置上方，暴露出底部抗反射层的部分表面；去除所述开口下方的位于介质层表面的部分底部抗反射层，暴露出部分介质层的表面以及所述通孔内的底部抗反射层的表面；沿所述开口刻蚀介质层和通孔内的底部抗反射层，形成第一沟槽；去除所述通孔内的剩余底部抗反射层；沿第一沟槽刻蚀介质层，形成第二沟槽。所述方法能够提高所述大马士革结构的内壁平整性。

Description

双大马士革结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种双大马士革结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路的芯片集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术广泛得以使用。传统的金属互连是由铝金属制成的，但随着集成电路芯片中器件特征尺寸的不断减小，金属互连线中的电路密度不断增加，要求的响应时间不断减小，传统的铝互连线已经不能满足要求。工艺尺寸小于130纳米以后，铜互连技术已经取代了铝互连技术。与铝相比，金属铜的电阻率更低可以降低互连线的电阻电容（RC）延迟，改善电迁移，提高器件稳定性。现在广泛采用的铜互连的制作方法是大马士革工艺的镶嵌技术，其中通孔优先双大马士革工艺是实现铜导线和通孔铜一次成形的方法之一。
图1至图5为现有的双大马士革结构的形成方法的示意图。
请参考图1，在所述基底10表面形成阻挡层11和介质层12。
所述基底10为半导体衬底，所述半导体衬底内形成有半导体器件（图中未示出）。所述基底10还可以是形成在衬底（未示出）上的介质材料层，所述介质材料层内形成有插塞等互连结构。所述阻挡层11的材料为SiN，所述介质层12作为层间介质层，所述介质层12的材料为氧化物或低K介质材料。
请参考图2，刻蚀所述介质层12和阻挡层11，在所述基底10表面形成通孔13。
具体的，在所述介质层表面形成图形化掩膜层，采用干法刻蚀工艺形成所述通孔13，然后去除所述图形化掩膜层。
请参考图3，形成填充满所述通孔13（请参考图2）和覆盖介质层12表面的底部抗反射层（Bottom Anti－Reflective Coating，BARC）14，并且在所述底部抗反射层14表面形成具有开口的掩膜层15，所述掩膜层15的开口定义了后续形成的沟槽的位置。
请参考图4，去除开口下方及通孔13（请参考图2）内的部分底部抗反射层14。
请参考图5，以所述掩膜层15作为掩膜，沿开口刻蚀所述介质层12和剩余的底部抗反射层14，形成沟槽16，所述沟槽16和通孔13连通，形成双大马士革结构。
后续在所述双大马士革结构内填充金属层，形成金属互连结构。
采用现有技术所形成的双大马士革结构的内壁不够平整，会影响后续填充的金属层的质量，影响后续形成的金属互连结构的性能。
发明内容
本发明解决的问题是提供一种双大马士革结构的形成方法，提高所述双大马士革结构的内壁平整度。
为解决上述问题，本发明提供一种双大马士革结构的形成方法，包括：提供基底；在所述基底表面形成介质层；在所述介质层内形成通孔；在所述通孔内形成底部抗反射层，所述底部抗反射层填充满所述通孔并覆盖介质层的表面；在所述底部抗反射层表面形成具有开口的掩膜层，所述开口位置位于通孔位置上方，暴露出底部抗反射层的部分表面；去除所述开口下方的部分底部抗反射层，暴露出部分介质层的表面以及所述通孔内的底部抗反射层的表面；沿所述开口刻蚀介质层和通孔内的底部抗反射层，形成第一沟槽；去除所述通孔内的剩余底部抗反射层；沿第一沟槽刻蚀介质层，形成第二沟槽。
可选的，所述开口的宽度大于通孔的宽度。
可选的，所述通孔的深宽比为3:1～12:1。
可选的，所述开口的宽度为180～500nm，所述通孔的宽度为40～80nm。
可选的，所述底部抗反射层的材料包括未掺氮的碳化物或光刻胶。
可选的，所述掩膜层包括：位于所述底部抗反射层表面的低温氧化物层、位于所述低温氧化物层表面的顶部抗反射层和位于所述顶部抗反射层表面的光刻胶层。
可选的，所述底部抗反射层与低温氧化物层之间具有刻蚀选择性。
可选的，所述低温氧化物层的厚度为
可选的，形成所述具有开口的掩膜层的方法包括：图形化所述光刻胶层，然后以所述图形化的光刻胶层为掩膜，以所述底部抗反射层为停止层，刻蚀所述顶部抗反射层和低温氧化物层，形成开口。
可选的，采用灰化工艺去除所述开口下方的位于介质层表面的部分底部抗反射层。
可选的，还包括：去除所述开口下方的位于介质层表面的部分底部抗反射层的同时，去除所述光刻胶层和顶部抗反射层。
可选的，所述第一沟槽的深度和第二沟槽的深度小于介质层的厚度。
可选的，所述第一沟槽的深度为200nm～1500nm。
可选的，采用干法刻蚀工艺刻蚀所述介质层和通孔内的部分底部抗反射。
可选的，还包括：刻蚀所述介质层和通孔内的部分底部抗反射层的同时，刻蚀所述低温氧化物层。
可选的，还包括：刻蚀形成所述第一沟槽后，所述剩余的低温氧化物层的厚度小于通孔内剩余部分底部抗反射层的厚度。
可选的，所述介质层包括位于基底表面的刻蚀阻挡层和绝缘层。
可选的，所述绝缘层包括氧化物层或低K介质层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在形成第一沟槽之后，再去除所述通孔内的底部抗反射层。由于刻蚀所述介质层形成第一沟槽，使通孔的深度下降，所述第一沟槽的宽度大于通孔宽度，进而后续在去除所述通孔内的剩余底部反射层时，刻蚀气体更容易进入到通孔内，确保将所述通孔内的剩余底部抗反射层的材料完全去除。并且而现有技术中，由于通孔的深宽比较大，通孔上部分的底部抗反射层刻蚀速率大于通孔下部分底部抗反射层的刻蚀速率，刻蚀去除所述底部抗反射层的时间较长，会对通孔上部分侧壁的介质层造成损伤。而本发明的技术方案中，由于所述通孔的高度下降，使得通孔上方和底部的底部抗反射层刻蚀速率比较均匀，并且刻蚀去除所述底部抗反射层的时间较短，可以避免对介质层造成损伤。所以本发明技术方案形成的双大马士革结构的内壁表面平整，从而可以提高后续在所述双大马士革结构内填充金属形成的互连结构的电学连接性能。
在形成第一沟槽之后，先去除所述通孔内的剩余底部抗反射层，然后再刻蚀所述介质层形成第二沟槽。如果不去除所述底部抗反射层，而是继续刻蚀介质层形成第二沟槽，会影响所述双大马士革结构的侧壁形貌：由于刻蚀介质层，形成第二沟槽时，底部抗反射层的刻蚀速率大于介质层的刻蚀速率，两者的刻蚀比较难控制，并且所述第二沟槽的深度较大，从而刻蚀的底部抗反射层的量较大，会产生大量的底部抗反射层的刻蚀副产物，导致刻蚀气体对介质层的刻蚀速率下降甚至停止，同时刻蚀气体还会对刻蚀底部抗反射层之后暴露出来的通孔侧壁造成一定的损伤，影响通孔的尺寸和通孔的侧壁形貌。去除所述通孔内的剩余底部抗反射层之后，再刻蚀所述介质层形成第二沟槽时，刻蚀所述介质层的刻蚀速率比较均匀，并且通孔的侧壁未被覆盖，在接触刻蚀气体之后，会在侧壁表面形成聚合物，从而在刻蚀过程中，使通孔侧壁不受损伤。
附图说明
图1至图5是现有技术的双大马士革结构形成过程的剖面示意图；
图6至图14是本发明的实施例中双大马士革结构形成过程的剖面示意图。
具体实施方式
如背景技术中所述，现有技术所形成的双大马士革结构的内壁不够光滑，影响后续形成的金属互连结构的性能。
研究发现，由于先通孔双大马士革工艺，需要先在介质层中形成较大深宽比的通孔结构。由于所述通孔的深度较大，后续去除所述填充通孔的底部抗反射层的过程中，通孔上方接触到的刻蚀气体较多，刻蚀的速率较大，对介质层会造成一定的刻蚀，而通孔下部分进入的刻蚀气体较少，会导致底部抗反射层有一定的残留，使得双大马士革结构的内壁不平整，从而导致后续填充金属层的过程中会形成空洞，影响金属的连接性能。
本发明的技术方案，提出一种双大马士革结构的形成方法，能够提高所述双大马士革结构的内壁平整性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图6，提供基底100，所述基底表面具有介质层110，所述介质层110包括位于基底100表面的刻蚀阻挡层101和所述刻蚀阻挡层101表面的绝缘层102。
所述基底100可以是半导体衬底，所述半导体衬底内形成有半导体器件（图中未示出）。本实施例中，所述基底100是形成在衬底（未示出）上的介质材料层，所述介质材料层内形成有插塞等互连结构（图中未示出）。
所述介质层110作为层间介质层，后续在所述介质层110内形成双大马士革结构，连接基底内的互连结构。所述介质层110包括刻蚀阻挡层101和绝缘层102。
所述刻蚀阻挡层101的材料为SiN、SiCN或SiONCH，所述刻蚀阻挡层101的厚度为所述刻蚀阻挡层101可以保护基底100内的半导体器件或互连结构不受后续工艺的影响，同时在后续刻蚀所述绝缘层102的过程中作为刻蚀停止层，并且可以防止后续在所述绝缘层102内形成的互连结构的金属向下层扩散。
所述绝缘层102的材料包括氧化物或低K介质材料，例如氧化硅、氮氧化硅、碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物等。所述绝缘层102可以采用旋涂工艺或化学气相沉积工艺形成。在所述绝缘层102内形成互连结构，可以降低互连结构之间的电容，降低互连结构的时间常数，减少电路信号的延迟。
本实施例中，所述绝缘层102的材料为氧化硅。
请参考图7，在所述介质层110内形成通孔201。
具体的，本实施例中，形成所述通孔201的方法为：在所述介质层110表面利用旋涂法形成光刻胶层（图中未示出），通过显影曝光之后图形化。利用图形化光刻胶层作为掩膜，刻蚀介质层110至基底100表面形成通孔201。所述通孔201的位置位于基底内的互连结构的表面。
在本发明的其他实施例中，所述通孔201的深度也可以小于所述绝缘层102的厚度。
所述通孔201深宽比为3:1～12:1，所述通孔201的宽度为40～80nm。由于所述通孔201具有较大的深宽比，后续在所述通孔内填充的底部抗反射层不容易完全去除干净，容易使形成的大马士革结构的侧壁表面不平整，造成金属填充的质量较低，影响形成的金属互连结构的性能。
请参考图8，在所述通孔201（请参考图7）内形成底部抗反射层202，所述底部抗反射层202填充满所述通孔201（请参考图7）并覆盖介质层110的表面。
所述底部抗反射层202的材料为未掺氮的碳化物、光刻胶或其他有机抗反射材料，形成所述底部抗反射层202的工艺为旋涂工艺。
所述底部抗反射层202作为填充所述通孔201（请参考图7）的填充材料，并且后续工艺中，位于介质层110表面的部分底部抗反射层还可以作为掩膜层，保护所述介质层110。
请参考图9，在所述底部抗反射层202表面形成掩膜层310。
本实施例中，所述掩膜层310包括位于所述底部抗反射层202表面的低温氧化物层301、位于所述低温氧化物层301表面的顶部抗反射层302和位于所述顶部抗反射层302表面的光刻胶层303。
所述低温氧化物层301的材料为氧化硅，所述低温氧化物层301的厚度为所述低温氧化物层301的厚度与通孔201（请参考图7）的厚度相关，所述通孔201（请参考图7）的厚度越大，就需要更厚的低温氧化物层。本实施例中，采用等离子体化学气相沉积工艺形成所述低温氧化物层301，具体的，采用SiH4和N2O作为反应气体，反应温度为150℃～300℃。
所述低温氧化物层301的硬度比光刻胶层303的硬度大，后续通过刻蚀所述低温氧化物层301将光刻胶层303的图形转移到低温氧化物层301上，再以所述低温氧化物层301作为掩膜刻蚀所述介质层110，这样可以降低需要形成的光刻胶层303的厚度，提高光刻的分辨率，从而保持掩膜图形的准确性。
所述顶部抗反射层302的材料的作用是减弱光刻胶驻波效应，同时起到防止光刻胶污染的阻隔层作用。在本发明的其他实施例中，也可以不形成所述顶部抗反射层302。
请参考图10，在所述掩膜层310内形成开口401，所述开口401的位置位于通孔201（请参考图7）的位置上方，暴露出底部抗反射层202的部分表面。
形成所述开口401的方法包括：对所述光刻胶层303曝光显影，图形化所述光刻胶层303，所述光刻胶图形定义了后续形成的双大马士革结构的沟槽位置和宽度；以所述图形化的光刻胶层为掩膜，刻蚀所述顶部抗反射层302和低温氧化物层301，将光刻胶图形转移到低温氧化物层301上，形成开口401。后续以所述低温氧化物层301作为掩膜，进行刻蚀工艺。
由于光刻胶层303容易在后续工艺中受到损伤，而低温氧化物层301的硬度较大，所以将光刻胶层303的图形转移到低温氧化物层301上，可以确保所述图形在后续工艺中的准确性。
请参考图11，去除所述开口401下方位于绝缘层102表面的部分底部抗反射层202，暴露出部分介质层110的表面与所述通孔201（请参考图7）内的底部抗反射层202的表面。
本实施例中，采用灰化工艺去除所述部分底部抗反射层202。
由于所述底部抗反射层202的材料由C、O、H、N等元素构成的有机物组成，所述灰化工艺的反应气体含氧的气体，例如O2、CO2或CO等气体，将所述气体等离子体化，利用氧等离子体与底部抗反射层202发生反应，形成挥发性的一氧化碳、二氧化碳、水等主要生成物，从而去除所述介质层110上方的部分底部抗反射层202。当所述介质层110上方的部分底部抗反射层202被去除之后，灰化去除所述底部抗反射层过程中产生的副产物会急剧下降，此时即停止所述灰化工艺。先去除所述部分底部抗反射层202，可以减少后续在刻蚀绝缘层形成第一沟槽的过程中，所刻蚀的底部抗反射层的量，从而降低由于底部抗反射层和绝缘层两者的刻蚀速率不同而对绝缘层的刻蚀造成的影响。
在本实施例中，由于掩膜层310（请参考图10）中的光刻胶层303（请参考图10）和顶部抗反射层302（请参考图10）的也是有机物，所以，在灰化的过程中，也同时去除所述光刻胶层303（请参考图10）和顶部抗反射层302（请参考图10），暴露出低温氧化物层301的表面，后续以所述低温氧化物层301作为刻蚀的掩膜。
在其他实施例中，所述灰化工艺的反应气体还可以包括N2或H2等，所述N2或H2气体有利于提高去除所述部分底部抗反射层202、顶部抗反射层302（请参考图10）和光刻胶层303（请参考图10）的能力。
在本发明的其他实施例中，也可以采用湿法刻蚀工艺或干法刻蚀工艺去除所述部分底部抗反射层202及顶部抗反射层302（请参考图10）和光刻胶层303（请参考图10）。
请参考图12，以所述低温氧化物层301（请参考图11）和位于绝缘层102表面的底部抗反射层202为掩膜，刻蚀绝缘层102和通孔内的底部抗反射层202，形成第一沟槽402。
所述第一沟槽402的深度为200nm～1500nm。具体的，本实施例中，采用干法刻蚀工艺刻蚀所述绝缘层102和底部抗反射层202。
本实施例中，采用的刻蚀气体为CHF3，由于所述低温氧化物层301的材料也是氧化物，所以在刻蚀所述绝缘层102的同时，也会刻蚀所述低温氧化物层301。由于所述刻蚀气体CHF3在刻蚀所述绝缘层102和低温氧化物301的过程中，会在绝缘层102和低温氧化物301表面形成聚合物，所述聚合物不与刻蚀气体反应，所以会起到一定的刻蚀保护作用，降低刻蚀的速率。
由于所述低温氧化物层301位于绝缘层102的上方，与刻蚀气体最先接触，并且接触到更多的刻蚀气体，所以所述低温氧化物层301的表面会较早的形成聚合物，并且由于接触到的刻蚀气体较多，所述聚合物的产生速率也较快，对低温氧化物层的保护效果也较好，从而降低刻蚀气体对低温氧化物层301的刻蚀速率，使所述低温氧化物层301的刻蚀速率小于绝缘层102的刻蚀速率。所以在刻蚀形成所述第一沟槽402的过程中，所述低温氧化物层未被完全去除，使得形成第一沟槽402之后，所述底部抗反射层202表面还具有低温氧化物层301a。在形成所述第一沟槽402之后，所述低温氧化物层301a可以继续作为后续刻蚀工艺的掩膜。
并且，在刻蚀所述绝缘层102的过程中，也会同时刻蚀所述底部抗反射层202。并且所述底部抗反射层202的刻蚀速率大于绝缘层102的刻蚀速率，所以，所述通孔内剩余的底部抗反射层202a的表面低于所述第一沟槽402的底部表面。在刻蚀过程中，由于会同时刻蚀绝缘层102和底部抗反射层202这两种不同的材料，较难控制这两种材料的刻蚀选择比。但是，由于刻蚀形成的所述第一沟槽402的深度较低，刻蚀时间较短，在刻蚀介质层形成第一沟槽402的过程中，虽然也会同时刻蚀所述底部抗反射层，但是所述底部抗反射层的量较少，所述底部抗反射层与介质层之间的刻蚀速率差以及所述底部抗反射层的刻蚀副产物，对绝缘层的刻蚀影响较低。
在本发明的其他实施例中，由于所述通孔内的底部抗反射层202a的刻蚀速率大于所述低温氧化物层301a的刻蚀速率，所以可以使所述底部抗反射层202a的厚度大于所述低温氧化物层301a的厚度，这样在后续刻蚀去除所述底部抗反射层202a时，可以通过刻蚀工艺同时去除所述低温氧化物层301a。
所述通孔201（请参考图7）的深宽比越大，需要刻蚀形成的第一沟槽402的深度越大，以便降低所述第一沟槽402下方的通孔的深宽比。所述第一沟槽402的深度越大，对所述低温氧化物层301减薄的越多，为确保在形成所述第一沟槽402之后，所述低温氧化物层301未被完全去除，则需要形成较厚的低温氧化物层。所以，通孔201的深宽比越大，需要形成的低温氧化物层301的厚度越大。
请参考图13，去除所述通孔201a内的底部抗反射层202（请参考图12）。
本实施例中，采用灰化工艺去除所述通孔201a内的底部抗反射层202。
由于所述第一沟槽402的宽度较大，深宽比较小，并且形成所述第一沟槽402之后，所述第一沟槽下方的通孔201a与原来相比深度减小，深宽比降低，所以，在采用灰化工艺去除所述通孔201a内的底部抗反射层202a（请参考图12）的过程中，所述灰化工艺采用的氧等离子体能够迅速充分地进入所述通孔201a中，从而能够充分去除所述通孔201a内的底部抗反射层202a，避免底部抗反射层的材料残留，从而确保所述通孔201a的侧壁平整，后续在所述填充金属层形成互连结构的过程中，金属层内部不会出现空洞等缺陷，可以提高后续形成的互连结构的电学性能。
请参考图14，沿第一沟槽402（请参考图13）刻蚀所述绝缘层102，形成第二沟槽403，所述第二沟槽403和通孔201a构成双大马士革结构。
采用干法刻蚀工艺刻蚀所述绝缘层102，同时所述干法刻蚀工艺还将剩余的低温氧化物层301（请参考图13）和绝缘层102表面的底部抗反射层202（请参考图12）去除。所述第二沟槽403和通孔201a构成双大马士革结构。
后续在所述第二沟槽403和通孔201a内填充金属层，并以所述介质层的表面作为研磨停止层，对所述金属层进行平坦化，形成互连结构。
本实施例中，先形成第一沟槽降低了通孔的深宽比，再去除所述通孔内的底部抗反射层。由于所述通孔的深宽比下降，进而在去除所述通孔内的底部反射层时，刻蚀气体更容易进入到通孔内，确保将所述通孔内的底部抗反射材料完全去除。并且由于所述通孔的高度下降，使得通孔上方和底部的刻蚀速率比较均匀，可以防止现有技术中通孔上方的刻蚀速率过快对介质层造成损伤。所以本发明技术方案形成的双大马士革结构的内壁表面平整，从而可以提高后续在所述双大马士革结构内填充金属形成的互连结构的电学连接性能。
并且，在形成第一沟槽之后，先去除所述通孔内的剩余底部抗反射层，然后再刻蚀所述介质层形成第二沟槽。如果不去除所述底部抗反射层，而是继续刻蚀介质层形成第二沟槽，会影响所述双大马士革结构的侧壁形貌。由于刻蚀介质层，形成第二沟槽时，底部抗反射层的刻蚀速率大于介质层的刻蚀速率，两者的刻蚀比较难控制，并且所述第二沟槽的深度较大，从而刻蚀的底部抗反射层的量较大，导致刻蚀过程中会产生大量的底部抗反射层的刻蚀副产物，所述底部抗反射层刻蚀副产物会影响刻蚀气体对介质层的刻蚀效率，导致对介质层的刻蚀速率下降甚至停止，同时刻蚀气体还会对刻蚀底部抗反射层之后暴露出来的通孔侧壁造成一定的损伤，影响通孔的尺寸和通孔的侧壁形貌。去除所述通孔内的剩余底部抗反射层之后，在刻蚀所述介质层形成第二沟槽时，刻蚀所述介质层的刻蚀速率比较均匀，并且通孔的侧壁未被覆盖，在接触刻蚀气体之后，会在侧壁表面形成聚合物，从而在刻蚀过程中，使通孔侧壁不受损伤，保持通孔的侧壁形貌。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种双大马士革结构的形成方法，其特征在于，包括：
提供基底；
在所述基底表面形成介质层；
在所述介质层内形成通孔；
在所述通孔内形成底部抗反射层，所述底部抗反射层填充满所述通孔并覆盖介质层的表面；
在所述底部抗反射层表面形成具有开口的掩膜层，所述开口位置位于通孔位置上方，暴露出底部抗反射层的部分表面；
去除所述开口下方的部分底部抗反射层，暴露出部分介质层的表面以及所述通孔内的底部抗反射层的表面；
沿所述开口刻蚀介质层和通孔内的底部抗反射层，形成第一沟槽；
去除所述通孔内的剩余底部抗反射层；
沿第一沟槽刻蚀介质层，形成第二沟槽。
2.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述开口的宽度大于通孔的宽度。
3.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述通孔的深宽比为3:1～12:1。
4.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述开口的宽度为180～500nm，所述通孔的宽度为40～80nm。
5.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述底部抗反射层的材料包括未掺氮的碳化物或光刻胶。
6.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述掩膜层包括：位于所述底部抗反射层表面的低温氧化物层、位于所述低温氧化物层表面的顶部抗反射层和位于所述顶部抗反射层表面的光刻胶层。
7.根据权利要求6所述的双大马士革结构的形成方法，其特征在于，所述底部抗反射层与低温氧化物层之间具有刻蚀选择性。
8.根据权利要求6所述的双大马士革结构的形成方法，其特征在于，所述低温氧化物层的厚度为
9.根据权利要求6所述的双大马士革结构的形成方法，其特征在于，形成所述具有开口的掩膜层的方法包括：图形化所述光刻胶层，然后以所述图形化的光刻胶层为掩膜，以所述底部抗反射层为停止层，刻蚀所述顶部抗反射层和低温氧化物层，形成开口。
10.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，采用灰化工艺去除所述开口下方的位于介质层表面的部分底部抗反射层。
11.根据权利要求6所述的双大马士革结构的形成方法，其特征在于，还包括：去除所述开口下方的位于介质层表面的部分底部抗反射层的同时，去除所述光刻胶层和顶部抗反射层。
12.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述第一沟槽的深度和第二沟槽的深度小于介质层的厚度。
13.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述第一沟槽的深度为200nm～1500nm。
14.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀所述介质层和通孔内的部分底部抗反射。
15.根据权利要求6所述的双大马士革结构的形成方法，其特征在于，还包括：刻蚀所述介质层和通孔内的部分底部抗反射层的同时，刻蚀所述低温氧化物层。
16.根据权利要求6所述的双大马士革结构的形成方法，其特征在于，还包括：刻蚀形成所述第一沟槽后，剩余的低温氧化物层的厚度小于通孔内剩余部分底部抗反射层的厚度。
17.根据权利要求1所述的双大马士革结构的形成方法，其特征在于，所述介质层包括位于基底表面的刻蚀阻挡层和绝缘层。
18.根据权利要求17所述的双大马士革结构的形成方法，其特征在于，所述绝缘层包括氧化物层或低K介质层。
CN201310157829.8A 2013-04-28 2013-04-28 双大马士革结构的形成方法 Pending CN104124202A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310157829.8A CN104124202A (zh) 2013-04-28 2013-04-28 双大马士革结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310157829.8A CN104124202A (zh) 2013-04-28 2013-04-28 双大马士革结构的形成方法

Publications (1)

Publication Number Publication Date
CN104124202A true CN104124202A (zh) 2014-10-29

Family

ID=51769568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157829.8A Pending CN104124202A (zh) 2013-04-28 2013-04-28 双大马士革结构的形成方法

Country Status (1)

Country Link
CN (1) CN104124202A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN111554611A (zh) * 2020-04-29 2020-08-18 上海华虹宏力半导体制造有限公司 双大马士革结构的形成方法
CN112071804A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113053805A (zh) * 2021-03-11 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175932A1 (en) * 2003-03-06 2004-09-09 Samsung Electronics Co., Ltd. Method of forming a via contact structure using a dual damascene technique
US20080138997A1 (en) * 2006-12-08 2008-06-12 Applied Materials, Inc. Two step etching of a bottom anti-reflective coating layer in dual damascene application
US20090156012A1 (en) * 2007-12-12 2009-06-18 Applied Materials, Inc. Method for fabricating low k dielectric dual damascene structures
US20100022091A1 (en) * 2008-07-25 2010-01-28 Li Siyi Method for plasma etching porous low-k dielectric layers
US20110021021A1 (en) * 2007-01-16 2011-01-27 United Microelectronics Corp. Method of fabricating dual damascene structure
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride
CN102386126A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制作用于形成双大马士革结构的半导体器件结构的方法
CN102903628A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175932A1 (en) * 2003-03-06 2004-09-09 Samsung Electronics Co., Ltd. Method of forming a via contact structure using a dual damascene technique
US20080138997A1 (en) * 2006-12-08 2008-06-12 Applied Materials, Inc. Two step etching of a bottom anti-reflective coating layer in dual damascene application
US20110021021A1 (en) * 2007-01-16 2011-01-27 United Microelectronics Corp. Method of fabricating dual damascene structure
US20090156012A1 (en) * 2007-12-12 2009-06-18 Applied Materials, Inc. Method for fabricating low k dielectric dual damascene structures
US20100022091A1 (en) * 2008-07-25 2010-01-28 Li Siyi Method for plasma etching porous low-k dielectric layers
US20110079918A1 (en) * 2009-10-01 2011-04-07 Applied Materials, Inc. Plasma-based organic mask removal with silicon fluoride
CN102386126A (zh) * 2010-09-03 2012-03-21 中芯国际集成电路制造(上海)有限公司 制作用于形成双大马士革结构的半导体器件结构的方法
CN102903628A (zh) * 2011-07-25 2013-01-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN111554611A (zh) * 2020-04-29 2020-08-18 上海华虹宏力半导体制造有限公司 双大马士革结构的形成方法
CN112071804A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种半导体器件及其制造方法
CN113053805A (zh) * 2021-03-11 2021-06-29 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构
CN113053805B (zh) * 2021-03-11 2022-06-10 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Similar Documents

Publication Publication Date Title
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US6924228B2 (en) Method of forming a via contact structure using a dual damascene technique
US20210225765A1 (en) Semiconductor device and manufacturing method thereof
US8298935B2 (en) Dual damascene process
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
US9613880B2 (en) Semiconductor structure and fabrication method thereof
US8669180B1 (en) Semiconductor device with self aligned end-to-end conductive line structure and method of forming the same
TW201810591A (zh) 半導體裝置與其形成方法
US9396988B2 (en) Methods for fabricating semiconductor devices using liner layers to avoid damage to underlying patterns
CN108074861B (zh) 半导体结构及其制造方法
KR20100122701A (ko) 반도체 소자의 제조방법
CN115116938A (zh) 半导体结构及其形成方法
US20240339327A1 (en) Method of forming semiconductor device using wet etching chemistry
CN104425210A (zh) 半导体结构的形成方法
CN104124202A (zh) 双大马士革结构的形成方法
US20230011792A1 (en) Self-Aligned Interconnect Structure And Method Of Forming The Same
US9741614B1 (en) Method of preventing trench distortion
KR20080024066A (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
KR100441685B1 (ko) 듀얼 다마신 공정
CN104979273A (zh) 形成互连结构的方法
CN111293074B (zh) 半导体结构及其形成方法
US7622331B2 (en) Method for forming contacts of semiconductor device
US7704820B2 (en) Fabricating method of metal line
KR100833424B1 (ko) 반도체 메모리 소자의 금속배선 제조방법
TWI509740B (zh) 雙鑲嵌製程

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141029