KR100441685B1 - 듀얼 다마신 공정 - Google Patents
듀얼 다마신 공정 Download PDFInfo
- Publication number
- KR100441685B1 KR100441685B1 KR10-2002-0057192A KR20020057192A KR100441685B1 KR 100441685 B1 KR100441685 B1 KR 100441685B1 KR 20020057192 A KR20020057192 A KR 20020057192A KR 100441685 B1 KR100441685 B1 KR 100441685B1
- Authority
- KR
- South Korea
- Prior art keywords
- dual damascene
- fluorocarbon
- layer
- recessed region
- interlayer insulating
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 230000009977 dual effect Effects 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 132
- 239000011229 interlayer Substances 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 150000001875 compounds Chemical class 0.000 claims description 11
- QLOAVXSYZAJECW-UHFFFAOYSA-N methane;molecular fluorine Chemical compound C.FF QLOAVXSYZAJECW-UHFFFAOYSA-N 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 7
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000009835 boiling Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000006227 byproduct Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- NJCQVAKYBOCUCS-UHFFFAOYSA-N [C].F Chemical compound [C].F NJCQVAKYBOCUCS-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
듀얼 다마신 공정을 제공한다. 이 방법은 금속층간절연막을 관통하는 제 1 리세스된 영역을 하부 보호막으로 채우고, 상기 하부 보호막과 상기 금속층간절연막을 동시에 식각하여 상기 제 1 리세스된 영역의 상부에 상기 제 1 리세스된 영역보다 깊이가 얕고 폭이 넓은 제 2 리세스된 영역을 형성하며, 상기 하부 보호막에 대해 상기 금속층간절연막의 식각 선택비가 0.5 내지 1.5의 값이 되는 식각 가스를 사용한다. 따라서, 부산물이나 산화물 기둥의 형성 없이 듀얼 다마신 구조를 형성할 수 있다.
Description
본 발명은 반도체 제조 방법에 관한 것으로, 좀더 상세하게 듀얼 다마신 공정에 관한 것이다.
일반적으로 반도체 배선 형성시 널리 사용되는 금속으로는 텅스텐, 알루미늄, 및 구리등이 있다. 구리는 텅스텐과 알루미늄에 비하여 비저항이 작으며 신뢰성이 우수한 배선 재료이다. 따라서, 반도체 배선을 구리로 대체하려는 연구가 활발히 진행되고 있다.
한편, 구리는 텅스텐과 알루미늄과는 달리 건식 식각에 의한 배선 형성이 어려운 재료이다. 따라서, 건식 식각 공정을 거치지 않으면서 구리로 콘택플러그와 배선을 동시에 형성할 수 있는 방법에 관하여 활발히 연구되고 있으며, 이러한 공정을 듀얼 다마신(dual damascene) 공정이라고 한다. 듀얼 다마신 공정에서는 콘택홀과 배선을 동시에 형성하며, 층간 절연막에 콘택홀과 배선 형성 영역을 미리 형성하고, 구리를 적층한 후 CMP 공정으로 평탄화하여 완성한다.
듀얼 다마신 공정을 위한 듀얼 다마신 구조를 형성하는 종래의 방법은 다음과 같다.
도 1은 종래 기술에 따라 형성된 듀얼 다마신 구조를 갖는 반도체 장치의 단면도를 나타낸다.
도 1의 듀얼 다마신 구조를 형성하는 방법은 다음과 같다. 먼저 반도체 기판(10) 상에 하부막(11)과 층간절연막(12)을 차례로 적층한 후, 상기 층간절연막(12)을 패터닝하고 하부배선(13)을 형성한다. 상기 하부배선(13)과 상기 층간절연막(12) 상의 전면에 제 1 식각 저지막(15), 하부금속층간절연막(17), 제 2 식각 저지막(19), 상부 금속층간절연막(21)을 차례로 형성한다. 이때, 상기 제 1 및 제 2 식각 저지막(15, 19)들은 실리콘 질화막(Si3N4)등으로 형성할 수 있으며 상기 상부 및 하부 금속층간절연막들(21, 17)은 실리콘 산화막 계열의 막질로 형성할 수 있다. 포토레지스트 패턴을 이용하여 상기 상부금속층간절연막(21), 상기 제 2 식각저지막(19), 및 상기 하부금속층간절연막(17)을 차례로 패터닝하여 상기 제 1 식각저지막을 노출시키는 제 1 리세스된 영역(22)을 형성한다. 다른 포토레지스트패턴을 이용하여 상기 상부금속층간절연막(21)을 식각하여 상기 제 2 식각 저지막(19)의 상부에 상기 제 1 리세스된 영역(22)보다 깊이가 얕고 폭이 넓은 제 2 리세스된 영역(23)을 형성하여 상기 제 2 식각 저지막의 일부를 노출시킨다. 이때, 식각 가스로 주로 불화탄소 계열의 가스를 사용한다. 그 후, 상기 노출된 제 2 식각 저지막을 패터닝함과 동시에 상기 제 1 리세스된 영역(22)을 형성하는 과정에서 노출된 상기 제 1 식각 저지막을 패터닝하여 상기 하부배선(13)을 노출시킨다.
상기 식각 과정들에서, 상기 제 1 식각 저지막(15)과 상기 상부금속층간절연막(21)은 종래의 식각 가스를 사용할 때 식각 선택비가 낮아, 제 2 리세스된 영역을 형성하기 위해 상기 상부금속층간절연막(21)을 식각할 때, 상기 제 1 식각 저지막(15)도 식각되고, 더 나아가 상기 하부배선(13)도 식각된다. 따라서, 상기 하부 배선(13)과 식각 가스와 반응하여 부산물(P)을 만들고, 상기 부산물(P)은 세정 공정에서도 잘 제거되지 않아 반도체 소자의 신뢰성을 감소시킨다.
도 2a 내지 도 2c는 다른 종래 기술에 따라 반도체 듀얼 다마신 구조를 형성하는 방법을 나타내는 공정단면도들이다.
도 2a를 참조하면, 도 1의 문제점을 해결하기 위하여, 상기 하부배선(13)과 상기 제 1 식각 저지막(15)을 보호하도록, 도 2a와 같이 제 1 리세스된 영역이 형성된 반도체 기판의 전면 상에 반사방지막(BARC, bottom anti-refractive coating, 25)을 콘포말하게 적층한다.
도 2b를 참조하면, 상기 반사방지막(25)이 적층된 반도체 기판 상에 포토레지스트 패턴(PR)을 형성한 후, 상기 포토레지스트 패턴(PR)을 이용하여, 상기 반사방지막(25)을 에치백하여 상기 상부금속층간절연막(21)을 노출시킨다. 이때, 상기 에치백 공정으로 인해, 상기 포토레지스트 패턴(PR)의 하부에 제 1 반사방지막 패턴(25a)이 남으며 상기 제 1 리세스된 영역의 측벽과 저면을 덮도록 제 2 반사방지막 패턴(25b)이 남는다. 상기 제 2 반사방지막 패턴(25b)의 상단이 도 2b와 같이 상기 제 2 식각 저지막(19) 보다 높게 형성될 수 있다.
도 2c를 참조하면, 상기 포토레지스트 패턴(PR)을 이용하여, 상기 상부금속층간절연막(21)을 건식식각하여 제 2 식각 저지막(19)을 노출키며 상기 제 2 식각 저지막(19) 상에 상기 제 1 리세스된 영역(22)보다 깊이가 얕고 폭이 넓은 제 2 리세스된 영역(23)을 형성한다. 도 2b와 같이 상기 제 2 반사방지막 패턴(25b)의 상단이 상기 제 2 식각 저지막(19) 보다 높게 형성되었을 경우, 제 2 리세스된 영역(23)을 형성하기 위해 상기 상부금속층간절연막(21)이 건식식각되면서, 상기 제 2 반사방지막 패턴(25b)으로 인해 상기 제 2 식각 저지막 상에 산화물 기둥(fence, 21a)이 형성된다. 상기 산화물 기둥(21a)은 후속의 공정에서 여러 문제를 유발한다. 예를 들어 후속공정으로 장벽금속층을 형성할 경우 상기 산화물 기둥(21a)의 프로파일을 따라 증착하기가 어렵다. 따라서, 상기 산화물 기둥(21a)이 형성되지 않으면서, 하부배선(13)을 보호할 수 있는 듀얼 다마신 구조의 형성 방법이 요구된다.
따라서, 상기 문제를 해결하기 위하여, 본 발명의 기술적 과제는 산화물 기둥이 형성되지 않으며 하부배선을 보호할 수 있는 듀얼 다마신 구조의 형성 방법을제공하는데 있다.
도 1은 종래 기술에 따라 형성된 듀얼 다마신 구조를 갖는 반도체 장치의 단면도를 나타낸다.
도 2a 내지 도 2c는 종래 기술에 따라 듀얼 다마신 구조를 형성하는 과정을 나타내는 공정 단면도들이다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시에에 따라 듀얼 다마신 구조를 형성하는 과정을 나타내는 공정 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 금속층간절연막을 관통하는 제 1 리세스된 영역을 하부 보호막으로 채우고, 상기 하부 보호막과 상기 금속층간절연막을 동시에 식각하여 상기 제 1 리세스된 영역의 상부에 상기 제 1 리세스된 영역보다 깊이가 얕고 폭이 넓은 제 2 리세스된 영역을 형성하며, 상기 하부 보호막에 대해 상기 금속층간절연막의 식각 선택비가 0.5 내지 1.5의 값이 되는 식각 가스를 사용하여 상기 제 2 리세스된 영역을 형성하는 것을 특징으로 한다.
좀 더 구체적으로, 본 발명에 따른 듀얼 다마신 공정은 다음과 같다. 먼저, 하부 배선을 갖는 반도체 기판의 전면 상에 제 1 식각 저지막, 하부 금속층간절연막, 제 2 식각 저지막, 및 상부 금속층간절연막을 차례로 형성한다. 상기 상부 금속층간절연막, 상기 제 2 식각저지막, 및 상기 하부 금속층간 절연막을 제 1 식각 공정을 사용하여 연속적으로 패터닝하여 상기 제 1 식각저지막의 소정영역을 노출시키는 제 1 리세스된 영역을 형성한다. 상기 제 1 리세스된 영역의 내부 및 상기 상부 금속층간 절연막 상에 평탄화된 표면을 갖는 하부 보호막을 형성한다. 상기 하부 보호막 및 상기 상부금속층간절연막을 제 2 식각 공정을 사용하여 연속적으로 패터닝하여 상기 제 1 리세스된 영역과 중첩되고 상기 제 1 리세스된 영역보다 넓은 폭을 갖는 제 2 리세스된 영역을 형성하되, 상기 제 2 식각 공정은 상기 상부 금속층간절연막의 식각 선택비가 상기 하부 보호막에 대하여 0.5 내지 1.5인 식각가스를 사용하여 실시하여 상기 제 1 리세스된 영역의 바닥 상에 하부 보호막 패턴을 남긴다. 상기 하부 보호막 패턴을 선택적으로 제거하여 상기 제 1 식각 저지막의 상기 소정영역을 노출시킨다. 적어도 상기 제 1 리세스된 영역에 의해 노출된 상기 제 1 식각 저지막을 제거하여 상기 하부배선을 노출시킨다.
상기 방법에 있어서, 상기 하부 및 상부 금속 층간 절연막들은 바람직하게는 실리콘옥시카바이드(Silicon Oxycarbide, SiOC:H)로 이루어진다. 상기 하부 보호막은 바람직하게는 HSQ(Hydrogen Silsesquioxane)로 이루어진다.
상기 방법에 있어서, 상기 제 2 식각 공정은 고비불화탄소(CVFW)와 저비불화탄소(CXFY)의 혼합 가스를 사용하여 진행될 수 있다. 이때, 상기 고비불화탄소의 화학 구조식 CVFW에 있어서, V/W가 0.5이상이며, 바람직하게 상기 고비불화탄소는 C4F6, C5F8, 및 C4F8으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 저비불화탄소의 화학 구조식 CXFY에 있어서, X/Y가 0.4이하이며, 바람직하게 상기 저비불화탄소는 CF4및 C2F6으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 저비불화탄소(CXFY)에 대한 상기 고비불화탄소(CVFW)의 가스 유량비는 바람직하게 0.5 내지 1.5이다.
상기 방법에 있어서, 상기 제 2 식각 공정은 고비불화탄소(CVFW)와 불화수소탄소(CHTFU)의 혼합 가스를 사용하여 진행될 수 있다. 이때, 상기 고비불화탄소의 화학 구조식 CVFW에 있어서, V/W가 0.5이상이며, 바람직하게 상기 고비불화탄소는C4F6, C5F8, 및 C4F8으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 불화수소탄소 바람직하게 CH3F, CH2F2, 및 CHF3으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 고비불화탄소(CVFW)에 대한 상기 불화수소탄소(CHTFU)의 가스 유량비는 바람직하게 0.5 내지 1.5이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따라 듀얼 다마신 구조를 형성하는 방법을 나타내는 공정 단며도들이다.
도 3a를 참조하면, 반도체 기판(100) 상에 하부막(110)과 층간절연막(120)을 차례로 적층한다. 상기 하부막(110)과 상기 층간절연막(120)은 실리콘 산화막 계열의 막으로 이루어질 수 있다. 상기 층간 절연막을 패터닝하여 트렌치를 형성하고 상기 트렌치가 형성된 상기 반도체 기판(100)의 전면 상에 도전막을 적층하여 상기트렌치 안을 채운다. 상기 도전막은 구리, 알루미늄 또는 텅스텐으로 형성할 수 있다. 상기 도전막이 형성된 상기 반도체 기판(100) 상에 대해 CMP 공정을 실시하여 상기 층간 절연막(120)을 노출시키고 상기 트렌치 안에만 도전막을 남겨 하부배선(130)을 형성한다. 상기 하부배선(130)이 형성된 상기 반도체 기판(100)에 제 1 식각 저지막(150), 하부금속층간절연막(170), 제 2 식각 저지막(190), 및 상부금속층간절연막(210)을 차례로 적층한다. 상기 상부금속층간절연막(210) 상에 제 1 포토레지스트 패턴(PR1)을 형성한다. 상기 제 1 및 제 2 식각 저지막들(150, 190)은 실리콘 탄화막(SiC) 또는 실리콘 질화막(Si3N4)으로 이루어질 수 있다. 상기 하부 및 상부 금속층간절연막들(170, 210)은 유전율이 낮은 물질로, 바람직하게는 실리콘옥시카바이드(Silicon oxycarbide, SiOC:H)으로 이루어질 수 있다.
도 3b를 참조하면, 상기 제 1 포토레지스트 패턴(PR 1)을 사용하여 상기 상부금속층간절연막(210), 상기 제 2 식각저지막(190) 및 상기 하부금속층간절연막(170)을 차례로 패터닝하는 제 1 식각 공정을 진행하여, 상기 제 1 식각 저지막(190)을 노출시키는 제 1 리세스된 영역(220)을 형성한다. 상기 제 1 리세스된 영역(220)은 콘택홀이나 비아홀일 수 있다. 상기 제 1 포토레지스트 패턴(PR1)을 제거한다.
도 3c를 참조하면, 상기 제 1 리세스된 영역(220)이 형성된 상기 반도체 기판(100)의 전면 상에 하부 보호막(250)을 형성하여 상기 제 1 리세스된 영역(220)을 채운다. 이때, 상기 하부 보호막(250)은 산화물 계열의 막으로, 바람직하게는HSQ(Hydrogen Silsesquioxane)으로 이루어질 수 있다. 상기 하부 보호막(250)을 CMP 공정으로 평탄화하여 상기 상부금속층간절연막(210) 상에 상기 하부 보호막(250)이 소정의 두께를 갖도록 한다. 상기 평탄화된 상기 하부 보호막(250) 상에 제 2 포토레지스트 패턴(PR2)을 형성한다.
도 3d를 참조하면, 상기 제 2 포토레지스트 패턴(PR2)을 사용하여 상기 하부 보호막(250)과 상기 상부 금속층간절연막(210)을 동시에 패터닝하는 제 2 식각 공정을 실시한다. 이때, 상기 제 2 식각 공정은 인시튜(in-situ) 방식으로 진행되며, 상기 하부 보호막(250)이 상기 제 2 식각 저지막(190)의 높이보다 낮아질 때 정지된다. 상기 제 2 식각 저지막(190)은 상기 하부금속층간절연막(170)을 보호한다. 상기 제 2 식각 공정으로 상기 제 2 식각 저지막(190)의 상부에 상기 제 1 리세스된 영역(220)보다 깊이가 낮고 폭이 넓은 제 2 리세스된 영역(230)이 형성된다. 상기 제 2 리세스된 영역(230)은 주로 배선이 형성될 그루브(groove)의 형태를 갖는다. 상기 제 2 포토레지스트 패턴(PR2)의 하부와 상기 제 1 리세스된 영역(220)의 하부에 각각 제 1 하부 보호막 패턴(250a)과 제 2 하부 보호막 패턴(250b)이 남는다.
상기 제 2 식각 공정에 있어서, 만약 상기 상부 금속층간절연막(210)에 비해 상기 하부 보호막(250)이 매우 빠른 식각율을 갖는다면, 종래기술에서처럼, 상기 제 1 식각 저지막(150)도 패터닝되어 상기 하부배선(130)이 손상될 수 있다. 만약 매우 느린 식각율을 갖는다면, 다른 종래기술에서처럼 상기 하부 보호막(250)의 측벽을 덮는 산화물 기둥이 형성될 수 있다. 따라서, 식각 가스를 조절하여 상기 하부 보호막(250)에 대해 상기 상부 금속층간 절연막(210)이 0.5 내지 1.5의 식각 선택비를 갖도록 한다. 상기 하부 보호막(250)과 상기 제 2 식각 저지막(190)은 적어도 10:1의 식각 선택비를 갖도록 한다. 이를 위해, 상기 식각 가스로 고비불화탄소(CVFW)와 저비불화탄소(CXFY)의 혼합 가스를 사용할 수 있다. 이때, 상기 고비불화탄소의 화학 구조식 CVFW에 있어서, V/W가 0.5이상이며, 바람직하게 상기 고비불화탄소는 C4F6, C5F8, 및 C4F8으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 저비불화탄소의 화학 구조식 CXFY에 있어서, X/Y가 0.4이하이며, 바람직하게 상기 저비불화탄소는 CF4및 C2F6으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 식각 가스로 상기 고비불화탄소(CVFW)와 상기 저비불화탄소(CXFY)의 혼합 가스를 사용할 시, 상기 저비불화탄소(CXFY)에 대한 상기 고비불화탄소(CVFW)의 가스 유량비는 바람직하게 0.5 내지 1.5이다. 상기 제 2 식각 공정은 상기 식각 가스로 고비불화탄소(CVFW)와 불화수소탄소(CHTFU)의 혼합 가스를 사용할 수 있다. 이때, 상기 불화수소탄소는 바람직하게 CH3F, CH2F2, 및 CHF3으로 이루어지는 그룹에서 선택되는 하나의 화합물이다. 상기 식각 가스로 고비불화탄소(CVFW)와 불화수소탄소(CHTFU)의 혼합 가스를 사용할 때, 상기 고비불화탄소(CVFW)에 대한 상기 불화수소탄소(CHTFU)의 가스 유량비는 바람직하게 0.5 내지1.5이다.
도 3e를 참조하면, 상기 제 2 포토레지스트 패턴(PR2)을 제거한다. 상기 하부 보호막 패턴들(250a, 250b)을 습식식각으로 제거하며 이때, 불산(HF) 용액을 사용할 수 있다.
도 3f를 참조하면, 상기 상부금속층간절연막(210)을 식각 마스크로 사용하여 상기 노출된 제 2 식각 저지막(190)을 제거한다. 이때, 상기 제 1 리세스된 영역(220)의 하부에 노출된 상기 제 1 식각 저지막(150)도 동시에 제거되며 상기 하부배선(130)이 노출되어 상기 제 1 리세스된 영역(220)과 제 2 리세스된 영역(230)을 구비하는 듀얼 다마신 콘택홀을 완성한다.
후속공정으로 상기 듀얼 다마신 콘택홀이 상기 반도체 기판(100)의 전면 상에 장벽 금속층과 구리막을 차례로 적층한 후, CMP 공정으로 평탄화하여, 듀얼 다마신 구조의 구리 배선을 완성한다.
따라서, 본 발명의 듀얼 다마신 공정에 따르면, 금속층간절연막을 관통하는 제 1 리세스된 영역을 하부 보호막으로 채우고, 상기 하부 보호막과 상기 금속층간절연막을 동시에 식각하여 상기 제 1 리세스된 영역의 상부에 상기 제 1 리세스된 영역보다 깊이가 얕고 폭이 넓은 제 2 리세스된 영역을 형성하며, 상기 하부 보호막에 대해 상기 금속층간절연막의 식각 선택비가 0.5 내지 1.5의 값이 되는 식각 가스를 사용하여 부산물이나 산화물 기둥의 형성이 없이 듀얼 다마신 구조를 형성할 수 있다.
Claims (14)
- 하부 배선을 갖는 반도체 기판의 전면 상에 제 1 식각 저지막, 하부 금속층간절연막, 제 2 식각 저지막, 및 상부 금속층간절연막을 차례로 형성하고,상기 상부 금속층간절연막, 상기 제 2 식각저지막, 및 상기 하부 금속층간 절연막을 제 1 식각 공정을 사용하여 연속적으로 패터닝하여 상기 제 1 식각저지막의 소정영역을 노출시키는 제 1 리세스된 영역을 형성하고,상기 제 1 리세스된 영역의 내부 및 상기 상부 금속층간 절연막 상에 평탄화된 표면을 갖는 하부 보호막을 형성하고,상기 하부 보호막 및 상기 상부금속층간절연막을 제 2 식각 공정을 사용하여 연속적으로 패터닝하여 상기 제 1 리세스된 영역과 중첩되고 상기 제 1 리세스된 영역보다 넓은 폭을 갖는 제 2 리세스된 영역을 형성하되, 상기 제 2 식각 공정은 상기 상부 금속층간절연막의 식각 선택비가 상기 하부 보호막에 대하여 0.5 내지 1.5인 식각가스를 사용하여 실시하여 상기 제 1 리세스된 영역의 바닥 상에 하부 보호막 패턴을 남기고,상기 하부 보호막 패턴을 선택적으로 제거하여 상기 제 1 식각 저지막의 상기 소정영역을 노출시키고,적어도 상기 제 1 리세스된 영역에 의해 노출된 상기 제 1 식각 저지막을 제거하여 상기 하부배선을 노출시키는 것을 포함하는 듀얼 다마신 공정.
- 제 1 항에 있어서,상기 상부 및 하부 금속 층간 절연막들은 실리콘옥시카바이드(Silicon Oxycarbide, SiOC:H)로 이루어지는 것을 특징으로 하는 듀얼 다마신 공정.
- 제 1 항에 있어서,상기 하부 보호막은 HSQ(Hydrogen Silsesquioxane)로 이루어지는 것을 특징으로 하는 듀얼 다마신 공정.
- 제 1 항에 있어서,상기 제 2 식각 공정은 고비불화탄소(CVFW)와 저비불화탄소(CXFY)의 혼합 가스를 식각 가스로 사용하여 진행되는 것을 특징으로 하는 듀얼 다마신 공정.
- 제 4 항에 있어서,상기 고비불화탄소의 화학 구조식 CVFW에 있어서, V/W가 0.5이상인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 5 항에 있어서,상기 고비불화탄소는 C4F6, C5F8, 및 C4F8으로 이루어지는 그룹에서 선택되는 하나의 화합물인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 4 항에 있어서,상기 저비불화탄소의 화학 구조식 CXFY에 있어서, X/Y가 0.4이하인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 7 항에 있어서,상기 저비불화탄소는 CF4및 C2F6으로 이루어지는 그룹에서 선택되는 하나의 화합물인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 4 항에 있어서,상기 저비불화탄소(CXFY)에 대한 상기 고비불화탄소(CVFW)의 가스 유량비가 0.5 내지 1.5인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 1 항에 있어서,상기 제 2 식각 공정은 고비불화탄소(CVFW)와 불화수소탄소(CHTFU)의 혼합 가스를 식각가스로 사용하여 진행되는 것을 특징으로 하는 듀얼 다마신 공정.
- 제 10 항에 있어서,상기 고비불화탄소의 화학 구조식 CVFW에 있어서, V/W가 0.5이상인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 11 항에 있어서,상기 고비불화탄소는 C4F6, C5F8, 및 C4F8으로 이루어지는 그룹에서 선택되는 하나의 화합물인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 10 항에 있어서,상기 불화수소탄소 CH3F, CH2F2, 및 CHF3으로 이루어지는 그룹에서 선택되는 하나의 화합물인 것을 특징으로 하는 듀얼 다마신 공정.
- 제 10 항에 있어서,상기 고비불화탄소(CVFW)에 대한 상기 불화수소탄소(CHTFU)의 가스 유량비가 0.5 내지 1.5인 것을 특징으로 하는 듀얼 다마신 공정.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057192A KR100441685B1 (ko) | 2002-09-19 | 2002-09-19 | 듀얼 다마신 공정 |
| JP2003303596A JP2004111950A (ja) | 2002-09-19 | 2003-08-27 | デュアルダマシン工程 |
| US10/654,770 US7033944B2 (en) | 2002-09-19 | 2003-09-04 | Dual damascene process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0057192A KR100441685B1 (ko) | 2002-09-19 | 2002-09-19 | 듀얼 다마신 공정 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040025287A KR20040025287A (ko) | 2004-03-24 |
| KR100441685B1 true KR100441685B1 (ko) | 2004-07-27 |
Family
ID=31987484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0057192A KR100441685B1 (ko) | 2002-09-19 | 2002-09-19 | 듀얼 다마신 공정 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7033944B2 (ko) |
| JP (1) | JP2004111950A (ko) |
| KR (1) | KR100441685B1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100632473B1 (ko) * | 2004-08-03 | 2006-10-09 | 삼성전자주식회사 | 염기성 물질 확산 장벽막을 사용하는 미세 전자 소자의듀얼 다마신 배선의 제조 방법 |
| JP4492949B2 (ja) | 2004-11-01 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 電子デバイスの製造方法 |
| US7915735B2 (en) | 2005-08-05 | 2011-03-29 | Micron Technology, Inc. | Selective metal deposition over dielectric layers |
| US7569478B2 (en) | 2005-08-25 | 2009-08-04 | Tokyo Electron Limited | Method and apparatus for manufacturing semiconductor device, control program and computer storage medium |
| US20090093114A1 (en) * | 2007-10-09 | 2009-04-09 | Sean David Burns | Method of forming a dual-damascene structure using an underlayer |
| KR100965031B1 (ko) * | 2007-10-10 | 2010-06-21 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법 |
| US7910477B2 (en) * | 2007-12-28 | 2011-03-22 | Texas Instruments Incorporated | Etch residue reduction by ash methodology |
| US9425093B2 (en) * | 2014-12-05 | 2016-08-23 | Tokyo Electron Limited | Copper wiring forming method, film forming system, and storage medium |
| US10304725B2 (en) * | 2016-08-26 | 2019-05-28 | Tokyo Electron Limited | Manufacturing methods to protect ULK materials from damage during etch processing to obtain desired features |
| TWI796358B (zh) * | 2017-09-18 | 2023-03-21 | 美商應用材料股份有限公司 | 選擇性蝕刻的自對準通孔製程 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005049A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| JP2001203207A (ja) * | 2000-01-18 | 2001-07-27 | Nec Corp | 半導体集積回路の製造方法、半導体集積回路 |
| KR20020003017A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 폴리실리콘 플러그 형성방법 |
| US6365529B1 (en) * | 1999-06-21 | 2002-04-02 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
| US6455411B1 (en) * | 2000-09-11 | 2002-09-24 | Texas Instruments Incorporated | Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics |
| KR20030002623A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NZ195335A (en) | 1979-10-23 | 1983-12-16 | John Richard Muddle | Livestock weighing apparatus:platform supported on load beams |
| US4804052A (en) | 1987-11-30 | 1989-02-14 | Toledo Scale Corporation | Compensated multiple load cell scale |
| US5734128A (en) | 1994-06-07 | 1998-03-31 | Bbbb's Distributing, Inc. | Weighing crate for livestock |
| US5724267A (en) | 1996-07-02 | 1998-03-03 | Richards; James L. | Weight measuring apparatus using a plurality of sensors |
| US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
| US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
| US6362093B1 (en) * | 1999-08-20 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Dual damascene method employing sacrificial via fill layer |
| US6720249B1 (en) * | 2000-04-17 | 2004-04-13 | International Business Machines Corporation | Protective hardmask for producing interconnect structures |
| US6629056B2 (en) | 2001-03-29 | 2003-09-30 | Hee Chul Han | Apparatus and method for measuring a weight load exerted by a leg of a lab animal |
| US6753250B1 (en) * | 2002-06-12 | 2004-06-22 | Novellus Systems, Inc. | Method of fabricating low dielectric constant dielectric films |
-
2002
- 2002-09-19 KR KR10-2002-0057192A patent/KR100441685B1/ko not_active IP Right Cessation
-
2003
- 2003-08-27 JP JP2003303596A patent/JP2004111950A/ja active Pending
- 2003-09-04 US US10/654,770 patent/US7033944B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365529B1 (en) * | 1999-06-21 | 2002-04-02 | Intel Corporation | Method for patterning dual damascene interconnects using a sacrificial light absorbing material |
| KR20010005049A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| JP2001203207A (ja) * | 2000-01-18 | 2001-07-27 | Nec Corp | 半導体集積回路の製造方法、半導体集積回路 |
| KR20020003017A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 소자의 폴리실리콘 플러그 형성방법 |
| US6455411B1 (en) * | 2000-09-11 | 2002-09-24 | Texas Instruments Incorporated | Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics |
| KR20030002623A (ko) * | 2001-06-29 | 2003-01-09 | 주식회사 하이닉스반도체 | 다마신 공정을 이용한 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040058538A1 (en) | 2004-03-25 |
| US7033944B2 (en) | 2006-04-25 |
| KR20040025287A (ko) | 2004-03-24 |
| JP2004111950A (ja) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487948B1 (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 | |
| CN108074861B (zh) | 半导体结构及其制造方法 | |
| US20050037605A1 (en) | Method of forming metal interconnection layer of semiconductor device | |
| US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
| JP2003045969A (ja) | デュアルダマシン工程を利用した配線形成方法 | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| CN115116938A (zh) | 半导体结构及其形成方法 | |
| KR100441685B1 (ko) | 듀얼 다마신 공정 | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| CN1661799B (zh) | 半导体器件 | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| KR100607323B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
| KR101024871B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR100955838B1 (ko) | 반도체 소자 및 그 배선 제조 방법 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| JP5891846B2 (ja) | 半導体装置の製造方法 | |
| KR100842670B1 (ko) | 반도체 소자 제조방법 | |
| KR100727438B1 (ko) | 디엘씨 유기절연막을 이용한 금속배선 형성 방법 | |
| KR20040043931A (ko) | 반도체 소자의 층간 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120706 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |