CN115116938A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN115116938A
CN115116938A CN202110296833.7A CN202110296833A CN115116938A CN 115116938 A CN115116938 A CN 115116938A CN 202110296833 A CN202110296833 A CN 202110296833A CN 115116938 A CN115116938 A CN 115116938A
Authority
CN
China
Prior art keywords
layer
forming
hole
dielectric layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110296833.7A
Other languages
English (en)
Inventor
陈海洋
刘欢
赵颖石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110296833.7A priority Critical patent/CN115116938A/zh
Publication of CN115116938A publication Critical patent/CN115116938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Abstract

一种半导体结构及其形成方法，其中形成方法包括：提供具有第一金属层的基底；在基底上形成第一介质层；在第一介质层上形成第一掩膜结构；形成覆盖第一掩膜结构的平坦层；在平坦层上形成第二掩膜结构；以第二掩膜结构为掩膜刻蚀平坦层，在平坦层中形成暴露出部分所述第一掩膜结构的侧壁和顶部表面的第一开口；在第一开口的底部和侧壁表面形成保护层；沿第一开口刻蚀部分厚度的第一介质层，在第一介质层内形成初始通孔；去除所述平坦层；以第一掩膜结构为掩膜刻蚀第一介质层，在第一介质层内形成若干沟槽和通孔，通孔暴露出第一金属层。本发明提供的形成方法所形成的半导体结构，有利于提高电学性能和可靠性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。
为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。通孔是一种介于诸布线结构之间的电连接，随着元器件的关键尺寸不断变小，通孔的节距也一直在缩小，通孔的电阻急剧增大，对后段(Back End OfLine，BEOL)电路的性能影响很大，严重时会影响半导体器件的正常工作。
目前互连结构的形成工艺容易导致半导体结构的电学性能下降。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，有利于提高所形成的半导体结构的电学性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底内形成有第一金属层；在所述基底上形成第一介质层；在所述第一介质层上形成具有沟槽图形开口的第一掩膜结构，所述沟槽图形开口向第一方向延伸；形成覆盖所述第一掩膜结构的平坦层；在所述平坦层上形成具有通孔图形开口的第二掩膜结构，所述通孔图形开口位于部分所述沟槽图形开口上方，且在第二方向上，所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸，所述第二方向垂直于所述第一方向；以所述第二掩膜结构为掩膜刻蚀所述平坦层，直至暴露出所述第一介质层，在所述平坦层中形成第一开口，所述第一开口还暴露出部分所述第一掩膜结构的侧壁和顶部表面；在所述第一开口的底部和侧壁表面形成保护层；沿所述第一开口刻蚀部分厚度的所述第一介质层，在所述第一介质层内形成初始通孔；去除所述平坦层；以所述第一掩膜结构为掩膜刻蚀所述第一介质层，在所述第一介质层内形成若干沟槽和通孔，所述通孔暴露出所述第一金属层。
可选的，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅或碳氧化硅。
可选的，形成所述保护层的工艺包括化学气相沉积工艺或原子层沉积工艺。
可选的，所述保护层的厚度为
Figure BDA0002984660550000021
可选的，当形成多个沟槽时，在所述第二方向上，相邻所述沟槽之间的间距为10～60nm。
可选的，在所述第一方向上，所述通孔的侧壁与所述基底之间的夹角为60°～80°。
可选的，在形成第一介质层之前，还包括：在所述基底上形成刻蚀停止层。
可选的，形成若干沟槽和通孔的方法包括：以所述第一掩膜结构为掩膜刻蚀所述第一介质层，在所述第一介质层内形成初始沟槽，且所述刻蚀过程使所述初始通孔底部露出所述刻蚀停止层；去除所述第一掩膜结构；去除所述初始通孔露出的所述刻蚀停止层，形成通孔和沟槽。
可选的，所述刻蚀停止层的材料包括碳氮化硅、碳氧化硅、氮氧化硅或氮化硅。
可选的，去除所述刻蚀停止层的工艺包括干法刻蚀工艺。
可选的，所述第一掩膜结构的材料包括TiN、Ti或CuN。
可选的，去除所述第一掩膜结构的工艺包括湿法刻蚀工艺。
可选的，在形成所述沟槽和通孔之后，还包括：在所述沟槽和通孔中填充导电材料，在所述沟槽内形成第二金属层，在所述通孔内形成互连金属层，所述互连金属层连接所述第一金属层和所述第二金属层。
可选的，所述导电材料包括Cu、Ag、Au、Al或W的其中一种或多种。
相应的，本发明还提供一种半导体结构，包括：基底，所述基底内形成有底层介质层以及位于所述底层介质层内的第一金属层；刻蚀停止层，位于所述基底上；第一介质层，位于所述刻蚀阻挡层上；通孔，位于所述第一介质层内，所述通孔的底部暴露出所述第一金属层，在第一方向上，所述通孔的顶部宽度大于所述通孔的底部宽度，所述通孔的顶部宽度大于所述第一金属层的顶部宽度，且小于所述第一金属层的顶部宽度与邻近所述底层介质层的宽度之和；沟槽，位于所述第一介质层内，所述沟槽的底部与所述通孔的顶部相连通；第二金属层，位于所述沟槽内；互连金属层，位于所述通孔内，所述互连金属层连接所述第一金属层和所述第二金属层。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明在平坦层内形成第一开口之后，在第一开口的底部和侧壁表面形成保护层，所述保护层覆盖第一开口暴露出的第一掩膜结构的侧壁和顶部表面，在后续刻蚀第一介质层形成通孔和沟槽的过程中，一方面，所述保护层可以保护第一掩膜结构免受刻蚀损伤，保证第一掩膜结构图形的完整性，再以第一掩膜结构为掩膜刻蚀第一介质层形成沟槽时，在第二方向上相邻的沟槽之间的距离可以增大，后续在沟槽中形成第二金属层时，可以相邻的第二金属层发生桥接或电泄露；另一方面，由于所述保护层的存在，在刻蚀第一介质层时，需要先消耗掉保护层，第一介质层被刻蚀掉的量可以得到控制，形成的通孔的侧壁和基底之间的倒角角度增大，加大了后续在通孔中形成的互连金属层和第一金属层之间的距离，避免互连金属层和第一金属层之间发生桥接或短路。
附图说明
图1至图8是一实施例中半导体结构形成过程的结构示意图；
图9至图22是本发明一实施例中半导体结构形成过程各步骤对应的结构示意图。
具体实施方式
如背景技术所述，现有技术互连结构的形成工艺容易导致半导体结构的性能下降。现结合一种半导体结构的制造方法分析其性能下降的原因。
图1至图8是一实施例中半导体结构形成过程的结构示意图。
参考图1，提供基底100，所述基底100内形成有底层互连结构101，所述底层互连结构101包括底层介质层102，以及位于所述底层介质层102内的底层金属层103。
所述基底100包括第一区I和第二区II，后续步骤包括在所述基底100上形成介质层，在所述第一区I介质层内形成露出所述底层互连结构101的开口，在所述第二区II介质层内形成沟槽。
继续参考图1，在所述基底100和底层互连结构101上依次形成刻蚀停止层104、介质层105、氧化层106及硬掩模层107，所述硬掩模层107内具有露出所述氧化层106的沟槽图形开口108，所述沟槽图形开口108暴露出所述第一区I和第二区II的氧化层106；结合参考图2，图2为图1的俯视图，其中，所述沟槽图形开口108的延伸方向为第一方向X，与所述第一方向X相垂直的为第二方向Y。
参考图3，形成覆盖所述硬掩膜层107和氧化层106的平坦层109；在所述平坦层109上形成图形化的通孔图形层110，所述通孔图形层110内具有通孔图形开口111，所述通孔图形开口111位于所述第一区I的沟槽图形开口108上方，且在第二方向Y上所述通孔图形开口111的尺寸大于所述沟槽图形开口108的尺寸。
参考图4，以所述通孔图形层110为掩膜，刻蚀所述平坦层109，至暴露出所述氧化层106的表面，在所述氧化层106内形成第一开口112，所述开口112暴露出部分所述硬掩膜层107的侧壁和顶部表面。
参考图5，沿所述第一开口112刻蚀部分厚度的所述介质层105，在所述介质层105内形成初始通孔113；去除所述通孔图形层110和所述平坦层109。
参考图6，以所述硬掩膜层107为掩膜，刻蚀所述氧化层106和所述介质层105形成初始沟槽114，且所述刻蚀过程使所述初始通孔113露出所述刻蚀停止层104。
结合参考图7和图8，图7是第二方向Y上的剖面结构示意图，图8是第一方向X上的剖面结构示意图，去除所述初始通孔113露出的所述刻蚀停止层104，露出所述底层互连结构101，形成通孔115和沟槽116，所述第一区I的沟槽116底部与所述通孔115相连通，同时在所述第二区II的介质层105内也形成所述沟槽116；去除所述硬掩膜层107。
后续步骤还包括：向所述沟槽116和所述通孔115内填充导电材料，以在沟槽116中形成当层金属层，在通孔115中形成互连金属层。
采用上述方法形成半导体结构的过程中，根据具体的工艺需求，可能需要对介质层105进行不止一道刻蚀工艺来形成初始通孔113，因此刻蚀时间比较久，刻蚀深度比较深，容易造成硬掩膜层107比较大的损伤(参考图5)，以被损伤的硬掩膜层107为掩膜刻蚀介质层105形成沟槽116和通孔115，会导致第一区I的沟槽116和第二区II的沟槽116在第二方向Y上的间距过近(参考图7)，后续形成的当层金属层在第二方向Y上的距离太小，容易发生桥接或电泄露；另外，在第一方向X上，由于刻蚀介质层105时无任何阻挡层，容易导致介质层105被刻蚀地过多，形成的通孔115侧壁与刻蚀停止层104之间的倒角比较小，在通孔115内形成的互连金属层太过靠近底层互连结构101，容易与底层互连结构发生桥接或电泄露的情况，严重影响半导体结构的电学性能。
为了解决上述问题，本发明在形成初始通孔的过程中，在平坦层中形成第一开口之后，第一开口底部暴露出第一介质层，第一开口侧壁暴露出部分所述第一掩膜结构的侧壁和顶部表面，然后在第一开口的侧壁和底部表面形成保护层，所述保护层覆盖部分第一介质层的表面以及暴露出的第一掩膜结构的侧壁和顶部表面，后续在刻蚀第一介质层形成初始通孔的过程中，由于保护层的存在，可以减少第一掩膜结构在第二方向上的损耗，后续以第一掩膜结构为掩膜刻蚀第一介质层形成沟槽时，增大相邻所述沟槽之间的距离，从而避免后续在沟槽中形成的第二金属层之间发生桥接或电泄露；同时，也可以减少第一介质层在第一方向上的损耗，使得形成的通孔侧壁和基底之间的倒角变大，通孔侧壁和基底之间的距离变大，避免后续在通孔内形成的互连金属层和基底内的第一金属层桥接或发生电泄露，有利于提高所形成的半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图9至图22是本发明一实施例中半导体结构形成过程各步骤对应的结构示意图。
参考图9，提供基底200，所述基底200内形成有第一金属层201。
所述基底200为后续工艺提供工艺操作基础。
根据实际工艺情况，所述基底200中可以形成有功能结构，例如：所述基底200内可以形成有MOS场效应晶体管等半导体器件，还可以形成有底层互连机构或电阻结构等。
需要说明的是，所述基底200包括第一区I和第二区II，后续步骤包括在所述基底200上形成第一介质层，在所述第一区I的第一介质层内形成露出第一金属层201表面的通孔，在所述第一区I和所述第二区II的第一介质层内形成沟槽，所述基底可以仅包括第一区I或仅包括第二区II。
本实施例中，所述基底200中形成有底层介质层202，所述第一金属层201位于所述底层介质层202内。所述底层介质层202内可以形成有一个第一金属层201或多个第一金属层201；当所述底层介质层202内形成有多个第一金属层201时，所述多个第一金属层201在平行于所述基底200表面方向上的尺寸相同或不同。
所述底层介质层202用于使所述第一金属层201之间相互绝缘。本实施例中，所述底层介质层201为低k介质材料(低k介质材料指相对介电常数大于或等于2.6、小于等于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)，从而可以有效地降低所述底层铜互连120之间的寄生电容，进而减小后段RC延迟。在其他实施例中，所述底层介质层的材料还可以是氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、氮化铝或氧化铝等材料。
所述底层介质层202的材料可以是SiOH、SiOCH、或SiOC。本实施例中，所述底层介质层202的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH。
所述第一金属层201用于与待形成的互连结构实现电连接，也可以用于与外部电路实现电连接。所述第一金属层201的材料为Cu、Al或W等导电材料。
本实施例中，所述第一金属层201的顶部表面与所述基底200的顶部表面齐平；在其它实施例中，所述第一金属层201的顶部表面还可以高于所述基底200的顶部表面。
本实施例中，所述第一金属层201沿第二方向Y延伸，第二方向Y与第一方向X相垂直(如图11所示)。
继续参考图9，在所述底层介质层202和第一金属层201表面形成刻蚀停止层203，后续形成的通孔贯穿所述刻蚀停止层203与第一金属层201相连接。所述刻蚀停止层203起到刻蚀阻挡作用，后续刻蚀第一介质层的刻蚀工艺对刻蚀阻挡层203的刻蚀速率较小，从而起到刻蚀停止作用，防止对基底200或第一金属层201造成过刻蚀。并且，后续去除刻蚀停止层203的刻蚀工艺对第一金属层201的刻蚀速率小，从而进一步避免对第一金属层201造成刻蚀损伤。
所述刻蚀停止层203与所述底层介质层202的材料不同。所述刻蚀停止层203的材料包括碳氮化硅、碳氧化硅、氮氧化硅或氮化硅。本实施例中，所述刻蚀停止层203的材料为碳氮化硅。
本实施例中，形成所述刻蚀停止层203的方法为原子层沉积法；在其它实施例中，还可以采用化学气相沉积法或物理气相沉积法形成所述刻蚀停止层203。
所述刻蚀停止层203的厚度不宜太小，也不宜过大。如果所述刻蚀停止层203的厚度过小，后续刻蚀第一介质层时，容易导致刻蚀停止层203被刻蚀去除，相应的，还容易对第一金属层201造成刻蚀损伤；如果所述刻蚀停止层203的厚度过大，相应增加后续去除所述刻蚀停止层203的工艺难度，从而容易增加工艺风险。为此，本实施例中，所述刻蚀停止层203的厚度为
Figure BDA0002984660550000081
继续参考图9，在所述基底200上形成第一介质层204。
本实施例中，由于所述基底200上形成有刻蚀停止层203，因此形成所述第一介质层204的步骤中，在所述刻蚀停止层203上形成所述第一介质层204。
所述第一介质层204用于使后续所形成的互连结构之间相互绝缘。
本实施例中，所述第一介质层204的材料为超低k介质材料，所述超低k介质材料为含有孔洞的SiOCH，形成所述第一介质层204的工艺为化学气相沉积工艺。对所述第一介质层204材料的描述可参考前述对所述底层介质层202的相应描述，本实施例在此不再赘述。
需要说明的是，在形成所述第一介质层204之后，还包括：在所述第一介质层204上形成氧化层205。
所述氧化层205作为后续刻蚀所述第一介质层204的刻蚀缓冲层。由于所述第一介质层204为超低k介质材料，特性松软，容易发生过刻蚀现象，而所述氧化层205致密度和硬度更好，因此通过采用在所述第一介质层204上形成所述氧化层205的方案，使后续刻蚀工艺可以更好地控制刻蚀所述第一介质层204的厚度。
本实施例中，所述氧化层205的材料为氧化硅，形成所述氧化层205的工艺为化学气相沉积工艺。
结合参考图10和图11，图11为图10的俯视图，在所述第一介质层204上形成第一掩膜结构206(如图10所示)，所述第一掩膜结构206内具有沟槽图形开口207(如图10所示)，所述沟槽图形开口207的延伸方向为第一方向X(如图11所示)，与所述第一方向X相垂直的为第二方向Y。
本实施例中，所述第一掩膜结构206为双层结构，包括位于所述氧化层205上的硬掩膜层208以及位于所述第一掩膜层208上的第二掩膜层209。在其他实施例中，所述第一掩膜结构206也可以是单层结构或多层结构。
本实施例中，在所述氧化层205上形成所述第一掩膜结构206。所述第一掩膜结构206在后续刻蚀工艺中起到掩膜的作用。以所述第一掩膜结构206为掩膜进行刻蚀，可以更好地控制沟槽的图形形貌。
所述第一掩膜层208的材料可以为TiN、Ti或CuN。本实施例中，所述第一掩膜层208的材料为TiN，所述第一掩膜层208的厚度为
Figure BDA0002984660550000091
所述第二掩膜层208的材料为包括Si、C、O的化合物，所述第二掩膜层208的厚度为
Figure BDA0002984660550000092
本实施例中，所述第二掩膜层208作为刻蚀形成第一掩膜层207的掩膜，先刻蚀形成第二掩膜层208，再以第二掩膜层为掩膜，刻蚀形成第一掩膜层207。
参考图12，形成覆盖所述第一掩膜结构206的平坦层210。
本实施例中，所述平坦层210的材料为有机介电材料，采用旋涂法形成所述平坦层210，且所述平坦层210的顶部高于所述第一掩膜结构206的顶部。所述平坦层210的填充性能较高，可以良好地填充满所述沟槽图形开口207。
在其他实施例中，所述平坦层210的材料还可以是底部抗反射材料。
继续参考图12，在所述平坦层210上形成第二掩膜结构211，所述第二掩膜结构211内具有通孔图形开口212，所述通孔图形开口212位于部分所述沟槽图形开口207上方，且在所述第二方向Y上，所述通孔图形开口212的尺寸大于所述沟槽图形开口207的尺寸。
所述通孔图形开口212用于定义后续在所述第一介质层204内所形成的初始通孔的位置和尺寸。
本实施例中，所述通孔图形开口212位于所述第一区I上的所述沟槽图形开口207上方。
本实施例中，所述第二掩膜结构211为单层结构，为图形化的光刻胶层。
在其他实施例中，所述第二掩膜结构211也可以是多层结构。
本实施例中，在形成第二掩膜结构211之前，还包括：在所述平坦层210上形成底部抗反射层213。所述底部抗反射层213用于吸收折射进入所述底部抗反射层213的光线，从而改善驻波效应，提高曝光显影后的图形质量。
本实施例中，所述底部抗反射层213为掺杂Si的抗反射层。
本实施例中，所述平坦层210、所述底部抗反射层213和所述第二掩膜结构211相当于三层复合图形层，具有较好的厚度质量及图形传递质量。
参考图13，以所述第二掩膜结构211为掩膜，刻蚀所述平坦层210，直至暴露出所述第一介质层204，在所述平坦层210中形成第一开口214，所述第一开口214还暴露出部分所述第一掩膜结构206的侧壁和顶部表面。
本实施例中，还包括刻蚀所述底部抗反射层213。
本实施例中，由于所述第一介质层204上形成有氧化层205，因此在刻蚀所述平坦层210时，直至暴露出所述氧化层205的顶部表面，形成第一开口214。
本实施例中，由于在第二方向Y上，所述通孔图形开口212的尺寸大于所述沟槽图形开口207的尺寸，因此在刻蚀所述平坦层210时，会暴露出所述第一区I两侧的所述第一掩膜结构206的部分顶部和侧壁表面。
本实施例中，刻蚀所述平坦层210的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括N2，以及H2或O2其中一种气体的组合，其中N2的气体流量为200～600sccm，H2或O2的气体流量为200～600sccm，气体压强大于等于10毫托。
形成所述第一开口214之后，去除所述第二掩膜结构211。
后续通过刻蚀所述第一开口214以形成通孔。
参考图14，在所述第一开口214的底部和侧壁表面形成保护层215。
本实施例中，所述保护层215覆盖所述第一开口214暴露出的所述氧化层205以及所述第一掩膜结构206的表面，还覆盖所述底部抗反射层213的顶部表面。
本实施例中，所述保护层215的材料为氧化硅；在其他实施例中，所述保护层215的材料还可以是氮化硅、氮氧化硅或碳氧化硅。
本实施例中，形成所述保护层215的工艺为化学气相沉积工艺；在其他实施例中，也可以采用原子层沉积工艺形成所述保护层215。
所述保护层215的厚度不宜过大也不宜过小。如果所述保护层215的厚度过大，后续在形成通孔和沟槽的工艺中不容易被去除，会导致所形成的半导体结构的电性问题；如果所述保护层215的厚度过小，则无法很好地起到保护第一掩膜结构206的作用。为此，本实施例中，所述保护层215的厚度为
Figure BDA0002984660550000111
所述保护层215用于在后续刻蚀第一介质层204形成初始通孔时保护所述第一掩膜结构206。
参考图15至图16，形成所述保护层215之后，沿所述第一开口214刻蚀部分厚度的第一介质层204，在所述第一介质层204内形成初始通孔216。
本实施例中，还包括：刻蚀所述第一开口214底部的保护层216以及所述氧化层205。
本实施例中，由于所述通孔图形开口212仅位于第一区I的第二掩膜结构211内，因此所述初始通孔216仅形成于所述第一区I的第一介质层204内。
本实施例中，采用两次刻蚀形成所述初始通孔216，在刻蚀形成所述初始通孔以及后续形成通孔和沟槽的过程中，保护层215会有刻蚀损耗，所述保护层215会逐渐完全消耗。
在其他实施例中，也可以只刻蚀一次形成所述初始通孔216，或者在一些工艺中，刻蚀形成初始通孔216的次数不只两次，具体可根据实际工艺需要进行确定。
需要说明的是，本实施例中，在形成所述初始通孔216的过程中，还去除了所述底部抗反射层213。
参考图17，形成所述初始通孔216后，去除所述平坦层210。
本实施例中，采用灰化工艺去除所述平坦层210；在其他实施例中，还可以采用湿法去胶工艺去除所述平坦层210。
参考图18，以所述第一掩膜结构206为掩膜，刻蚀所述第一介质层204形成初始沟槽217，且所述刻蚀过程使所述初始通孔216露出所述刻蚀停止层203。
本实施例中，以所述第一掩膜结构206为掩膜，刻蚀所述第一区I和所述第二区II的第一介质层204。具体的，在所述第一区I的第一介质层204内形成初始沟槽217和初始通孔216，所述初始沟槽217的底部与所述初始通孔216的顶部相连通；同时在所述第二区II的第一介质层204内形成初始沟槽217。
需要说明的是，由于所述初始通孔216在所述第二方向Y上的开口尺寸由所述沟槽图形开口207在第二方向Y上的尺寸而定，因此本实施例中，在第二方向Y上，位于所述第一区I第一介质层204内的所述初始沟槽217和所述初始通孔216的顶部尺寸相同。
还需要说明的是，由于所述初始通孔216仅形成于所述第一区I的第一介质层204内，因此所述初始通孔216仅暴露出所述第一区I的刻蚀停止层203。
本实施例中，刻蚀所述第一介质层204的工艺包括干法刻蚀工艺，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括碳氟气体、氧气和氮气混合气体，其中碳氟气体的气体流量为10～100sccm，氧气的气体流量为5～50sccm，氮气的气体流量为10～50sccm，气体压强大于等于10毫托。
在其他实施例中，刻蚀气体也可以包括碳氟气体和氧气或碳氟气体和氮气的混合气体。
需要说明的是，由于所述第二区II的沟槽图形开口207暴露出所述氧化层205，因此在形成所述初始沟槽217的步骤中，还刻蚀所述第二区II的沟槽图形开口207暴露出的所述氧化层205。
本实施例中，所述第一介质层204与所述刻蚀停止层203具有较高的刻蚀选择比，形成所述初始沟槽217的刻蚀工艺对第一介质层204的刻蚀速率远远大于对所述刻蚀停止层203的刻蚀速率，因此所述刻蚀停止层203可以较好地起到刻蚀停止的作用，从而可以使初始通孔216均能露出所述刻蚀停止层203，避免造成过刻蚀或刻蚀不足的问题。
参考图19和图20，图19是沿第二方向Y的剖面结构示意图，图20是通孔沿第一方向X的剖面结构示意图，形成所述初始沟槽217和初始通孔216后，去除所述初始通孔216暴露出的所述刻蚀停止层203，形成露出所述第一金属层201的通孔218，同时所述初始沟槽217形成沟槽219。
本实施例中，所述第一区I的第一介质层204内的沟槽219的底部与所述通孔218的顶部相连通，所述沟槽219还位于所述第二区II的第一介质层204内，且所述第二区II的所述沟槽219为暴露出所述第一金属层201。
本实施例中，所述通孔218和沟槽219为后续填充导电材料提供空间位置，以形成互连结构。
刻蚀所述刻蚀停止层203的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
本实施例中，采用干法刻蚀工艺刻蚀所述刻蚀停止层203，所述干法刻蚀工艺的工艺参数包括：刻蚀气体包括碳氟气体、氧气和氮气混合气体，其中碳氟气体的气体流量为10～100sccm，氧气的气体流量为5～50sccm，氮气的气体流量为10～50sccm，气体压强大于等于10毫托。
在其他实施例中，采用湿法刻蚀工艺刻蚀所述刻蚀停止层203时，所述湿法刻蚀工艺的刻蚀参数包括：刻蚀溶液为有机混合溶液，温度为20～80℃，转速为300～800rpm，刻蚀时间为1～3min。
本实施例中，形成沟槽219和通孔218后，去除所述第一掩膜结构206。
本实施例中，去除所述第一掩膜结构206的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液为有机混合溶液，温度为20～80℃，转速为300～800rpm，刻蚀时间为1～3min。
本实施例中，在形成第一开口214之后，在第一开口214的底部和侧壁表面形成保护层215，一方面，所述保护层215可以保护所述第一掩膜结构206，减小第一掩膜结构206在后续刻蚀第一介质层204时的损耗，保证第一掩膜结构206的稳定，从而保证图形传递的稳定性，在第二方向Y上，增大,在第一区I和第二区II上形成的沟槽之间的距离，避免后续在第一介质层204内沟槽219中的金属层之间发生桥接或短路；另外，所述保护层215的存在，也可以减小第一介质层204的被刻蚀量，在第一方向X上，通孔218的侧壁和基底200之间的倒角α得以增大，从而增大后续在通孔218中形成的互连金属层和第一金属层201之间的距离，避免互连金属层和第一金属层201之间发生桥接或短路。
本实施例中，在所述第二方向Y上，相邻所述沟槽219之间的距离为10～60nm。
本实施例中，在所述第一方向X上，所述通孔218的侧壁与所述基底200之间倒角α的角度为60°～80°。
本实施例中，倒角α为所述通孔218的侧壁与所述刻蚀停止层203的夹角。
参考图21和图22，图21是沿第二方向Y的剖面结构示意图，图22是沿第一方向X的剖面结构示意图，在所述沟槽219和所述通孔218内填充导电材料，以在所述沟槽219内形成第二金属层220，以在所述通孔218内形成互连金属层221，所述互连金属层221连接所述第一金属层201和所述第二金属层220。
本实施例中，所述第一区I的第二金属层220与互连金属层221构成互连结构，所述互连结构用于实现半导体器件之间的电连接，还用于实现半导体器件与外部电路之间的电连接。
本实施例中，所述第二区II的第一介质层204内还形成有沟槽219，因此所述第二金属层220还位于第二区II的第一介质层204内。
本实施例中，形成所述互连金属层221和所述第二金属层220的方法包括：向所述沟槽219和所述通孔218内填充满导电材料(未标示)，所述导电材料还覆盖所述氧化层205顶部；采用平坦化工艺，去除部分厚度的所述导电材料，使第一区I的沟槽219和通孔218内以及第二区II的沟槽219内的导电材料的厚度达到预设值，形成互连结构。
本实施例中，所述平坦化工艺包括化学机械研磨工艺。
需要说明的是，所述平坦化工艺的步骤中，还包括去除所述氧化层205。
所述导电材料可以为Cu、Ag、Au、Al或W等导电材料。本实施例中，所述导电材料为Cu材料，形成所述导电材料的工艺为电镀工艺。
相应的，本发明实施例还提供一种半导体结构。
参考图21和图22，所述半导体结构包括：基底200，所述基底200内形成有底层介质层202以及位于所述底层介质层202内的第一金属层201；刻蚀停止层203，位于所述基底200上；第一介质层204，位于所述刻蚀阻挡层203上；通孔218(参考图19和图20)，位于所述第一介质层204内，所述通孔218的底部暴露出所述第一金属层201，在第一方向X上，所述通孔218的顶部宽度大于所述通孔218的底部宽度，所述通孔218的顶部宽度大于所述第一金属层201的顶部宽度，且小于所述第一金属层201的顶部宽度与邻近所述底层介质层202的宽度之和；沟槽217(参考图19和图20)，位于所述第一介质层204内，所述沟槽217的底部与所述通孔218的顶部相连通；第二金属层220，位于所述沟槽217内；互连金属层221，位于所述通孔218内，所述互连金属层221连接所述第一金属层201和所述第二金属层220。
本实施例中，所述第一金属层201沿第二方向Y延伸，第二方向Y与第一方向X相垂直(如图11所示)。
需要说明的是，所述基底200包括第一区I和第二区II，本实施例中，所述通孔218位于所述第一区I的第一介质层204内。
本实施例中，所述沟槽217的数量为多个，所述沟槽217不仅位于所述第一区I的第一介质层204内，还位于所述第二区II的第一介质层204内，所述第一区I的沟槽217底部与所述通孔218的顶部相连通。
本实施例中，在所述第二方向Y上，相邻所述沟槽219之间的距离为10～60nm。
本实施例中，在所述第一方向X上，所述通孔218的侧壁与所述基底200之间倒角α的角度为60°～80°。
本实施例中，倒角α为所述通孔218的侧壁与所述刻蚀停止层203的夹角。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底内形成有第一金属层；
在所述基底上形成第一介质层；
在所述第一介质层上形成具有沟槽图形开口的第一掩膜结构，所述沟槽图形开口向第一方向延伸；
形成覆盖所述第一掩膜结构的平坦层；
在所述平坦层上形成具有通孔图形开口的第二掩膜结构，所述通孔图形开口位于部分所述沟槽图形开口上方，且在第二方向上，所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸，所述第二方向垂直于所述第一方向；
以所述第二掩膜结构为掩膜刻蚀所述平坦层，直至暴露出所述第一介质层，在所述平坦层中形成第一开口，所述第一开口还暴露出部分所述第一掩膜结构的侧壁和顶部表面；
在所述第一开口的底部和侧壁表面形成保护层；
沿所述第一开口刻蚀部分厚度的所述第一介质层，在所述第一介质层内形成初始通孔；
去除所述平坦层；
以所述第一掩膜结构为掩膜刻蚀所述第一介质层，在所述第一介质层内形成若干沟槽和通孔，所述通孔暴露出所述第一金属层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氧化硅、氮化硅、氮氧化硅或碳氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的工艺包括化学气相沉积工艺或原子层沉积工艺。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为
Figure FDA0002984660540000011
5.如权利要求1所述的半导体结构的形成方法，其特征在于，当形成多个沟槽时，在所述第二方向上，相邻所述沟槽之间的间距为10～60nm。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一方向上，所述通孔的侧壁与所述基底之间的夹角为60°～80°。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成第一介质层之前，还包括：在所述基底上形成刻蚀停止层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，形成若干沟槽和通孔的方法包括：以所述第一掩膜结构为掩膜刻蚀所述第一介质层，在所述第一介质层内形成初始沟槽，且所述刻蚀过程使所述初始通孔底部露出所述刻蚀停止层；去除所述第一掩膜结构；去除所述初始通孔露出的所述刻蚀停止层，形成通孔和沟槽。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀停止层的材料包括碳氮化硅、碳氧化硅、氮氧化硅或氮化硅。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除所述刻蚀停止层的工艺包括干法刻蚀工艺。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一掩膜结构的材料包括TiN、Ti或CuN。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，去除所述第一掩膜结构的工艺包括湿法刻蚀工艺。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述沟槽和通孔之后，还包括：在所述沟槽和通孔中填充导电材料，在所述沟槽内形成第二金属层，在所述通孔内形成互连金属层，所述互连金属层连接所述第一金属层和所述第二金属层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述导电材料包括Cu、Ag、Au、Al或W的其中一种或多种。
15.一种半导体结构，其特征在于，包括：
基底，所述基底内形成有底层介质层以及位于所述底层介质层内的第一金属层；
刻蚀停止层，位于所述基底上；
第一介质层，位于所述刻蚀阻挡层上；
通孔，位于所述第一介质层内，所述通孔的底部暴露出所述第一金属层，在第一方向上，所述通孔的顶部宽度大于所述通孔的底部宽度，所述通孔的顶部宽度大于所述第一金属层的顶部宽度，且小于所述第一金属层的顶部宽度与邻近所述底层介质层的宽度之和；
沟槽，位于所述第一介质层内，所述沟槽的底部与所述通孔的顶部相连通；第二金属层，位于所述沟槽内；
互连金属层，位于所述通孔内，所述互连金属层连接所述第一金属层和所述第二金属层。
CN202110296833.7A 2021-03-19 2021-03-19 半导体结构及其形成方法 Pending CN115116938A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110296833.7A CN115116938A (zh) 2021-03-19 2021-03-19 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110296833.7A CN115116938A (zh) 2021-03-19 2021-03-19 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN115116938A true CN115116938A (zh) 2022-09-27

Family

ID=83322955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110296833.7A Pending CN115116938A (zh) 2021-03-19 2021-03-19 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN115116938A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564894A (zh) * 2023-06-26 2023-08-08 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN116682837A (zh) * 2023-08-02 2023-09-01 武汉楚兴技术有限公司 一种半导体结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116564894A (zh) * 2023-06-26 2023-08-08 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN116564894B (zh) * 2023-06-26 2023-09-26 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN116682837A (zh) * 2023-08-02 2023-09-01 武汉楚兴技术有限公司 一种半导体结构及其制备方法
CN116682837B (zh) * 2023-08-02 2023-10-24 武汉楚兴技术有限公司 一种半导体结构及其制备方法

Similar Documents

Publication Publication Date Title
CN108074861B (zh) 半导体结构及其制造方法
US6710451B2 (en) Interconnect structure and method for forming the same
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
CN107731739B (zh) 半导体结构的形成方法
KR20040079180A (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
CN115116938A (zh) 半导体结构及其形成方法
KR100419746B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
CN106409751B (zh) 半导体结构的形成方法
CN106409752B (zh) 半导体结构的形成方法
CN106952863B (zh) 半导体器件的形成方法
KR100441685B1 (ko) 듀얼 다마신 공정
CN111293074B (zh) 半导体结构及其形成方法
CN108573912B (zh) 半导体结构及其形成方法
KR100909175B1 (ko) 듀얼 다마신 패턴 형성 방법
CN113130384A (zh) 半导体结构的形成方法
US6365505B1 (en) Method of making a slot via filled dual damascene structure with middle stop layer
KR100628227B1 (ko) 반도체 소자의 배선 형성방법
KR101098919B1 (ko) 반도체 소자의 제조방법
KR20070033175A (ko) 반도체 장치의 금속 배선 형성 방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100457740B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR100667900B1 (ko) 반도체 소자의 형성 방법
KR100928107B1 (ko) 반도체 소자 및 그 제조 방법
KR100518084B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination