CN116682837A - 一种半导体结构及其制备方法 - Google Patents
一种半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN116682837A CN116682837A CN202310968038.7A CN202310968038A CN116682837A CN 116682837 A CN116682837 A CN 116682837A CN 202310968038 A CN202310968038 A CN 202310968038A CN 116682837 A CN116682837 A CN 116682837A
- Authority
- CN
- China
- Prior art keywords
- layer
- opening
- etching
- buffer layer
- preset opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000002360 preparation method Methods 0.000 title abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 359
- 238000005530 etching Methods 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims abstract description 87
- 239000011241 protective layer Substances 0.000 claims abstract description 64
- 230000008569 process Effects 0.000 claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000002131 composite material Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 42
- 239000010408 film Substances 0.000 description 38
- 238000010586 diagram Methods 0.000 description 23
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开的实施例提供一种半导体结构及其制备方法，所述制备方法包括：提供衬底，在衬底的第二表面上依次形成第二介质层、第一缓冲层、复合层；形成凹槽和第一保护层；刻蚀位于凹槽底部的第一保护层以及部分第一介质层，形成至少一个第一开口；并且，同步刻蚀第一保护层、复合层至第一缓冲层，形成预设开口；预设开口和凹槽相间隔。本公开提供的半导体结构制备方法通过与第一开口同步刻蚀形成的预设开口，简化了半导体结构的制备工艺，节省光罩，降低了工艺成本。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。
背景技术
图像传感器，是能够感受光学图像信息并将其转换成可输出信号的传感器。图像传感器包括CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）图像传感器，其中CMOS图像传感器基于互补型金属氧化物半导体技术而制造。按照接收光线的位置的不同，CMOS图像传感器可以分为前照式CMOS图像传感器和背照式（BacksideIlluminated，简称BSI）CMOS图像传感器。其中，相比于前照式CMOS图像传感器，背照式CMOS图像传感器的元件内部结构进行了改变，也即，将感光层的元件入射光路调转方向，让光线能从背面直射进去，提高了光线接收的效能。
目前，随着背照式CMOS图像传感器的像素密度逐渐增大、像素尺寸的不断缩小，以及背照式CMOS图像传感器的不断小型化，导致背照式CMOS图像传感器的制备工艺的复杂性及难度增加。
发明内容
本公开的实施例提供一种半导体结构及其制备方法，旨在简化半导体结构的制备工艺，提高半导体结构的生产效率。
为达到上述目的，本公开的实施例采用如下技术方案：
一方面，提供一种图像传感器的制备方法。所述制备方法包括：提供衬底，在所述衬底的第一表面上形成第一介质层，所述第一介质层内部形成有互连金属层，在所述衬底的第二表面上依次形成第二介质层、第一缓冲层、复合层，所述第一表面与所述第二表面相对设置；形成凹槽，所述凹槽至少依次贯穿所述复合层、所述第一缓冲层、所述第二介质层和所述衬底；形成第一保护层，所述第一保护层覆盖所述复合层，以及覆盖所述凹槽的侧壁和底壁；刻蚀位于所述凹槽底部的所述第一保护层以及部分所述第一介质层，并停止于所述互连金属层的上表面，形成至少一个第一开口；并且，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成至少一个预设开口；所述预设开口和所述凹槽相间隔。
本公开的一些实施例所提供的图像传感器的制备方法，通过在形成用于打开互连金属层的第一开口的过程中，同步形成预设开口，以对接地孔进行预开孔处理，可以在后续的工艺制程中，基于预设开口直接刻蚀半导体结构的相关膜层（第一缓冲层和第二介质层），而无需采用光刻工艺对第一缓冲层、第二介质层进行刻蚀，这样可以节省一道光罩及相关制程工艺，简化了图像传感器的制备工艺，降低了图像传感器的工艺成本和时间成本（或流片周期），提高了图像传感器的生产效率。而且，由于节省了一道光罩及相关制程工艺，本公开实施例可以减少对相关机台的占用。
在一些实施例中，在形成预设开口之后，本公开的一些实施例所提供的半导体结构的制备方法还包括：在所述凹槽内形成焊盘，所述焊盘通过所述第一开口与所述互连金属层相接触；形成第二保护层，所述第二保护层至少填充所述凹槽，并覆盖所述焊盘；经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底。
在一些实施例中，所述复合层包括沿远离所述衬底的方向依次层叠的刻蚀阻挡层和第二缓冲层，所述第二保护层还覆盖所述第一保护层并填充在所述预设开口内。所述经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底，包括：去除位于所述刻蚀阻挡层上的所述第二缓冲层、所述第一保护层和所述第二保护层，并同步去除位于所述预设开口内的部分所述第二保护层；以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口；所述第二开口在所述衬底上的正投影，与所述预设开口在所述衬底上的正投影至少部分重叠；经由所述第二开口，刻蚀所述第二介质层至所述衬底。
在一些实施例中，所述以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口，包括：在刻蚀工艺第一阶段，以所述刻蚀阻挡层为掩膜，经由所述预设开口，对所述第一缓冲层进行刻蚀，并停止于所述第一缓冲层内部；在刻蚀工艺第二阶段，经由所述预设开口，继续刻蚀所述第一缓冲层至所述第二介质层，在所述第一缓冲层形成所述第二开口，并同步去除所述刻蚀阻挡层。
在一些实施例中，在所述刻蚀工艺第一阶段中，所述第一缓冲层的刻蚀速率，大于所述刻蚀阻挡层的刻蚀速率。
在一些实施例中，在所述刻蚀工艺第二阶段中，所述第一缓冲层的刻蚀速率，等于所述刻蚀阻挡层的刻蚀速率。
在一些实施例中，所述第一缓冲层的材料、所述第二缓冲层的材料、所述第二保护层的材料相同，且与所述刻蚀阻挡层的材料不同。
在一些实施例中，在同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成预设开口之后，所述预设开口的底壁位于所述第一缓冲层的表面或所述第一缓冲层的内部。
在一些实施例中，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成的所述预设开口的深度大于所述第一开口的深度。
在一些实施例中，所述形成所述第二保护层，包括：形成保护薄膜，所述保护薄膜填充所述凹槽及所述预设开口，并覆盖所述第一保护层；对所述保护薄膜对应所述凹槽之外的部分进行减薄。
另一方面，提供一种半导体结构，所述半导体结构采用如上述任一种半导体结构的制备方法制作而成。
可以理解地，本公开的上述实施例提供的半导体结构，其所能达到的有益效果可参考上文中图像传感器的制备方法的有益效果，此处不再赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程等的限制。
图1为根据一些实施例的一种电子设备的结构图；
图2为根据一些实施例的一种半导体结构的俯视图；
图3为图2所示的半导体结构沿CC向的一种剖面图；
图4为根据一些实施例的一种半导体结构的局部结构图；
图5为一种可能的实现方式中的一种半导体结构制备步骤对应的结构图；
图6为一种可能的实现方式中的另一种半导体结构制备步骤对应的结构图；
图7为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；
图8为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；
图9为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；
图10为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；
图11为一种可能的实现方式中的又一种半导体结构制备步骤对应的结构图；
图12为根据一些实施例的一种半导体结构制备方法的流程图；
图13为根据一些实施例的另一种半导体结构制备步骤对应的结构图；
图14为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图15为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图16为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图17为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图18为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图19为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图20为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图21为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图22为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图23为根据一些实施例的另一种半导体结构制备方法的流程图；
图24为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图25为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图26为根据一些实施例的又一种半导体结构制备步骤对应的结构图；
图27为根据一些实施例的又一种半导体结构制备步骤对应的结构图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
在本公开的描述中，需要理解的是，术语“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例性地”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
在本公开的内容中，“在……上”、“上方”、和“之上”的含义应当以最宽泛的方式解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”，还包括其间没有中间特征或层的在某物“上方”或“之上”的含义(即，直接在某物上)。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的刻蚀区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
如本文所使用的，术语“衬底”是指可以在其上添加后续的材料层的材料。衬底本身可以被图案化。被添加在衬底上的材料可以被图案化或可以保持不被图案化。
本公开实施例提供一种电子设备。该电子设备可以是为摄像机、照相、手机（mobile phone）、平板电脑（pad）、桌面型计算机、膝上型计算机、手持计算机、笔记本电脑，以及增强现实（augmented reality，AR）设备、虚拟现实（virtual reality，VR）设备、人工智能（artificial intelligence，AI）设备、智能穿戴设备（例如，智能手表）、车载设备、智能家居设备和/或智慧城市设备等需要进行图像采集的设备。本申请实施例对该电子设备的具体类型不作特殊限制。
例如，上述摄像机可以为可见光摄像机、红外光摄像机等。
下面以电子设备为摄像机为例进行说明，这不能认为是对电子设备的结构形式构成的具体限定。图1示意出了一种电子设备的结构。
如图1所示，电子设备1000包括半导体结构100，镜头200及电路板300。半导体结构100与电路板300电连接。
例如，上述半导体结构100为图像传感器。
上述图像传感器的类型包括多种，可以根据实际需要选择设置。示例性的，上述半导体结构100例如为背照式CMOS图像传感器。
上述镜头200用于对射向半导体结构100的光线进行调整，提高电子设备1000的成像效果。半导体结构100用于将射向半导体结构100的光线的光信号转换为电信号并输出。电路板300用于对半导体结构100输出的电信号进行处理及储存。
图2示意出了一种半导体结构100的俯视结构。如图2所示，半导体结构100具有像素区AA和非像素区BB，像素区AA内设置有像素电极、金属格栅、微透镜结构、滤光片、背面引线结构等结构。非像素区BB设置有互连金属层13等结构。
结合图2和图3，为了实现半导体结构100内电信号的传输及半导体结构100的接地，非像素区BB内设置有焊盘M和接地孔N。
随着图像传感器的性能的提高，其像素密度逐渐增大，像素尺寸不断缩小。为了保证足够的进光量，图像传感器中金属栅格的线宽也不断减小，但是，这会导致金属格栅、背照式CMOS图像传感器的制备工艺难度加大。同时，随着背照式CMOS图像传感器的不断小型化发展，对其背面引线结构的占用面积的优化也提出了更高的要求，这样导致背照式CMOS图像传感器的制备工艺复杂性增加，影响图像传感器的生产效率。
经本申请的发明人研究发现，基于金属格栅、背面引线结构等的变化，难以从金属格栅、背面引线结构等方面对图像传感器的制备工艺进行简化，因此，需要从除金属格栅、背面引线结构等以外的其他方面，进行改进，以弥补由于图像传感器的小型化、性能的提高带来的较大制备工艺难度和复杂性。
图4示意出了一种半导体结构100的局部结构。如图4所示，半导体结构100包括第一介质层1a、衬底1b、第二介质层1c、第一缓冲层1d、第二缓冲层1e、第三缓冲层1f、保护层1g、凹槽P及位于第一介质层1a内的互连金属层13。其中，图4所示的结构为制备形成焊盘M和接地孔N之前的半导体结构100的局部剖面结构。
在一种可能的实现方式中，在图4所示的半导体结构100的局部结构中，焊盘M和接地孔N的制备方法包括：步骤S1~步骤S13。
步骤S1、在保护层1g上形成第一光刻胶薄膜，对第一光刻胶薄膜进行曝光、显影，在第一光刻胶薄膜中形成通孔，得到第一光刻胶层。该通孔位于凹槽内，且暴露保护层1g覆盖凹槽P的底壁的一部分。
步骤S2、以第一光刻胶层为掩膜，对保护层1g和第一介质层1a进行刻蚀，以在互连金属层13上形成至少一个接触孔，如图5所示，该接触孔贯穿保护层1g和第一介质层1a，并暴露互连金属层13的一部分。
步骤S3、在保护层1g上沉积形成导电层，该导电层的一部分填充于上述接触孔内，与互连金属层13相接触。
步骤S4、在导电层上形成第二光刻胶薄膜，对第二光刻胶薄膜进行曝光、显影，得到第二光刻胶层。该第二光刻胶层位于凹槽P内，并覆盖导电层的一部分。
步骤S5、以第二光刻胶层为掩膜，对上述导电层进行刻蚀，去除导电层中未被第二光刻胶层覆盖的部分，保留导电层中被第二光刻胶层覆盖的部分，形成焊盘M，如图6所示，该焊盘M通过接触孔与互连金属层13相接触。
步骤S6、在凹槽P内及保护层1g上沉积氧化硅，以形成介质填充层1h。该介质填充层1h覆盖保护层1g，并填充于凹槽P内，覆盖焊盘M。
步骤S7、在介质填充层1h上形成第三光刻胶薄膜，对第三光刻胶薄膜进行曝光、显影，得到第三光刻胶层。该第三光刻胶层至少部分位于凹槽上方，并至少覆盖介质填充层1h位于凹槽P内的部分。
步骤S8、如图7所示，以第三光刻胶层为掩膜，对介质填充层进行刻蚀，以对介质填充层1h未被第三光刻胶层覆盖的部分进行减薄。
步骤S9、如图8所示，采用化学机械研磨（Chemical Mechanical Polishing，简称CMP）工艺进行研磨，去除介质填充层1h覆盖保护层1g的部分，并去除部分保护层1g和第三缓冲层1f。
步骤S10、如图9所示，在第二缓冲层1e上沉积氧化硅，以形成平坦介质层1k，提高半导体结构100的表面平整度。
步骤S11、如图10所示，刻蚀去除平坦介质层位于第二缓冲层1e上的部分，并去除第二缓冲层1e，暴露第一缓冲层1d。
步骤S12、在第一缓冲层1d上形成第四光刻胶薄膜，对第四光刻胶薄膜进行曝光、显影，在第四光刻胶薄膜中形成通孔，得到第四光刻胶层。该通孔与凹槽相间隔，且与待形成的接地孔相对应。
步骤S13、以第四光刻胶层为掩膜，对第一缓冲层1d、第二介质层1c和衬底1b进行刻蚀，以形成接地孔N。如图11所示，该接地孔N贯穿第一缓冲层1d、第二介质层1c，并嵌入衬底1b的一部分。
由上述制备方法可知，焊盘M和接地孔N分别独立制备形成，且制备形成焊盘M和接地孔N的工艺步骤较多，流程较为复杂，导致制备半导体结构100的时间成本及工艺成本较高。而且，在使用不同机台对不同步骤中对应的结构进行刻蚀的过程中，每一次刻蚀前都需要进行机台预处理，且每一次刻蚀完成后均需要对半导体结构100进行过酸槽清洗，这极大占用了相关机台的产能。
基于此，本公开实施例提供一种半导体结构的制备方法，上述半导体结构100应用该半导体结构的制备方法制作而成，如图12所示，该制备方法包括：步骤S100~步骤S400。
步骤S100、如图13和图14所示，提供衬底11，在衬底11的第一表面11A上形成第一介质层12，第一介质层12内部形成有互连金属层13，在衬底11的第二表面11B上依次形成第二介质层14、第一缓冲层15、复合层16，第一表面11A与第二表面11B相对设置。
示例性的，该衬底11的材料例如包括硅。衬底11可以作为接地端，使得后续形成的接地图案能够通过衬底，实现半导体结构100的接地。该第一介质层12的材料包括绝缘材料，该绝缘材料包括但不限于氧化硅等。该互连金属层13例如位于非像素区BB，用于进行电信号的传输。
上述第二介质层14的材料例如包括具有较高介电常数（high K）的材料。可选地，第二介质层14的材料可以包括氧化铝、二氧化钛、氮氧化硅或氧化钽等。其中，第二介质层14可以为由单层薄膜构成的结构（如图13所示），或者，第二介质层14还可以为由多层薄膜层叠构成的结构。例如，图14所示的结构中，第二介质层14为由两层薄膜层叠构成的结构，其中一层薄膜的材料例如为氧化铝，另一层薄膜的材料例如为氧化钽。
上述第一缓冲层15和复合层16例如可以调节半导体结构100的应力，降低半导体结构100的翘曲度。其中，第一缓冲层15的材料可以包括但不限于氧化硅。复合层16的材料包括但不限于氧化硅、氮化硅等。
步骤S200、如图15所示，形成凹槽P，凹槽P至少依次贯穿复合层16、第一缓冲层15、第二介质层14和衬底11。
示例性的，在半导体结构100的厚度方向上，凹槽P的截面形状可以为倒梯形或矩形等。
步骤S300、如图16所示，形成第一保护层17，第一保护层17覆盖复合层16，以及覆盖凹槽P的侧壁和底壁。
可以理解的是，如图15所示，在形成第一保护层17之前，凹槽P会暴露第二介质层14的一部分。上述第一保护层17覆盖凹槽P的侧壁，可以利用第一保护层17对第二介质层14中被凹槽P暴露的部分进行保护，避免后续的制备工艺对第二介质层14中被凹槽P暴露的部分造成破坏。
步骤S400、结合图16和图17，刻蚀位于凹槽P底部的第一保护层17以及部分第一介质层12，并停止于互连金属层13的上表面，形成至少一个第一开口K1。并且，同步刻蚀第一保护层17、复合层16至第一缓冲层15，形成预设开口K2。预设开口K2和凹槽P相间隔。
示例性的，形成上述第一开口K1和预设开口K2的方法包括：在第一保护层17上形成第五光刻胶薄膜，利用一掩膜板（又可以称为光罩）对第五光刻胶薄膜进行曝光、显影，在第五光刻胶薄膜中形成第一过孔和第二过孔，得到第五光刻胶层；其中，第一过孔与待形成的第一开口K1相对应，第二过孔与待形成的预设开口K2相对应。以第五光刻胶层为掩膜，采用干法刻蚀等工艺，对第一保护层17进行刻蚀，形成第一开口K1和预设开口K2。
上述第一开口K1贯穿第一保护层17，并贯穿第一介质层12的一部分，暴露互连金属层13的上表面。第一开口K1的数量可以为一个，也可以为多个。图17示出了两个第一开口K1。可以理解的是，在平行于衬底11的第一表面11A的方向上，第一开口K1的形状可以为圆形或长条形等，具体可以根据实际需要进行设置，例如，通过改变上述第一过孔的形状，即可改变最终形成的第一开口K1的形状。
示例性的，可以在上述第一开口K1内填充导电材料，填充在第一开口K1内的导电材料用于形成下述的焊盘M的一部分，使焊盘M与互连金属层13实现电连接。
上述预设开口K2至少贯穿第一保护层17和复合层16。例如，预设开口K2仅贯穿第一保护层17和复合层16，预设开口K2的底壁位于第一缓冲层15的上表面。又如，如图17所示，预设开口K2贯穿第一保护层17和复合层16，并贯穿第一缓冲层15的一部分，预设开口K2的底壁位于第一缓冲层15的内部。
在一些示例中，如图17所示，预设开口K2的深度大于第一开口K1的深度。
可以理解的，在刻蚀形成第一开口K1和预设开口K2的过程中，在刻蚀到互连金属层13的上表面的情况下，将因为互连金属层13的阻挡而难以继续向下刻蚀，而在预设开口K2处还可以继续向下刻蚀。通过使预设开口K2的深度大于第一开口K1的深度，可以在刻蚀的过程中对互连金属层13的表面进行一定程度的过刻，从而可以更好地去除互连金属层13上的绝缘材料（例如形成第一介质层12的材料），并增加第一开口K1的开口大小，便于后续金属材料在第一开口K1内的填充，可以使后期形成的焊盘M与互连金属层13之间形成良好的接触，减小接触电阻。
本公开实施例可以合理设置预设开口K2的深度（也即合理设置预设开口K2的底壁所在的位置），确保对互连金属层13的过刻保持在合理的程度内。
可以理解的是，在上述步骤S400中，同步制备形成第一开口K1和预设开口K2，而在上述步骤S1和步骤S2中仅形成接触孔。因此，上述步骤S400中所使用的掩膜板，不同于上述步骤S1和步骤S2中所使用的掩膜板。
示例性的，在半导体结构100的厚度方向上，预设开口K2的位置和上述接地孔N的位置相同。在形成预设开口K2后，根据需要刻蚀的不同膜层的材料不同，通过选择不同的刻蚀选择比，可以经由预设开口K2继续对半导体结构100的相关膜层（例如第一缓冲层15和第二介质层14）进行选择性刻蚀，以最终形成上述接地孔N。
可以理解的是，在上述一种可能的实现方式中，在上述步骤S11之后，形成接地孔N之前，需要先采用一道光罩及其相关制程工艺，制备得到第四光刻胶层，然后才能以第四光刻胶层为掩膜，刻蚀形成接地孔N。而在本公开的实施例中，接地孔N可以由预设开口K2的继续刻蚀得到的，因此，预设开口K2的形成，可以认为是接地孔N的预开孔处理。并且在形成预设开口K2的过程中，无需增加用于形成接地孔N的光刻工艺。本公开的实施例可以有效的简化制作工艺，降低半导体结构100的制作成本。
由此，本公开的一些实施例所提供的半导体结构100的制备方法，通过在形成用于打开互连金属层13的第一开口K1的过程中，同步形成预设开口K2，以对接地孔N进行预开孔处理，可以在后续的工艺制程中，基于预设开口K2直接刻蚀半导体结构100的相关膜层（例如第一缓冲层15和第二介质层14），并且在形成预设开口K2的过程中，无需采用光刻工艺对第一缓冲层15、第二介质层14进行刻蚀，这样可以节省一道光罩及相关制程工艺，简化了半导体结构100的制备工艺，降低了半导体结构100的工艺成本和时间成本（或流片周期），提高了半导体结构100的生产效率。而且，由于节省了一道光罩及相关制程工艺，本公开实施例可以减少对相关机台的占用。
在一些实施例中，在形成预设开口K2之后，本公开的一些实施例所提供的半导体结构100的制备方法还包括：步骤S500~步骤S700。
步骤S500、如图18所示，在凹槽P内形成焊盘M，焊盘M通过第一开口K1与互连金属层13相接触。
示例性的，形成焊盘M的方法包括：采用沉积工艺，在第一保护层17上沉积导电材料，形成导电层，该导电层覆盖第一保护层17、凹槽P的底壁和侧壁、预设开口K2的底壁和侧壁，并填充于第一开口K1内。在导电层上形成第六光刻胶层，第六光刻胶层位于凹槽P内，并覆盖导电层的一部分。以第六光刻胶层为掩膜，去除导电层中未被第六光刻胶层覆盖的部分，保留导电层中被第六光刻胶层覆盖的部分，形成焊盘M（如图18所示），该焊盘M通过第一开口K1与互连金属层13相接触，实现焊盘M与互连金属层13的连接。
上述导电材料例如包括金属材料，该金属材料包括但不限于铝、铜、钨、钼。焊盘M用于保证外接电路的焊盘部分与互连金属层13实现电连接。
步骤S600、如图19所示，形成第二保护层18，第二保护层18至少填充凹槽P，并覆盖焊盘M。
示例性的，第二保护层18仅填充凹槽P，或者，如图19所示，第二保护层18还覆盖第一保护层17的一部分。第二保护层18的材料例如为绝缘材料，该绝缘材料包括但不限于氧化硅。
通过形成第二保护层18，并使得第二保护层18的至少一部分的填充在凹槽P内，可以利用第二保护层18对位于凹槽P内的焊盘M进行保护，避免后续工序对焊盘M造成损坏，并避免后续工序的刻蚀过程中产生的杂质填充在凹槽P内，影响最终形成的半导体结构100的性能。
步骤S700、结合图19和图20，经由预设开口K2，刻蚀第一缓冲层15、第二介质层14至衬底11。
示例性的，刻蚀第一缓冲层15、第二介质层14至衬底11之后，可以形成接地孔N。接地孔N的底壁位于衬底11的第二表面11B，或接地孔N的底壁位于衬底11的内部，以确保接地孔N能够将衬底11暴露出来。
示例性的，结合图19和图20，预设开口K2位于接地孔N的上方。预设开口K2和接地孔N相互间隔，或者，预设开口K2的底部位于接地孔N内，预设开口K2和接地孔N相连通。预设开口K2在衬底11上的正投影，与接地孔N在衬底11上的正投影具有重叠的部分。
经由上述步骤，可以形成与互连金属层13相连接的焊盘M，并经由预设开口K2形成接地孔N，以便于在接地孔N内形成接地图案后实现半导体结构100的接地。
在一些实施例中，上述步骤S600中，形成第二保护层18，包括：步骤S610~步骤S620。
步骤S610、如图21所示，形成保护薄膜19，保护薄膜19填充凹槽P及预设开口K2，并覆盖焊盘M和第一保护层17。
示例性的，本申请实施例可以采用气相沉积工艺，在凹槽P内、预设开口K2内及第一保护层17上，沉积绝缘材料（包括但不限于氧化硅），形成保护薄膜19。
上述保护薄膜19整层设置，保护薄膜19的厚度较厚，以使保护薄膜19至少可以填充凹槽P。
可以理解的，因为凹槽P及预设开口K2的存在，保护薄膜19中对应凹槽P及预设开口K2的部分存在凹陷。
步骤S620、结合图21和图22，对保护薄膜19对应凹槽P之外的部分进行减薄。
示例性的，对保护薄膜19的一部分进行减薄的方法包括：在保护薄膜19上形成第七光刻胶层，第七光刻胶层覆盖保护薄膜19对应凹槽P的部分；以第七光刻胶层为掩膜，对保护薄膜19中未被第七光刻胶层覆盖的部分进行刻蚀，以实现对保护薄膜19中对应凹槽P之外的部分进行减薄，形成第二保护层18。
如图22所示，在形成第七光刻胶层的过程中会存在一定的尺寸误差，为了避免因为该尺寸误差而对保护薄膜19中对应凹槽P内的部分产生刻蚀，因此将第七光刻胶层的尺寸做的比较大，也即，在平行于衬底11所在平面的方向上，第七光刻胶层的尺寸大于凹槽P的尺寸。因此，对保护薄膜19进行减薄后形成的第二保护层18中，对应凹槽P所在的位置存在部分凸起。
需要说明的是，上述半导体结构100中，复合层16的结构包括多种，可以根据实际需要选择设置。
在一些示例中，如图21所示，复合层16可以为单层结构。
在另一些实施例中，如图22所示，复合层16包括沿远离衬底11的方向依次层叠的刻蚀阻挡层161和第二缓冲层162。上述步骤S600中所形成的第二保护层18，还可以覆盖第一保护层17并填充在预设开口K2内。
在一些示例中，如图23所示，上述步骤S700中，经由预设开口K2，刻蚀第一缓冲层15、第二介质层14至衬底11，包括：步骤S710~步骤S730。
步骤S710、结合图22和图24，去除位于刻蚀阻挡层161上的第二缓冲层162、第一保护层17和第二保护层18，并同步去除位于预设开口K2内的第二保护层18的部分。
示例性的，第二保护层18的材料、第一保护层17的材料、第二缓冲层162的材料相同，且均为氧化硅。刻蚀阻挡层161的材料与第二缓冲层162的材料不同。刻蚀阻挡层161的材料例如为氮化硅。
因此，在对上述膜层进行刻蚀去除的时候，对上述第二保护层18、第一保护层17和第二缓冲层162的刻蚀速率相同，并且可以将刻蚀停止于刻蚀阻挡层161，使得刻蚀阻挡层161被暴露出来。与此同时，预设开口K2也被暴露出来。
示例性的，结合图22和图24，在上述步骤S710中，还可以同时对第二保护层18位于凹槽P上的部分进行减薄，这样可以使半导体结构100中各处的厚度趋近相同，使半导体结构100的表面较平坦。相比于上述一种可能的实现方式，可以减少对半导体结构100进行的化学机械研磨工艺。
可以理解的是，由于图22中对保护薄膜19进行减薄后形成的第二保护层18中，对应凹槽P所在的位置存在凸起，在上述步骤S710中，在同时对第二保护层18进行减薄后，半导体结构100对应凹槽P的部分上也存在凸起。
步骤S720、结合图24和图25，以刻蚀阻挡层161为掩膜，经由预设开口K2，刻蚀第一缓冲层15至第二介质层14，形成第二开口K3。第二开口K3在衬底11上的正投影，与预设开口K2在衬底11上的正投影至少部分重叠。
上述刻蚀阻挡层161又可以称为硬掩膜。示例性的，本公开实施例可以采用干法刻蚀工艺，对预设开口K2的底壁进行刻蚀，以形成第二开口K3。第二开口K3贯穿第一缓冲层15。
其中，预设开口K2位于第二开口K3的上方。预设开口K2的底部例如位于第二开口K3内，预设开口K2和第二开口K3相连通。预设开口K2在衬底11上的正投影，与第二开口K3在衬底11上的正投影具有重叠的部分。
在一些示例中，刻蚀阻挡层161的材料与第一缓冲层15的材料不同。本领域技术人员可以理解的是，通过选择合适的刻蚀条件可以在对第一缓冲层15进行刻蚀的过程中，减少对刻蚀阻挡层161的刻蚀程度，也就可以利用刻蚀阻挡层161对刻蚀阻挡层161覆盖的第部分一缓冲层15的进行保护。
步骤S730、参见图25，经由第二开口K3，刻蚀第二介质层14至衬底11。
示例性的，本申请实施例可以采用干法刻蚀工艺对第二开口K3的底壁进行刻蚀。其中，在本次干法刻蚀工艺中，可以选用氯气等气体。
可以理解的，在步骤S730完成后，可以形成接地孔N，暴露衬底11。
由上可知，本公开实施例，通过在形成第一开口K1的过程中，形成贯穿刻蚀阻挡层161的预设开口K2，可以利用刻蚀阻挡层161和第一缓冲层15之间的高选择比，将刻蚀阻挡层161作为形成接地孔N的掩膜，既有利于确保接地孔N的形貌的准确性，又可以节省一道光罩及相关制程工艺。
而且，相比于上述一种可能的实现方式，还可以节省上述步骤S9中的CMP工艺，及上述步骤S10中平坦介质层的沉积。这样有利于进一步简化本公开实施例中提供的图像传感器的制备工艺，进一步降低图像传感器的工艺成本和时间成本。
需要说明的是，上述刻蚀形成第二开口K3可以在一个工艺步骤中一次完成，也可以在不同工艺步骤中分步骤完成。
在一些实施例中，上述步骤S720中，以刻蚀阻挡层161为掩膜，经由预设开口K2，刻蚀第一缓冲层15至第二介质层14，形成第二开口K3，包括：步骤S721~步骤S722。
步骤S721、结合图24和图26，在刻蚀工艺第一阶段，以刻蚀阻挡层161为掩膜，经由预设开口K2，对第一缓冲层15进行刻蚀，并停止于第一缓冲层15内部。
可以理解的是，在完成上述步骤S721后，相比于预设开口K2的底壁，步骤S721中对第一缓冲层15对应预设开口K2部分刻蚀的深度为H。也相当于对第一缓冲层15中对应预设开口K2的部分进行了减薄。
在一些示例中，在刻蚀工艺第一阶段中，第一缓冲层15的刻蚀速率，大于刻蚀阻挡层161的刻蚀速率。也就是说，在刻蚀工艺第一阶段中，可以选用刻蚀阻挡层161对第一缓冲层15选择比高的刻蚀条件。在相同的时间内，对第一缓冲层15的刻蚀量，大于或远大于对刻蚀阻挡层161的刻蚀量。
结合图24和图26，在刻蚀工艺第一阶段中，可以在减小第一缓冲层15对应预设开口K2部分的厚度的基础上，避免对刻蚀阻挡层161进行刻蚀。在第一缓冲层15厚度较厚的情况下，可以对第一缓冲层15中对应预设开口K2的部分进行减薄，从而减小后续形成第二开口K3过程中对该部分的刻蚀量。
在刻蚀工艺第一阶段中，通过使第一缓冲层15的刻蚀速率，大于刻蚀阻挡层161的刻蚀速率，可以确保刻蚀阻挡层161能够在刻蚀工艺第一阶段中作为掩膜使用。
步骤S722、结合图25和图26，在刻蚀工艺第二阶段，经由预设开口K2，继续刻蚀第一缓冲层15至第二介质层14，在第一缓冲层15形成第二开口K3，并同步去除刻蚀阻挡层161。
在完成上述步骤S722后，可以全部去除第一缓冲层15对应预设开口K2的部分，暴露出第二介质层14的一部分。
在一些示例中，在刻蚀工艺第二阶段中，第一缓冲层15的刻蚀速率，等于刻蚀阻挡层161的刻蚀速率。也就是说，在刻蚀工艺第二阶段中，可以选用刻蚀阻挡层161对第一缓冲层15选择比小的刻蚀调节。在相同的时间内，对第一缓冲层15的刻蚀量，与对刻蚀阻挡层161的刻蚀量相同。
如图27所示，第一缓冲层15对应预设开口K2部分的厚度较小，通过上述设置，可以同步对第一缓冲层15和刻蚀阻挡层161进行刻蚀，以同步去除第一缓冲层15对应预设开口K2的部分和刻蚀阻挡层161，如图25所示，最终形成第二开口K3。
在刻蚀工艺第二阶段中，通过使第一缓冲层15的刻蚀速率，等于刻蚀阻挡层161的刻蚀速率，可以确保在刻蚀去除刻蚀阻挡层161的过程中，同步去除第一缓冲层15对应预设开口K2的部分。
在一些实施例中，第一缓冲层15的材料、第二缓冲层162的材料、第二保护层18的材料相同，且与刻蚀阻挡层161的材料不同。
示例性的，第一缓冲层15的材料、第二缓冲层162的材料、第二保护层18的材料均为氧化硅。刻蚀阻挡层161的材料为氮化硅。
通过上述设置，在上述步骤S721中可以选择合适的刻蚀条件，以使在对第一缓冲层15进行刻蚀的过程中，避免对刻蚀阻挡层161造成较大程度的刻蚀，从而使刻蚀阻挡层161可以在步骤S721中作为掩膜使用，进而可以避免另外设置掩膜。
在一些实施例中，如图27所示，在上述步骤S700之后，图像传感器的制备方法还包括：在接地孔N的底壁和侧壁形成接地图案T，接地图案T与衬底11相接触，从而实现半导体结构100的接地。形成接地图案T的材料包括但不限于铝、铜、钨、钼等导电金属材料。
上述形成接地图案T的过程与行成焊盘M的过程相似，在此不再赘述。
本公开的一些实施例所提供的制备方法，通过在形成用于打开互连金属层的第一开口的过程中，同步形成预设开口，以对接地孔进行预开孔处理，可以在后续的工艺制程中，基于预设开口直接刻蚀第一缓冲层、第二介质层至衬底，而无需采用光刻工艺对第一缓冲层、第二介质层进行刻蚀，这样可以节省一道光罩及相关制程工艺，简化了图像传感器的制备工艺，降低了图像传感器的工艺成本和时间成本。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种半导体结构的制备方法，其特征在于，所述制备方法包括：
提供衬底，在所述衬底的第一表面上形成第一介质层，所述第一介质层内部形成有互连金属层，在所述衬底的第二表面上依次形成第二介质层、第一缓冲层、复合层，所述第一表面与所述第二表面相对设置；
形成凹槽，所述凹槽至少依次贯穿所述复合层、所述第一缓冲层、所述第二介质层和所述衬底；
形成第一保护层，所述第一保护层覆盖所述复合层，以及覆盖所述凹槽的侧壁和底壁；
刻蚀位于所述凹槽底部的所述第一保护层以及部分所述第一介质层，并停止于所述互连金属层的上表面，形成至少一个第一开口；并且，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成至少一个预设开口；所述预设开口和所述凹槽相间隔。
2.根据权利要求1所述的制备方法，其特征在于，在形成所述预设开口之后，所述制备方法还包括：
在所述凹槽内形成焊盘，所述焊盘通过所述第一开口与所述互连金属层相接触；
形成第二保护层，所述第二保护层至少填充所述凹槽，并覆盖所述焊盘；
经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底。
3.根据权利要求2所述的制备方法，其特征在于，所述复合层包括沿远离所述衬底的方向依次层叠的刻蚀阻挡层和第二缓冲层，所述第二保护层还覆盖所述第一保护层并填充在所述预设开口内；
所述经由所述预设开口，刻蚀所述第一缓冲层、所述第二介质层至所述衬底，包括：
去除位于所述刻蚀阻挡层上的所述第二缓冲层、所述第一保护层和所述第二保护层，并同步去除位于所述预设开口内的部分所述第二保护层；
以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口；所述第二开口在所述衬底上的正投影，与所述预设开口在所述衬底上的正投影至少部分重叠；
经由所述第二开口，刻蚀所述第二介质层至所述衬底。
4.根据权利要求3所述的制备方法，其特征在于，所述以所述刻蚀阻挡层为掩膜，经由所述预设开口，刻蚀所述第一缓冲层至所述第二介质层，形成第二开口，包括：
在刻蚀工艺第一阶段，以所述刻蚀阻挡层为掩膜，经由所述预设开口，对所述第一缓冲层进行刻蚀，并停止于所述第一缓冲层内部；
在刻蚀工艺第二阶段，经由所述预设开口，继续刻蚀所述第一缓冲层至所述第二介质层，在所述第一缓冲层形成所述第二开口，并同步去除所述刻蚀阻挡层。
5.根据权利要求4所述的制备方法，其特征在于，在所述刻蚀工艺第一阶段中，所述第一缓冲层的刻蚀速率，大于所述刻蚀阻挡层的刻蚀速率。
6.根据权利要求4所述的制备方法，其特征在于，在所述刻蚀工艺第二阶段中，所述第一缓冲层的刻蚀速率，等于所述刻蚀阻挡层的刻蚀速率。
7.根据权利要求4所述的制备方法，其特征在于，
所述第一缓冲层的材料、所述第二缓冲层的材料、所述第二保护层的材料相同，且与所述刻蚀阻挡层的材料不同。
8.根据权利要求3所述的制备方法，其特征在于，在同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成预设开口之后，所述预设开口的底壁位于所述第一缓冲层的表面或所述第一缓冲层的内部。
9.根据权利要求1~8中任一项所述的制备方法，其特征在于，同步刻蚀所述第一保护层、所述复合层至所述第一缓冲层，形成的所述预设开口的深度大于所述第一开口的深度。
10.根据权利要求1~8中任一项所述的制备方法，其特征在于，所述形成所述第二保护层，包括：
形成保护薄膜，所述保护薄膜填充所述凹槽及所述预设开口，并覆盖所述第一保护层；
对所述保护薄膜对应所述凹槽之外的部分进行减薄。
11.一种半导体结构，其特征在于，采用如权利要求1～10中任一项所述的半导体结构的制备方法制作而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310968038.7A CN116682837B (zh) | 2023-08-02 | 2023-08-02 | 一种半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310968038.7A CN116682837B (zh) | 2023-08-02 | 2023-08-02 | 一种半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116682837A true CN116682837A (zh) | 2023-09-01 |
| CN116682837B CN116682837B (zh) | 2023-10-24 |
Family
ID=87785928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310968038.7A Active CN116682837B (zh) | 2023-08-02 | 2023-08-02 | 一种半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116682837B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117596908A (zh) * | 2024-01-19 | 2024-02-23 | 武汉楚兴技术有限公司 | 一种像素单元、图像传感器及其制造方法 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100052619A (ko) * | 2008-11-11 | 2010-05-20 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| US20100164046A1 (en) * | 2008-12-30 | 2010-07-01 | Tae Gyu Kim | Image sensor and method for manufacturing the same |
| CN101930986A (zh) * | 2009-06-22 | 2010-12-29 | 株式会社东芝 | 半导体器件、摄像机模块及半导体器件的制造方法 |
| US20120256319A1 (en) * | 2011-04-11 | 2012-10-11 | Sony Corporation | Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus |
| CN103972257A (zh) * | 2014-05-29 | 2014-08-06 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器制备方法 |
| US9202841B1 (en) * | 2014-06-03 | 2015-12-01 | Omnivision Technologies (Shanghai) Co., Ltd. | Method of fabricating semiconductor structure |
| CN110085616A (zh) * | 2019-05-22 | 2019-08-02 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN113725222A (zh) * | 2021-08-30 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构的制作方法以及半导体结构 |
| CN114156300A (zh) * | 2021-12-20 | 2022-03-08 | 上海微阱电子科技有限公司 | 背照式图像传感器及其形成方法 |
| CN115101546A (zh) * | 2022-05-30 | 2022-09-23 | 上海华力微电子有限公司 | 一种半导体器件制造方法 |
| CN115116938A (zh) * | 2021-03-19 | 2022-09-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN116130414A (zh) * | 2023-04-20 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
| CN116344561A (zh) * | 2021-12-22 | 2023-06-27 | 中芯国际集成电路制造(上海)有限公司 | 光电传感器及其形成方法、以及电子设备 |
-
2023
- 2023-08-02 CN CN202310968038.7A patent/CN116682837B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100052619A (ko) * | 2008-11-11 | 2010-05-20 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| US20100164046A1 (en) * | 2008-12-30 | 2010-07-01 | Tae Gyu Kim | Image sensor and method for manufacturing the same |
| CN101930986A (zh) * | 2009-06-22 | 2010-12-29 | 株式会社东芝 | 半导体器件、摄像机模块及半导体器件的制造方法 |
| US20120256319A1 (en) * | 2011-04-11 | 2012-10-11 | Sony Corporation | Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus |
| CN103972257A (zh) * | 2014-05-29 | 2014-08-06 | 豪威科技(上海)有限公司 | 一种堆栈式图像传感器制备方法 |
| US9202841B1 (en) * | 2014-06-03 | 2015-12-01 | Omnivision Technologies (Shanghai) Co., Ltd. | Method of fabricating semiconductor structure |
| CN110085616A (zh) * | 2019-05-22 | 2019-08-02 | 德淮半导体有限公司 | 图像传感器的形成方法 |
| CN115116938A (zh) * | 2021-03-19 | 2022-09-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113725222A (zh) * | 2021-08-30 | 2021-11-30 | 长江存储科技有限责任公司 | 半导体结构的制作方法以及半导体结构 |
| CN114156300A (zh) * | 2021-12-20 | 2022-03-08 | 上海微阱电子科技有限公司 | 背照式图像传感器及其形成方法 |
| CN116344561A (zh) * | 2021-12-22 | 2023-06-27 | 中芯国际集成电路制造(上海)有限公司 | 光电传感器及其形成方法、以及电子设备 |
| CN115101546A (zh) * | 2022-05-30 | 2022-09-23 | 上海华力微电子有限公司 | 一种半导体器件制造方法 |
| CN116130414A (zh) * | 2023-04-20 | 2023-05-16 | 长鑫存储技术有限公司 | 半导体结构的制造方法和半导体结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117596908A (zh) * | 2024-01-19 | 2024-02-23 | 武汉楚兴技术有限公司 | 一种像素单元、图像传感器及其制造方法 |
| CN117596908B (zh) * | 2024-01-19 | 2024-04-05 | 武汉楚兴技术有限公司 | 一种像素单元、图像传感器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116682837B (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11329091B2 (en) | Solid-state image pickup unit, method of manufacturing solid-state image pickup unit, and electronic apparatus | |
| US7101726B2 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device background of the invention | |
| US7233037B2 (en) | Solid state imaging device and method of manufacturing the same | |
| CN116682837B (zh) | 一种半导体结构及其制备方法 | |
| JP2013080838A (ja) | 固体撮像装置、固体撮像装置の製造方法、および電子機器 | |
| US9773829B2 (en) | Through-semiconductor-via capping layer as etch stop layer | |
| KR102150982B1 (ko) | 패드 구조물을 갖는 이미지 센서 | |
| JP7158846B2 (ja) | 半導体装置および機器 | |
| CN115101546A (zh) | 一种半导体器件制造方法 | |
| JP2006049834A (ja) | 固体撮像素子およびその製造方法 | |
| KR100855405B1 (ko) | 이미지 센서의 제조 방법 | |
| JP2006013460A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
| JP2007194498A (ja) | 固体撮像装置およびその製造方法 | |
| CN113629087A (zh) | Bsi图像传感器装置及制作方法 | |
| TW202105699A (zh) | 影像感測器、用於影像感測器的半導體結構及其製造方法 | |
| CN115985846B (zh) | 半导体结构的制作方法以及半导体结构 | |
| KR100789625B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| KR20130056100A (ko) | 배면 조사형 이미지 센서 및 그 제조방법 | |
| JP2006294798A (ja) | 半導体装置およびその製造方法 | |
| JP2006108572A (ja) | 固体撮像素子およびその製造方法 | |
| JP2006013459A (ja) | 固体撮像素子の製造方法および固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |