CN103165522A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN103165522A CN103165522A CN2011104221090A CN201110422109A CN103165522A CN 103165522 A CN103165522 A CN 103165522A CN 2011104221090 A CN2011104221090 A CN 2011104221090A CN 201110422109 A CN201110422109 A CN 201110422109A CN 103165522 A CN103165522 A CN 103165522A
- Authority
- CN
- China
- Prior art keywords
- groove
- interlayer dielectric
- dielectric layer
- semiconductor structure
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构及半导体结构的形成方法，所述半导体结构的形成方法包括：提供基底，位于所述基底上的层间介质层，所述层间介质层内形成有至少两个分立的金属互连结构；利用无电镀工艺形成覆盖所述金属互连结构表面的阻挡层；以所述阻挡层为掩膜，对不同金属互连结构之间的层间介质层进行干法刻蚀，形成第一沟槽；以所述阻挡层为掩膜，对所述第一沟槽侧壁的层间介质层进行刻蚀，形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；在所述层间介质层和阻挡层表面形成横跨所述第二沟槽开口的绝缘层。所述第二沟槽的开口宽度较小，而位于层间介质层内的宽度较大，既能降低层间介质层的介电常数，又有助于形成横跨空气间隙开口的绝缘层。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内器件的密度会随之增加，而器件宽度以及器件之间的间距会随之缩小。在过去要达成上述目的，仅受限于光刻技术定义结构的能力，但是，具有较小宽度的器件的几何特征产生了新的限制因素。例如，当导电图案之间的距离缩小时，任意两相邻的导电图案所产生的电容(为用以隔开导电图案之间的介质材料的介电常数K的函数)会增加。所述增加的电容会导致导体间的电容耦合上升，从而增加电力消耗并提高电阻-电容(RC)时间常数。因此，半导体集成电路性能以及功能是否可以不断的改良取决于正在开发的具有低介电常数的材料。
由于具有最低介电常数的材料为空气(k＝1.0)，通常会形成空气间隙来进一步降低互连层内的有效K值。现有的在半导体结构中形成空气间隙的方法，包括：
请参考图1，提供半导体衬底10；形成覆盖所述半导体衬底10的刻蚀停止层11；形成覆盖所述刻蚀停止层11的层间介质层13；形成位于所述层间介质层13表面的图形化的光刻胶层15；
请参考图2，以所述图形化的光刻胶层15为掩膜，刻蚀所述层间介质层13和刻蚀停止层11，形成沟槽17；
请参考图3，去除所述图形化的光刻胶层，暴露出所述层间介质层13表面；在去除所述图形化的光刻胶层后，采用沉积工艺形成覆盖所述沟槽17侧壁的牺牲层19；
请参考图4，向所述沟槽内填充导电金属，形成金属线21；
请参考图5，去除所述牺牲层，形成空气间隙23。
然而，采用现有技术形成的具有空气间隙的半导体结构在半导体集成电路中的性能较差。
更多关于空气间隙的形成方法请参考公开号为US2011/0018091A1的美国专利文献。
发明内容
本发明解决的问题是提供一种半导体结构及半导体结构的形成方法，形成一种开口的宽度小，内部的宽度大的空气间隙，有效地降低层间介质层的介电常数。
为解决上述问题，本发明提供了一种半导体结构的形成方法，包括：
提供基底，位于所述基底上的层间介质层，所述层间介质层内形成有至少两个分立的金属互连结构；
利用无电镀工艺形成覆盖所述金属互连结构表面的阻挡层；
以所述阻挡层为掩膜，对不同金属互连结构之间的层间介质层进行干法刻蚀，直到暴露出所述基底，形成第一沟槽；
以所述阻挡层为掩膜，对所述第一沟槽侧壁的层间介质层进行刻蚀，形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；
在所述层间介质层和阻挡层表面形成横跨所述第二沟槽开口的绝缘层。
可选的，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸，使得分立的金属互连结构相对应的阻挡层之间的间距小于所述分立的金属互连结构之间的间距。
可选的，所述阻挡层的材料为CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP。
可选的，所述层间介质层的介质材料掺杂有碳元素。
可选的，所述介质材料中碳元素的摩尔百分比含量的范围为0～30％。
可选的，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面逐渐增大。
可选的，利用干法刻蚀工艺形成第二沟槽，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
可选的，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面先逐渐增大，再逐渐减小。
可选的，利用干法刻蚀工艺形成第二沟槽，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
可选的，所述干法刻蚀工艺的刻蚀气体为O2和CFX，其中，所述O2占整个O2、CFX混合气体的摩尔百分比为0～20％。
可选的，所述层间介质层的介质材料为多孔介质材料。
可选的，所述多孔介质材料中的气孔占整个多孔介质材料的体积比的范围为0～30％。
可选的，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面逐渐减小。
可选的，利用湿法刻蚀工艺形成第二沟槽，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
可选的，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面先逐渐增大，再逐渐减小。
可选的，利用湿法刻蚀工艺形成第二沟槽，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
可选的，所述湿法刻蚀工艺的刻蚀溶液为稀释氢氟酸。
可选的，所述第二沟槽侧壁与基底平面的倾斜角度的范围为70°～90°。
可选的，所述基底包括衬底和位于所述衬底表面的刻蚀阻挡层。
可选的，所述第二沟槽的底部暴露出所述刻蚀阻挡层表面。
可选的，所述金属互连结构为双大马士革铜互连结构。
本发明实施例还提供了一种半导体结构，包括：
基底，位于所述基底上的层间介质层，所述层间介质层内或层间介质层表面形成有至少两个分立的金属互连结构；
覆盖所述金属互连结构表面的阻挡层，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸；
位于所述层间介质层内且位于所述分立的金属互连结构对应的阻挡层之间的第二沟槽，所述第二沟槽暴露出所述基底，且所述第二沟槽的宽度大于所述阻挡层之间的间距；
位于所述层间介质层和阻挡层表面且横跨所述第二沟槽开口的绝缘层。可选的，所述阻挡层的材料为CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP。
可选的，所述层间介质层的介质材料掺杂有碳元素。
可选的，所述介质材料中碳元素的摩尔百分比含量的范围为0～30％。
可选的，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面逐渐增大。
可选的，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
可选的，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面，先逐渐增大，再逐渐减小。
可选的，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
可选的，所述层间介质层的介质材料为多孔介质材料。
可选的，所述多孔介质材料中的气孔占整个多孔介质材料的体积比的范围为0～30％。
可选的，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面逐渐减小。
可选的，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
可选的，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面先逐渐增大，再逐渐减小。
可选的，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
可选的，所述第二沟槽侧壁与基底平面的倾斜角度的范围为70°～90°。
可选的，所述基底包括衬底和位于所述衬底表面的刻蚀阻挡层。
可选的，所述第二沟槽的底部暴露出所述刻蚀阻挡层表面。
可选的，所述金属互连结构为双大马士革铜互连结构。
与现有技术相比，本发明的实施例具有以下优点：
在所述层间介质层内或层间介质层表面形成有分立的金属互连结构，利用无电镀工艺在所述金属互连结构表面形成阻挡层，利用所述阻挡层为掩膜，在所述阻挡层之间的层间介质层内形成第二沟槽，所述位于层间介质层内的第二沟槽的宽度大于所述阻挡层之间的开口宽度。由于所述阻挡层是利用无电镀工艺在金属互连结构表面自对准形成，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸，使得所述阻挡层之间的第二沟槽的开口宽度较小，而位于层间介质层内的第二沟槽形成的空气间隙的宽度较大，既能有效地降低层间介质层的介电常数，又有助于后续形成横跨所述空气间隙开口的绝缘层。
不同介质材料中碳元素的摩尔百分比含量依次递增，刻蚀对应的介质层的速率也依次递减，通过控制所述层间介质层中不同高度的碳元素的摩尔百分比含量，使得不同高度的层间介质层的刻蚀速率不同，从而有效地控制第二沟槽的形状和尺寸。
不同多孔介质材料中气孔占整个多孔介质材料的体积比依次递增，刻蚀对应的介质层的速率也依次递增，因此，通过控制所述层间介质层中不同高度的多孔介质材料中气孔占整个多孔介质材料的体积比，使得不同高度的层间介质层的刻蚀速率不同，从而有效地控制第二沟槽的形状和尺寸。
附图说明
图1至图5是现有技术半导体结构中的空气间隙的形成过程的剖面结构示意图；
图6是本发明实施例的半导体结构的形成方法的流程示意图；
图7至图13是本发明实施例的半导体结构的形成过程的剖面结构示意图；
图14是具有不同碳元素的摩尔百分比含量的介质材料在干法刻蚀过程中的刻蚀速率对比图。
具体实施方式
正如背景技术所述，现有技术形成的具有空气间隙的半导体结构在半导体集成电路中性能较差。发明人经过研究后发现，利用现有技术形成的半导体集成电路性能较差的原因是：由于后续需要在所述空气间隙开口上方形成横跨所述空气间隙的绝缘层，所述绝缘层用来电学隔离金属互连层，并为后续形成的金属互连层和导电插塞提供支撑层。如果所述空气间隙开口过小，太小的空间间隙不能有效地减小层间介质层的介电常数，使得半导体集成电路性能较差；而如果所述空气间隙开口过大，利用化学气相沉积工艺形成的绝缘层不能横跨所述空气间隙的开口，在空气间隙内形成绝缘材料，使得所述空气间隙失效。
经过进一步研究，发明人提供了一种半导体结构及半导体结构的形成方法，所述半导体结构包括：基底，位于所述基底上的层间介质层，所述层间介质层内或层间介质层表面形成有至少两个分立的金属互连结构；覆盖所述金属互连结构表面的阻挡层，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸；位于所述层间介质层内且位于所述分立的金属互连结构对应的阻挡层之间的第二沟槽，所述第二沟槽暴露出所述基底，且所述第二沟槽的宽度大于所述阻挡层之间的间距；位于所述层间介质层和阻挡层表面且横跨所述第二沟槽开口的绝缘层。所述半导体结构的形成方法包括：提供基底，位于所述基底上的层间介质层，所述层间介质层内形成有至少两个分立的金属互连结构；利用无电镀工艺形成覆盖所述金属互连结构表面的阻挡层；以所述阻挡层为掩膜，对不同金属互连结构之间的层间介质层进行干法刻蚀，直到暴露出所述基底，形成第一沟槽；以所述阻挡层为掩膜，对所述第一沟槽侧壁的层间介质层进行刻蚀，形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；在所述层间介质层和阻挡层表面形成横跨所述第二沟槽开口的绝缘层。由于所述阻挡层是利用无电镀工艺，在所述金属互连结构表面自对准形成，且在与层间介质层表面垂直方向和平行方向上阻挡层的形成速率相同，使得不同金属互连结构对应的阻挡层之间的间距小于所述不同金属互连结构之间的间距，以所述阻挡层为掩膜进行干法刻蚀形成的第一沟槽的开口宽度较小，然后又对所述第一沟槽侧壁的层间介质层进行刻蚀，形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度。由于所述阻挡层之间的第二沟槽的开口宽度较小，而位于层间介质层内的第二沟槽形成的空气间隙的宽度较大，既能有效地降低层间介质层的介电常数，又有助于后续形成横跨所述空气间隙开口的绝缘层。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明实施例首先提供了一种半导体结构的形成方法，请参考图6，为所述半导体结构的形成方法的流程示意图，具体包括：
步骤S101，提供基底，位于所述基底上的层间介质层，所述层间介质层内形成有至少两个分立的金属互连结构；
步骤S102，利用无电镀工艺形成覆盖所述金属互连结构表面的阻挡层；
步骤S103，以所述阻挡层为掩膜，对不同金属互连结构之间的层间介质层进行干法刻蚀，直到暴露出所述基底，形成第一沟槽；
步骤S104，以所述阻挡层为掩膜，对所述第一沟槽侧壁的层间介质层进行刻蚀，形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；
步骤S105，在所述层间介质层和阻挡层表面形成横跨所述第二沟槽开口的绝缘层。
图7至图13为本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图7，提供基底100，所述基底100包括衬底105和位于所述衬底105表面的刻蚀阻挡层110，位于所述刻蚀阻挡层110表面的层间介质层120，所述层间介质层120内形成有至少两个分立的金属互连结构130。
所述基底100为单层基底或多层基底。当所述基底100为单层基底时，所述基底100为硅衬底、锗衬底、氮化硅衬底、绝缘体上硅衬底等。当所述基底100为多层基底时，所述基底100包括半导体衬底，位于所述半导体衬底表面的至少一层互连层、刻蚀阻挡层等，所述互连层内具有互连结构。在本实施例中，所述基底100包括衬底105和位于所述衬底105表面的刻蚀阻挡层110。所述刻蚀阻挡层110用来为后续干法刻蚀形成第一沟槽提供刻蚀终止，使得后续形成的第一沟槽、第二沟槽位于所述刻蚀阻挡层110表面，不会影响基底内的器件的电学性能。所述刻蚀阻挡层110的材料为氮化硅，利用化学气相沉积工艺在所述衬底105表面形成所述刻蚀阻挡层110。在其他实施例中，也可以不形成刻蚀阻挡层，通过控制干法刻蚀的时间，使得后续形成的第一沟槽、第二沟槽位于所述层间介质层内，刚好暴露出所述衬底表面，不会影响衬底内的器件的电学性能。本领域的技术人员可以根据需要选择所述基底的类型，因此所述基底的类型不应限制本发明的保护范围。
所述层间介质层120的材料为二氧化硅或低K介质材料，所述低K介质材料包括掺杂有碳元素的介质材料，多孔介质材料等，所述掺杂有碳元素的介质材料包括SiCOH、SiCH等，所述多孔介质材料为Si基多孔介质材料，如二氧化硅基多孔介质材料、多孔SiCOH材料、二硅三氧烷基多孔介质材料等。其中，当层间介质层的材料为掺杂有碳元素的介质材料时，所述介质材料中碳元素的摩尔百分比含量的范围为0～30％。当层间介质层的材料为多孔介质材料时，所述多孔介质材料中的气孔占整个多孔介质材料的体积比的范围为0～30％。在本实施例中，所述层间介质层120的材料为掺杂有碳元素的多孔介质材料。通过控制介质材料中碳元素的摩尔百分比含量和气孔占整个多孔介质材料的体积比，使得最终形成的第二沟槽具有特定的形状和尺寸。
所述金属互连结构130为双大马士革铜互连结构、填充有钨的导电插塞或铝互连层。当所述金属互连结构130为双大马士革铜互连结构或填充有钨的导电插塞时，所述金属互连结构130位于层间介质层120内。当所述金属互连结构130为铝互连层时，所述金属互连结构130位于层间介质层120的表面。在所述层间介质层内或表面至少具有两个分立的金属互连结构130，且不同的金属互连结构130之间具有一定的间距。不同的金属互连结构130之间可以通过位于其他区域的金属互连层电学连接，也可以电学隔离。
在本实施例中，所述金属互连结构130为双大马士革铜互连结构，其中一个铜互连结构为包括铜插塞和位于所述铜插塞表面的铜互连层，另一个铜互连结构仅包括铜互连层，通过位于两者之间的层间介质层120相隔离。在其他实施例中，所述铜互连结构可以为两个分立的铜互连层，也可以为两个分立的铜插塞和位于所述铜插塞表面的两个分立的铜互连层。
请参考图8，利用无电镀工艺在所述金属互连结构130表面形成阻挡层200。
由于空气间隙的开口过大，利用化学气相沉积工艺形成的绝缘层不能横跨所述空气间隙的开口，会在空气间隙内形成绝缘材料，使得所述空气间隙失效。因此，为了能形成横跨所述空气间隙的开口的绝缘层，所述空气间隙开口的宽度需要尽量的小。由于光刻工艺和刻蚀工艺的限制，不同的金属互连结构130之间的间距不能太小，所述间距至少等于或大于特征尺寸，所述特征尺寸为金属互连结构的特征尺寸，后续形成绝缘层时仍有可能将绝缘材料形成于空气间隙中。为此，发明人经过研究，提出了利用无电镀工艺在所述金属互连结构表面形成阻挡层200，所述阻挡层200的材料为金属混合物。所述无电镀工艺为在不加外电流的情况下，通过镀液中还原剂的作用，使得金属离子在金属表面自催化条件下金属沉积的过程。由于无电镀工艺形成的金属在层间介质层120表面的垂直方向和水平方向上的形成速率相同，使得所述形成的阻挡层200的尺寸大于所述金属互连结构130表面的尺寸，不同金属互连结构130相对应的阻挡层200之间的间距小于不同金属互连结构130之间的间距，在其他实施例中，也可以小于所述特征尺寸。在后续工艺中，利用所述阻挡层200为掩膜，在所述阻挡层200之间的层间介质层120内形成空气间隙，由于所述阻挡层200之间的间距很小，形成绝缘层时不会使得绝缘材料进入空气间隙，所述空气间隙可以有效地降低层间介质层的介电常数。
在现有工艺中，形成阻挡层的工艺通常为利用化学气相沉积或物理气相沉积工艺在层间介质层表面形成阻挡材料，然后利用刻蚀工艺对所述阻挡材料进行刻蚀形成阻挡层。但所述方法受到光刻工艺和刻蚀工艺的限制，无法刻蚀出小于特征尺寸的开口。本发明实施例中使用的无电镀工艺可以自对准地将阻挡层200形成于金属互连结构130的表面，不需要经过光刻、刻蚀工艺，不会受到光刻、刻蚀工艺的限制，节省了工艺步骤，且在层间介质层120表面的垂直方向和水平方向上所述阻挡层200的形成速率相同，使得所述阻挡层200的尺寸大于所述金属互连结构130表面的尺寸，所述阻挡层200的厚度等于所述阻挡层200超出金属互连结构130的部分的宽度。通过控制所述阻挡层200的厚度即可控制不同金属互连结构130相对应的阻挡层200的间距，从而控制空气间隙的开口尺寸。
所述阻挡层200的材料为CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP等。由于上述材料的晶向结构为密堆六方(HCP)结构，结构较为稳定，所述阻挡层200还可以作为金属互连结构130表面的扩散阻挡层，防止金属互连结构130内的金属向位于其表面的绝缘层扩散。
在本实施例中，所述阻挡层200的材料为CoWP，形成所述阻挡层200的工艺步骤包括：将所述金属互连结构130表面浸入到镀液中，在95℃的温度下镀膜10min～30min，形成CoWP阻挡层，所述镀液包括：CoCl·6H2O、Na2WO4·2H2O、NaH2PO2·H2O、Na3C6H5O7·2H2O、NH4Cl。其中，所述CoCl·6H2O、Na2WO4·2H2O分别作为阻挡层中Co和W的来源，所述NaH2PO2·H2O作为反应的还原剂，同样也是阻挡层中P的来源，所述Na3C6H5O7·2H2O起着络合的作用，所述NH4Cl起着缓冲剂的作用。
请参考图9，在所述层间介质层120表面形成光刻胶层210，所述光刻胶层210暴露出不同阻挡层200之间的开口和部分阻挡层200表面，以所述阻挡层200和光刻胶层210为掩膜，对不同金属互连结构130之间的层间介质层120进行干法刻蚀，直到暴露出刻蚀阻挡层110表面，形成第一沟槽140。
由于所述第一沟槽140是以不同金属互连结构130对应的阻挡层200为掩膜层，对所述阻挡层200之间的开口暴露出的层间介质层进行干法刻蚀获得的，所述第一沟槽140开口的尺寸小于不同金属互连结构130之间的间距，在其他实施例中，所述第一沟槽140开口的尺寸小于特征尺寸，形成绝缘层时不会使得绝缘材料进入空气间隙，所述空气间隙可以有效地降低层间介质层的介电常数。
在本实施例中，所述干法刻蚀终止于刻蚀阻挡层110表面，不会对衬底105表面的半导体器件的电学性能造成影响。在其他实施例中，利用干法刻蚀形成的第一沟槽也可以贯穿刻蚀阻挡层的厚度，暴露出衬底表面。
请参考图10，以所述光刻胶层210和阻挡层200为掩膜，对所述第一沟槽140侧壁的层间介质层120进行刻蚀，形成第二沟槽150，所述第二沟槽150的宽度大于所述第一沟槽140的宽度。
现有技术降低层间介质层的介电常数的方法主要有两种，一种是在层间介质层中形成空气间隙，由于空气的介电常数最低，所述空气间隙可有效地降低层间介质层的介电常数；另一种方法是采用低K介电常数的材料作为层间介质层的材料，以降低层间介质层的介电常数。所述低K层间介质层的材料包括掺杂有碳的介质材料，多孔介质材料等。
发明人经过研究发现，请参考图14，为不同碳元素的摩尔百分比含量的介质材料在干法刻蚀过程中的刻蚀速率对比图，其中，横坐标为干法刻蚀的刻蚀气体中O2占整个O2、CFX混合气体的摩尔百分比，纵坐标为利用O2、CFX混合气体作为刻蚀气体来刻蚀介质材料的相对刻蚀速率。当干法刻蚀的刻蚀气体为O2和CFX，所述CFX具体包括：CF4、C3F6、C4F8等，其中，所述O2占整个O2、CFX混合气体的摩尔百分比为0～20％，随着不同介质材料中碳元素的摩尔百分比含量依次递增，刻蚀对应的介质层的速率依次递减。因此，通过控制所述层间介质层中不同高度的碳元素的摩尔百分比含量，使得不同高度的层间介质层的刻蚀速率不同，从而可有效控制第二沟槽的形状和尺寸。在本实施例中，请参考图10，靠近表面的部分层间介质层形成有金属互连结构130，后续形成的第二沟槽靠近层间介质层表面的部分不能太大，避免第二沟槽暴露出所述金属互连结构130的部分侧壁，可能会导致金属互连结构130短路，影响金属互连结构130的电学性能，而且当第二沟槽靠近层间介质层表面的部分过大时，超出金属互连结构130表面的部分阻挡层200下方由于没有层间介质层120作支撑，可能会发生变形，影响阻挡层的电学性能。为此，本实施例形成的第二沟槽150为梯形，靠近层间介质层120底部的第二沟槽150宽度较大，靠近层间介质层120表面的第二沟槽150宽度较小，既能提高第二沟槽的容量，可有效地降低层间介质层120的介电常数，又具有较小的开口，有助于后续形成横跨所述第二沟槽开口的绝缘层。相对应的，所述层间介质层120的碳元素的摩尔百分比含量从层间介质层120底部到表面逐渐增大，利用O2和CFX作为刻蚀气体，其中，所述O2占整个O2、CFX混合气体的摩尔百分比为0～20％，对第一沟槽140(图9所示)侧壁的层间介质层进行干法刻蚀，形成第二沟槽150，所述第二沟槽150的宽度大于第一沟槽140的宽度，且从层间介质层120的底部到表面，所述第二沟槽150的宽度逐渐减小。当所述金属互连结构130包括贯穿所述层间介质层120的导电插塞时，为了避免刻蚀形成的第二沟槽暴露出所述导电插塞的侧壁，影响导电插塞的电学性能，所述第二沟槽200侧壁与基底平面的倾斜角度α的范围为70°～90°。
在另一实施例中，请参考图11，由于底部的层间介质层120通过刻蚀阻挡层110与衬底105接触，衬底105表面可能形成有半导体器件，所述第二沟槽150底部的宽度不能太大，以免刻蚀工艺对衬底105表面的半导体器件造成损伤。为此，本实施例形成的第二沟槽150的侧壁的形状为“∑”，从层间介质层120的底部到表面，所述第二沟槽150的宽度先逐渐增大，再逐渐减小，既能避免刻蚀工艺对基底表面的半导体器件、金属互连结构造成损伤，也可利用位于层间介质层中间位置宽度较大的第二沟槽作为空气间隙，提高了空气间隙的容量，可有效地降低层间介质层的介电常数，还因为具有较小的开口，有助于后续形成横跨所述第二沟槽开口的绝缘层。相对应的，所述层间介质层120的碳元素的摩尔百分比含量从层间介质层120底部到表面先逐渐增大，后逐渐减小，利用O2和CFX作为刻蚀气体，其中，所述O2占整个O2、CFX混合气体的摩尔百分比为0～20％，对第一沟槽140侧壁的层间介质层进行干法刻蚀，形成的第二沟槽150的侧壁的形状为“∑”，所述第二沟槽150的宽度大于第一沟槽140的宽度，且从层间介质层120的底部到表面，所述第二沟槽150的宽度先逐渐增大，再逐渐减小。且当所述金属互连结构130包括贯穿所述层间介质层120的导电插塞时，为了避免刻蚀形成的第二沟槽暴露出所述导电插塞的侧壁，影响导电插塞的电学性能，所述第二沟槽200侧壁与基底平面的倾斜角度α的范围为70°～90°。
发明人经过研究还发现，对多孔介质材料进行湿法刻蚀时，当湿法刻蚀的刻蚀溶液为稀释氢氟酸时，随着不同多孔介质材料中气孔占整个多孔介质材料的体积比依次递增，刻蚀对应的介质层的速率也依次递增。因此，通过控制所述层间介质层中不同高度的材料中气孔占整个多孔介质材料的体积比，使得不同高度的层间介质层的刻蚀速率不同，从而可有效控制第二沟槽的形状和尺寸。在本实施例中，请参考图10，由于靠近表面的部分层间介质层形成有金属互连结构130，后续形成的第二沟槽靠近层间介质层表面的部分不能太大，避免第二沟槽暴露出所述金属互连结构130的部分侧壁，可能会导致金属互连结构130短路，影响金属互连结构130的电学性能，而且当第二沟槽靠近层间介质层表面的部分过大时，超出金属互连结构130表面的部分阻挡层200下方由于没有层间介质层120作支撑，可能会发生变形，影响阻挡层的电学性能。为此，本实施例形成的第二沟槽150为梯形，靠近层间介质层120底部的第二沟槽150宽度较大，靠近层间介质层120表面的第二沟槽150宽度较小，既能提高第二沟槽的容量，可有效地降低层间介质层的介电常数，又具有较小的开口，有助于后续形成横跨所述空气间隙开口的绝缘层。相对应的，所述层间介质层120的气孔占整个多孔介质材料的体积比从层间介质层120底部到表面逐渐增大，利用稀释氢氟酸作为刻蚀溶液对第一沟槽140侧壁的层间介质层进行湿法刻蚀，形成第二沟槽150，所述第二沟槽150的宽度大于第一沟槽140的宽度，且从层间介质层120的底部到表面，所述第二沟槽150的宽度逐渐减小。且当所述金属互连结构130包括贯穿所述层间介质层120的导电插塞时，为了避免刻蚀形成的第二沟槽暴露出所述导电插塞的侧壁，影响导电插塞的电学性能，所述第二沟槽200侧壁与基底平面的倾斜角度α的范围为70°～90°。
在另一实施例中，请参考图11，由于底部的层间介质层120通过刻蚀阻挡层110与衬底105接触，衬底105表面可能形成有半导体器件，所述第二沟槽150底部的宽度不能太大，以免刻蚀工艺对衬底105表面的半导体器件造成损伤。为此，本实施例形成的第二沟槽150的侧壁的形状为“∑”，从层间介质层120的底部到表面，所述第二沟槽150的宽度先逐渐增大，再逐渐减小，既能避免刻蚀工艺对基底表面的半导体器件、金属互连结构造成损伤，也可利用位于层间介质层中间位置宽度较大的第二沟槽作为空气间隙，提高了空气间隙的容量，可有效地降低层间介质层的介电常数，还因为具有较小的开口，有助于后续形成横跨所述空气间隙开口的绝缘层。相对应的，所述层间介质层的材料为多孔介质材料，所述层间介质层120的气孔占整个多孔介质材料的体积比从层间介质层120底部到表面先逐渐增大，后逐渐减小，利用稀释氢氟酸作为刻蚀溶液对第一沟槽140侧壁的层间介质层进行湿法刻蚀，形成第二沟槽150，所述第二沟槽150的宽度大于第一沟槽140的宽度，且从层间介质层120的底部到表面，所述第二沟槽150的宽度先逐渐增大，再逐渐减小。且当所述金属互连结构130包括贯穿所述层间介质层120的导电插塞时，为了避免刻蚀形成的第二沟槽暴露出所述导电插塞的侧壁，影响导电插塞的电学性能，所述第二沟槽200侧壁与基底平面的倾斜角度α的范围为70°～90°。
在本实施例中，所述层间介质层的材料为掺杂有碳元素的多孔介质材料，通过控制所述层间介质层中多孔介质材料的碳元素含量和气孔占整个多孔介质材料的体积比，在形成第一沟槽后，先后利用干法刻蚀工艺和湿法刻蚀工艺对第一沟槽侧壁的层间介质层材料进行刻蚀，形成具有不同形状和尺寸的第二沟槽。所述湿法刻蚀工艺和干法刻蚀工艺已在上述实施例中作了说明，在此不作赘述。在其他实施例中，所述层间介质层的材料也可以仅为掺杂有碳的介质材料或未掺杂有碳元素的多孔介质材料，相对应的，仅利用对应的干法刻蚀工艺或湿法刻蚀工艺形成第二沟槽。
请参考图12，在所述层间介质层120、阻挡层200表面形成横跨所述第二沟槽150开口的绝缘层220。
所述绝缘层220的材料为氧化硅、氮化硅、低K介质材料等，所述绝缘层220用来为不同的金属互连结构130、阻挡层200进行电学隔离，为后续形成的金属互连层、导电插塞提供支撑层，且对所述第二沟槽150进行闭合，使得所述第二沟槽150形成空气间隙。形成所述绝缘层220的工艺为化学气相沉积，由于所述阻挡层之间的开口形成的第二沟槽的开口较小，使得沉积的介质材料不会进入第二沟槽，第二沟槽内的容积不会变小，而且位于开口下方的第二沟槽的宽度大于所述第二沟槽开口的宽度，能有效地降低层间介质层的介电常数。
在其他实施例中，请参考图13，当所述第二沟槽150的侧壁的形状为“∑”时，在所述层间介质层120、阻挡层200表面形成横跨所述第二沟槽150开口的绝缘层220，使得所述第二沟槽150形成空气间隙。
据此，本发明实施例还提供了一种半导体结构，请参考图12，为本发明实施例的半导体结构的剖面结构示意图，具体包括：基底100，所述基底100包括衬底105和位于所述衬底105表面的刻蚀阻挡层110，位于所述刻蚀阻挡层110表面的层间介质层120，所述层间介质层120内形成有至少两个分立的金属互连结构130；位于所述金属互连结构130表面的阻挡层200，所述阻挡层200的尺寸大于所述金属互连结构120表面的尺寸；位于所述层间介质层130内且位于所述分立的金属互连结构130对应的阻挡层200之间的第二沟槽150，所述第二沟槽150的剖面形状为梯形，从层间介质层120的底部到表面，所述第二沟槽150的宽度逐渐减小，且所述第二沟槽150的宽度大于所述阻挡层200之间的间距；位于所述层间介质层120和阻挡层200表面且横跨所述第二沟槽150开口的绝缘层220。
在本实施例中，所述第二沟槽150暴露出刻蚀阻挡层110的表面。在其他实施例中，所述第二沟槽150贯穿所述刻蚀阻挡层110的表面，暴露出衬底105的表面。在另一实施例中，所述基底100为单层结构，在所述基底100表面直接形成层间介质层120，所述第二沟槽150位于层间介质层120内。
在本实施例中，所述金属互连结构130为双大马士革铜互连结构，在其他实施例中，所述金属互连结构130为填充有钨的导电插塞或铝互连层。
所述阻挡层200用来为形成第二沟槽150提供掩膜，且所述阻挡层200还可以作为金属互连结构130表面的扩散阻挡层，防止金属互连结构130内的金属向位于其表面的绝缘层扩散。
所述阻挡层200的材料为CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP等，且所述阻挡层200的厚度等于所述阻挡层200超出金属互连结构130的部分的宽度。通过控制所述阻挡层200的厚度即可控制不同金属互连结构130相对应的阻挡层200的间距，从而控制空气间隙的开口尺寸。
所述层间介质层120的介质材料为掺杂有碳的介质材料，多孔介质材料等。在本实施例中，所述层间介质层120的介质材料为掺杂有碳元素的多孔介质材料。通过控制所述层间介质层120中多孔介质材料的碳元素含量和气孔占整个多孔介质材料的体积比，形成具有不同形状和尺寸的第二沟槽150。在其他实施例中，所述层间介质层的材料也可以仅为掺杂有碳的介质材料或未掺杂有碳元素的多孔介质材料。
请参考图12，所述层间介质层120的碳元素的摩尔百分比含量从层间介质层120底部到表面逐渐增大，形成的第二沟槽150的形状为梯形，靠近层间介质层120底部的第二沟槽150宽度较大，靠近层间介质层120表面的第二沟槽150宽度较小，且从层间介质层120的底部到表面，所述第二沟槽150的宽度逐渐减小。
且当所述层间介质层120的多孔介质材料中气孔占整个多孔介质材料的体积比从层间介质层120底部到表面逐渐增大，形成的第二沟槽150的形状也为梯形，靠近层间介质层120底部的第二沟槽150宽度较大，靠近层间介质层120表面的第二沟槽150宽度较小，且从层间介质层120的底部到表面，所述第二沟槽150的宽度逐渐减小。
请参考图13，所述层间介质层120的碳元素的摩尔百分比含量从层间介质层120底部到表面先逐渐增大，后逐渐减小，形成的第二沟槽150的侧壁的形状为“∑”，从层间介质层120的底部到表面，所述第二沟槽150的宽度先逐渐增大，再逐渐减小。
且当所述层间介质层120的多孔介质材料中气孔占整个多孔介质材料的体积比从层间介质层120底部到表面先逐渐增大，后逐渐减小，形成的第二沟槽150的侧壁的形状为“∑”，从层间介质层120的底部到表面，所述第二沟槽150的宽度先逐渐增大，再逐渐减小。
当所述金属互连结构130包括贯穿所述层间介质层120的导电插塞时，为了避免刻蚀形成的第二沟槽暴露出所述导电插塞的侧壁，影响导电插塞的电学性能，所述第二沟槽200侧壁与基底平面的倾斜角度α的范围为70°～90°，使得第二沟槽200不会过于深入地刻蚀层间介质层。
综上，本发明实施例的层间介质层内或层间介质层表面形成有分立的金属互连结构，利用无电镀工艺在所述金属互连结构表面形成阻挡层，利用所述阻挡层为掩膜，在所述阻挡层之间的层间介质层内形成第二沟槽，所述位于层间介质层内的第二沟槽的宽度大于所述阻挡层之间的开口宽度。由于所述阻挡层是利用无电镀工艺在金属互连结构表面自对准形成，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸，使得分立的金属互连结构相对应的阻挡层之间的间距小于所述分立的金属互连结构之间的间距，使得所述阻挡层之间的第二沟槽的开口宽度较小，而位于层间介质层内的第二沟槽形成的空气间隙的宽度较大，既能有效地降低层间介质层的介电常数，又有助于后续形成横跨所述空气间隙开口的绝缘层。
不同介质材料中碳元素的摩尔百分比含量依次递增，刻蚀对应的介质层的速率也依次递减，通过控制所述层间介质层中不同高度的碳元素的摩尔百分比含量，使得不同高度的层间介质层的刻蚀速率不同，从而有效地控制第二沟槽的形状和尺寸。
不同多孔介质材料中气孔占整个多孔介质材料的体积比依次递增，刻蚀对应的介质层的速率也依次递增，因此，通过控制所述层间介质层中不同高度的多孔介质材料中气孔占整个多孔介质材料的体积比，使得不同高度的层间介质层的刻蚀速率不同，从而有效地控制第二沟槽的形状和尺寸。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (39)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，位于所述基底上的层间介质层，所述层间介质层内形成有至少两个分立的金属互连结构；
利用无电镀工艺形成覆盖所述金属互连结构表面的阻挡层；
以所述阻挡层为掩膜，对不同金属互连结构之间的层间介质层进行干法刻蚀，直到暴露出所述基底，形成第一沟槽；
以所述阻挡层为掩膜，对所述第一沟槽侧壁的层间介质层进行刻蚀，形成第二沟槽，所述第二沟槽的宽度大于所述第一沟槽的宽度；
在所述层间介质层和阻挡层表面形成横跨所述第二沟槽开口的绝缘层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸，使得分立的金属互连结构相对应的阻挡层之间的间距小于所述分立的金属互连结构之间的间距。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料为CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介质层的介质材料掺杂有碳元素。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述介质材料中碳元素的摩尔百分比含量的范围为0～30％。
6.如权利要求4所述的半导体结构的形成方法，其特征在于，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面逐渐增大。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，利用干法刻蚀工艺形成第二沟槽，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面先逐渐增大，再逐渐减小。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，利用干法刻蚀工艺形成第二沟槽，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
10.如权利要求7或9所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的刻蚀气体为O2和CFX，其中，所述O2占整个O2、CFX混合气体的摩尔百分比为0～20％。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介质层的介质材料为多孔介质材料。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述多孔介质材料中的气孔占整个多孔介质材料的体积比的范围为0～30％。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面逐渐减小。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，利用湿法刻蚀工艺形成第二沟槽，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
15.如权利要求11所述的半导体结构的形成方法，其特征在于，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面先逐渐增大，再逐渐减小。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，利用湿法刻蚀工艺形成第二沟槽，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
17.如权利要求14或16所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶液为稀释氢氟酸。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二沟槽侧壁与基底平面的倾斜角度的范围为70°～90°。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括衬底和位于所述衬底表面的刻蚀阻挡层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述第二沟槽的底部暴露出所述刻蚀阻挡层表面。
21.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属互连结构为双大马士革铜互连结构。
22.一种半导体结构，其特征在于，包括：
基底，位于所述基底上的层间介质层，所述层间介质层内或层间介质层表面形成有至少两个分立的金属互连结构；
覆盖所述金属互连结构表面的阻挡层，所述阻挡层的尺寸大于所述金属互连结构表面的尺寸；
位于所述层间介质层内且位于所述分立的金属互连结构对应的阻挡层之间的第二沟槽，所述第二沟槽暴露出所述基底，且所述第二沟槽的宽度大于所述阻挡层之间的间距；
位于所述层间介质层和阻挡层表面且横跨所述第二沟槽开口的绝缘层。
23.如权利要求22所述的半导体结构，其特征在于，所述阻挡层的材料为CoWP、CoMoP、NiMoP、NiMoB、NiReP或NiWP。
24.如权利要求22所述的半导体结构，其特征在于，所述层间介质层的介质材料掺杂有碳元素。
25.如权利要求24所述的半导体结构，其特征在于，所述介质材料中碳元素的摩尔百分比含量的范围为0～30％。
26.如权利要求24所述的半导体结构，其特征在于，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面逐渐增大。
27.如权利要求26所述的半导体结构，其特征在于，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
28.如权利要求24所述的半导体结构，其特征在于，所述介质材料中碳元素的摩尔百分比含量从层间介质层的底部到表面，先逐渐增大，再逐渐减小。
29.如权利要求28所述的半导体结构，其特征在于，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
30.如权利要求22所述的半导体结构，其特征在于，所述层间介质层的介质材料为多孔介质材料。
31.如权利要求30所述的半导体结构，其特征在于，所述多孔介质材料中的气孔占整个多孔介质材料的体积比的范围为0～30％。
32.如权利要求30所述的半导体结构，其特征在于，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面逐渐减小。
33.如权利要求32所述的半导体结构，其特征在于，所述第二沟槽的形状为梯形，从层间介质层的底部到表面，所述第二沟槽的宽度逐渐减小。
34.如权利要求30所述的半导体结构，其特征在于，所述多孔介质材料中的气孔占整个多孔介质材料的体积比从层间介质层的底部到表面先逐渐增大，再逐渐减小。
35.如权利要求34所述的半导体结构，其特征在于，所述第二沟槽的侧壁的形状为“∑”，从层间介质层的底部到表面，所述第二沟槽的宽度先逐渐增大，再逐渐减小。
36.如权利要求22所述的半导体结构，其特征在于，所述第二沟槽侧壁与基底平面的倾斜角度的范围为70°～90°。
37.如权利要求22所述的半导体结构，其特征在于，所述基底包括衬底和位于所述衬底表面的刻蚀阻挡层。
38.如权利要求37所述的半导体结构，其特征在于，所述第二沟槽的底部暴露出所述刻蚀阻挡层表面。
39.如权利要求22所述的半导体结构，其特征在于，所述金属互连结构为双大马士革铜互连结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110422109.0A CN103165522B (zh) | 2011-12-15 | 2011-12-15 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110422109.0A CN103165522B (zh) | 2011-12-15 | 2011-12-15 | 半导体结构及半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165522A true CN103165522A (zh) | 2013-06-19 |
| CN103165522B CN103165522B (zh) | 2015-01-21 |
Family
ID=48588499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110422109.0A Active CN103165522B (zh) | 2011-12-15 | 2011-12-15 | 半导体结构及半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165522B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646919A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | 双大马士革结构的制造方法 |
| CN104655333A (zh) * | 2013-11-21 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 一种压力传感器及其制备方法 |
| CN106601667A (zh) * | 2016-12-20 | 2017-04-26 | 上海集成电路研发中心有限公司 | 一种具有空气隙的金属互连层结构及其制备方法 |
| CN110391179A (zh) * | 2019-08-07 | 2019-10-29 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| CN112928023A (zh) * | 2019-12-06 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113644029A (zh) * | 2021-08-12 | 2021-11-12 | 上海集成电路制造创新中心有限公司 | 一种金属互连结构及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030013298A1 (en) * | 2001-07-16 | 2003-01-16 | Lsi Logic Corporation | Coupling capacitance reduction |
| CN1649107A (zh) * | 2004-01-30 | 2005-08-03 | 国际商业机器公司 | 降低半导体器件中有效介电常数的器件和方法 |
| US20080122106A1 (en) * | 2006-09-11 | 2008-05-29 | International Business Machines | Method to generate airgaps with a template first scheme and a self aligned blockout mask |
| US20090079079A1 (en) * | 2004-10-25 | 2009-03-26 | Panasonic Corporation | Semiconductor device with an air gap between lower interconnections and a connection portion to the lower interconnections not formed adjacent to the air gap |
| JP2009135172A (ja) * | 2007-11-29 | 2009-06-18 | Dainippon Screen Mfg Co Ltd | 半導体装置の製造方法および半導体装置 |
-
2011
- 2011-12-15 CN CN201110422109.0A patent/CN103165522B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030013298A1 (en) * | 2001-07-16 | 2003-01-16 | Lsi Logic Corporation | Coupling capacitance reduction |
| CN1649107A (zh) * | 2004-01-30 | 2005-08-03 | 国际商业机器公司 | 降低半导体器件中有效介电常数的器件和方法 |
| US20090079079A1 (en) * | 2004-10-25 | 2009-03-26 | Panasonic Corporation | Semiconductor device with an air gap between lower interconnections and a connection portion to the lower interconnections not formed adjacent to the air gap |
| US20080122106A1 (en) * | 2006-09-11 | 2008-05-29 | International Business Machines | Method to generate airgaps with a template first scheme and a self aligned blockout mask |
| JP2009135172A (ja) * | 2007-11-29 | 2009-06-18 | Dainippon Screen Mfg Co Ltd | 半導体装置の製造方法および半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104655333A (zh) * | 2013-11-21 | 2015-05-27 | 中芯国际集成电路制造(上海)有限公司 | 一种压力传感器及其制备方法 |
| CN104655333B (zh) * | 2013-11-21 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种压力传感器及其制备方法 |
| CN103646919A (zh) * | 2013-11-29 | 2014-03-19 | 上海华力微电子有限公司 | 双大马士革结构的制造方法 |
| CN103646919B (zh) * | 2013-11-29 | 2016-03-16 | 上海华力微电子有限公司 | 双大马士革结构的制造方法 |
| CN106601667A (zh) * | 2016-12-20 | 2017-04-26 | 上海集成电路研发中心有限公司 | 一种具有空气隙的金属互连层结构及其制备方法 |
| CN110391179A (zh) * | 2019-08-07 | 2019-10-29 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
| CN112928023A (zh) * | 2019-12-06 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112928023B (zh) * | 2019-12-06 | 2023-07-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113644029A (zh) * | 2021-08-12 | 2021-11-12 | 上海集成电路制造创新中心有限公司 | 一种金属互连结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165522B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7601607B2 (en) | Protruded contact and insertion of inter-layer-dielectric material to match damascene hardmask to improve undercut for low-k interconnects | |
| US8624399B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN103165522B (zh) | 半导体结构及半导体结构的形成方法 | |
| US8274155B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7566656B2 (en) | Method and apparatus for providing void structures | |
| TW201349411A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| TW201810591A (zh) | 半導體裝置與其形成方法 | |
| JP5305651B2 (ja) | 回路の配線構造および集積回路の配線構造の製作方法 | |
| CN104733378A (zh) | 半导体结构及其制造方法 | |
| CN102324400A (zh) | 铜互连结构的制作方法 | |
| US9576852B2 (en) | Integrated circuits with self aligned contacts and methods of manufacturing the same | |
| US10483162B2 (en) | Semiconductor structure of interconnect and fabrication method thereof | |
| US20020055243A1 (en) | Gap-type metallic interconnect and method of manufacture | |
| CN103050433A (zh) | 半导体的接触孔结构及其制作方法 | |
| CN103165514B (zh) | 半导体结构及其形成方法 | |
| CN103367232B (zh) | 半导体结构的形成方法 | |
| CN104022070A (zh) | 互连结构的形成方法 | |
| CN109950197B (zh) | 半导体结构及其形成方法 | |
| CN103165515B (zh) | 半导体器件的制作方法 | |
| US7678661B2 (en) | Method of forming an insulating layer in a semiconductor device | |
| KR20090078106A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN103187392B (zh) | 金属连线结构及其形成方法 | |
| CN103426745A (zh) | 半导体结构的形成方法 | |
| CN103137545B (zh) | 半导体器件及其形成方法 | |
| US20060160355A1 (en) | Semiconductor device with a metal line and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |