CN103426745A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN103426745A
CN103426745A CN2012101649937A CN201210164993A CN103426745A CN 103426745 A CN103426745 A CN 103426745A CN 2012101649937 A CN2012101649937 A CN 2012101649937A CN 201210164993 A CN201210164993 A CN 201210164993A CN 103426745 A CN103426745 A CN 103426745A
Authority
CN
China
Prior art keywords
layer
etch stop
hard mask
etching
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101649937A
Other languages
English (en)
Other versions
CN103426745B (zh
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210164993.7A priority Critical patent/CN103426745B/zh
Publication of CN103426745A publication Critical patent/CN103426745A/zh
Application granted granted Critical
Publication of CN103426745B publication Critical patent/CN103426745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底，在所述基底上形成超低K介质层；在所述超低K介质层表面形成碳化硅层；在所述碳化硅层表面形成金属刻蚀停止层；刻蚀所述金属硬掩膜层形成分立的暴露金属刻蚀停止层表面的第一开口和第二开口，第一开口宽度小于第二开口宽度，所述金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比。以金属刻蚀停止层作为刻蚀停止层，当刻蚀金属硬掩膜层形成宽度不同的第一开口和第二开口时，但由于金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比，第一开口和第二开口底下对应的金属刻蚀停止层的过刻蚀量可以忽略不计，不会对后续的工艺窗口产生影响。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路技术的不断发展，半导体器件尺寸和互连结构尺寸不断减小，从而导致金属连线之间的间距在逐渐缩小，用于隔离金属连线之间的介质层也变得越来越薄，这样会导致金属连线之间可能会发生串扰。现在，通过降低金属连线层间的介质层的介电常数，可有效地降低这种串扰，因此，低K介电材料、超低K介电材料已越来越广泛地应用于互连工艺的介质层，低K介电材料的介电常数通常小于4大于等于2.2，超低K介电材料为介电常数常小于2.2。
由于空气是目前能获得的最低K值的材料（K=1.0），为了大幅的降低K值，在介质层中形成空气隙或孔洞以有效的降低介质层的K值。因此，为了能使得介电常数低于2.2，现在广泛应用的超低K介电材料为多孔材料。但是由于多孔材料的多孔性，利用多孔材料形成的介质层的机械强度较低，在进行晶片处理时容易受到损伤，例如，利用等离子体灰化工艺去除光刻胶时，所述等离子体会对暴露出的超低K介质层造成损伤。
为了减小灰化工艺对超低K介质层所造成的损伤，现有采用金属硬掩膜层作为刻蚀超低K介质层的掩膜，具体请参考图1~图2。
参考图1，提供基底100，在所述基底100表面形成超低K介质层101；在所述超低K介质层101表面形成氧化硅层102；在所述氧化硅层102表面形成金属硬掩膜层103。所述氧化硅层102作为后续刻蚀金属硬掩膜层103时的停止层，并作为超低K介质层101和金属硬掩膜层103之间的隔离层。
参考图2，在所述金属硬掩膜层103表面形成图形化的光刻胶层104，所述图形化的光刻胶层104中具有暴露金属硬掩膜层103表面的分立第一开口106和第二开口105，第一开口106的宽度小于第二开口105的宽度，所述第一开口106和第二开口105的位置对应后续金属硬掩膜层103待刻蚀的位置；以所述图形化的光刻胶层104为掩膜，沿第一开口106和第二开口105刻蚀所述金属硬掩膜层103，以氧化硅层102作为刻蚀停止层，形成第三开口108和第四开口107，第三开口108的宽度小于第四开口107的宽度。
现有将氧化硅层102作为刻蚀停止层时，由于刻蚀负载效应（Etch loadingeffect）的影响，面积较大刻蚀区域的刻蚀速度要大于面积较小刻蚀区域的刻蚀速度，因此第四开口107对应的金属硬掩膜层的刻蚀速率会大于第三开口108对应的金属硬掩膜层的刻蚀速率，相应的第四开口107对应的氧化硅层102中的过刻蚀量会大于宽度较窄的第三开口108对应的氧化硅层102中的过刻蚀量，而第三开口108和第四开口107对应的氧化硅层102中过刻蚀量的差异使得工艺窗口发生改变，影响后续刻蚀工艺的稳定性。
更多关于半导体结构的形成方法请参考公开号为US2008/0026203A1的美国专利文献。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高了工艺的稳定性。
为解决上述问题，本发明实施例一种半导体结构的形成方法，包括：
提供基底，在所述基底上形成超低K介质层；
在所述超低K介质层表面形成碳化硅层；
在所述碳化硅层表面形成金属刻蚀停止层；
在金属刻蚀停止层表面形成金属硬掩膜层；
刻蚀所述金属硬掩膜层，形成分立的暴露金属刻蚀停止层表面的第一开口和第二开口，第一开口宽度小于第二开口宽度，所述金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比。
可选的，所述金属刻蚀停止层的材料为氮化铜或铜。
可选的，所述金属硬掩膜层为氮化钛层、氮化钽层、氮化硼层的单层结构或其两者或三者的堆叠结构。
可选的，刻蚀所述金属硬掩膜层采用的工艺为电感耦合等离子体刻蚀工艺。
可选的，所述电感耦合等离子体刻蚀工艺的电感耦合功率为100~1000W，偏置电压为0~200V，采用的气体为Cl2、CH4和He，Cl2的流量为10~500sccm，CH4的流量为10~100sccm，He的流量为10~500sccm，等离子体刻蚀的时间为10~300S。
可选的，所述金属硬掩膜层相对于金属刻蚀停止层的刻蚀选择比为50:1~200:1。
可选的，所述金属刻蚀停止层的材料为氮化铜，所述金属刻蚀停止层的形成工艺为溅射工艺、化学气相沉积工艺或原子层沉积工艺。
可选的，所述金属刻蚀停止层的材料为铜时，所述金属刻蚀停止层的形成过程为：在所述碳化硅层表面形成氮化铜材料层；对所述氮化铜材料层进行热固化处理，形成铜层，所述铜层为金属刻蚀停止层。
可选的，所述热固化处理的温度为小于等于300摄氏度。
可选的，所述金属硬掩膜层的厚度为50~500埃，所述金属刻蚀停止层的厚度为50~200埃，所述碳化硅层的厚度为10~200埃。
可选的，所述金属硬掩膜和金属刻蚀停止层之间形成有无氮抗反射涂层。
可选的，所述无氮抗反射涂层的厚度为50~500埃。
可选的，所述超低K介质层和碳化硅层的形成方法为：在所述基底上形成超低K介质材料层；在所述超低K介质材料层表面形成碳化硅材料层；平坦化所述碳化硅材料层，形成碳化硅层和超低K介质层。
与现有技术相比，本发明技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法，以金属刻蚀停止层作为刻蚀停止层，刻蚀金属硬掩膜层时，由于刻蚀负载效应的影响，宽度较小的第一开口的形成速度要小于宽度较宽的第二开口的形成速度，第二开口的底部会先暴露金属刻蚀停止层的表面，但是由于金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比，在形成第一开口的过程中，第二开口底部暴露的金属刻蚀停止层的过刻蚀量可以忽略不计，在形成第一开口后，第一开口和第二开口底部对应的金属刻蚀停止层的过刻蚀量均可以忽略不计，因此不会对后续的工艺窗口产生影响，提高了后续刻蚀工艺的稳定性。
进一步，刻蚀所述金属硬掩膜层采用的工艺为电感耦合等离子体刻蚀工艺，采用电感耦合等离子体刻蚀工艺的等离子体密度大，刻蚀速率高，减小形成第一开口和第二开口时刻蚀负载效应的影响。
附图说明
图1~图2为现有半导体结构的形成过程的剖面结构示意图；
图3为本发明实施例半导体结构的形成方法的流程示意图；
图4~图7为本发明实施例半导体结构的形成过程的剖面结构示意图。
具体实施方式
发明人在现有刻蚀金属硬掩膜层的时候发现，由于刻蚀负载效应（Etchloading effect）的影响，面积较大刻蚀区域（开口较大区域）的刻蚀速度要大于面积较小刻蚀区域（开口较小区域）的刻蚀速度，将氧化硅层作为刻蚀停止层时，金属硬掩膜层相对于氧化硅层的刻蚀选择比为10:1~30:1，刻蚀过程中会在氧化硅层中形成一定的过刻蚀量，同样由于刻蚀负载效应的影响，开口较大区域对应的氧化硅层的过刻蚀量会小于开口较小区域对应的氧化硅层的过刻蚀量，使得工艺窗口发生改变，影响后续工艺的稳定性。
为解决上述问题发明人提出一种半导体结构的形成方法，包括：提供基底，在所述基底上形成超低K介质层；在所述超低K介质层表面形成碳化硅层；在所述碳化硅层表面形成金属刻蚀停止层；刻蚀所述金属硬掩膜层形成分立的暴露金属刻蚀停止层表面的第一开口和第二开口，第一开口宽度小于第二开口宽度，所述金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比。以金属刻蚀停止层作为刻蚀金属硬掩膜层的刻蚀停止层，当刻蚀金属硬掩膜层形成宽度不同的第一开口和第二开口时，虽然第二开口的形成速度会大于第一开口的形成速度，但由于金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比，第一开口和第二开口底下对应的金属刻蚀停止层的过刻蚀量可以忽略不计，不会对后续的工艺窗口产生影响。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图3，图3为本发明实施例半导体结构的形成方法的流程示意图，包括：
步骤S201，提供基底，在所述基底上形成超低K介质层；
步骤S202，在所述超低K介质层表面形成碳化硅层；
步骤S203，在所述碳化硅层表面形成金属刻蚀停止层；
步骤S204，在金属刻蚀停止层表面形成无氮抗反射涂层；
步骤S205，在无氮抗反射涂层表面形成金属硬掩膜层；
步骤S206，刻蚀所述金属硬掩膜层和无氮抗反射涂层，形成分立的暴露金属刻蚀停止层表面的第一开口和第二开口，第一开口宽度小于第二开口宽度，所述金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比。
图4~图7为本发明实施例半导体结构的形成过程的剖面结构示意图。
参考图4，提供基底300，在所述基底300上形成超低K介质层301；在超低K介质层301表面形成碳化硅层302。
所述基底300为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。所述基底300内形成有离子掺杂区、硅通孔等；所述基底300上还可以形成晶体管、电阻、电容等半导体器件。
在本发明的其他实施例中，所述基底300上还形成有一层或多层层间介质层，所述层间介质层的材料为氧化硅、低K介电材料或超低K介电材料，所述介质层中形成有金属互连线、导电插塞等半导体结构。所述超低K介质层形成在层间介质层表面。
所述超低K介质层301和碳化硅层302形成的具体过程为：在所述基底300上形成超低K介质材料层；在所述超低K介质材料层表面形成碳化硅材料层；平坦化所述碳化硅材料层，形成碳化硅层302和超低K介质层301。
所述碳化硅层302的厚度为10~200埃。
平坦化所述碳化硅材料层的工艺为化学机械研磨，本发明实施例中，在基底300上形成超低K介质材料层后，不直接对不平整的超低K介质材料层进行化学机械研磨使其平坦化，而在超低K介质材料层表面形成碳化硅材料层，然后对碳化硅材料层进行平坦化工艺，以防止平坦化超低K介质材料层时对超低K介质材料层的损害以及研磨缺陷的产生。
形成所述超低K介质材料层的工艺包括化学气相沉积工艺或溶胶-凝胶工艺。
所述超低K介质材料层的材料为二氧化硅气凝胶时，利用所述溶胶-凝胶工艺形成二氧化硅气凝胶的具体过程包括：利用化学气相沉积工艺在所述基底表面形成烷氧基硅烷，然后将所述烷氧基硅烷进行混合水解反应形成二氧化硅湿凝胶，将所述二氧化硅湿凝胶进行干燥处理，形成二氧化硅气凝胶。
参考图5，在所述碳化硅层302表面形成金属刻蚀停止层303；在金属刻蚀停止层303表面形成无氮抗反射涂层304（Nitrogen-Free Anti-ReflectiveCoating，NFARC）。
所述金属刻蚀停止层303作为后续刻蚀金属硬掩膜层时的停止层，所述金属刻蚀停止层303的材料为氮化铜或铜，金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比，所述金属硬掩膜层相对于金属刻蚀停止层的刻蚀选择比为50:1~200:1，后续刻蚀金属硬掩膜层形成第一开口和第二开口时，第一开口和第二开口对应的金属刻蚀停止层的过刻蚀量可以忽略不计，不会对后续的工艺窗口产生影响。
所述金属刻蚀停止层303的厚度为50~200埃。
所述金属刻蚀停止层303的材料为氮化铜时，所述金属刻蚀停止层303的形成工艺为溅射工艺、化学气相沉积工艺或原子层沉积工艺。
所述金属刻蚀停止层303的材料为铜时，所述金属刻蚀停止层303的形成过程为：在所述碳化硅层表面形成氮化铜材料层；对所述氮化铜材料层进行热固化处理（thermal curing），形成铜层，所述铜层为金属刻蚀停止层。
所述热固化处理的温度为小于等于300摄氏度。
所述无氮抗反射涂层304的厚度为50~500埃，所述无氮抗反射涂层304作为金属刻蚀停止层303和后续形成的金属硬掩膜层之间的隔离层，使形成的金属硬掩膜层具有较好的粘附性和形貌，所述无氮抗反射涂层304还可以防止超低K介质层中的氧元素透过碳化硅层和金属硬掩膜层对金属硬掩膜层上形成的光刻胶层的毒化。
参考图6，在所述无氮抗反射涂层304表面形成金属硬掩膜层305；在所述金属硬掩膜层305表面形成图形化的光刻胶层306，所述图形化的光刻胶层306中具有对应后续刻蚀位置的开口307和开口308，所述开口307的宽度小于开口308的宽度。
所述金属硬掩膜层305为氮化钛层、氮化钽层、氮化硼层的单层结构或者氮化钛层和氮化钽层堆叠结构、氮化钽层和氮化硼层堆叠结构、氮化钛层和氮化硼层的堆叠结构或氮化钛层、氮化钽层、氮化硼层三者的堆叠结构。
所述金属硬掩膜层305的厚度为50~200埃。
参考图7，以所述图形化的光刻胶层306为掩膜，刻蚀所述金属硬掩膜层305和无氮抗反射涂层304形成分立的暴露金属刻蚀停止层303表面的第一开口309和第二开口310，第一开口309的宽度小于第二开口310的宽度。
刻蚀所述金属硬掩膜层305和无氮抗反射涂层304采用的工艺为电感耦合等离子体刻蚀工艺，采用电感耦合等离子体刻蚀工艺的等离子体密度大，刻蚀速率高，以减小刻蚀过程中刻蚀负载效应（Etch loading effect）的影响。
所述电感耦合等离子体刻蚀工艺的电感耦合功率为100~1000W，偏置电压为0~200V，采用的气体为Cl2、CH4和He，Cl2的流量为10~500sccm，CH4的流量为10~100sccm，He的流量为10~500sccm，等离子体刻蚀的时间为10~300S，使刻蚀负载效应（Etch loading effect）对第一开口309和第二开口310形成过程的影响最小。
以金属刻蚀停止层303作为刻蚀停止层，刻蚀金属硬掩膜层305时，由于刻蚀负载效应（Etch loading effect）的影响，宽度较小的第一开口309的形成速度要小于宽度较宽的第二开口310的形成速度，第二开口310的底部会先暴露金属刻蚀停止层303的表面，但是由于金属硬掩膜层305相对于金属刻蚀停止层303具有高的刻蚀选择比，所述金属硬掩膜层305相对于金属刻蚀停止层303的刻蚀选择比为50:1~200:1，在形成第一开口309的过程中，等离子体对第二开口310底部暴露的金属刻蚀停止层的过刻蚀量可以忽略不计，在形成第一开口309后，第一开口309和第二开口310底部对应的金属刻蚀停止层的过刻蚀量均可以忽略不计，因此不会对后续的工艺窗口产生影响，提高了后续刻蚀工艺的稳定性。
在形成第一开口309和第二开口310后，还包括：去除图形化的光刻胶层306；沿第一开口309和第二开口310刻蚀所述金属刻蚀停止层303、碳化硅层302、超低K介质层301形成第三开口（图中未示出）和第四开口（图中未示出）；在所述第一开口309、第二开口310、第三开口和第四开口中填充满金属材料层（图中未示出），化学机械研磨所述金属材料层以碳化硅层302作为刻蚀停止层，形成金属互连结构（图中未示出）。
综上，本发明实施例提供的半导体结构的形成方法，以金属刻蚀停止层作为刻蚀停止层，刻蚀金属硬掩膜层时，由于刻蚀负载效应的影响，宽度较小的第一开口的形成速度要小于宽度较宽的第二开口的形成速度，第二开口的底部会先暴露金属刻蚀停止层的表面，但是由于金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比，在形成第一开口的过程中，第二开口底部暴露的金属刻蚀停止层的过刻蚀量可以忽略不计，在形成第一开口后，第一开口和第二开口底部对应的金属刻蚀停止层的过刻蚀量均可以忽略不计，因此不会对后续的工艺窗口产生影响，提高了后续刻蚀工艺的稳定性。
进一步，刻蚀所述金属硬掩膜层采用的工艺为电感耦合等离子体刻蚀工艺，采用电感耦合等离子体刻蚀工艺的等离子体密度大，刻蚀速率高，减小形成第一开口和第二开口时刻蚀负载效应的影响。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，在所述基底上形成超低K介质层；
在所述超低K介质层表面形成碳化硅层；
在所述碳化硅层表面形成金属刻蚀停止层；
在金属刻蚀停止层表面形成金属硬掩膜层；
刻蚀所述金属硬掩膜层，形成分立的暴露金属刻蚀停止层表面的第一开口和第二开口，第一开口宽度小于第二开口宽度，所述金属硬掩膜层相对于金属刻蚀停止层具有高的刻蚀选择比。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属刻蚀停止层的材料为氮化铜或铜。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硬掩膜层为氮化钛层、氮化钽层、氮化硼层的单层结构或其两者或三者的堆叠结构。
4.如权利要求2或3所述的半导体结构的形成方法，其特征在于，刻蚀所述金属硬掩膜层采用的工艺为电感耦合等离子体刻蚀工艺。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述电感耦合等离子体刻蚀工艺的电感耦合功率为100~1000W，偏置电压为0~200V，采用的气体为Cl2、CH4和He，Cl2的流量为10~500sccm，CH4的流量为10~100sccm，He的流量为10~500sccm，等离子体刻蚀的时间为10~300S。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述金属硬掩膜层相对于金属刻蚀停止层的刻蚀选择比为50:1~200:1。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述金属刻蚀停止层的材料为氮化铜，所述金属刻蚀停止层的形成工艺为溅射工艺、化学气相沉积工艺或原子层沉积工艺。
8.如权利要求2所述的半导体结构的形成方法，其特征在于，所述金属刻蚀停止层的材料为铜时，所述金属刻蚀停止层的形成过程为：在所述碳化硅层表面形成氮化铜材料层；对所述氮化铜材料层进行热固化处理，形成铜层，所述铜层为金属刻蚀停止层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述热固化处理的温度为小于等于300摄氏度。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硬掩膜层的厚度为50~500埃，所述金属刻蚀停止层的厚度为50~200埃，所述碳化硅层的厚度为10~200埃。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述金属硬掩膜和金属刻蚀停止层之间形成有无氮抗反射涂层。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述无氮抗反射涂层的厚度为50~500埃。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述超低K介质层和碳化硅层的形成方法为：在所述基底上形成超低K介质材料层；在所述超低K介质材料层表面形成碳化硅材料层；平坦化所述碳化硅材料层，形成碳化硅层和超低K介质层。
CN201210164993.7A 2012-05-24 2012-05-24 半导体结构的形成方法 Active CN103426745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210164993.7A CN103426745B (zh) 2012-05-24 2012-05-24 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210164993.7A CN103426745B (zh) 2012-05-24 2012-05-24 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN103426745A true CN103426745A (zh) 2013-12-04
CN103426745B CN103426745B (zh) 2015-12-09

Family

ID=49651320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210164993.7A Active CN103426745B (zh) 2012-05-24 2012-05-24 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN103426745B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106501899A (zh) * 2015-09-07 2017-03-15 北京北方微电子基地设备工艺研究中心有限责任公司 一种二氧化硅的刻蚀方法
CN113725164A (zh) * 2020-05-26 2021-11-30 长鑫存储技术有限公司 电容孔形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433062A (zh) * 2002-01-10 2003-07-30 联华电子股份有限公司 在低介电常数材料层中形成开口的方法
US20050254180A1 (en) * 2004-05-14 2005-11-17 International Business Machines Corporation Magnetic tunnel junction cap structure and method for forming the same
KR20060011440A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 강유전체 메모리 장치의 제조 방법
CN101413104A (zh) * 2008-11-28 2009-04-22 江苏工业学院 离子束增强沉积制备氮化铜薄膜的方法
US7647688B1 (en) * 2008-08-11 2010-01-19 Hrl Laboratories, Llc Method of fabricating a low frequency quartz resonator
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1433062A (zh) * 2002-01-10 2003-07-30 联华电子股份有限公司 在低介电常数材料层中形成开口的方法
US20050254180A1 (en) * 2004-05-14 2005-11-17 International Business Machines Corporation Magnetic tunnel junction cap structure and method for forming the same
KR20060011440A (ko) * 2004-07-30 2006-02-03 주식회사 하이닉스반도체 강유전체 메모리 장치의 제조 방법
US7647688B1 (en) * 2008-08-11 2010-01-19 Hrl Laboratories, Llc Method of fabricating a low frequency quartz resonator
CN101413104A (zh) * 2008-11-28 2009-04-22 江苏工业学院 离子束增强沉积制备氮化铜薄膜的方法
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106501899A (zh) * 2015-09-07 2017-03-15 北京北方微电子基地设备工艺研究中心有限责任公司 一种二氧化硅的刻蚀方法
CN113725164A (zh) * 2020-05-26 2021-11-30 长鑫存储技术有限公司 电容孔形成方法
CN113725164B (zh) * 2020-05-26 2023-07-04 长鑫存储技术有限公司 电容孔形成方法
US11889677B2 (en) 2020-05-26 2024-01-30 Changxin Memory Technologies, Inc. Method for forming capacitor holes

Also Published As

Publication number Publication date
CN103426745B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
US10937694B2 (en) Chamferless via structures
CN100388494C (zh) 半导体装置中的散热系统及方法
JP6068492B2 (ja) 低誘電率配線層に基板貫通ビアのパターンを形成するための低誘電率誘電体保護スペーサ
US10062656B2 (en) Composite bond structure in stacked semiconductor structure
CN102148191B (zh) 接触孔形成方法
JP2004080044A (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
CN102938378A (zh) 半导体器件及其制造方法
CN103426749B (zh) 开口的形成方法和堆叠结构
CN105762109A (zh) 半导体结构的形成方法
CN104617035A (zh) 半导体器件的形成方法
CN103367234B (zh) 半导体结构的形成方法
CN102237295B (zh) 半导体结构制造方法
CN104835775A (zh) 一种浅沟道隔离结构的制备方法
CN104143528B (zh) 互连结构的形成方法
CN103204461B (zh) 半导体结构及其形成方法
CN103367237B (zh) 半导体结构的形成方法
CN103426745B (zh) 半导体结构的形成方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN103928389A (zh) 半导体结构的形成方法
US6780756B1 (en) Etch back of interconnect dielectrics
CN103367232B (zh) 半导体结构的形成方法
CN103165514B (zh) 半导体结构及其形成方法
US7154159B2 (en) Trench isolation structure and method of forming the same
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
CN104022068A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant