CN103367237B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN103367237B
CN103367237B CN201210101492.4A CN201210101492A CN103367237B CN 103367237 B CN103367237 B CN 103367237B CN 201210101492 A CN201210101492 A CN 201210101492A CN 103367237 B CN103367237 B CN 103367237B
Authority
CN
China
Prior art keywords
dielectric layer
side wall
low
metal interconnect
interconnect structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210101492.4A
Other languages
English (en)
Other versions
CN103367237A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210101492.4A priority Critical patent/CN103367237B/zh
Publication of CN103367237A publication Critical patent/CN103367237A/zh
Application granted granted Critical
Publication of CN103367237B publication Critical patent/CN103367237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底，在基底上形成层间介质层，层间介质层内形成有的第一金属互连结构和第二金属互连结构；去除部分厚度的层间介质层；在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；在第一金属互连结构两侧的形成第一侧墙，在第二金属互连结构两侧形成第二侧墙；形成覆盖第一低K介质层、第一侧墙和第二侧墙表面的第三低K介质层；去除所述第一侧墙和第二侧墙，形成第一空隙；在第三低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙，形成第一空气隙。采用自对准工艺形成空气隙，提高了空气隙的形成精度。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。
背景技术
当半导体工业将工艺技术演进至90nm以下，相邻的金属互连结构之间的距离变得越来越小，其间产生的电容越来越大，该电容也称寄生电容，该电容不仅影响芯片的运行速度，也对芯片上的器件的可靠性有严重影响。为了减轻这种问题，半导体工艺以低介电材料取代例如氧化硅等较高介电常数的层间介质层及金属间介电层，以降低相邻的金属互连结构之间的电容。当工艺技术演进至32-45nm时，电容的问题变得更加严重，业内希望进一步降低层间介质层及金属间介电层的介电常数。
理想情况下，该介电常数可以降低至1.0，这为真空的介电常数，空气的介电常数为1.001，几乎接近真空的介电常数。因此，业内出现了在金属互连结构之间形成空气隙(air gap)，以降低金属互连结构之间的电容耦合。
现有的在半导体结构中形成空气间隙的方法，包括：
参考图1，提供基底100，在所述基底上形成介质层101，所述介质层101中形成有第一互连金属结构103和与第一互连金属结构103相邻的第二互连金属结构104。所述介质层101表面还形成有掩膜层107，所述掩膜层具有开口108，所述开口108暴露介质层101部分表面，所述开口108的宽度和位置与后续形成的空隙的宽度和位置相对应。
参考图2，沿所述开口刻蚀去除所述第一金属互连结构103和第二金属互连结构104之间的介质层101，形成空隙105。
参考图3，去除掩膜层；在介质层101、第一金属互连结构103和第二金属互连结构104表面形成覆盖层106，所述覆盖层106横跨所述空隙105(图2所示)，在第一金属互连结构103和第二金属互连结构104之间形成空气隙109。
现有采用掩膜工艺形成空隙的方法易造成空隙的刻蚀偏差，使最终形成的空气隙的位置出现偏差，影响互连结构的性能。
更多关于半导体结构中形成空气隙的方法请参考公开号为US201I/0018091A1的美国专利。
发明内容
本发明解决的问题是提供一种具有采用自对准工艺在半导体结构中形成空气隙的方法。
为解决上述问题，本发明实施例提供了一种半导体结构的形成方法，包括：
提供基底，在所述基底上形成层间介质层，所述层间介质层内形成有分立的第一金属互连结构和第二金属互连结构；
去除部分厚度的层间介质层，暴露出第一金属互连结构和第二金属互连结构的表面和侧壁；
在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；
在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙；
形成覆盖所述第一低K介质层、第一侧墙和第二侧墙表面的第三低K介质层；化学机械研磨所述第三低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层；
去除所述第一侧墙和第二侧墙，形成第一空隙；
在第三低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙，形成第一空气隙。
可选的，所述第一侧墙和第二侧墙的材料为二氧化硅。
可选的，去除第一侧墙和第二侧墙的工艺为湿法刻蚀或干法刻蚀。
可选的，所述湿法刻蚀的溶液为稀释的氢氟酸。
可选的，所述干法刻蚀采用的气体为CHF3和He。
可选的，所述在第一金属互连结构两侧的层间介质层上形成第一侧墙，在第二金属互连结构两侧的层间介质层上形成第二侧墙步骤之后，还包括步骤，在第一低K介质层、第一侧墙和第二侧墙的表面形成第二低K介质层；在第一金属互连结构两侧的第二低K介质层上形成第三侧墙，在第二金属互连结构两侧的第二低K介质层上形成第四侧墙。
可选的，所述第三低K介质层覆盖所述第二低K介质层310、第三侧墙311和第四侧墙312的表面。
可选的，化学机械研磨所述第三低K介质层、第三侧墙、第四侧墙、第二低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层。
可选的，去除第三侧墙和第四侧墙，形成第二空隙。
可选的，所述覆盖层横跨所述第二空隙，形成第二空气隙。
可选的，所述第二低K介质层的厚度小于或等于第一低K介质层的厚度。
可选的，所述第一低K介质层、第二低K介质层和第三低K介质层的材料为多孔材料。
可选的，所述第三侧墙和第四侧墙的材料为二氧化硅。
可选的，所述层间介质层去除的厚度大于5纳米。
可选的，所述层间介质层的材料为低K介质材料或多孔材料。
可选的，所述第一低K介质层的厚度为5～30纳米。
可选的，所述第一金属互连结构和第二金属互连结构为大马士革互连结构。
可选的，所述第一金属互连结构和第二金属互连结构顶端表面还形成有保护层。
可选的，所述保护层的材料为Co、CoWP、CoMoP、NiMoP、NiMoB、NiReP、NiWP或Ru。
与现有技术相比，本发明技术方案具有以下优点：
在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层，然后在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙，接着形成与第一金属互连结构和第二金属互连结构的顶部表面平齐的第三低K介质层，去除第一侧墙和第二侧墙，无需形成掩膜层，不会出现空隙的偏移，精度高；在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层，作为形成空隙时的刻蚀停止层和第一金属互连结构与第二金属互连结构的保护层，第一低K介质层为低K介质材料，有利于减小第一金属互连结构与第二金属互连结构之间的介电常数。
附图说明
图1～图3为现有技术在半导体结构中形成空气间隙的过程的剖面结构示意图；
图4为本发明第一实施例半导体结构的形成方法的流程示意图；
图5～图12为本发明第一实施例半导体结构的形成过程的剖面结构示意图；
图13为本发明第二实施例半导体结构的形成方法的流程示意图；
图14～图22为本发明第二实施例半导体结构的形成过程的剖面结构示意图。
具体实施方式
发明人在现有制作空气隙的过程中发现，随着节点技术的不断减小，在掩膜层中形成开口时，易造成开口的偏移，后续沿开口刻蚀两互连结构之间的介质层形成空隙时，使形成的空隙会发生偏移，甚至会刻蚀互连结构，不但不能减小两互连结构之间的介电常数，还会影响互连结构的性能。
为解决上述问题，发明人提出一种半导体结构的形成方法，包括：提供基底，在所述基底上形成层间介质层，所述层间介质层中形成有分立的第一金属互连结构和第二金属互连结构；去除部分厚度的层间介质层，暴露出第一金属互连结构和第二金属互连结构的表面和侧壁；在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙；形成覆盖所述第一低K介质层、第一侧墙和第二侧墙表面的第三低K介质层；化学机械研磨所述第三低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层；去除所述第一侧墙和第二侧墙，形成第一空隙；在第三低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙，形成第一空气隙。
本发明半导体结构的形成方法，在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层，然后在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙，接着形成与第一金属互连结构和第二金属互连结构的顶部表面平齐的第三低K介质层，去除第一侧墙和第二侧墙，采用自对准工艺形成空隙，无需形成掩膜层，不会出现空隙的偏移，精度高；在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层，作为形成空隙时的刻蚀停止层和第一金属互连结构与第二金属互连结构的保护层，第一低K介质层为低K介质材料，有利于减小第一金属互连结构与第二金属互连结构之间的介电常数。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
参考图4，图4为本发明第一实施例半导体结构的形成方法的流程示意图，包括：
步骤S21，提供基底，在所述基底上形成层间介质层，所述层间介质层内形成有分立的第一金属互连结构和第二金属互连结构；
步骤S22，去除部分厚度的层间介质层，暴露出第一金属互连结构和第二金属互连结构的表面和侧壁；
步骤S23，在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；
步骤S24，在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙；
步骤S25，形成覆盖所述第一低K介质层、第一侧墙和第二侧墙表面的第三低K介质层；化学机械研磨所述第三低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层；
步骤S26，去除所述第一侧墙和第二侧墙，形成第一空隙；
步骤S27，在第三低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙，形成第一空气隙。
图5～图12为本发明第一实施例半导体结构的形成过程的剖面结构示意图。
参考图5，提供基底300，在所述基底300上形成层间介质层301，所述层间介质层301中形成有分立的第一金属互连结构302和第二金属互连结构303。
所述基底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在具体的实施例中，所述基底300上形成有半导体器件，例如：NMOS晶体管、PMOS晶体管、二极管、电容、电感等。在一实施例中，第一金属互连结构302和第二金属互连结构303与半导体器件相连。
在另一实施例中，所述基底300上还形成有一层或多层介质层，所述介质层上形成有金属互连层，第一金属互连结构302和第二金属互连结构303与金属互连层相连。
所述层间介质层301为低K介质材料。
所述第一金属互连结构302和第二金属互连结构303为大马士革互连结构；所述第一金属互连结构302和第二金属互连结构303也可以为铜互连结构或者铝互连结构；所述第一金属互连结构302和第二金属互连结构303也可以为其他的互连结构，比如：插塞。
所述第一金属互连结构302和第二金属互连结构303的顶端表面还形成有保护层(图中未示出)，防止后续刻蚀层间介质层和侧墙时，对第一金属互连结构302和第二金属互连结构303表面的损伤。
所述保护层的材料为Co、CoWP、CoMoP、NiMoP、NiMoB、NiReP、NiWP或Ru。
参考图6，去除部分厚度的层间介质层301，暴露出第一金属互连结构302和第二金属互连结构303的表面和侧壁。
所述层间介质层301的去除厚度大于5纳米，为后续形成侧墙留出足够的空间。
第一金属互连结构302和第二金属互连结构303为大马士革互连结构时，暴露的为大马士革互连结构的上部分(相对于下部分宽度较宽)的表面和侧壁。
在本发明的其他实施例中，去除部分的层间介质层301后，暴露基底300的表面，去除层间介质层301的工艺为等离子体刻蚀工艺，保留第一金属互连结构302和第二金属互连结构303底部的部分层间介质层。
参考图7，在第一金属互连结构302和第二金属互连结构303的表面和侧壁以及层间介质层301的表面形成第一低K介质层320。
所述第一低K介质层320的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺的反应温度为300～400摄氏度，反应压力为1～10torr，高频射频能量为200～800w，低频射频能量50～200w，氧气的流量100～1000sccm，Si源液体前驱物的流量1～10gm，载气He的流量为500～3000sccm，上述工艺形成第一低K介质层320具有较好的均匀性和侧壁覆盖能力。
第一低K介质层320的厚度为5～30纳米。
所述第一低K介质层320的材料为多孔材料，降低第一金属互连结构302和第二金属互连结构303之间的介电常数，第一低K介质层320的介电常数小于3.0。
第一低K介质层320可作为后续刻蚀侧墙时的刻蚀停止层，第一低K介质层320还作为第一金属互连结构302和第二金属互连结构303侧壁的保护层，防止后续去除侧墙形成空隙时对第一金属互连结构302和第二金属互连结构303侧壁的损伤。
参考图8，在第一金属互连结构302两侧的第一低K介质层320上形成第一侧墙304，在第二金属互连结构303两侧的第一低K介质层320上形成第二侧墙305。
所述第一侧墙304和第二侧墙305的形成过程为：在第一低K介质层320表面形成材料层；刻蚀所述材料层，在第一金属互连结构302两侧的第一低K介质层320上形成第一侧墙304，在第二金属互连结构303两侧的第一低K介质层320上形成第二侧墙305。
所述第一侧墙304和第二侧墙305的材料为二氧化硅，使得后续在去除第一侧墙304和第二侧墙305时，第一侧墙304和第二侧墙305相对于第一低K介质层320具有高的刻蚀选择比。所述第一侧墙304和第二侧墙305的也可以为相对于第一低K介质层320具有高刻蚀选择比的其他材料。
第一侧墙304和第二侧墙305的位置对应后续形成的第一空隙的位置，第一侧墙304和第二侧墙305的自对准的形成在第一金属互连结构302和第二金属互连结构303两侧的第一低K介质层320表面，无需采用掩膜层，精度高，后续去除第一侧墙304和第二侧墙305形成第一空气隙时不会产生偏移。
参考图9和图10，形成覆盖第一低K介质层320、第一侧墙304和第二侧墙305表面的第三低K介质层306；化学机械研磨所述第三低K介质层306、第一低K介质层320、第一侧墙304和第二侧墙305，以第一金属互连结构302和第二金属互连结构303的顶部表面为停止层。
第三低K介质层306作为第一低K介质层320与第一侧墙304和第二侧墙305之间的填充层，所述第三低K介质层306的材料与第一低K介质层的材料相同，以使第一金属互连结构302和第二金属互连结构303之间填充的介质材料的介电常数保持一致，所述第三低K介质层306的材料为多孔材料，第三低K介质层306的介电常数小于2.5。
参考图11，去除所述第一侧墙304和第二侧墙305(图10所示)，形成第一空隙307。
去除第一侧墙304和第二侧墙305的工艺为湿法刻蚀或干法刻蚀。
所述湿法刻蚀的溶液为稀释的氢氟酸，去除第一侧墙304和第二侧墙305时，使第一侧墙304和第二侧墙305相对于第三低K介质层306和第一低K介质层320具有高的刻蚀选择比；在刻蚀前，无需形成掩膜层，节省工艺步骤，且刻蚀精度高。
所述干法刻蚀采用的气体为CHF3和He，去除第一侧墙304和第二侧墙305时，使第一侧墙304和第二侧墙305相对于第三低K介质层306和第一低K介质层320具有高的刻蚀选择比；在刻蚀前，无需形成掩膜层，节省工艺步骤，且刻蚀精度高。
参考图12，在第三低K介质层306、第一低K介质层320、第一金属互连结构302和第二金属互连结构303表面形成覆盖层308，所述覆盖层308横跨所述第一空隙307(图11所示)，形成第一空气隙309。
所述覆盖层的材料为SiCN，形成工艺为化学气相沉积工艺，所述化学气相沉积工艺的反应温度为300～400摄氏度，反应压力为1～10torr，高频射频能量200～600w，Si源气体的流量为100～500sccm，氨气流量为100～1000sccm，碳源气体的流量为200～1500sccm，He的流量为500～3000sccm。
参考图13，图13为本发明第二实施例半导体结构的形成方法的流程示意图，包括：
步骤S31，提供基底，在所述基底上形成层间介质层，所述层间介质层内形成有分立的第一金属互连结构和第二金属互连结构；
步骤S32，去除部分厚度的层间介质层，暴露出第一金属互连结构和第二金属互连结构的表面和侧壁；
步骤S33，在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；
步骤S34，在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙；
步骤S35，在第一低K介质层、第一侧墙和第二侧墙的表面形成第二低K介质层；在第一金属互连结构两侧的第二低K介质层上形成第三侧墙，在第二金属互连结构两侧的第二低K介质层上形成第四侧墙；
步骤S36，形成覆盖所述第二低K介质层、第三侧墙和第四侧墙表面的第三低K介质层；化学机械研磨所述第三低K介质层、第三侧墙、第四侧墙、第二低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层；
步骤S37，去除所述第一侧墙和第二侧墙，形成第一空隙，同时去除所述第三侧墙和第四侧墙，形成第二空隙；
步骤S38，在第三低K介质层、第二低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙和第二空隙，形成第一空气隙和第二空气隙。
图14～图22为本发明第二实施例半导体结构的形成过程的剖面结构示意图。
参考图14，提供基底300，在所述基底300上形成层间介质层301，所述层间介质层301中形成有分立的第一金属互连结构302和第二金属互连结构303。
所述基底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在具体的实施例中，所述基底300上形成有半导体器件，例如：NMOS晶体管、PMOS晶体管、二极管、电容、电感等。在一实施例中，第一金属互连结构302和第二金属互连结构303与半导体器件相连。
在另一实施例中，所述基底300上还形成有一层或多层介质层，所述介质层上形成有金属互连层，第一金属互连结构302和第二金属互连结构303与金属互连层相连。
所述层间介质层301为低K介质材料。
所述第一金属互连结构302和第二金属互连结构303为大马士革互连结构；所述第一金属互连结构302和第二金属互连结构303也可以为铜互连结构或者铝互连结构；所述第一金属互连结构302和第二金属互连结构303也可以为其他的互连结构，比如：插塞。
所述第一金属互连结构302和第二金属互连结构303的顶端表面还形成有保护层(图中未示出)，防止后续刻蚀层间介质层和侧墙时，对第一金属互连结构302和第二金属互连结构303表面的损伤。
所述保护层的材料为Co、CoWP、CoMoP、NiMoP、NiMoB、NiReP、NiWP或Ru。
参考图15，去除部分厚度的层间介质层301，暴露出第一金属互连结构302和第二金属互连结构303的表面和侧壁；在第一金属互连结构302和第二金属互连结构303的表面和侧壁以及层间介质层301的表面形成第一低K介质层320。
第一金属互连结构302和第二金属互连结构303为大马士革互连结构时，暴露的为大马士革互连结构的上部分表面和侧壁。
所述层间介质层301的去除厚度大于5纳米，为后续形成侧壁留出足够的空间。
在本发明的其他实施例中，去除部分的层间介质层301，暴露基底300的表面，去除层间介质层301的工艺为等离子体刻蚀工艺，保留第一金属互连结构302和第二金属互连结构303底部的部分层间介质层。
所述第一低K介质层320的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺的反应温度为300～400摄氏度，反应压力为1～10torr，高频射频能量200～800w，低频射频能量50～200w，氧气的流量100～1000sccm，Si源液体前驱物的流量1～10gm，载气He的流量为500～3000sccm，上述工艺形成第一低K介质层320具有较好的均匀性和侧壁覆盖能力。
第一低K介质层320的厚度为5～30纳米。
所述第一低K介质层320的材料为多孔材料，降低第一金属互连结构302和第二金属互连结构303之间的介电常数，第一低K介质层320的介电常数小于3.0。
第一低K介质层320作为后续刻蚀侧墙时的刻蚀停止层，第一低K介质层320还作为第一金属互连结构302和第二金属互连结构303侧壁的保护层，防止后续去除侧墙形成空隙时对第一金属互连结构302和第二金属互连结构303侧壁的损伤。
参考图16，在第一金属互连结构302两侧的第一低K介质层320上形成第一侧墙304，在第二金属互连结构303两侧的第一低K介质层320上形成第二侧墙305。
所述第一侧墙304和第二侧墙305的形成过程为：在第一低K介质层320表面形成材料层；刻蚀所述材料层，在第一金属互连结构302两侧的第一低K介质层320上形成第一侧墙304，在第二金属互连结构303两侧的第一低K介质层320上形成第二侧墙305。
所述第一侧墙304和第二侧墙305的材料为二氧化硅，使得后续在去除第一侧墙304和第二侧墙305时，第一侧墙304和第二侧墙305相对于第一低K介质层320具有高的刻蚀选择比。所述第一侧墙304和第二侧墙305的也可以为相对于第一低K介质层320具有高刻蚀选择比的其他材料。
第一侧墙304和第二侧墙305的位置对应后续形成的第一空隙的位置，第一侧墙304和第二侧墙305的自对准的形成在第一金属互连结构302和第二金属互连结构303两侧的第一低K介质层320表面，无需采用掩膜层，精度高，后续去除第一侧墙304和第二侧墙305形成第一空气隙时不会产生偏移。
参考图17，在第一低K介质层320、第一侧墙304和第二侧墙305的表面形成第二低K介质层310。
所述第二低K介质层310的厚度小于或等于第一低K介质层320的厚度，当第一金属互连结构302和第二金属互连结构303之间的间距较小时，减小第二低K介质层310占用的空间，以便后续形成第三侧墙和第四侧墙。
所述第二低K介质层310的材料与第一低K介质层320的材料相同，使得第一金属互连结构302和第二金属互连结构303之间填充的介质材料的介电常数保持一致。
第二低K介质层310作为后续刻蚀第三侧墙和第四侧墙的刻蚀停止层。
参考图18，在第一金属互连结构302两侧的第二低K介质层310上形成第三侧墙311，在第二金属互连结构303两侧的第二低K介质层310上形成第四侧墙312。
所述第三侧墙311和第四侧墙312的形成过程为：在第二低K介质层310表面形成材料层；刻蚀所述材料层，在第一金属互连结构302两侧的第二低K介质层310上形成第三侧墙311，在第二金属互连结构303两侧的第二低K介质层310上形成第四侧墙312。
所述第三侧墙311和第四侧墙312的材料为二氧化硅，后续在去除第一侧墙304和第二侧墙305时，第一侧墙304和第二侧墙305相对于第一低K介质层320、第二低K介质层310和第三低K介质层具有高的刻蚀选择比。所述第一侧墙304和第二侧墙305的材料也可以为相对于第一低K介质层320具有高刻蚀选择比的其他材料。
第三侧墙311和第四侧墙312的位置对应后续形成的第二空隙的位置，第三侧墙311和第四侧墙312自对准的形成在第一金属互连结构302和第二金属互连结构303两侧的第二低K介质层310表面，无需采用掩膜层，精度高，后续去除第三侧墙311和第四侧墙312形成第二空气隙时不会产生偏移。
形成第三侧墙311和第四侧墙312，后续去除第三侧墙311和第四侧墙312形成第二空气隙，进一步减小了第一金属互连结构302和第二金属互连结构303之间的介电常数。
本实施例中在第一金属互连结构302和第二金属互连结构303上形成低K介质层和侧墙的步骤重复2次，可以在第一金属互连结构302和第二金属互连结构303之间形成4个空气隙，在本发明的其他实施例中，在第一金属互连结构302和第二金属互连结构303上形成低K介质层和侧墙的步骤的重复次数大于2次，因此可以在第一金属互连结构302和第二金属互连结构303之间形成大于4个的空气隙。
参考图19和图20，形成覆盖所述第二低K介质层310、第三侧墙311和第四侧墙312表面的第三低K介质层306；化学机械研磨所述第三低K介质层306、第三侧墙311、第四侧墙312、第二低K介质层310、第一低K介质层320、第一侧墙304和第二侧墙305，以第一金属互连结构302和第二金属互连结构303的顶部表面为停止层。
所述第三低K介质层306的材料为多孔材料。
化学机械研磨去除部分的第二低K介质层310后，第一金属互连结构302和第二金属互连结构303之间剩余的第二低K介质层310呈“U”型，后续在去除第一侧墙304、第二侧墙311、第三侧墙311和第四侧墙312形成第一空隙和第二空隙后，保证了第二低K介质层310的机械强度和与第一低K介质层320的粘附性。
参考图21，去除所述第一侧墙304和第二侧墙305(图20所示)，形成第一空隙307，同时去除所述第三侧墙311和第四侧墙312(图20所示)，形成第二空隙313。
去除第一侧墙304、第二侧墙305、第三侧墙311和第四侧墙312的工艺为湿法刻蚀或干法刻蚀。
所述湿法刻蚀的溶液为稀释的氢氟酸，去除第一侧墙304、第二侧墙305第三侧墙311和第四侧墙312时，使第一侧墙304和第二侧墙305相对于第三低K介质层306、第二低K介质层310、第一低K介质层320具有高的刻蚀选择比；在刻蚀前，无需形成掩膜层，节省工艺步骤，且刻蚀精度高。
所述干法刻蚀采用的气体为CHF3和He，去除第一侧墙304、第二侧墙305第三侧墙311和第四侧墙312时，使第一侧墙304和第二侧墙305相对于第三低K介质层306、第二低K介质层310、第一低K介质层320具有高的刻蚀选择比；在刻蚀前，无需形成掩膜层，节省工艺步骤，且刻蚀精度高。
参考图22，在第三低K介质层306、第二低K介质层310、第一低K介质层320、第一金属互连结构302和第二金属互连结构303表面形成覆盖层308，所述覆盖层308横跨所述第一空隙307和第二空隙313(图21所示)，形成第一空气隙309和第二空气隙314。
所述覆盖层308的材料为SiCN，形成工艺为化学气相沉积工艺，所述化学气相沉积工艺的反应温度为300～400摄氏度，反应压力为1～10torr，高频射频能量200～600w，Si源气体的流量为100～500sccm，氨气流量为100～1000sccm，碳源气体的流量为200～1500sccm，He的流量为500～3000sccm。
综上，本发明实施例提供的半导体结构的形成方法，在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层，然后在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙，接着形成与第一金属互连结构和第二金属互连结构的顶部表面平齐的第三低K介质层，去除第一侧墙和第二侧墙，无需形成掩膜层，不会出现空隙的偏移，精度高；在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层，作为形成空隙时的刻蚀停止层和第一金属互连结构与第二金属互连结构的保护层，第一低K介质层为低K介质材料，有利于减小第一金属互连结构与第二金属互连结构之间的介电常数。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，在所述基底上形成层间介质层，所述层间介质层内形成有分立的第一金属互连结构和第二金属互连结构；
去除部分厚度的层间介质层，暴露出第一金属互连结构和第二金属互连结构的表面和侧壁；
在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；
在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙；
形成覆盖所述第一低K介质层、第一侧墙和第二侧墙表面的第三低K介质层；化学机械研磨所述第三低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层；
去除所述第一侧墙和第二侧墙，形成第一空隙；
在第三低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙，形成第一空气隙。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙和第二侧墙的材料为二氧化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，去除第一侧墙和第二侧墙的工艺为湿法刻蚀或干法刻蚀。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀的溶液为稀释的氢氟酸。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述干法刻蚀采用的气体为CHF3和He。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介质层去除的厚度大于5纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述层间介质层的材料为低K介质材料或多孔材料。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一低K介质层的厚度为5～30纳米。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属互连结构和第二金属互连结构为大马士革互连结构。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一金属互连结构和第二金属互连结构顶端表面还形成有保护层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述保护层的材料为Co、CoWP、CoMoP、NiMoP、NiMoB、NiReP、NiWP或Ru。
12.一种半导体结构的形成方法，其特征在于，包括：
提供基底，在所述基底上形成层间介质层，所述层间介质层内形成有分立的第一金属互连结构和第二金属互连结构；
去除部分厚度的层间介质层，暴露出第一金属互连结构和第二金属互连结构的表面和侧壁；
在第一金属互连结构和第二金属互连结构的表面和侧壁以及层间介质层的表面形成第一低K介质层；
在第一金属互连结构两侧的第一低K介质层上形成第一侧墙，在第二金属互连结构两侧的第一低K介质层上形成第二侧墙；
在第一低K介质层、第一侧墙和第二侧墙的表面形成第二低K介质层；
在第一金属互连结构两侧的第二低K介质层上形成第三侧墙，在第二金属互连结构两侧的第二低K介质层上形成第四侧墙；
形成覆盖所述第二低K介质层、第三侧墙和第四侧墙表面的第三低K介质层；
化学机械研磨所述第三低K介质层、第三侧墙、第四侧墙、第二低K介质层、第一低K介质层、第一侧墙和第二侧墙，以第一金属互连结构和第二金属互连结构的顶部表面为停止层；
去除所述第一侧墙和第二侧墙，形成第一空隙，同时去除所述第三侧墙和第四侧墙，形成第二空隙；
在第三低K介质层、第二低K介质层、第一低K介质层、第一金属互连结构和第二金属互连结构表面形成覆盖层，所述覆盖层横跨所述第一空隙和第二空隙，形成第一空气隙和第二空气隙。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一低K介质层、第二低K介质层和第三低K介质层的材料为多孔材料。
14.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第三侧墙和第四侧墙的材料为二氧化硅。
15.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二低K介质层的厚度小于或等于第一低K介质层的厚度。
CN201210101492.4A 2012-04-09 2012-04-09 半导体结构的形成方法 Active CN103367237B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210101492.4A CN103367237B (zh) 2012-04-09 2012-04-09 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210101492.4A CN103367237B (zh) 2012-04-09 2012-04-09 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN103367237A CN103367237A (zh) 2013-10-23
CN103367237B true CN103367237B (zh) 2015-03-11

Family

ID=49368305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210101492.4A Active CN103367237B (zh) 2012-04-09 2012-04-09 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN103367237B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104658961B (zh) * 2013-11-19 2018-03-30 中芯国际集成电路制造(上海)有限公司 金属插塞的形成方法
CN103839886A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 具有气隙的层间介质层的形成方法
CN110060955B (zh) * 2018-01-18 2021-11-30 联华电子股份有限公司 半导体元件及其制作方法
CN114203625A (zh) * 2020-09-02 2022-03-18 长鑫存储技术有限公司 半导体器件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263083A (zh) * 2010-05-28 2011-11-30 台湾积体电路制造股份有限公司 集成电路结构与其形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576976B2 (en) * 1997-01-03 2003-06-10 Integrated Device Technology, Inc. Semiconductor integrated circuit with an insulation structure having reduced permittivity
US7772706B2 (en) * 2007-12-27 2010-08-10 Intel Corporation Air-gap ILD with unlanded vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263083A (zh) * 2010-05-28 2011-11-30 台湾积体电路制造股份有限公司 集成电路结构与其形成方法

Also Published As

Publication number Publication date
CN103367237A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US10170418B2 (en) Backside device contact
US8390079B2 (en) Sealed air gap for semiconductor chip
CN105047660B (zh) 浅沟槽隔离结构
CN106033741B (zh) 金属内连线结构及其制作方法
KR102410146B1 (ko) 반도체 장치의 제조 방법
CN103367234B (zh) 半导体结构的形成方法
CN103367237B (zh) 半导体结构的形成方法
US7264986B2 (en) Microelectronic assembly and method for forming the same
CN103426749B (zh) 开口的形成方法和堆叠结构
CN103050439A (zh) 互连线结构及互连线结构的形成方法
CN103077921B (zh) 互连线结构及互连线结构的形成方法
CN103165522A (zh) 半导体结构及半导体结构的形成方法
CN105280547A (zh) 形成隔离层的方法
CN109545735B (zh) 金属内连线结构及其制作方法
CN103915322A (zh) 半导体器件的制备方法
CN103367232B (zh) 半导体结构的形成方法
US10923577B2 (en) Cavity structures under shallow trench isolation regions
CN104143528A (zh) 互连结构的形成方法
CN105336674B (zh) 互连结构及其形成方法
US20040169279A1 (en) Etch back of interconnect dielectrics
CN103426745B (zh) 半导体结构的形成方法
CN101976660B (zh) 具有散热结构的绝缘体上硅衬底硅片及其制成方法
CN109935549B (zh) 金属互连线的形成方法
CN103681311A (zh) 浅沟槽隔离结构的形成方法
KR20180017041A (ko) 다수의 에칭 중지 층들을 갖는 벌크 층 트랜스퍼 웨이퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant