CN104658961B

CN104658961B - 金属插塞的形成方法

Info

Publication number: CN104658961B
Application number: CN201310582617.4A
Authority: CN
Inventors: 韩秋华
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-11-19
Filing date: 2013-11-19
Publication date: 2018-03-30
Anticipated expiration: 2033-11-19
Also published as: CN104658961A

Abstract

一种金属插塞的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成介质层；在所述介质层上形成牺牲层；在所述牺牲层和所述介质层中形成通孔，所述通孔贯穿所述牺牲层和所述介质层；在所述通孔和所述牺牲层表面形成金属层，所述金属层至少填满所述通孔；进行化学机械平坦化去除位于所述牺牲层表面的所述金属层直至形成金属插塞；去除所述牺牲层。所述形成方法在去除牺牲层之后，金属层的顶部高于介质层的顶部，能够防止金属插塞与后续的金属层连接失败，提高器件的可靠性。

Description

金属插塞的形成方法

技术领域

本发明涉及半导体制造领域，尤其是涉及一种金属插塞的形成方法。

背景技术

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。

为了满足元件缩小后的互连线需求，两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前，不同金属层或者金属层与衬垫层的导通可通过金属插塞实现，金属插塞的形成包括：在金属层与金属层之间或者金属层与衬垫层之间的介质层形成通孔，在通孔内填入金属，并进行化学机械平坦化。

然而，现有形成方法形成的金属插塞会出现表面收缩的情况，而金属插塞表面收缩引起金属插塞形成表面凹陷，造成金属插塞与后续形成的金属层连接失败，导致器件失效。

为此，需要一种新的金属插塞的形成方法，从而防止金属插塞出现表面凹陷。

发明内容

本发明解决的问题是提供一种金属插塞的形成方法，以防止金属插塞出现表面收缩，从而使金属插塞与后续形成的金属层有效连接，提高器件可靠性。

为解决上述问题，本发明提供一种金属插塞的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层；

在所述介质层上形成牺牲层；

在所述牺牲层和所述介质层中形成通孔，所述通孔贯穿所述牺牲层和所述介质层；

在所述通孔和所述牺牲层表面形成金属层，所述金属层至少填满所述通孔；

进行化学机械平坦化去除位于所述牺牲层表面的所述金属层直至形成金属插塞；

去除所述牺牲层。

可选的，所述牺牲层的材料为多晶硅。

可选的，所述牺牲层的厚度范围为

可选的，采用化学气相沉积工艺形成所述牺牲层，所述化学气相沉积工艺的温度小于或等于500℃。

可选的，采用湿法刻蚀工艺去除所述牺牲层，所述湿法刻蚀工艺使用的溶液为碱性溶液或者中性溶液。

可选的，所述湿法刻蚀工艺使用的溶液为四甲基氢氧化铵溶液或者氢氧化钾溶液。

可选的，所述金属层的材料为钨。

可选的，所述金属层的形成步骤包括：

形成具有钨晶粒的成核层；

通过含硼的气体以及含钨的气体的混合气体对所述成核层进行表面处理，使所述成核层的所述钨晶粒变大；

在经过所述表面处理后的所述成核层上形成钨锭层。

可选的，所述半导体衬底中制作有PMOS晶体管和NMOS晶体管。

可选的，所述化学机械平坦化所采用的研磨液PH值小于7。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案在形成金属插塞的过程中，在介质层上形成牺牲层，后续形成通孔时，通孔同时贯穿介质层和牺牲层，后续形成金属层填充通孔时，金属层同时填充介质层和牺牲层，因此，虽然后续化学机械平坦化仍然会导致金属层表面出现凹陷，但是在去除牺牲层之后，金属层的顶部高于介质层的顶部，即凹陷消失，从而能够防止金属插塞与后续的金属层连接失败，提高器件的可靠性。

进一步，在化学机械平坦化后，通常金属插塞出现凹陷的深度范围为因此，设置牺牲层的厚度大于或者等于从而防止金属插塞表面收缩到介质层内，即防止牺牲层去除后金属插塞再次出现凹陷。同时，控制牺牲层的厚度小于或者等于从而方便牺牲层的形成和去除。

附图说明

图1是金属插塞出现表面凹陷的原理示意图；

图2至图5为本发明实施例金属插塞的形成方法示意图。

具体实施方式

如图1所示，半导体衬底100中具有NMOS晶体管区域和PMOS晶体管区域，并且NMOS晶体管区域和PMOS晶体管区域两者之间没有绝对的分界，图1中用虚线（未标注）表示两者之间的中间位置。半导体衬底100上形成有介质层110。NMOS晶体管区域上方的介质层110中形成有用于NMOS晶体管的金属插塞120，PMOS晶体管区域上方的介质层110中形成有用于PMOS晶体管的金属插塞130。

请继续参考图1，在现有金属插塞的形成方法过程中，在金属插塞120和金属插塞130刚刚形成之后，需要进行化学机械平坦化。在化学机械平坦化过程中，所用的研磨液的PH＜7，呈酸性。此时，外界的光子（例如反应室中的可见光光子）可穿过介质层110（介质层110厚度较小，可见光光子可以直接穿过）到达半导体衬底100中的NMOS晶体管区域和PMOS晶体管区域。

NMOS晶体管区域（有源区）中具有电子（e^-）载流子，而PMOS晶体管区域（有源区）中具有空穴载流子。光子能够为电子提供能量从而使NMOS晶体管区域中的电子从NMOS晶体管区域向PMOS晶体管区域移动（即此时光子的作用相当于电化学反应中电源提供的电热差）。电子会进一步移动至金属插塞130上，从而造成PMOS晶体管区域上的金属插塞130电势降低，则金属插塞120电势相对升高。金属插塞120电势相对升高，并且此时金属插塞120和金属插塞130均处于呈酸性的研磨液中，此时研磨液会起到电化学反应中导电溶液的作用，因此金属插塞120中的金属会发生电化学反应而失去电子形成金属离子（M⁺），金属离子在金属插塞120和金属插塞130的电势差作用下，会从金属插塞120处产生并向金属插塞130移动，而当移动到金属插塞130时，就会与电子结合重新生成金属沉积在移动到金属插塞130。上述电化学反应的过程在化学机械平坦化过程中不断进行，最终导致金属插塞120表面出现凹陷121，而金属插塞130表面沉积金属膜层131。一旦金属插塞120表面出现凹陷121，就会导致金属插塞120后续与金属层连接失败，造成器件失效。

为此，本发明提供一种金属插塞的形成方法，所述形成方法在介质层上形成牺牲层，在所述牺牲层和所述介质层中形成通孔，并在所述通孔和所述牺牲层表面形成金属层，然后进行化学机械平坦化去除位于所述牺牲层表面的所述金属层，去除所述牺牲层。由于形成了牺牲层，并且金属层除了填充所述介质层中的通孔外，同时填充了牺牲层中的通孔，因此，虽然化学机械平坦化后形成的金属插塞存在表面凹陷，但是在去除牺牲层之后，金属插塞的顶部高于层间介质层的顶部，即凹陷消失，因此所述形成方法能够防止金属插塞与后续形成的金属层连接失败，提高器件的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种金属插塞的形成方法，请参考图2至图5。

请参考图2，提供半导体衬底200。

本实施例中，半导体衬底200可以是硅衬底或者锗硅衬底等，也可以是绝缘体上半导体衬底，本实施例以硅衬底为例。半导体衬底200为形成各种半导体器件提供一个载体。图2中虽未完全显示，但所提供的半导体衬底200中制作有PMOS晶体管和NMOS晶体管，而且，本实施例后续制作的金属插塞可以为PMOS晶体管和NMOS晶体管的接触插塞。

本实施例中，半导体衬底200上形成有第一栅极结构（未标注）和第二栅极结构（未标注），第一栅极结构和第二栅极结构包括栅介质层（未示出）、栅极201和侧墙202。其中，栅介质层位于栅极201与半导体衬底200之间，侧墙202位于栅极201两侧。

本实施例中，在形成第一栅极结构和第二栅极结构的过程中同时在半导体衬底200中形成了NMOS晶体管和PMOS晶体管的源极区（未示出）和漏极区（未示出），并在源极区和漏极区上形成金属硅化物层203，而在栅极201上形成金属硅化物层204。

请继续参考图2，在半导体衬底200上形成介质层210。

本实施例中，介质层210可以是金属前介质层(Pre-Metal Dielectric，PMD)，也可以是层间介质层(Inter-Metal Dielectric，ILD)。介质层210不仅覆盖半导体衬底200，同时还覆盖第一栅极结构、第二栅极结构、金属硅化物层203和金属硅化物层204。

本实施例中，介质层210的材料通常选自SiO₂或者掺杂的SiO₂等。介质层210的形成工艺可以是常规真空镀膜技术，例如原子沉积(ALD)、物理气相淀积(PVD)、化学气相淀积(CVD)、等离子体增强型化学气相淀积(PECVD)等等，在这里不做赘述。

本实施例中，可采用化学机械平坦化（CMP）方法对介质层210进行平坦化，通过平坦化使得介质层210表面齐平，从而使后续的膜层能够在平坦的表面上形成。

请继续参考图2，在介质层210上形成牺牲层220。

本实施例中，牺牲层220的材料可以为多晶硅。并且，可以采用化学气相沉积工艺形成所述牺牲层。所述化学气相沉积工艺的温度小于或等于500℃，从而防止在生成牺牲层220时，因温度过高而对其它器件结构造成影响。

本实施例中，选用多晶硅作为牺牲层220的材料有两个方面的考量：一方面，牺牲层220的材料需要具备性质稳定和耐高温的特性，以防止在形成金属插塞时发生牺牲层220变化；另一方面，牺牲层220的材料需要容易去除，且去除时不易损伤金属插塞和其它结构。结合这两个方面的因素，选择多晶硅作为牺牲层220。

需要说明的是，除了多晶硅之外，在本发明的其它实施例中，还可以采用芳香族热固性有机材料作为牺牲层，芳香族热固性有机材料同样具有耐高温和性质稳定的特点，并且可以通过H₂的等离子体刻蚀工艺去除，对其它结构基本不造成影响。

本实施例中，牺牲层220的厚度范围可以为由于在化学机械平坦化过程中，通常金属插塞出现凹陷的深度范围为即金属插塞在化学机械平坦化过程中，因相应的电化学反应而减小的厚度范围为因此，本实施例中，牺牲层220的厚度需大于牺牲层220的厚度在以上时，能够防止金属插塞表面出现的凹陷到达介质层210内部，从而防止牺牲层220去除后金属插塞再次出现凹陷。此外，牺牲层220的厚度在满足上述条件的情况下，应该限制在较小的范围，以方便形成和去除，因此，控制其厚度在以下。

请参考图3，在牺牲层220和介质层210中形成通孔205和通孔206，其中，通孔205贯穿牺牲层220和介质层210，并暴露金属硅化物层203，通孔206贯穿牺牲层220和介质层210，并暴露金属硅化物层206。

本实施例中，形成通孔205和通孔206的具体过程可以为，在牺牲层220上形成图案化的光刻胶层，以所述光刻胶层为掩模，刻蚀所述牺牲层220和介质层210形成通孔205和通孔206，最后去除剩余的光刻胶层。

本实施例中，刻蚀牺牲层220和介质层210所采用的工艺可以是任何常规刻蚀技术，例如等离子体刻蚀工艺，等离子体刻蚀工艺具体的刻蚀工艺参数可以为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C₄F₈流量为每分钟10标准立方厘米(10sccm)至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O₂流量为每分钟10标准立方厘米至每分钟50标准立方厘米。

请参考图4，在图3所示通孔205和通孔206形成金属层（未示出），金属层至少填满通孔205和通孔206，并且金属层通常还会有部分位于牺牲层220表面。

本实施例中，金属层的材料可以为钨。钨具有良好的导电特性，且钨形成的膜层具有良好的阶梯覆盖性与均匀性，可以填充微小的插塞孔(plug hole)而不产生空洞。

本实施例中，金属钨层的形成步骤可以包括：首先，形成具有钨晶粒的成核层，可通过脉冲成核层的沉积方法先形成成核层，沉积的温度约为300℃；接着，对成核层进行表面处理，可通过含硼的气体以及含钨的气体的混合气体对所述成核层进行表面处理，使所述成核层的钨晶粒变大，所述含硼的气体为B₂H₆，所述含钨的气体为WF₆，所述表面处理的时间为3s至8s，处理时的温度为350℃至410℃，所述表面处理可使晶核相应变大，从而使包括成核层与后续钨锭层的连接电阻率降低，形成低电阻率钨金属层；最后，在所述成核层上形成继续生成钨锭层(W Bulk layer)，所述钨锭层是晶体沿着原来成核层中的晶体继续生长。

需要说明的是，在本发明的其它实施例中，金属层的材料也可以为铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金，相应的，此时可以采用电镀铜工艺或者其它工艺形成金属层。

请继续参考图4，进行化学机械平坦化去除位于所述牺牲层表面的所述金属层形成金属插塞207和金属插塞208。

由上述已知，在通孔205中形成金属层的过程中，金属层会部分位于牺牲层220表面（未示出）。如果不进行平坦化，位于牺牲层220表面的金属层就会导致金属插塞207和金属插塞208电连接，从而使整个器件的电连接出现问题，使半导体器件出现故障或者失效。因此，在金属层形成之后，需要进行平坦化，以去除位于所述牺牲层表面的所述金属层，从而形成各自绝缘的金属插塞207和金属插塞208。

化学机械平坦化是现有最为理想的一种平坦化方法，大量运用在集成电路的制作过程中，化学机械平坦化能够快速去除不平坦的部分获得均匀的半导体器件表面，并且能够精确控制所需要的厚度和平坦度，是目前运用最广泛的一种平坦化方法。

本实施例中，所述化学机械平坦化所采用的研磨液PH值小于7，呈酸性，是一种导电溶液，并且易与金属发生电化学反应。此时，外界的光子可穿过介质层210（介质层210厚度较小）到达半导体衬底200中的NMOS晶体管区域和PMOS晶体管区域。在光子所提供的能量作用下，电子（e^-）可以从NMOS晶体管区域向PMOS晶体管区域移动，并移动至PMOS晶体管区域的金属插塞（未显示）上，从而造成PMOS晶体管区域上的金属插塞电势降低，金属插塞207中的金属会发生电化学反应而失去电子形成金属离子，金属离子从金属插塞207处向PMOS晶体管区域的金属插塞移动，而当移动到PMOS晶体管区域的金属插塞时，就会与电子结合重新生成金属沉积在移动到金属插塞。即，在化学机械平坦化过程中，在光子的作用下，金属插塞207因不断发生电化学反应而不断减小，最终导致金属插塞207出现凹陷209。

需要说明的是，在本发明的其它实施例中，金属插塞207的材料为其它金属时，同样会因为发生电化学反应而导致金属插塞207出现凹陷209。而金属插塞208由于位于栅介质层上方，栅介质层为绝缘层，因此金属插塞208较难因电化学反应而出现凹陷。

请参考图5，去除图4所示牺牲层220。

本实施例中，可以采用湿法刻蚀工艺去除牺牲层220，所述湿法刻蚀工艺使用的溶液为碱性溶液或者中性溶液，采用碱性溶液或者中性溶液可以防止在去除牺牲层220时对金属插塞207和金属插塞208造成腐蚀和破坏。具体的，所述湿法刻蚀工艺使用的溶液可以为四甲基氢氧化铵溶液或者氢氧化钾溶液，并且四甲基氢氧化铵溶液或者氢氧化钾溶液的质量浓度可以选择在2%～30%的范围，而反应的温度范围可以控制在20℃～60℃。

在去除牺牲层220之后，从图5中可以看到，金属插塞207和金属插塞208的顶部均高出于介质层210顶部。

本实施例所提供的金属插塞的形成方法中，虽然在形成过程中，金属插塞207的表面仍然出现凹陷209，但是在去除牺牲层220之后，金属插塞207的顶部高于介质层210顶部，即此时凹陷209消失了，从而防止金属插塞207与后续的金属层或者导电层连接失败，提高了器件可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种金属插塞的形成方法，其特征在于，包括：

提供半导体衬底；所述半导体衬底中制作有PMOS晶体管和NMOS晶体管；制作的金属插塞为PMOS晶体管和NMOS晶体管的接触插塞；

在所述半导体衬底上形成介质层；

在所述介质层的表面上形成牺牲层；

去除所述牺牲层；

去除所述牺牲层之后，所述金属插塞的顶部高出于所述介质层顶部；

所述牺牲层的材料为多晶硅或者芳香族热固性有机材料；

当所述牺牲层的材料为多晶硅时，采用湿法刻蚀工艺去除所述牺牲层，所述湿法刻蚀工艺使用的溶液为碱性溶液或者中性溶液；所述湿法刻蚀工艺使用的溶液为四甲基氢氧化铵溶液或者氢氧化钾溶液；

当所述牺牲层的材料为芳香族热固性有机材料时，通过H₂的等离子体刻蚀工艺去除所述牺牲层。

2.如权利要求1所述的金属插塞的形成方法，其特征在于，所述牺牲层的厚度范围为

3.如权利要求2所述的金属插塞的形成方法，其特征在于，采用化学气相沉积工艺形成所述牺牲层，所述化学气相沉积工艺的温度小于或等于500℃。

4.如权利要求1所述的金属插塞的形成方法，其特征在于，所述金属层的材料为钨。

5.如权利要求4所述的金属插塞的形成方法，其特征在于，所述金属层的形成步骤包括：

形成具有钨晶粒的成核层；

在经过所述表面处理后的所述成核层上形成钨锭层。

6.如权利要求1所述的金属插塞的形成方法，其特征在于，所述化学机械平坦化所采用的研磨液PH值小于7。