CN112349652A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112349652A
CN112349652A CN201910733492.8A CN201910733492A CN112349652A CN 112349652 A CN112349652 A CN 112349652A CN 201910733492 A CN201910733492 A CN 201910733492A CN 112349652 A CN112349652 A CN 112349652A
Authority
CN
China
Prior art keywords
opening
forming
layer
film
material film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910733492.8A
Other languages
English (en)
Inventor
张�浩
荆学珍
谭晶晶
张田田
肖张茹
许增升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910733492.8A priority Critical patent/CN112349652A/zh
Priority to US16/987,556 priority patent/US11398407B2/en
Publication of CN112349652A publication Critical patent/CN112349652A/zh
Priority to US17/744,434 priority patent/US11784090B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，基底表面具有介质层；在介质层内形成开口，且开口底部暴露出部分基底表面；在开口底部和侧壁表面、以及介质层表面形成材料膜；在材料膜表面形成阻挡膜；去除开口底部的阻挡膜，在开口侧壁表面和介质层表面形成初始阻挡层；形成初始阻挡层之后，在开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成接触层之后，平坦化导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且插塞位于接触层表面。所述方法形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
目前，在半导体制造过程中，采用刻蚀工艺在层间介质层中形成开口，随后在开口中沉积导电材料用于半导体器件之间的电连接是一种广泛使用的工艺。为了降低接触电阻，通常会在开口底部和侧壁表面沉积金属，然后进行快速退火工艺，使开口底部的金属和基底反应，在开口底部形成金属硅化物，从而降低接触电阻。
然而，现有技术形成的半导体结构的性能有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底表面具有介质层；在所述介质层内形成开口，且所述开口底部暴露出部分基底表面；在所述开口底部和侧壁表面、以及介质层表面形成材料膜；在所述材料膜表面形成阻挡膜；去除开口底部的阻挡膜，直至暴露出开口底部的材料膜表面，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，在所述开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成所述接触层之后，平坦化所述导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且所述插塞位于接触层表面。
可选的，去除开口底部的阻挡膜的方法包括：在所述阻挡膜表面形成牺牲膜；刻蚀部分牺牲膜，直至暴露出开口底部的材料膜，在开口侧壁和介质层表面形成牺牲层；采用第一刻蚀工艺以所述牺牲层为掩膜，刻蚀所述阻挡膜，直至暴露出位于开口底部的材料膜，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，采用第二刻蚀工艺去除所述牺牲层。
可选的，形成所述牺牲膜的工艺包括：物理气相沉积、化学气相沉积或者原子层沉积。
可选的，位于介质层上的牺牲膜的厚度大于位于开口底部表面的牺牲膜的厚度。
可选的，所述牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅。
可选的，所述第一刻蚀工艺对阻挡膜的刻蚀速率大于对材料膜的刻蚀速率。
可选的，所述第二刻蚀工艺对牺牲层的刻蚀速率大于对材料膜的刻蚀速率，所述第二刻蚀工艺对牺牲层的刻蚀速率大于对初始阻挡层的刻蚀速率。
可选的，所述导电材料膜的形成方法包括：在所述开口内以及介质层表面形成初始导电材料膜；在所述初始导电材料膜表面形成种子层；形成所述种子层之后，在所述开口内以及种子层表面形成填充导电材料膜。
可选的，所述退火工艺的工艺参数包括：退火温度为400摄氏度～450摄氏度。
可选的，所述导电材料膜的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
可选的，所述材料膜的材料包括：钛、镍、钴或者钨。
可选的，所述阻挡膜的材料包括：氮化钛或者氮化钽。
可选的，所述接触层包括ABCx、ACx、或者BCx中的一种或者几种，所述A为金属材料，包括：Co、W或者Cu，B为金属材料，包括：Ti、Ni或者W，所述C为半导体材料，包括：Si、Ge或者Se，x为大于1的自然数。
相应的，本发明还提供一种采用上述任一项方法形成的半导体结构，包括：基底，所述基底表面具有介质层；位于所述介质层内的开口，且所述开口底部暴露出基底表面；；位于所述开口底部的接触层；位于所述开口侧壁的阻挡层、以及位于所述阻挡层表面的插塞，且所述插塞位于接触层表面。
可选的，所述插塞的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
可选的，所述阻挡层的材料包括：氮化钛、氮化钽。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过去除开口底部的阻挡膜，使得位于开口底部的材料膜表面被暴露，从而后续填充的导电材料膜能够与所述材料膜表面相接触。同时，所述材料膜位于开口底部和侧壁表面，即，所述材料膜部分与基底表面相接触。由于所述导电材料膜与材料膜相接触，所述材料膜与基底相接触，通过退火工艺能够使导电材料膜、材料膜与基底三者之间反应，形成接触层，并且形成的所述接触层的电阻较低，从而有利于降低接触电阻，使得形成的半导体结构的性能较好。另一方面，形成接触层的退火工艺需要的温度较低，从而有利于降低工艺成本，同时避免对其他半导体器件造成高温影响。
进一步，所述退火工艺不仅可以用于形成接触层，还可以对填充的导电材料膜进行一定温度的处理，使得导电材料膜中的金属晶格充分长大，从而有利于降低工艺成本。
进一步，去除开口底部的阻挡膜，在所述开口的侧壁表面和介质层表面形成初始阻挡层，一方面，使得在开口内形成的插塞和基底之间的电阻进一步降低，另一方面，所述初始阻挡层能够防止插塞内的离子扩散入介质层内，从而使得形成的半导体结构的性能较高。
附图说明
图1至图4是一种半导体结构形成方法各步骤的剖面示意图；
图5至图14是本发明一实施例中的半导体结构形成方法各步骤的剖面示意图。
具体实施方式
正如背景技术所述，半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图4是一种半导体结构形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100表面具有介质层110、以及位于所述介质层110内的开口120。
请参考图2，在所述开口120侧壁表面和底部表面形成材料膜121、以及位于材料膜121表面的阻挡膜122。
请参考图3，采用退火工艺，使开口120底部的部分材料膜121与基底100反应，在开口底部形成接触层130。
请参考图4，形成所述接触层130之后，在所述开口120内形成插塞140。
上述方法中，位于开口120底部的部分材料膜121与基底100反应，形成接触层130，使得在开口120内形成的插塞140与基底100之间的接触电阻降低，有利于提高形成的半导体结构的性能。
然而，通常所述材料膜121的材料选用钛，基底100的材料选用硅，采用退火工艺使部分材料膜121与基底100反应形成的金属硅化物时，一方面，由于晶相为C54的硅化钛的电阻较低，现有退火工艺很难形成晶相为C54的硅化钛，导致形成的接触层的电阻仍较高，使得形成的半导体结构的性能仍较低；另一方面，为了在较短时间内使材料膜121与基底100充分反应，避免高温对其他半导体器件造成影响，需要采用成本较高的激光镭射退火工艺进行退火，导致工艺成本相应增加。
为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，去除开口底部的阻挡膜，直至暴露出开口底部的材料膜表面，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，在所述开口内以及介质层表面形成导电材料膜；采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；形成所述接触层之后，平坦化所述导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且所述插塞位于接触层表面。所述方法形成的半导体结构的性能较好。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图14是本发明一实施例中的半导体结构形成方法各步骤的剖面示意图。
请参考图5，提供基底200，所述基底200表面具有介质层210。
在本实施例中，所述基底200包括衬底(图中未示出)以及位于衬底表面的器件层(图中未示出)。所述器件层可以包括器件结构，例如，PMOS晶体管或者NMOS晶体管。所述器件层还可以包括与器件结构电连接的互联结构，以及包围所述器件结构与所述互联结构的绝缘层。
所述基底200的材料为半导体材料。在本实施例中，所述基底200的材料为硅。在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述介质层210用于为后续形成开口以及位于开口内的插塞提供支撑。
所述介质层210的材料包括氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅和氮氧化硅中的一种或多种。在本实施例中，所述介质层210的材料为氧化硅。
请参考图6，在所述介质层210内形成开口220，且所述开口220底部暴露出部分基底200表面。
所述开口220用于后续填充导电材料从而形成插塞。
所述口220的形成方法包括：在所述介质层210表面形成图形化层(图中未示出)，所述图形化层暴露出部分介质层210表面；以所述图形化层为掩膜，刻蚀所述介质层210，直至暴露出基底200表面，形成所述开口220。
刻蚀所述第一介质层210的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述刻蚀第一介质层210的工艺为各向异性的干法刻蚀。
请参考图7，在所述开口220底部表面和侧壁表面、以及介质层210表面形成材料膜230。
所述材料膜230用于后续形成接触层，从而降低电阻。
所述材料膜230的材料包括：钛、镍、钴或者钨中的一种或者几种。
在本实施例中，所述材料膜230的材料为钛。
形成所述材料膜230的工艺包括：化学气相沉积工艺或者物理气相沉积工艺。
在本实施例中，形成所述材料膜230的工艺为物理气相沉积工艺。所述物理气相沉积工艺能够使形成的位于开口220侧壁表面的材料膜230的尺寸较小，从而有利于降低形成的半导体结构的电阻，使得形成的半导体结构的性能较好。
请参考图8，在所述材料膜230表面形成阻挡膜240。
所述阻挡膜240用于防止后续在开口220内填充的导电材料中的离子扩散入所述介质层210内，从而能够减少漏电的产生，有利于形成的半导体结构的性能。
所述阻挡膜240的材料包括：氮化钛或者氮化钽。
在本实施例中，所述阻挡膜240的材料为氮化钛。
接着，形成所述阻挡膜之后，去除开口底部的阻挡膜，直至暴露出开口底部的材料膜表面，在所述开口侧壁表面和介质层表面形成初始阻挡层，具体所述去除开口底部的阻挡膜的方法请参考图9至图11。
请参考图9，在所述阻挡膜240表面形成牺牲膜250。
所述牺牲膜250用于后续形成作为掩膜的牺牲层。
形成所述牺牲膜250的工艺包括：物理气相沉积、化学气相沉积或者原子层沉积。
位于介质层210上的牺牲膜250的厚度大于位于开口220底部表面的牺牲膜250的厚度。
在本实施例中，形成所述牺牲膜250的工艺物理气相沉积工艺。采用物理气相沉积工艺，可以使形成的所述牺牲膜250位于介质层210表面的厚度大于位于开口220底部上的材料膜230表面的厚度，即，位于介质层210表面的牺牲膜250的厚度大于位于开口220底部上的牺牲膜250的厚度，有利于后续刻蚀去除开口220底部的牺牲膜250，直至暴露出开口220底部的材料膜230的同时，仍有部分牺牲膜250位于阻挡膜240表面，有利于减少后续的刻蚀工艺对位于介质层210表面的材料膜230、以及位于材料膜230表面的阻挡膜240造成影响，从而使得形成的半导体结构的性能较好。
所述牺牲膜250的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅，相应的，后续刻蚀部分牺牲膜形成的牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅。
在本实施例中，所述牺牲膜250的材料为无定形硅。
请参考图10，刻蚀部分牺牲膜250，直至暴露出开口220底部的材料膜，在开口220侧壁表面和介质层210表面形成牺牲层260。
所述牺牲层260用于后续作为刻蚀阻挡膜240的掩膜层。
刻蚀部分牺牲膜250的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀部分牺牲膜的工艺为干法刻蚀工艺。
请参考图11，采用第一刻蚀工艺以所述牺牲层260为掩膜，刻蚀所述阻挡膜240，直至暴露出位于开口220底部的材料膜230，在所述开口220侧壁表面和介质层210表面形成初始阻挡层241。
所述初始阻挡层241由刻蚀所述阻挡膜240形成，用于后续形成阻挡层。
去除开口220底部的阻挡膜240，在所述开口220的侧壁表面和介质层210表面形成初始阻挡层241，一方面，使得后续在开口220内形成的插塞和基底200之间的电阻进一步降低，另一方面，所述初始阻挡层241能够防止插塞内的离子扩散入介质层210内，从而使得形成的半导体结构的性能较高。
所述第一刻蚀工艺对阻挡膜240的刻蚀速率大于对材料膜230的刻蚀速率。
所述第一刻蚀工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第一刻蚀工艺为湿法刻蚀工艺。
由于所述第一刻蚀工艺对阻挡膜240的刻蚀速率大于对材料膜230的刻蚀速率，使得去除开口220底部的阻挡膜240，从而形成初始阻挡层241的同时，对暴露出的材料膜230的刻蚀速率较小，避免对材料膜230造成过多地刻蚀，保证后续有较多的的材料膜230能够用于形成接触层，有利于降低电阻，使得形成的半导体结构的性能较好。
在本实施例中，形成所述初始阻挡层241之后，采用第二刻蚀工艺去除所述牺牲层260。
所述第二刻蚀工艺对牺牲层260的刻蚀速率大于对材料膜230的刻蚀速率；所述第二刻蚀工艺对牺牲层260的刻蚀速率大于对阻挡膜240的刻蚀速率。
所述第二刻蚀工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第二刻蚀工艺为湿法刻蚀工艺。
由于所述第二刻蚀工艺对牺牲层260的刻蚀速率大于对材料膜230的刻蚀速率，使得去除牺牲层260的同时，对材料膜230的刻蚀损伤较小，保证后续有较多的的材料膜230能够用于形成接触层，有利于降低电阻，使得形成的半导体结构的性能较好。
由于所述第二刻蚀工艺对牺牲层260的刻蚀速率大于对阻挡膜240的刻蚀速率，使得去除牺牲层260的同时，对位于开口220侧壁表面的初始阻挡层241的刻蚀损伤较小，有利于所述初始阻挡层241防止后续填充的导电材料中的离子扩散入介质层210内，使得形成的半导体结构的性能较好。
请参考图12，形成所述初始阻挡层241之后，在所述开口220内以及介质层210表面形成导电材料膜270。
所述导电材料膜270用于后续形成插塞。
所述导电材料膜270的形成方法包括：在所述开口220内以及介质层210表面形成初始导电材料膜(图中未标出)；在所述初始导电材料膜表面形成种子层(图中未标出)；形成所述种子层之后，在所述开口220内以及种子层表面形成填充导电材料膜(图中未标出)，所述填充导电材料膜填充满所述开口220。
所述初始导电材料膜的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
所述种子层的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
所述填充导电材料膜的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
在本实施例中，所述初始导电材料膜、种子层以及填充导电材料膜的材料均为：钴。
由于钴材料的电阻率较低，使得后续通过平坦化所述材料形成的导电材料膜270，从而形成的插塞的电阻较低，使得形成的半导体结构的性能较好。
请参考图13，采用退火工艺，使开口220底部的基底200和材料膜230、位于材料膜230表面的导电材料膜270相互反应，在开口220底部形成接触层280。
所述退火工艺的工艺参数包括：退火温度为400摄氏度～450摄氏度。
选择所述退火温度范围的意义在于：若所述温度小于400摄氏度，一方面，温度太低，不能使导电材料膜270、材料膜230与基底200三者之间充分发生反应，从而形成接触层280，使得接触层280不能充分降低电阻，另一方面，不能充分使导电材料膜270中的晶格长大，导致形成的插塞性能较差，不利于形成的半导体结构的性能；若所述温度高于450摄氏度，一方面，温度太高，容易对已经形成的器件结构造成太高的高温影响，导致性能的降低，另一方面，不利于成本的降低。
通过去除开口220底部的阻挡膜240，使得位于开口220底部的材料膜230表面被暴露，从而填充的导电材料膜270能够与所述材料膜230表面相接触。同时，所述材料膜230位于开口220底部和侧壁表面，即，所述材料膜230部分与基底200表面相接触。由于所述导电材料膜270与材料膜230相接触，所述材料膜230与基底200相接触，通过退火工艺能够使导电材料膜270、材料膜230与基底200三者之间反应，形成接触层280，并且形成的所述接触层280的电阻较低，从而有利于降低接触电阻，使得形成的半导体结构的性能较好。另一方面，形成所述接触层280的退火工艺需要的温度较低，从而有利于降低工艺成本，同时避免对其他半导体器件造成高温影响。
所述退火工艺不仅可以用于形成接触层280，还可以对填充的导电材料膜270进行高温处理，使得导电材料膜270中的金属晶格充分长大，从而有利于降低工艺成本。
所述接触层280包括ABCx、ACx、或者BCx中的一种或者几种，所述A为金属材料，包括：Co、W或者Cu，B为金属材料，包括：Ti、Ni、或者W，所述C为半导体材料，包括：Si、Ge或者Se，x为大于1的自然数。
在本实施例中，由于所述导电材料膜270的材料为钴，所述基底200的材料为硅，所述材料膜的材料为钛，形成的所述接触层280包括：钴钛硅化合物，钴钛化合物，钛硅化合物。
请参考图14，形成所述接触层280之后，平坦化所述导电材料膜270、初始阻挡层241以及材料膜230，直至暴露出介质层210表面，在开口220侧壁表面形成阻挡层242和位于阻挡层242表面的插塞290，且所述插塞290位于接触层280表面。
平坦化所述导电材料膜270的工艺包括：化学机械研磨工艺。
由于所述插塞290通过平坦化所述导电材料膜270形成，所述插塞290的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
在本实施例中，所述插塞290的材料为：钴。
在本实施例中，所述开口220侧壁表面还具有材料层231，所述材料层231位于阻挡层242和插塞290之间。在其他实施例中，所述开口220侧壁表面没有所述材料层。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图14，包括：基底200，所述基底200表面具有介质层210；位于所述介质层210内的开口220(图11中所示)，且所述开口220底部暴露出基底200表面；位于所述开口220底部的接触层280；位于所述开口220侧壁表面的阻挡层242、以及位于所述阻挡层242侧壁表面的插塞290，且所述插塞290位于接触层280表面。
所述插塞290的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
所述阻挡层242的材料包括：氮化钛、氮化钽。
在本实施例中，所述开口220侧壁表面还具有材料层231，所述材料层231位于阻挡层242和插塞290之间。在其他实施例中，所述开口侧壁表面没有所述材料层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底表面具有介质层；
在所述介质层内形成开口，且所述开口底部暴露出部分基底表面；
在所述开口底部和侧壁表面、以及介质层表面形成材料膜；
在所述材料膜表面形成阻挡膜；
去除开口底部的阻挡膜，直至暴露出开口底部的材料膜表面，在所述开口侧壁表面和介质层表面形成初始阻挡层；
形成所述初始阻挡层之后，在所述开口内以及介质层表面形成导电材料膜；
采用退火工艺，使开口底部的基底和材料膜、位于材料膜表面的导电材料膜相互反应，在开口底部形成接触层；
形成所述接触层之后，平坦化所述导电材料膜、初始阻挡层以及材料膜，直至暴露出介质层表面，在开口侧壁形成阻挡层和位于阻挡层表面的插塞，且所述插塞位于接触层表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，去除开口底部的阻挡膜的方法包括：在所述阻挡膜表面形成牺牲膜；刻蚀部分牺牲膜，直至暴露出开口底部的材料膜，在开口侧壁和介质层表面形成牺牲层；采用第一刻蚀工艺以所述牺牲层为掩膜，刻蚀所述阻挡膜，直至暴露出位于开口底部的材料膜，在所述开口侧壁表面和介质层表面形成初始阻挡层；形成所述初始阻挡层之后，采用第二刻蚀工艺去除所述牺牲层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述牺牲膜的工艺包括：物理气相沉积、化学气相沉积或者原子层沉积。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，位于介质层上的牺牲膜的厚度大于位于开口底部表面的牺牲膜的厚度。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一刻蚀工艺对阻挡膜的刻蚀速率大于对材料膜的刻蚀速率。
7.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第二刻蚀工艺对牺牲层的刻蚀速率大于对材料膜的刻蚀速率，所述第二刻蚀工艺对牺牲层的刻蚀速率大于对初始阻挡层的刻蚀速率。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电材料膜的形成方法包括：在所述开口内以及介质层表面形成初始导电材料膜；在所述初始导电材料膜表面形成种子层；形成所述种子层之后，在所述开口内以及种子层表面形成填充导电材料膜。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述退火工艺的工艺参数包括：退火温度为400摄氏度～450摄氏度。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述导电材料膜的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述材料膜的材料包括：钛、镍、钴或者钨。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡膜的材料包括：氮化钛或者氮化钽。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述接触层包括ABCx、ACx、或者BCx中的一种或者几种，所述A为金属材料，包括：Co、W或者Cu，B为金属材料，包括：Ti、Ni或者W，所述C为半导体材料，包括：Si、Ge或者Se，x为大于1的自然数。
14.一种采用权利要求1至13任一项所述方法形成的半导体结构，其特征在于，包括：
基底，所述基底表面具有介质层；
位于所述介质层内的开口，且所述开口底部暴露出基底表面；；
位于所述开口底部的接触层；
位于所述开口侧壁的阻挡层、以及位于所述阻挡层表面的插塞，且所述插塞位于接触层表面。
15.如权利要求14所述的半导体结构，其特征在于，所述插塞的材料包括：钴、铜、钨、铝、钛或者钽中的一种或者几种。
16.如权利要求15所述的半导体结构，其特征在于，所述阻挡层的材料包括：氮化钛、氮化钽。
CN201910733492.8A 2019-08-09 2019-08-09 半导体结构及其形成方法 Pending CN112349652A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910733492.8A CN112349652A (zh) 2019-08-09 2019-08-09 半导体结构及其形成方法
US16/987,556 US11398407B2 (en) 2019-08-09 2020-08-07 Semiconductor device and fabrication method thereof
US17/744,434 US11784090B2 (en) 2019-08-09 2022-05-13 Semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910733492.8A CN112349652A (zh) 2019-08-09 2019-08-09 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112349652A true CN112349652A (zh) 2021-02-09

Family

ID=74367603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910733492.8A Pending CN112349652A (zh) 2019-08-09 2019-08-09 半导体结构及其形成方法

Country Status (2)

Country Link
US (2) US11398407B2 (zh)
CN (1) CN112349652A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115692312A (zh) * 2023-01-05 2023-02-03 湖北江城芯片中试服务有限公司 半导体结构的制备方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232224B1 (en) * 1999-04-20 2001-05-15 Nec Corporation Method of manufacturing semiconductor device having reliable contact structure
US6555461B1 (en) * 2001-06-20 2003-04-29 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
CN101140898A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法
US20150318243A1 (en) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Composite Contact Plug Structure and Method of Making Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020019127A1 (en) * 1997-02-14 2002-02-14 Micron Technology, Inc. Interconnect structure and method of making
US10867846B2 (en) * 2017-11-15 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (finFET) device structure with protection layer and method for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6232224B1 (en) * 1999-04-20 2001-05-15 Nec Corporation Method of manufacturing semiconductor device having reliable contact structure
US6555461B1 (en) * 2001-06-20 2003-04-29 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
CN101140898A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法
US20150318243A1 (en) * 2014-04-30 2015-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Composite Contact Plug Structure and Method of Making Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115692312A (zh) * 2023-01-05 2023-02-03 湖北江城芯片中试服务有限公司 半导体结构的制备方法及半导体结构
CN115692312B (zh) * 2023-01-05 2023-05-02 湖北江城芯片中试服务有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
US11398407B2 (en) 2022-07-26
US20220277992A1 (en) 2022-09-01
US11784090B2 (en) 2023-10-10
US20210043505A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
KR102109899B1 (ko) 반도체 디바이스 및 방법
US20190164882A1 (en) Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
US10049985B2 (en) Contact line having insulating spacer therein and method of forming same
US11018240B2 (en) Vertical field effect transistor with reduced parasitic capacitance
CN202721115U (zh) 一种半导体结构
CN106531805B (zh) 互连结构及其制造方法以及使用互连结构的半导体器件
US20200312849A1 (en) Gate recess uniformity in vertical field effect transistor
US9373542B2 (en) Integrated circuits and methods for fabricating integrated circuits with improved contact structures
CN114038800A (zh) 半导体结构的制造方法
TW202230476A (zh) 半導體裝置的形成方法
CN110896065A (zh) 半导体器件
CN108321083A (zh) 半导体结构及其形成方法
TWI691020B (zh) 在垂直式ｆｉｎｆｅｔ的主動區形成閘極接觸的方法以及藉此而形成的結構
US7329582B1 (en) Methods for fabricating a semiconductor device, which include selectively depositing an electrically conductive material
CN112349652A (zh) 半导体结构及其形成方法
CN113161287A (zh) 互连结构及其形成方法
CN112309955A (zh) 半导体结构及其形成方法
US20200075746A1 (en) Low-resistance top contact on vtfet
CN112349651A (zh) 半导体结构及其形成方法
US20240290864A1 (en) Backside gate contact, backside gate etch stop layer, and methods of forming same
US20170170016A1 (en) Multiple patterning method for substrate
US20230114507A1 (en) Semiconductor device and method
US20230040627A1 (en) Selection gate structure and fabrication method for 3d memory
CN113097166A (zh) 半导体结构及其形成方法
CN114156228A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination