CN115692312B - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN115692312B CN115692312B CN202310010326.1A CN202310010326A CN115692312B CN 115692312 B CN115692312 B CN 115692312B CN 202310010326 A CN202310010326 A CN 202310010326A CN 115692312 B CN115692312 B CN 115692312B
- Authority
- CN
- China
- Prior art keywords
- substrate
- insulating layer
- silicon via
- layer
- via structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供衬底，衬底具有相对的正面以及背面；对衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，初始硅通孔结构的底部及侧壁与衬底之间通过绝缘层隔开；对衬底的背面进行露孔处理，以露出部分的绝缘层；去除露出的绝缘层，以露出部分的初始硅通孔结构；于衬底的背面以及初始硅通孔结构露出的表面形成钝化层；去除露出的初始硅通孔结构以及位于露出的初始硅通孔结构表面的钝化层，以形成硅通孔结构；硅通孔结构的表面与位于衬底背面的钝化层的表面相齐平。采用本发明的半导体结构的制备方法能够避免芯片的可靠性降低。
Description
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体技术的发展，半导体芯片的特征尺寸不断缩小，芯片内的互联密度不断提高。以硅通孔（Through Silicon Via, TSV）为代表的三维集成互连技术可以弥补传统芯片二维布线的局限性，采用三维集成互连技术封装后的芯片的外形尺寸小，且可大幅提高芯片速度并降低功耗。通过贯通晶圆并连通晶圆两面的结构，TSV结构可实现不同晶圆间的互连。
TSV一般在晶圆的正面加工，然后对背面进行露孔处理以实现有效互连。传统的露孔处理过程中，在进行背面的TSV金属露出时，金属容易以绝缘层为通道扩散至衬底中对衬底造成污染，从而导致芯片的可靠性降低。
发明内容
基于此，有必要针对现有技术中的芯片可靠性降低的问题提供一种半导体结构的制备方法及半导体结构。
为了实现上述目的，一方面，本发明提供了一种半导体结构的制备方法，包括：
提供衬底，所述衬底具有相对的正面以及背面；
对所述衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，所述初始硅通孔结构的底部及侧壁与所述衬底之间通过绝缘层隔开；
对所述衬底的背面进行露孔处理，以露出部分的所述绝缘层；
去除露出的所述绝缘层，以露出部分的所述初始硅通孔结构；
于所述衬底的背面以及所述初始硅通孔结构露出的表面形成钝化层；
去除露出的所述初始硅通孔结构以及位于露出的所述初始硅通孔结构表面的所述钝化层，以形成硅通孔结构；所述硅通孔结构的表面与位于所述衬底背面的所述钝化层的表面相齐平。
上述半导体结构的制备方法，通过对所述衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，所述初始硅通孔结构的底部及侧壁与所述衬底之间通过绝缘层隔开；对所述衬底的背面进行露孔处理，以露出部分的所述绝缘层；去除露出的所述绝缘层，以露出部分的所述初始硅通孔结构；于所述衬底的背面以及所述初始硅通孔结构露出的表面形成钝化层；去除露出的所述初始硅通孔结构以及位于露出的所述初始硅通孔结构表面的所述钝化层，以形成硅通孔结构；所述硅通孔结构的表面与位于所述衬底背面的所述钝化层的表面相齐平。由于钝化层将绝缘层与露出的初始硅通孔结构隔开，从而在去除露出的初始硅通孔结构的过程中，硅通孔结构内所填充的金属材料不容易通过绝缘层扩散至衬底中，从而不会对衬底造成污染，从而能够避免芯片的可靠性下降。
在其中一个实施例中，所述对所述衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，包括：
于所述衬底的正面形成开口；
于所述开口的底部以及侧壁形成所述绝缘层；
于所述绝缘层的表面形成第一阻挡层；
于所述开口内填充第一金属材料层，所述第一金属材料层与所述第一阻挡层共同构成所述初始硅通孔结构。
在其中一个实施例中，于所述开口内填充第一金属材料层之后，所述半导体结构的制备方法还可以包括：
于所述初始硅通孔结构露出的表面上形成金属互连结构。
在其中一个实施例中，所述对所述衬底的背面进行露孔处理，以露出部分的所述绝缘层，包括：
将所述衬底的正面与承载片相键合；
对所述衬底的背面进行减薄；
去除位于所述衬底背面的部分所述衬底，以露出位于所述初始硅通孔结构底部的所述绝缘层以及位于所述初始硅通孔结构侧壁的部分所述绝缘层。
在其中一个实施例中，所述去除露出的所述初始硅通孔结构以及位于露出的所述初始硅通孔结构表面的所述钝化层，包括：
采用机械研磨工艺同时去除露出的所述初始硅通孔结构以及位于露出的所述初始硅通孔结构表面的所述钝化层。
另一方面，本发明还提供了一种半导体结构，包括：
衬底，所述衬底具有相对的正面以及背面，所述衬底的正面设有开口；
绝缘层，位于所述开口的内壁以及所述衬底的正面；
硅通孔结构，位于所述开口内，与所述绝缘层接触设置，且部分的所述硅通孔结构外露于所述衬底的表面，所述绝缘层用于隔离所述衬底与所述硅通孔结构；
钝化层，位于所述衬底的背面，且与所述绝缘层接触设置；
所述硅通孔结构靠近所述衬底背面一侧的表面与所述钝化层相齐平，所述绝缘层靠近所述衬底背面一侧的表面与所述衬底的背面相齐平。
上述半导体结构，包括：衬底，所述衬底具有相对的正面以及背面，所述衬底的正面设有开口；绝缘层，位于所述开口的内壁以及所述衬底的正面；硅通孔结构，位于所述开口内，与所述绝缘层接触设置，且部分的所述硅通孔结构外露于所述衬底的表面，所述绝缘层用于隔离所述衬底与所述硅通孔结构；钝化层，位于所述衬底的背面，且与所述绝缘层接触设置；所述硅通孔结构靠近所述衬底背面一侧的表面与所述钝化层相齐平，所述绝缘层靠近所述衬底背面一侧的表面与所述衬底的背面相齐平。由于钝化层将绝缘层与露出的初始硅通孔结构隔开，从而在去除露出的初始硅通孔结构的过程中，硅通孔结构内所填充的金属材料不容易通过绝缘层扩散至衬底中，从而不会对衬底造成污染，从而能够避免芯片的可靠性下降。
在其中一个实施例中，所述硅通孔结构包括第一阻挡层以及第一金属材料层，所述第一阻挡层与位于所述衬底内的所述绝缘层相接触，所述第一金属材料层设于所述第一阻挡层围成的空腔内。
在其中一个实施例中，所述半导体结构还包括：
金属互连结构，位于所述硅通孔结构靠近所述衬底正面一侧的表面上。
在其中一个实施例中，所述金属互连结构包括第二阻挡层以及第二金属材料层，所述第二阻挡层位于所述硅通孔结构靠近所述衬底正面一侧的表面上，与所述第一阻挡层及所述第一金属材料层接触设置；所述第二金属材料层位于所述第二阻挡层围成的空腔内。
在其中一个实施例中，所述绝缘层包括氧化硅层。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的制备方法的流程图；
图2为一实施例中提供的半导体结构的制备方法中步骤S101所得结构的截面结构示意图；
图3为一实施例中提供的半导体结构的制备方法中步骤S102所得结构的截面结构示意图；
图4为一实施例中提供的半导体结构的制备方法中步骤S103所得结构的截面结构示意图；
图5为一实施例中提供的半导体结构的制备方法中步骤S104所得结构的截面结构示意图；
图6为一实施例中提供的半导体结构的制备方法中步骤S105所得结构的截面结构示意图；
图7为一实施例中提供的半导体结构的制备方法中步骤S106所得结构的截面结构示意图；
图8为一实施例中提供的半导体结构的制备方法中步骤S102的步骤流程示意图；
图9为一实施例中提供的半导体结构的制备方法中步骤S1021所得结构的截面结构示意图；
图10为一实施例中提供的半导体结构的制备方法中步骤S1022所得结构的截面结构示意图；
图11为一实施例中提供的半导体结构的制备方法中步骤S1023所得结构的截面结构示意图；
图12为一实施例中提供的半导体结构的制备方法中步骤S1024所得结构的截面结构示意图；
图13为一实施例中提供的半导体结构的制备方法中于初始硅通孔结构露出的表面上形成金属互连结构后所得结构的截面结构示意图；
图14为一实施例中提供的半导体结构的制备方法中步骤S103的步骤流程示意图；
图15为一实施例中提供的半导体结构的制备方法中步骤S1031所得结构的截面结构示意图；
图16为一实施例中提供的半导体结构的制备方法中步骤S1032所得结构的截面结构示意图；
图17为一实施例中提供的半导体结构的制备方法中步骤S1033所得结构的截面结构示意图；
图18为一实施例中提供的半导体结构的制备方法中步骤S106中采用机械研磨工艺进行研磨后所得结构的截面结构示意图。
附图标记说明：10-衬底，101-开口，20-初始硅通孔结构，201-硅通孔结构，2011-第一阻挡层，2012-第一金属材料层，30-绝缘层，301-第一绝缘层，302-第二绝缘层，40-钝化层，50-金属互连结构，501-第二阻挡层，502-第二金属材料层，60-承载片。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的优选实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
请参阅图1，本发明提供一种半导体结构的制备方法，包括如下步骤S101~S106：
S101：提供衬底，衬底具有相对的正面以及背面。
其中，衬底10的材料可以为本领域公知的任意合适的衬底10材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
如图2所示，为了便于理解本方案，利用图2中的箭头的指向来表示衬底10的正面以及背面，其中，与箭头的指向相同的衬底10的表面可以作为衬底10的正面，与箭头的指向相反的衬底10的表面可以作为衬底10的背面。
S102：对衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，初始硅通孔结构的底部及侧壁与衬底之间通过绝缘层隔开。
如图3所示，其中，开孔处理的工艺可以包括干法刻蚀开孔、湿法刻蚀开孔、激光开孔或辅助电化学开孔等，本实施例在此不做限制。绝缘层30的材料可以包括多晶硅、单晶硅或氧化硅中的一种或多种的组合，本实施例在此不做限制。
S103：对衬底的背面进行露孔处理，以露出部分的绝缘层。
如图4所示，在实际的工艺制备过程中，为了便于生产的方便，可以将整个晶圆先翻转过来，使得衬底10的背面朝上，衬底10的正面朝下，再进行露孔处理。此时，露出的部分绝缘层30即为在步骤S102中位于初始硅通孔结构20底部与衬底10之间的一部分的绝缘层30。
S104：去除露出的绝缘层，以露出部分的初始硅通孔结构。
如图5所示，去除露出的绝缘层30之后，使得剩余的绝缘层30的表面与衬底10的背面相齐平。
S105：于衬底的背面以及初始硅通孔结构露出的表面形成钝化层。
如图6所示，其中，钝化层40的材料可以为氮化硅、氮氧化硅、碳氧化硅、氮碳氧化硅中的一种或多种的组合。
S106：去除露出的初始硅通孔结构以及位于露出的初始硅通孔结构表面的钝化层，以形成硅通孔结构；硅通孔结构的表面与位于衬底背面的钝化层的表面相齐平。
在形成硅通孔结构201的过程中，如图7所示，由于绝缘层30的表面与衬底10的背面相齐平，因此钝化层40还将绝缘层30的表面所覆盖，从而钝化层40将绝缘层30与露出的初始硅通孔结构20隔开，从而在去除露出的初始硅通孔结构20的过程中，硅通孔结构201内所填充的金属材料不容易通过绝缘层30扩散至衬底10中，从而不会对衬底10造成污染，从而能够避免芯片的可靠性下降。
上述半导体结构的制备方法，通过对衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，初始硅通孔结构的底部及侧壁与衬底之间通过绝缘层隔开；对衬底的背面进行露孔处理，以露出部分的绝缘层；去除露出的绝缘层，以露出部分的初始硅通孔结构；于衬底的背面以及初始硅通孔结构露出的表面形成钝化层；去除露出的初始硅通孔结构以及位于露出的初始硅通孔结构表面的钝化层，以形成硅通孔结构；硅通孔结构的表面与位于衬底背面的钝化层的表面相齐平。由于钝化层将绝缘层与露出的初始硅通孔结构隔开，从而在去除露出的初始硅通孔结构的过程中，硅通孔结构内所填充的金属材料不容易通过绝缘层扩散至衬底中，从而不会对衬底造成污染，从而能够避免芯片的可靠性下降。
在一个实施例中，如图8所示，上述步骤S102，包括：
S1021：于衬底10的正面形成开口101，如图9所示。其中，盲孔的深度、形状以及盲孔尺寸由实际的制备工艺所确定，本实施例在此不做限制。
S1022：于开口101的底部以及侧壁形成绝缘层30，如图10所示。可以采用半导体工艺中通用的沉积工艺形成绝缘层30，例如化学气相淀积(Chemical Vapor Deposition，CVD)工艺、等离子体增强型化学气相淀积(Plasma Enhanced Chemical VaporDeposition，PECVD)工艺或低压化学气相淀积(Low Pressure Chemical VaporDeposition，LPCVD)工艺等，本实施例在此不做限制。
S1023：于绝缘层30的表面形成第一阻挡层2011，如图11所示。其中，第一阻挡层2011可以为钛、氮化钛、钽、氮化钽中的一种或多种的组合，本实施例在此不做限制。
S1024：于开口101内填充第一金属材料层2012，第一金属材料层2012与第一阻挡层2011共同构成初始硅通孔结构20，如图12所示。
其中，第一金属材料层2012可以包括铜、金、钛、银、铝等金属，也可以包括由上述材质的金属组成的多层金属，还可以包括金属合金等等，本实施例在此不做限制。由于绝缘层30的表面与衬底10的背面相齐平，因此在步骤S106中去除露出的初始硅通孔结构20时，硅通孔结构201内所填充的第一金属材料层2012不容易通过绝缘层30扩散至衬底10中，从而不会对衬底10造成污染，从而能够避免芯片的可靠性下降。
在上述实施例的基础上，在一个实施例中，在上述步骤S1024之后，半导体结构的制备方法还可以包括：于初始硅通孔结构20露出的表面上形成金属互连结构50，如图13所示。
其中，如图13所示，金属互连结构50可以包括第二阻挡层501以及第二金属材料层502，第二阻挡层501位于初始硅通孔结构20靠近衬底10正面一侧的表面上，与第一阻挡层2011及第一金属材料层2012接触设置；第二金属材料层502位于第二阻挡层501围成的空腔内。金属互连结构50的具体制备工艺步骤较为通用，本实施例在此不再详述。
其中，第二阻挡层501可以为钛、氮化钛、钽、氮化钽中的一种或多种的组合，本实施例在此不做限制。其中，第二金属材料层502可以包括铜、金、钛、银、铝等金属，也可以包括由上述材质的金属组成的多层金属，还可以包括金属合金等等，本实施例在此不做限制。在后续的工艺制程中，通过连接金属互连结构50可以与硅通孔结构201位于衬底10正面一侧露出的第一金属材料层2012连出，而硅通孔结构201位于衬底10背面一侧露出的第一金属材料层2012通过其他合适的工艺再连出至其他结构，从而实现硅通孔结构201的互连功能。
另外，绝缘层30可以包括第一绝缘层301以及第二绝缘层302，其中，请继续参阅图13，第一绝缘层301将初始硅通孔结构20的表面所包裹，第二绝缘层302将金属互连结构50的表面所包裹。第一绝缘层301以及第二绝缘层302的材料可以相同（均为氧化硅层），两者的形成工艺步骤较为通用，在此不再详述，进一步地，第一绝缘层301与第二绝缘层302之间还可以通过一层氮化硅层（未示出）所隔开。
在上述实施例的基础上，在一个实施例中，如图14所示，上述步骤S103，包括：
S1031：将衬底10的正面与承载片60相键合，如图15所示。需要说明的是，为了便于理解本方案，将图15中的各结构进行了简化，使得图15中与承载片60相接触的为绝缘层30，然而在实际的制备工艺过程中，与承载片60相接触的实际上为绝缘层30与金属互连结构50所组成的混合界面。另外，在实际的制备工艺过程中，为了方便进行键合，通常先将晶圆进行翻转后再进行键合的步骤。
S1032：对衬底10的背面进行减薄，如图16所示，可以采用化学机械抛光（ChemicalMechanical Polishing，CMP）进行减薄。
S1033：去除位于衬底10背面的部分衬底10，以露出位于初始硅通孔结构20底部的绝缘层30以及位于初始硅通孔结构20侧壁的部分绝缘层30，如图17所示。可以采用常用的刻蚀工艺例如干法刻蚀或湿法刻蚀，或者多种刻蚀工艺相结合的方式执行上述步骤S1033。
在一个实施例中，如图18所示，上述步骤S106，包括：采用机械研磨工艺同时去除露出的初始硅通孔结构20以及位于露出的初始硅通孔结构20表面的钝化层40。机械研磨工艺即CMP工艺，由于CMP工艺的特性因此露出的初始硅通孔结构20以及部分的钝化层40可以被同时去除。在机械研磨的过程中，由于位于露出的初始硅通孔结构20表面的钝化层40被逐渐磨除，初始硅通孔结构20内填充的第一金属材料层2012会随之扩散至钝化层40的表面，此时由于绝缘层30的表面被钝化层40所覆盖，因此第一金属材料层2012不会扩散至绝缘层30内，从而不会污染衬底10，从而能够避免芯片的可靠性下降。同时，采用机械研磨工艺还可以保证硅通孔结构201的平整度。
请继续参阅图7，本发明还提供一种半导体结构，包括：衬底10、绝缘层30、硅通孔结构201以及钝化层40。其中，衬底10具有相对的正面以及背面，衬底10的正面设有开口101；绝缘层30位于开口101的内壁以及衬底10的正面；硅通孔结构201位于开口101内，与绝缘层30接触设置，且部分的硅通孔结构201外露于衬底10的表面，绝缘层30用于隔离衬底10与硅通孔结构201；钝化层40位于衬底10的背面，且与绝缘层30接触设置；硅通孔结构201靠近衬底10背面一侧的表面与钝化层40相齐平，绝缘层30靠近衬底10背面一侧的表面与衬底10的背面相齐平。
其中，衬底10的材料可以为本领域公知的任意合适的衬底10材料，例如可以为以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、红磷、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅 (SOI)、绝缘体上层叠硅 (SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等，本实施例在此不作限制。
如图7所示，为了便于理解本方案，利用图7中的箭头的指向来表示衬底10的正面以及背面，其中，与箭头的指向相同的衬底10的表面可以作为衬底10的正面，与箭头的指向相反的衬底10的表面可以作为衬底10的背面。
其中，绝缘层30的材料可以包括多晶硅、单晶硅或氧化硅中的一种或多种的组合，本实施例在此不做限制。钝化层40的材料可以为氮化硅、氮氧化硅、碳氧化硅、氮碳氧化硅中的一种或多种的组合。
如图7所示，由于绝缘层30的表面与衬底10的背面相齐平，因此钝化层40还将绝缘层30的表面所覆盖，从而钝化层40将绝缘层30与露出的初始硅通孔结构20隔开，从而在去除露出的初始硅通孔结构20的过程中，硅通孔结构201内所填充的金属材料不容易通过绝缘层30扩散至衬底10中，从而不会对衬底10造成污染，从而能够避免芯片的可靠性下降。
上述半导体结构，包括：衬底10，衬底10具有相对的正面以及背面，衬底10的正面设有开口101；绝缘层30，位于开口101的内壁以及衬底10的正面；硅通孔结构201，位于开口101内，与绝缘层30接触设置，且部分的硅通孔结构201外露于衬底10的表面，绝缘层30用于隔离衬底10与硅通孔结构201；钝化层40，位于衬底10的背面，且与绝缘层30接触设置；硅通孔结构201靠近衬底10背面一侧的表面与钝化层40相齐平，绝缘层30靠近衬底10背面一侧的表面与衬底10的背面相齐平。由于钝化层40将绝缘层30与露出的初始硅通孔结构20隔开，从而在去除露出的初始硅通孔结构20的过程中，硅通孔结构201内所填充的金属材料不容易通过绝缘层30扩散至衬底10中，从而不会对衬底10造成污染，从而能够避免芯片的可靠性下降。
在一个实施例中，如图18所示，硅通孔结构201包括第一阻挡层2011以及第一金属材料层2012，第一阻挡层2011与位于衬底10内的绝缘层30相接触，第一金属材料层2012设于第一阻挡层2011围成的空腔内。
其中，第一阻挡层2011可以为钛或氮化钛中的一种或多种的组合，本实施例在此不做限制。第一金属材料层2012可以包括铜、金、钛、银、铝等金属，也可以包括由上述材质的金属组成的多层金属，还可以包括金属合金等等，本实施例在此不做限制。
由于绝缘层30的表面与衬底10的背面相齐平，因此在步骤S106中去除露出的初始硅通孔结构20时，硅通孔结构201内所填充的第一金属材料层2012不容易通过绝缘层30扩散至衬底10中，从而不会对衬底10造成污染，从而能够避免芯片的可靠性下降。
在一个实施例中，如图18所示，半导体结构还包括金属互连结构50，金属互连结构50位于硅通孔结构201靠近衬底10正面一侧的表面上。
在一个实施例中，如图18所示，金属互连结构50包括第二阻挡层501以及第二金属材料层502，第二阻挡层501位于硅通孔结构201靠近衬底10正面一侧的表面上，与第一阻挡层2011及第一金属材料层2012接触设置；第二金属材料层502位于第二阻挡层501的围成的空腔内。
其中，第二阻挡层501可以为钛或氮化钛中的一种或多种的组合，本实施例在此不做限制。第二金属材料层502可以包括铜、金、钛、银、铝等金属，也可以包括由上述材质的金属组成的多层金属，还可以包括金属合金等等，本实施例在此不做限制。通过连接金属互连结构50可以与硅通孔结构201位于衬底10正面一侧露出的第一金属材料层2012连出，而硅通孔结构201位于衬底10背面一侧露出的第一金属材料层2012通过其他合适的工艺再连出至其他结构，从而实现硅通孔结构201的互连功能。
在一个实施例中，绝缘层30包括氧化硅层。
可选的，如图13所示，绝缘层30可以包括第一绝缘层301以及第二绝缘层302，其中，第一绝缘层301将初始硅通孔结构20的表面所包裹，第二绝缘层302将金属互连结构50的表面所包裹。第一绝缘层301以及第二绝缘层302的材料可以相同（均为氧化硅层）。进一步地，第一绝缘层301与第二绝缘层302之间还可以通过一层氮化硅层（未示出）所隔开。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底，所述衬底具有相对的正面以及背面；
对所述衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，所述初始硅通孔结构的底部及侧壁与所述衬底之间通过绝缘层隔开；
对所述衬底的背面进行露孔处理，以露出部分的所述绝缘层；
去除露出的所述绝缘层，以露出部分的所述初始硅通孔结构；去除露出的所述绝缘层后，剩余的所述绝缘层的表面与所述衬底的背面相齐平；
于所述衬底的背面以及所述初始硅通孔结构露出的表面形成钝化层；
采用机械研磨工艺同时去除露出的所述初始硅通孔结构以及位于露出的所述初始硅通孔结构表面的所述钝化层，以形成硅通孔结构；所述硅通孔结构的表面与位于所述衬底背面的所述钝化层的表面相齐平。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述对所述衬底的正面进行开孔以及填充处理以形成初始硅通孔结构，包括：
于所述衬底的正面形成开口；
于所述开口的底部以及侧壁形成所述绝缘层；
于所述绝缘层的表面形成第一阻挡层；
于所述开口内填充第一金属材料层，所述第一金属材料层与所述第一阻挡层共同构成所述初始硅通孔结构。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，于所述开口内填充第一金属材料层之后，所述半导体结构的制备方法还可以包括：
于所述初始硅通孔结构露出的表面上形成金属互连结构。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述对所述衬底的背面进行露孔处理，以露出部分的所述绝缘层，包括：
将所述衬底的正面与承载片相键合；
对所述衬底的背面进行减薄；
去除位于所述衬底背面的部分所述衬底，以露出位于所述初始硅通孔结构底部的所述绝缘层以及位于所述初始硅通孔结构侧壁的部分所述绝缘层。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述衬底的材料为硅。
6.一种半导体结构，其特征在于，包括：
衬底，所述衬底具有相对的正面以及背面，所述衬底的正面设有开口；
绝缘层，位于所述开口的内壁以及所述衬底的正面；所述绝缘层的表面与所述衬底的背面相齐平；
硅通孔结构，位于所述开口内，与所述绝缘层接触设置，且部分的所述硅通孔结构外露于所述衬底的表面，所述绝缘层用于隔离所述衬底与所述硅通孔结构；
钝化层，位于所述衬底的背面，且与所述绝缘层接触设置；
所述硅通孔结构靠近所述衬底背面一侧的表面与所述钝化层相齐平，所述绝缘层靠近所述衬底背面一侧的表面与所述衬底的背面相齐平。
7.根据权利要求6所述的半导体结构，其特征在于，所述硅通孔结构包括第一阻挡层以及第一金属材料层，所述第一阻挡层与位于所述衬底内的所述绝缘层相接触，所述第一金属材料层设于所述第一阻挡层围成的空腔内。
8.根据权利要求7所述的半导体结构，其特征在于，所述半导体结构还包括：
金属互连结构，位于所述硅通孔结构靠近所述衬底正面一侧的表面上。
9.根据权利要求8所述的半导体结构，其特征在于，所述金属互连结构包括第二阻挡层以及第二金属材料层，所述第二阻挡层位于所述硅通孔结构靠近所述衬底正面一侧的表面上，与所述第一阻挡层及所述第一金属材料层接触设置；所述第二金属材料层位于所述第二阻挡层围成的空腔内。
10.根据权利要求7所述的半导体结构，其特征在于，所述绝缘层包括氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310010326.1A CN115692312B (zh) | 2023-01-05 | 2023-01-05 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310010326.1A CN115692312B (zh) | 2023-01-05 | 2023-01-05 | 半导体结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115692312A CN115692312A (zh) | 2023-02-03 |
| CN115692312B true CN115692312B (zh) | 2023-05-02 |
Family
ID=85057000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310010326.1A Active CN115692312B (zh) | 2023-01-05 | 2023-01-05 | 半导体结构的制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115692312B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116314016B (zh) * | 2023-04-26 | 2023-10-03 | 北京大学 | 一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| CN112349652A (zh) * | 2019-08-09 | 2021-02-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2022205704A1 (zh) * | 2021-04-01 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、堆叠结构 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221034B2 (en) * | 2004-02-27 | 2007-05-22 | Infineon Technologies Ag | Semiconductor structure including vias |
| CN102263099B (zh) * | 2010-05-24 | 2013-09-18 | 中国科学院微电子研究所 | 3d集成电路及其制造方法 |
| KR20130053338A (ko) * | 2011-11-15 | 2013-05-23 | 삼성전자주식회사 | Ｔｓｖ 구조를 구비한 집적회로 소자 |
| KR102136844B1 (ko) * | 2013-09-30 | 2020-07-22 | 삼성전자 주식회사 | 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법 |
| US9478509B2 (en) * | 2014-03-06 | 2016-10-25 | GlobalFoundries, Inc. | Mechanically anchored backside C4 pad |
| KR102379165B1 (ko) * | 2015-08-17 | 2022-03-25 | 삼성전자주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
| CN107305840B (zh) * | 2016-04-25 | 2020-05-12 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| KR20220037093A (ko) * | 2020-09-17 | 2022-03-24 | 삼성전자주식회사 | Tsv를 포함하는 반도체 소자 및 이의 제조 방법 |
| CN114455536A (zh) * | 2022-02-08 | 2022-05-10 | 季优科技（上海）有限公司 | Mems气体传感器的晶圆级三维封装方法及结构 |
-
2023
- 2023-01-05 CN CN202310010326.1A patent/CN115692312B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012013162A1 (zh) * | 2010-07-30 | 2012-02-02 | 昆山智拓达电子科技有限公司 | 一种硅通孔互连结构及其制造方法 |
| CN112349652A (zh) * | 2019-08-09 | 2021-02-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| WO2022205704A1 (zh) * | 2021-04-01 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、堆叠结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115692312A (zh) | 2023-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108346588B (zh) | 一种晶圆级系统封装方法以及封装结构 | |
| TWI718523B (zh) | 用於堆疊積體電路的矽直通穿孔設計 | |
| TWI541939B (zh) | 半導體元件及其製造方法 | |
| EP2596520B1 (en) | Microelectronic elements with rear contacts connected with via first or via middle structures | |
| US7626257B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| TWI406381B (zh) | 半導體裝置及其形成方法 | |
| US8097955B2 (en) | Interconnect structures and methods | |
| JP2020520128A (ja) | 酸化物接合ウエハスタックにおけるダイ封入 | |
| US9214390B2 (en) | Method for forming through-silicon via (TSV) with diffused isolation well | |
| JP2012129528A (ja) | 浅いトレンチ分離および基板貫通ビアの集積回路設計への統合 | |
| US20210091064A1 (en) | Package structure and method of fabricating the same | |
| CN115692312B (zh) | 半导体结构的制备方法及半导体结构 | |
| EP3734652A1 (en) | Semiconductor device and method for manufacturing a semiconductor device | |
| CN113921467A (zh) | 用于半导体裸片边缘防护和半导体裸片分离的方法 | |
| CN110858536A (zh) | 一种半导体器件的形成方法 | |
| CN107305840B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN113611685B (zh) | 半导体封装结构及其制备方法 | |
| CN116613080A (zh) | 半导体器件及其制作方法 | |
| US11569149B1 (en) | Semiconductor structure and manufacturing method thereof | |
| CN115376931A (zh) | 三维系统单芯片的制造方法及三维系统单芯片 | |
| CN107275310B (zh) | 一种半导体器件电连接结构及其制造方法 | |
| CN108122838A (zh) | 半导体器件制备工艺 | |
| US11776908B2 (en) | Semiconductor die edge protection for semiconductor device assemblies and associated systems and methods | |
| JP7542659B2 (ja) | 三次元メモリデバイスのコンタクトパッドおよびその製造方法 | |
| US20240014048A1 (en) | Method of manufacturing semiconductor structure having heat dissipation structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |