CN116314016B - 一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 - Google Patents
一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 Download PDFInfo
- Publication number
- CN116314016B CN116314016B CN202310467668.6A CN202310467668A CN116314016B CN 116314016 B CN116314016 B CN 116314016B CN 202310467668 A CN202310467668 A CN 202310467668A CN 116314016 B CN116314016 B CN 116314016B
- Authority
- CN
- China
- Prior art keywords
- silicon
- based substrate
- layer
- metal
- metal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 265
- 239000010703 silicon Substances 0.000 title claims abstract description 265
- 238000002360 preparation method Methods 0.000 title abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 232
- 239000000758 substrate Substances 0.000 claims abstract description 184
- 239000007769 metal material Substances 0.000 claims abstract description 121
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 238000000227 grinding Methods 0.000 claims description 7
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 26
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请提供一种亚微米尺寸的硅通孔结构及其制备方法、电子设备，涉及半导体技术领域，包括：提供硅基衬底；在硅基衬底的第一侧形成第一金属层；对硅基衬底的第二侧进行减薄，以使第一金属层贯穿硅基衬底的第二侧；在硅基衬底的第二侧形成第二金属层；其中，在硅基衬底的第一侧形成第一金属层，包括：对硅基衬底的第一侧进行刻蚀，形成多个盲孔；在盲孔的一侧形成第一金属材料层；对第一金属材料层进行刻蚀，形成第一金属层。本申请通过在硅基衬底一侧直接制备盲孔，避免形成外延层，提升了硅通孔制备工艺的工艺兼容性，降低了硅通孔制备工艺的制作难度以及制作成本。
Description
技术领域
本申请实施例涉及半导体技术领域，具体而言，涉及一种亚微米尺寸的硅通孔结构及其制备方法、电子设备。
背景技术
硅通孔(Through-Silicon-Via，TSV)是指贯穿芯片的硅基衬底的通孔，该硅通孔的内壁用于生长导电材料，可实现垂直堆叠的异质芯片的多层电气连接，因此被广泛应用于三维集成电路中。为了充分发挥硅通孔的优点，需要将其连接到位线或字线上，所需的硅通孔数量也将增加到数百万，在芯片尺寸不变的前提下，单位面积硅通孔的数量也需要随之增加，因此将硅通孔的尺寸从目前的微米级别降低到纳米级别是有必要的。
然而，目前对于亚微米尺寸的硅通孔的制备方法，其主要特点为需要在硅基衬底上通过制备外延层(如SiGe外延层)，在外延层上制备硅通孔，大大降低了硅通孔制备工艺的工艺兼容性，提升了制备工艺的难度和成本。因此，如何降低亚微米级硅通孔制备工艺的制作难度以及制作成本，成为本领域技术人员当前亟待解决的问题。
发明内容
本申请实施例在于提供一种亚微米尺寸的硅通孔结构及其制备方法、电子设备，旨在解决如何降低硅通孔制备工艺的制作难度以及制作成本的问题。
本申请实施例第一方面提供一种亚微米尺寸的硅通孔结构的制备方法，包括：
提供硅基衬底；
在所述硅基衬底的第一侧形成第一金属层，所述第一金属层包括第一金属图案；
对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧；
在所述硅基衬底的第二侧形成第二金属层，所述第二金属层包括第二金属图案；
其中，在所述硅基衬底的第一侧形成第一金属层，包括：
对所述硅基衬底的第一侧进行刻蚀，形成多个盲孔；
在所述盲孔的一侧形成第一金属材料层，所述第一金属材料层整面覆盖所述硅基衬底，所述第一金属材料层填充所述盲孔；
对所述第一金属材料层进行刻蚀，形成所述第一金属层。
在一种可选的实施方式中，所述盲孔的深度小于或等于10μm。
在一种可选的实施方式中，所述盲孔沿所述硅基衬底的法线方向的尺寸逐渐减小。
在一种可选的实施方式中，对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧，包括：
将所述硅基衬底的第一侧与支撑衬底进行键合；
对所述硅基衬底的第二侧进行机械研磨及抛光；
对所述硅基衬底的第二侧进行刻蚀，以使所述第一金属层贯穿所述硅基衬底的第二侧。
在一种可选的实施方式中，在所述硅基衬底的第二侧形成第二金属层，包括：
在所述硅基衬底的第二侧形成第二金属材料层，所述第二金属材料层整面覆盖所述硅基衬底的第二侧；
对所述第二金属材料层进行曝光和显影；
对所述第二金属材料层进行刻蚀，形成所述第二金属层。
在一种可选的实施方式中，所述第一金属材料层的材料包括以下材料至少之一：钨、镍、钌。
在一种可选的实施方式中，在形成多个盲孔之后，所述方法还包括：
在所述盲孔的一侧形成第一阻挡层；
在所述盲孔的一侧形成第一金属材料层，包括：
在所述第一阻挡层背离所述硅基衬底的一侧形成第三金属材料层，所述第三金属材料层整面覆盖所述硅基衬底，所述第三金属材料层填充所述盲孔；
对所述第一金属材料层进行刻蚀，形成所述第一金属层，包括：
对所述第三金属材料层与所述第一阻挡层进行刻蚀，形成第三金属层，所述第三金属层包括第三金属图案。
在一种可选的实施方式中，所述第一阻挡层的材料包括以下材料至少之一：钨、镍、钛、钽、氮化钛、钯、铬。
本申请实施例第二方面提供一种亚微米尺寸的硅通孔结构，所述硅通孔结构采用第一方面中所述的亚微米尺寸的硅通孔结构的制备方法制备得到。
本申请实施例第三方面提供一种电子设备，包括多个芯片，以及如第二方面中所述的亚微米尺寸的硅通孔结构；
其中，所述多个芯片通过所述亚微米尺寸的硅通孔结构互连。
有益效果：
本申请提供一种亚微米尺寸的硅通孔结构及其制备方法、电子设备，包括：提供硅基衬底；在所述硅基衬底的第一侧形成第一金属层，所述第一金属层包括第一金属图案；对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧；在所述硅基衬底的第二侧形成第二金属层，所述第二金属层包括第二金属图案；其中，在所述硅基衬底的第一侧形成第一金属层，包括：对所述硅基衬底的第一侧进行刻蚀，形成多个盲孔；在所述盲孔的一侧形成第一金属材料层，所述第一金属材料层整面覆盖所述硅基衬底，所述第一金属材料层填充所述盲孔；对所述第一金属材料层进行刻蚀，形成所述第一金属层。本申请提供的亚微米尺寸的硅通孔结构的制备方法中，通过在硅基衬底一侧直接制备盲孔，避免形成外延层，提升了亚微米级硅通孔制备工艺的工艺兼容性，降低了亚微米级硅通孔制备工艺的制作难度以及制作成本。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法流程图；
图2是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底的结构示意图；
图3是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成盲孔的结构示意图；
图4是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第一绝缘层的结构示意图；
图5是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第一侧的第一金属材料层的结构示意图；
图6是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第一金属层的结构示意图；
图7是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中设置支撑衬底的结构示意图；
图8是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中对硅基衬底第二侧进行减薄后的结构示意图；
图9是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第二绝缘层的结构示意图；
图10是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第二侧的第二金属材料层的结构示意图；
图11是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第二金属层的结构示意图；
图12是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第一阻挡层的结构示意图；
图13是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第一侧的第三金属材料层的结构示意图；
图14是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第三金属层的结构示意图；
图15是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中存在阻挡层时设置支撑衬底的结构示意图；
图16是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中存在阻挡层时对硅基衬底第二侧进行减薄后的结构示意图；
图17是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中存在阻挡层时形成第二绝缘层的结构示意图；
图18是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成第二阻挡层的结构示意图；
图19是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第二侧的第四金属材料层的结构示意图；
图20是本申请一实施例提出的一种亚微米尺寸的硅通孔结构的示意图。
附图标记说明：101、硅基衬底；1011、盲孔；102、第一金属材料层；1021、第一金属层；1022、第一凹陷；103、支撑衬底；104、第一绝缘层；105、第一阻挡层；106、第三金属材料层；1061、第三金属层；1062、第三凹陷；107、第二绝缘层；108、第二阻挡层；201、第二金属材料层；2011、第二金属层；202、第四金属材料层；2021、第四金属层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中，硅通孔(Through-Silicon-Via，TSV)是指贯穿芯片的硅基衬底的通孔，该硅通孔的内壁用于生长导电材料，可实现垂直堆叠的异质芯片的多层电气连接，因此被广泛应用于三维集成电路中。为了避免硅通孔结构的应用因占用大量硅面积而导致电路的性能下降，目前的研究方向是将硅通孔结构降低到亚微米尺寸。
然而，目前对于亚微米尺寸的硅通孔的制备方法，其工艺流程需要在硅基衬底上通过制备外延层(如SiGe外延层)，在外延层上制备硅通孔，大大降低了硅通孔制备工艺的工艺兼容性，提升了制备工艺的难度和成本。
有鉴于此，本申请实施例提出一种亚微米尺寸的硅通孔结构的制备方法，图1示出了一种亚微米尺寸的硅通孔结构的制备方法流程图，为了使本领域技术人员更好的理解本申请的制备方法，接下来结合图1对本申请提供的一种亚微米尺寸的硅通孔结构的制备方法进行详细介绍，如图1所示，所述制备方法包括如下步骤：
S101、提供硅基衬底。
图2示出了一种亚微米尺寸的硅通孔结构的制备方法中硅基衬底的结构示意图，如图2所示，所述硅基衬底101为本申请实施例制备的亚微米尺寸的硅通孔结构的基底材料，其中，该硅基衬底为晶圆(硅晶片)。所述硅基衬底101包含相对设置的第一侧以及第二侧，以图2为例，图2中硅基衬底101的上表面为第一侧，与所述第一侧相对的下表面为第二侧。
S102、在所述硅基衬底的第一侧形成第一金属层，所述第一金属层包括第一金属图案。
具体实施步骤S102时，图3示出了一种亚微米尺寸的硅通孔结构的制备方法中形成盲孔的结构示意图，如图3所示，对硅基衬底101的第一侧(图3中硅基衬底101的上表面)进行刻蚀，形成多个盲孔1011。在刻蚀形成盲孔1011时，使盲孔1011的深度小于或等于10μm，此时盲孔1011的深度远小于硅基衬底的厚度，从而保证盲孔1011不会贯穿硅基衬底101的第二侧。本申请实施例使用预设的掩膜版对硅基衬底101进行掩膜、曝光处理，再对曝光处理后的硅基衬底101进行显影处理，以将位于预设区域内的硅基衬底材料去除，形成所述盲孔1011。
在一种可选的实施方式中，采用V形孔刻蚀工艺对硅基衬底101进行刻蚀，以使所述盲孔1011沿所述硅基衬底101的法线方向的尺寸逐渐减小。由于传统柱形孔刻蚀工艺形成柱形盲孔在所述硅基衬底101的法线方向的尺寸相同，对盲孔沉积金属材料进行填充时，一方面由于亚微米尺寸的盲孔较小，会出现挂口效应；另一方面，在靠近硅基衬底101第一侧的金属材料沉积速度远大于孔侧壁。本申请实施例通过刻蚀沿所述硅基衬底101的法线方向的尺寸逐渐减小的盲孔1011，防止挂口效应出现，有效提升硅通孔的性能。
在一种可选的实施方式中，图4示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第一绝缘层的结构示意图，如图4所示，在形成盲孔1011之后，在所述盲孔1011的一侧形成第一绝缘层104，其中，所述第一绝缘层的材料可以为二氧化硅。
随后，在所述盲孔1011的一侧形成第一金属材料层102，图5示出了一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第一侧的第一金属材料层的结构示意图，如图5所示，在所述盲孔1011的一侧形成第一金属材料层102，所述第一金属材料层102整面覆盖所述硅基衬底，所述第一金属材料层102填充所述盲孔1011，当所述盲孔一侧形成第一绝缘层104时，在所述第一绝缘层104背离所述硅基衬底101的一侧形成第一金属材料层102。其中，所述第一金属材料层的材料包括以下材料至少之一：钨、镍、钌等。在一种可选的实施方式中，本申请中可通过沉积、涂敷、溅射等方式来形成第一金属材料层102，优选采用化学气相沉积法(Chemical Vapor Deposition,简称CVD)来形成第一金属材料层102。
在一种可选的实施方式中，由于盲孔1011的存在，为了使形成的第一金属材料层102完全填充盲孔1011，需要使沉积形成的第一金属材料层102的厚度较大，这使得形成的第一金属材料层102的表面不平整，在第一金属材料层102背离硅基衬底101的一侧表面出现如图5中所示的第一凹陷1022，示例性地，该第一凹陷1022的形状可以为梯形凹陷；因此，在形成第一金属材料层之后，对第一金属层材料层102进行平坦化处理，优选地，可以通过研磨、抛光的方式对第一金属材料层102背离硅基衬底101的一侧表面进行减薄和平坦化处理。
在形成第一金属材料层102之后，对所述第一金属材料层102进行刻蚀，形成所述第一金属层1021。图6示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第一金属层的结构示意图，如图6所示，对所述第一金属材料层102按照第一金属图案对应的掩膜版进行掩膜、曝光，对曝光处理后的第一金属材料层进行显影处理，形成所述第一金属层1021。其中，所述第一金属层1021包括第一金属图案，所述第一金属层由填充所述盲孔1011的第一金属材料以及经过刻蚀形成的第一金属图案组成。
S103、对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧。
具体实施步骤S103时，图7示出了一种亚微米尺寸的硅通孔结构的制备方法中设置支撑衬底的结构示意图，如图7所示，将所述硅基衬底101以及根据上述制备方法得到的第一金属层1021整体进行翻转，将所述硅基衬底101的第一侧置于支撑衬底103上。由于制备亚微米尺寸的硅通孔结构，所述硅基衬底101的厚度极小，只在微米级别，因此该硅基衬底的机械强度较低，碎片率较高，当对硅基衬底的第二侧进行后续工艺之前，需要将硅基衬底101与支撑衬底103进行永久键合，通过支撑衬底103实现对所述硅基衬底的支撑，有效防止碎片和变形。本申请实施例中，所述支撑衬底103的材料可以为玻璃、蓝宝石或硅材料等。
在完成硅基衬底101与支撑衬底103的键合后，所述硅基衬底101的第二侧暴露，对所述硅基衬底101的第二侧进行减薄。图8示出了一种亚微米尺寸的硅通孔结构的制备方法中对硅基衬底第二侧进行减薄后的结构示意图，如图8所示，首先对所述硅基衬底101的第二侧进行机械研磨，使所述硅基衬底101第二侧表面到所述盲孔1011底部的第一绝缘层104的距离为50微米。由于机械抛光过程会使所述硅基衬底101第二侧表面不平整，因此在进行机械研磨后，本申请实施例采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺进行抛光，将所述硅基衬底101的第二侧减薄1至2微米，并使所述硅基衬底101第二侧表面实现平坦化；最后，对所述硅基衬底101的第二侧进行刻蚀，直到刻蚀到所述盲孔1011的底部，暴露位于所述盲孔1011的底部的第一绝缘层104，以使所述第一金属层1021贯穿所述硅基衬底101的第二侧，其中，对于所述硅基衬底101的第二侧进行刻蚀的方式可根据实际情况确定，例如可以采用干法刻蚀的方式，具体的刻蚀方式本申请在此不作限制。
本申请实施例通过如上所述的三步减薄工艺，首先通过机械研磨提供较高的研磨速度，随后通过化学机械抛光工艺进行进一步的减薄和平坦化处理；最后，为了消除机械研磨工艺与化学机械抛光工艺对硅基衬底造成的机械损伤，在进行化学机械抛光工艺之后，在减薄临近终点厚度时(第一金属层即将贯穿硅基衬底第二侧时)利用刻蚀工艺暴露盲孔的底部结构，以使第一金属层1021贯穿硅基衬底101的第二侧。本申请实施例的减薄工艺的减薄终点准确，能最大限度地保留硅通孔结构的通孔深度，保持高深径比。
S104、在所述硅基衬底的第二侧形成第二金属层，所述第二金属层包括第二金属图案。
在一种可选的实施方式中，在对所述硅基衬底的第二侧进行减薄之后，在所述硅基衬底101的第二侧形成第二绝缘层。图9示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第二绝缘层的结构示意图，如图9所示，首先在位于盲孔1011的底部的第一绝缘层104背离支撑衬底103的一侧，形成第二绝缘层107，其中，可通过沉积、涂敷、溅射等方式来形成第二绝缘层107，优选采用化学气相沉积法以及溅射工艺形成所述第二绝缘层107，所述第二绝缘层107的材料可以为二氧化硅。随后对第二绝缘层107以及位于盲孔1011底部的第一绝缘层104进行刻蚀，直至暴露出位于盲孔1011底部的第一金属层1021，以使所述第一金属层1021贯穿所述硅基衬底101的第二侧。
具体实施步骤S104时，首先，在所述硅基衬底101的第二侧形成第二金属材料层201，图10示出了一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第二侧的第二金属材料层的结构示意图，如图10所示，在所述硅基衬底101的第二侧形成第二金属材料层201，所述第二金属材料层201整面覆盖所述硅基衬底101的第二侧。其中，所述第二金属材料层的材料包括以下材料至少之一：钨、镍、钌等，且所述第二金属材料层的材料与第一金属材料层的材料相同。在一种可选的实施方式中，本申请中可通过沉积、涂敷、溅射等方式来形成第二金属材料层201，优选采用化学气相沉积法来形成第二金属材料层201。
在一种可选的实施方式中，在形成第二金属材料层201之后，由于沉积形成的第二金属材料层201的厚度较大且表面不平整，因此对第二金属层材料层201进行平坦化处理，优选地，可以通过研磨、抛光的方式对第二金属材料层201背离硅基衬底101的一侧表面进行减薄和平坦化处理。
在形成第二金属材料层201之后，对所述第二金属材料层201进行刻蚀，形成所述第二金属层2011。图11示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第二金属层的结构示意图，如图11所示，对所述第二金属材料层201按照第二金属图案对应的掩膜版进行掩膜、曝光，对曝光处理后的第二金属材料层进行显影处理，形成所述第二金属层2011。其中，所述第二金属层2011包括第二金属图案。
在一种可选的实施方式中，在形成盲孔1011之后，用于填充盲孔1011的金属材料还可以为铜，当填充盲孔1011的金属材料可以为铜时，由于铜会向硅基衬底101以及第一绝缘层104中进行扩散，影响硅通孔结构的性能，因此需要形成第一阻挡层105。图12示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第一阻挡层的结构示意图，在所述盲孔1011的一侧形成第一阻挡层105。如图12所示，当在所述盲孔1011的一侧形成了第一绝缘层104时，由于金属材料铜也可以向第一绝缘层中扩散，因此在形成第一绝缘层104之后，在第一绝缘层104背离所述硅基衬底101的一侧形成第一阻挡层105，本申请实施例中所述第一阻挡层的材料包括以下材料至少之一：钨、镍、钛、钽、氮化钛、钯、铬等。
随后，在所述第一阻挡层背离所述硅基衬底的一侧形成第三金属材料层。图13示出了一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第一侧的第三金属材料层的结构示意图，如图13所示，在所述第一阻挡层105背离所述硅基衬底101的一侧形成第三金属材料层106，所述第三金属材料层106整面覆盖所述硅基衬底101，所述第三金属材料层106填充所述盲孔1011。其中，所述第三金属材料层106的材料包括以下材料至少之一：钨、镍、钌、铜等。在一种可选的实施方式中，本申请中可通过沉积、涂敷、溅射等方式来形成第三金属材料层106，优选采用化学气相沉积法来形成第三金属材料层106。
在一种可选的实施方式中，由于盲孔1011的存在，为了使形成的第三金属材料层106完全填充盲孔1011，需要使沉积形成的第三金属材料层106的厚度较大，这使得形成的第三金属材料层106的表面不平整，在第三金属材料层106背离硅基衬底101的一侧表面出现如图13中所示的第三凹陷1062，示例性地，该第三凹陷1062的形状可以为梯形凹陷；因此，在形成第三金属材料层之后，对第三金属层材料层106进行平坦化处理，优选地，可以通过研磨、抛光的方式对第三金属材料层106背离硅基衬底101的一侧表面进行减薄和平坦化处理。
在形成第三金属材料层106之后，对所述第三金属材料层106以及所述第一阻挡层105进行刻蚀，形成所述第三金属层1061。图14示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第三金属层的结构示意图，如图14所示，对所述第三金属材料层106以及所述第一阻挡层105按照第三金属图案对应的掩膜版进行掩膜、曝光，对曝光处理后的第三金属材料层以及所述第一阻挡层进行显影处理，形成所述第三金属层1061。其中，所述第三金属层1061包括第三金属图案，所述第三金属层由第三金属图案以及填充盲孔1011的第三金属材料组成。
在形成第三金属层之后，对所述硅基衬底101的第二侧进行处理。图15示出了一种亚微米尺寸的硅通孔结构的制备方法中存在阻挡层时设置支撑衬底的结构示意图，如图15所示，将所述硅基衬底101以及根据上述制备方法得到的第三金属层整体进行翻转，将所述硅基衬底101的第一侧置于支撑衬底103上，使硅基衬底101与支撑衬底103进行永久键合。
在完成硅基衬底101与支撑衬底103的键合后，所述硅基衬底101的第二侧暴露，对所述硅基衬底101的第二侧进行减薄。图16示出了一种亚微米尺寸的硅通孔结构的制备方法中存在阻挡层时对硅基衬底第二侧进行减薄后的结构示意图，如图16所示，首先对所述硅基衬底101的第二侧进行机械研磨，使所述硅基衬底101第二侧表面到所述盲孔1011底部的第一绝缘层104的距离为50微米。由于机械抛光过程会使所述硅基衬底101第二侧表面不平整，因此在进行机械研磨后，本申请实施例采用化学机械抛光工艺进行减薄以及平坦化处理，将所述硅基衬底101的第二侧减薄1微米至2微米；最后，对所述硅基衬底101的第二侧进行刻蚀，直到暴露位于所述盲孔1011的底部的第一绝缘层104，其中，对于所述硅基衬底101的第二侧进行刻蚀的方式可根据实际情况确定，例如可以采用干法刻蚀的方式，具体的刻蚀方式本申请在此不作限制。
图17示出了一种亚微米尺寸的硅通孔结构的制备方法中存在阻挡层时形成第二绝缘层的结构示意图，如图17所示，首先在位于盲孔1011的底部的第一绝缘层104背离支撑衬底103的一侧，形成第二绝缘层107，其中，可通过沉积、涂敷、溅射等方式来形成第二绝缘层107，优选采用化学气相沉积法以及溅射工艺形成所述第二绝缘层107，所述第二绝缘层107的材料可以为二氧化硅。随后对第二绝缘层107以及位于盲孔1011底部的第一绝缘层104进行刻蚀，直至暴露出位于盲孔1011底部的第一阻挡层105，以使所述第三金属层1061贯穿所述硅基衬底101的第二侧。
在一种可选的实施方式中，在对第二绝缘层107以及位于盲孔1011底部的第一绝缘层104进行刻蚀，暴露出位于盲孔1011底部的第一阻挡层105之后，由于接下来形成的第四金属材料层可以为铜，当第四金属材料层为铜时，第四金属材料层中的铜会向第二绝缘层107中进行扩散，影响硅通孔结构的性能，因此需要形成第二阻挡层。图18示出了一种亚微米尺寸的硅通孔结构的制备方法中形成第二阻挡层的结构示意图，在所述第二绝缘层107背离硅基衬底101的一侧形成第二阻挡层108，所述第二阻挡层108整面覆盖所述硅基衬底101的第二侧。如图18所示，当在形成了第二绝缘层107时，由于金属材料铜也可以向第二绝缘层中扩散，因此在形成第二绝缘层107之后，在第二绝缘层107背离所述硅基衬底101的一侧形成第二阻挡层108，本申请实施例中所述第二阻挡层的材料包括以下材料至少之一：钨、镍、钛、钽、氮化钛、钯、铬等。
在形成第二阻挡层108之后，在所述第二阻挡层108背离支撑衬底103的一侧形成第四金属材料层202，图19示出了一种亚微米尺寸的硅通孔结构的制备方法中形成硅基衬底第二侧的第四金属材料层的结构示意图，如图19所示，在第二阻挡层108背离支撑衬底103的一侧形成第四金属材料层202，所述第四金属材料层202整面覆盖所述硅基衬底101的第二侧。其中，所述第四金属材料层的材料包括以下材料至少之一：钨、镍、钌、铜等，且所述第四金属材料层的材料与第三金属材料层的材料相同。在一种可选的实施方式中，本申请中可通过沉积、涂敷、溅射等方式来形成第四金属材料层202，优选采用化学气相沉积法来形成第四金属材料层202。
在形成第四金属材料层202之后，对所述第四金属材料层202以及所述第二阻挡层108进行刻蚀，形成所述第四金属层2021。图20示出了一种亚微米尺寸的硅通孔结构的示意图，如图20所示，对所述第四金属材料层202以及所述第二阻挡层108按照第四金属图案对应的掩膜版进行掩膜、曝光，对曝光处理后的第四金属材料层进行显影处理，形成所述第四金属层2021。其中，所述第四金属层2021包括第四金属图案。至此完成在存在阻挡层(包括第一阻挡层105以及第二阻挡层108)时，制备得到所述亚微米尺寸的硅通孔结构。
本申请提供一种亚微米尺寸的硅通孔结构及其制备方法，包括：提供硅基衬底；在所述硅基衬底的第一侧形成第一金属层，所述第一金属层包括第一金属图案；对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧；在所述硅基衬底的第二侧形成第二金属层，所述第二金属层包括第二金属图案；其中，在所述硅基衬底的第一侧形成第一金属层，包括：对所述硅基衬底的第一侧进行刻蚀，形成多个盲孔；在所述盲孔的一侧形成第一金属材料层，所述第一金属材料层整面覆盖所述硅基衬底，所述第一金属材料层填充所述盲孔；对所述第一金属材料层进行刻蚀，形成所述第一金属层。本申请提供的亚微米尺寸的硅通孔结构的制备方法中，通过在硅基衬底一侧直接制备盲孔，避免形成外延层，提升了硅通孔制备工艺的工艺兼容性，降低了硅通孔制备工艺的制作难度以及制作成本。
基于同一发明构思，本申请实施例公开一种亚微米尺寸的硅通孔结构，以图11为例，如图11所示，所述硅通孔结构采用本申请实施例所述的亚微米尺寸的硅通孔结构的制备方法制备得到。其中，所述亚微米尺寸的硅通孔结构包括：支撑衬底103，绝缘层104，位于所述支撑衬底一侧的硅基衬底101，第一金属层1021以及第二金属层2011。其中，所述第一金属层1021包括第一金属图案，第一金属层由填充盲孔1011的第一金属材料以及位于硅基衬底101第一侧的第一金属图案组成，所述第一金属层1021贯穿所述硅基衬底101的第二侧；所述第二金属层2011包括第二金属图案。
基于同一发明构思，本申请实施例公开一种电子设备，包括多个芯片，以及如本申请实施例中所述的亚微米尺寸的硅通孔结构；其中，所述多个芯片通过所述亚微米尺寸的硅通孔结构互连。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，诸如“第一”和“第二”之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序，也不能理解为指示或暗示相对重要性。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
以上对本申请所提供的技术方案进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请，本说明书内容不应理解为对本申请的限制。同时，对于本领域的一般技术人员，依据本申请，在具体实施方式及应用范围上均会有不同形式的改变之处，这里无需也无法对所有的实施方式予以穷举，而由此所引伸出的显而易见的变化或变动仍处于本申请的保护范围之中。
Claims (7)
1.一种亚微米尺寸的硅通孔结构的制备方法，其特征在于，包括：
提供硅基衬底；
在所述硅基衬底的第一侧形成第一金属层，所述第一金属层包括第一金属图案；
对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧；
在所述硅基衬底的第二侧形成第二金属层，所述第二金属层包括第二金属图案；
其中，在所述硅基衬底的第一侧形成第一金属层，包括：
对所述硅基衬底的第一侧进行刻蚀，形成多个盲孔，所述盲孔沿所述硅基衬底的法线方向的尺寸逐渐减小，所述盲孔的深度小于或等于10μm；
在所述盲孔的一侧形成第一金属材料层，所述第一金属材料层整面覆盖所述硅基衬底，所述第一金属材料层填充所述盲孔；
对所述第一金属材料层进行刻蚀，形成所述第一金属层；
其中，对所述硅基衬底的第二侧进行减薄，以使所述第一金属层贯穿所述硅基衬底的第二侧，包括：
将所述硅基衬底的第一侧与支撑衬底进行键合；
对所述硅基衬底的第二侧进行机械研磨及化学机械抛光，以使所述硅基衬底的第二侧到所述盲孔底部的距离为1μm至2μm；
对所述硅基衬底的第二侧进行刻蚀，以使所述第一金属层贯穿所述硅基衬底的第二侧。
2.根据权利要求1所述的亚微米尺寸的硅通孔结构的制备方法，其特征在于，在所述硅基衬底的第二侧形成第二金属层，包括：
在所述硅基衬底的第二侧形成第二金属材料层，所述第二金属材料层整面覆盖所述硅基衬底的第二侧；
对所述第二金属材料层进行曝光和显影；
对所述第二金属材料层进行刻蚀，形成所述第二金属层。
3.根据权利要求1所述的亚微米尺寸的硅通孔结构的制备方法，其特征在于，所述第一金属材料层的材料包括以下材料至少之一：钨、镍、钌。
4.根据权利要求1所述的亚微米尺寸的硅通孔结构的制备方法，其特征在于，在形成多个盲孔之后，所述方法还包括：
在所述盲孔的一侧形成第一阻挡层；
在所述盲孔的一侧形成第一金属材料层，包括：
在所述第一阻挡层背离所述硅基衬底的一侧形成第三金属材料层，所述第三金属材料层整面覆盖所述硅基衬底，所述第三金属材料层填充所述盲孔；
对所述第一金属材料层进行刻蚀，形成所述第一金属层，包括：
对所述第三金属材料层以及所述第一阻挡层进行刻蚀，形成第三金属层，所述第三金属层包括第三金属图案。
5.根据权利要求4所述的亚微米尺寸的硅通孔结构的制备方法，其特征在于，所述第一阻挡层的材料包括以下材料至少之一：钨、镍、钛、钽、氮化钛、钯、铬。
6.一种亚微米尺寸的硅通孔结构，其特征在于，所述硅通孔结构采用权利要求1-5任一项所述的亚微米尺寸的硅通孔结构的制备方法制备得到。
7.一种电子设备，其特征在于，包括多个芯片，以及如权利要求6所述的亚微米尺寸的硅通孔结构；
其中，所述多个芯片通过所述亚微米尺寸的硅通孔结构互连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310467668.6A CN116314016B (zh) | 2023-04-26 | 2023-04-26 | 一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310467668.6A CN116314016B (zh) | 2023-04-26 | 2023-04-26 | 一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116314016A CN116314016A (zh) | 2023-06-23 |
| CN116314016B true CN116314016B (zh) | 2023-10-03 |
Family
ID=86816998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310467668.6A Active CN116314016B (zh) | 2023-04-26 | 2023-04-26 | 一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314016B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104697700A (zh) * | 2015-02-06 | 2015-06-10 | 北京大学 | 一种压阻式压力计芯片结构及其制备方法 |
| CN110858536A (zh) * | 2018-08-24 | 2020-03-03 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| CN111769095A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 基于高功能密度硅通孔结构的三维电容电感及制备方法 |
| CN115692312A (zh) * | 2023-01-05 | 2023-02-03 | 湖北江城芯片中试服务有限公司 | 半导体结构的制备方法及半导体结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8486823B2 (en) * | 2008-03-07 | 2013-07-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of forming through via |
| US8513119B2 (en) * | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
-
2023
- 2023-04-26 CN CN202310467668.6A patent/CN116314016B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104697700A (zh) * | 2015-02-06 | 2015-06-10 | 北京大学 | 一种压阻式压力计芯片结构及其制备方法 |
| CN110858536A (zh) * | 2018-08-24 | 2020-03-03 | 中芯国际集成电路制造（天津）有限公司 | 一种半导体器件的形成方法 |
| CN111769095A (zh) * | 2020-06-18 | 2020-10-13 | 复旦大学 | 基于高功能密度硅通孔结构的三维电容电感及制备方法 |
| CN115692312A (zh) * | 2023-01-05 | 2023-02-03 | 湖北江城芯片中试服务有限公司 | 半导体结构的制备方法及半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116314016A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
| TWI420590B (zh) | 積體電路結構與其形成方法 | |
| US8354737B2 (en) | Small area, robust silicon via structure and process | |
| US7453150B1 (en) | Three-dimensional face-to-face integration assembly | |
| US20050224921A1 (en) | Method for bonding wafers to produce stacked integrated circuits | |
| CN111682013A (zh) | 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法 | |
| TWI487010B (zh) | 具有節省空間的電容之積體電路及製作該積體電路之方法 | |
| US8349734B2 (en) | Integrated circuits having backside test structures and methods for the fabrication thereof | |
| US20220246472A1 (en) | Dual redistribution layer structure | |
| CN111968953A (zh) | 硅通孔结构及其制备方法 | |
| CN111769076A (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
| CN116314016B (zh) | 一种亚微米尺寸的硅通孔结构及其制备方法、电子设备 | |
| CN110911292B (zh) | 一种半导体的制造方法 | |
| CN113380648A (zh) | 键合半导体器件及其制备方法 | |
| CN215183937U (zh) | 金属互连结构及半导体器件 | |
| CN115513372A (zh) | 电容器结构及其制造方法 | |
| CN210015846U (zh) | 晶圆及半导体器件 | |
| CN115312448B (zh) | 半导体结构及其制备方法 | |
| US9490197B2 (en) | Three dimensional organic or glass interposer | |
| CN112151439A (zh) | 晶圆及其制作方法、半导体器件 | |
| CN113380699B (zh) | 半导体器件及其制备方法 | |
| CN116960009B (zh) | 一种晶圆键合方法和键合结构 | |
| CN108054139B (zh) | Tsv转接板及其制备方法 | |
| TWI222726B (en) | Bond pad structure and method of manufacturing the same | |
| CN117594557A (zh) | 具有导电环稳定化穿硅通孔的半导体装置互连件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |