CN104157562A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN104157562A
CN104157562A CN201410425730.6A CN201410425730A CN104157562A CN 104157562 A CN104157562 A CN 104157562A CN 201410425730 A CN201410425730 A CN 201410425730A CN 104157562 A CN104157562 A CN 104157562A
Authority
CN
China
Prior art keywords
layer
tungsten
semiconductor structure
substrate
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410425730.6A
Other languages
English (en)
Inventor
赵波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410425730.6A priority Critical patent/CN104157562A/zh
Publication of CN104157562A publication Critical patent/CN104157562A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供基底；在所述基底内形成通孔；采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；采用化学气相沉积工艺，在所述钨成核层表面形成钨体层，且所述钨体层填充满所述通孔。本发明采用物理气相沉积工艺形成致密性高且厚度均匀的钨成核层，从而使得形成的钨体层也具有较高的致密度，并且钨体层填充通孔的效果更好，减小甚至消除钨体层内的孔洞，进而提高半导体结构的可靠性及电学性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体技术的发展，超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模，两层以上的多层金属互连技术得到广泛应用。
目前，两个不同金属层之间的电连接，可以通过在两个金属层之间的介质层内形成通孔并填充导电材料，以形成栓塞(plug)结构而实现。栓塞的形成质量对半导体器件的性能影响很大，如果栓塞形成质量较差，会使得互连结构电阻增大，影响半导体器件的性能。
随着工艺尺寸的不断减小，铜互连工艺得到广泛应用，即采用金属铜作为栓塞的填充材料。然而，金属铜在介质层内具有较高的扩散系数，且金属铜的抗电迁移能力较差，金属铜的扩散会造成器件的性能低下甚至失效。而金属钨具有优良的台阶覆盖率(step coverage)和填充性，且金属钨在介质层内的扩散系数比铜的扩散系数小的多，因此通常采用金属钨作为栓塞的填充材料。
然而，现有技术形成的半导体结构的可靠性以及电学性能仍有待提高。
发明内容
本发明解决的问题是如何提高形成的钨成核层的质量，从而提高形成的钨体层的质量，提高半导体结构的可靠性及电学性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底；在所述基底内形成通孔；采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；采用化学气相沉积工艺，在所述钨成核层表面形成钨体层，且所述钨体层填充满所述通孔。
可选的，所述钨成核层的材料为钨、氮化钨或硅化钨。
可选的，采用溅射镀膜法进行所述物理气相沉积工艺。
可选的，所述钨成核层的材料为钨，所述溅射镀膜法的工艺参数为：提供纯钨靶材，基底温度为150摄氏度至250摄氏度，直流功率为1500瓦至2500瓦，溅射气氛气体为Ar，Ar流量为50sccm至100sccm。
可选的，所述钨成核层的厚度为50埃至300埃。
可选的，所述基底包括：衬底，位于所述衬底内的金属层，所述金属层表面与衬底表面齐平；位于所述衬底表面的刻蚀停止层；位于所述刻蚀停止层表面的介质层。
可选的，形成所述通孔的工艺步骤包括：在所述介质层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述介质层以及刻蚀停止层，直至暴露出金属层表面，在基底内形成通孔；去除所述图形化的掩膜层。
可选的，在形成所述钨成核层之前，还包括步骤：在所述通孔的底部和侧壁表面形成粘附层；在所述粘附层表面形成扩散阻挡层。
可选的，所述扩散阻挡层的材料为TiN、TaN或TiWN。
可选的，采用化学气相沉积工艺的工艺参数为：反应气体包括WF6和H2，其中，WF6的流量为100sccm至500sccm，H2流量为1000sccm至20000sccm，反应腔室温度为300摄氏度至450摄氏度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的半导体结构的形成方法，在基底内形成通孔后，采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；由于物理气相沉积工艺未涉及化学反应，物理气相沉积工艺过程中的粒子易与反应腔室内的气体分子发生碰撞，使粒子运动方向随机，在通孔底部和侧壁形成的钨成核层厚度更均匀；并且，由于物理气相沉积工艺形成的钨成核层的晶核质量比化学气相沉积工艺形成的钨成核层的晶核质量更高，使得形成的钨成核层的致密性更好。在所述厚度更均匀且致密性更好的钨成核层表面形成钨体层时，所述钨体层的致密性得到提高，且钨体层填充通孔的效果更好，使得钨体层内的孔洞尺寸减小甚至没有孔洞，提高半导体结构的可靠性及电学性能。
进一步，采用溅射镀膜法进行所述物理气相沉积工艺，在溅射镀膜工艺过程中提供离子源，所述离子源产生的离子在真空中经过加速凝聚形成高能量的离子束流，所述高能量的离子束流轰击靶材表面，高能量的离子和靶材表面原子发生动能交换，使得靶材表面的原子获得高能量离开靶材，并且沉积在扩散阻挡层表面以形成钨成核层，由于所述原子具有高能量，从而进一步提高钨成核层的致密性以及晶核质量，更有利于提高形成的钨体层的质量。
进一步，在形成钨成核层之前，在通孔底部和侧壁表面形成粘附层、在所述粘附层表面形成扩散阻挡层，提高了介质层与钨体层之间的粘附性，并且阻挡形成钨体层的工艺过程中对介质层和衬底内的硅造成消耗，阻挡钨体层内的钨原子扩散进入介质层内，进一步提高半导体结构的可靠性及电学性能。
进一步，由于采用物理气相沉积工艺形成的钨成核层的致密性高且厚度均匀，因此本发明实施例形成的钨成核层的厚度比现有技术形成的钨成核层的厚度更薄，即能保证在所述钨成核层表面形成的钨体层具有较高的质量。本发明实施例中钨成核层的厚度为50埃至300埃，因此与现有技术相比而言，在形成钨成核层后，通孔的开口尺寸比现有技术通孔的开口尺寸更大，从而更有利于提高钨体层填充通孔的效果，进一步提高形成的钨体层的质量。
更进一步，本发明在形成钨成核层的工艺过程中，基底温度为150摄氏度至250摄氏度，直流功率为1500瓦至2500瓦，溅射气氛气体为Ar，Ar流量为50sccm至100sccm，在这一工艺条件下，在扩散阻挡层表面形成的钨成核层质量更佳，致密性以及厚度均匀性均更好。
附图说明
图1为半导体结构形成方法的流程示意图；
图2至图9为本发明一实施例提供的半导体结构形成过程的剖面结构示意图；
图10为采用化学气相沉积工艺形成钨成核层的半导体结构剖面结构的SEM图；
图11为本发明实施例形成的半导体结构剖面结构的SEM图。
具体实施方式
由背景技术可知，现有技术形成的半导体结构的可靠性和电学性能仍有待提高。
针对半导体结构的形成方法进行研究，半导体结构的形成方法包括以下步骤：步骤S1、提供衬底，所述衬底内形成有金属层，金属层表面与衬底表面齐平，所述衬底表面形成有介质层；步骤S2、在所述介质层表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜，刻蚀所述介质层形成通孔，所述通孔底部暴露出金属层表面；步骤S3、去除所述掩膜层；在所述通孔内填充满金属钨层，且所述金属钨层还覆盖于介质层表面；步骤S4，采用化学气机械抛光工艺，去除高于介质层表面的金属钨层，使剩余的金属钨层与介质层顶部齐平。
由于形成金属钨层的过程中，钨源(例如，WF6)会与介质层中的硅发生反应，造成介质层内的硅消耗以及衬底内的硅消耗；并且，金属钨层与介质层之间的粘附性较差，为此，在形成所述金属钨层之前，还包括步骤：在所述通孔底部和侧壁表面形成扩散阻挡层，避免对硅的消耗且提高金属钨层与介质层间的粘附性。通常所述扩散阻挡层的材料为TiN。
并且，为了改善形成金属钨层的质量，通常采用预先形成钨成核层然后在钨成核层表面形成填充满通孔的钨体层的方法形成所述金属钨层。一方面，所述钨成核层作为钨体层的生长点，所述钨成核层的形成质量影响着后续形成的钨体层的质量；另一方面，由于钨体层的形成过程中钨源(例如，WF6)会与扩散阻挡层中的Ti发生反应腐蚀Ti，在形成钨体层之前在扩散阻挡层表面形成钨成核层，还有利于避免腐蚀扩散阻挡层中的Ti。
由于钨体层采用化学气相沉积工艺形成，为了节约产品进出工艺腔室所需的时间以及工艺腔室预处理时间，通常也采用化学气相沉积工艺形成钨成核层，且钨成核层的工艺腔室和钨体层的工艺腔室为同一化学气相沉积腔室。
然而，在形成扩散阻挡层、钨成核层以及钨体层后，形成的半导体结构的电学性能以及可靠性仍有待提高。
进一步研究发现，将通孔分为相互贯穿的上部分和下部分，采用化学气相沉积工艺形成钨成核层时，受到化学气相沉积工艺的工艺限制，上部分的钨成核层的厚度较厚且质量较高，而下部分的钨成核层厚度较薄且钨成核层的晶核质量较差，导致后续在形成钨体层时，上部分钨成核层表面的钨体层生长速率快，而下部分钨成核层表面的钨体层生长速率慢，进而造成当通孔的开口被钨体层封闭时，通孔内仍有部分区域未被钨体层填充满，使得形成的钨体层内具有孔洞，影响半导体结构的可靠性和电学性能。
并且，由于钨成核层的晶核质量较差，在所述钨成核层表面形成的钨体层的质量也相对较差。同时，由于下部分的钨成核层厚度较薄，甚至出现通孔底部和其他区域未形成钨成核层的问题，导致在形成钨体层的过程中，WF6与这些区域的扩撒阻挡层中的Ti反应，造成这些区域的扩散阻挡层被腐蚀，也会造成半导体结构的可靠性和电学性能变差。
为此，本发明提供一种半导体结构的形成方法，提供基底；刻蚀去除部分厚度的基底，在所述基底内形成通孔；采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；采用化学气相沉积工艺，在所述钨成核层表面形成钨体层，且所述钨体层填充满所述通孔。本发明采用物理气相沉积工艺形成致密性高且厚度均匀的钨成核层，从而使得形成的钨体层也具有较高的致密度，并且钨体层填充通孔的效果更好，减小甚至消除钨体层内的孔洞，进而提高半导体结构的可靠性及电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9为本发明一实施例提供的半导体结构形成过程的剖面结构示意图。
请参考图2，提供基底。
所述基底为单层结构或叠层结构。所述基底为单层结构时，所述基底包括衬底；本实施例中，所述基底为叠层结构，所述基底包括：衬底100，位于所述衬底100内的金属层101，所述金属层101与衬底100表面齐平；位于所述衬底100表面的介质层103。
所述衬底100的材料为单晶硅、单晶锗、锗化硅、碳化硅或砷化镓；所述衬底100也可以为绝缘体上的硅衬底；所述衬底100表面还可以形成有若干界面层或外延层以提高半导体结构的电学性能。
所述衬底100内还可以形成有器件，如PMOS晶体管、CMOS晶体管、电阻器、电容器或电感器。本实施例中，所述衬底100内还形成有金属层101，所述金属层101与衬底100表面齐平，所述金属层101用于电连接器件的源区、漏区或栅极结构。
所述金属层101的材料为Cu、Al、W或Ag。
本实施例中，所述基底还包括：位于衬底100表面的刻蚀停止层102，所述刻蚀停止层102位于衬底100和介质层103之间。后续刻蚀介质层103的刻蚀工艺对介质层103的刻蚀速率大于对刻蚀停止层102的刻蚀速率，避免对衬底100造成过刻蚀，且所述刻蚀停止层103还起到保护衬底100内器件的作用。
所述刻蚀停止层102的材料为氮化硅、碳化硅或掺碳氮化硅。
所述介质层103的材料为氧化硅、低k介质材料(低k介质材料指相对介电常数大于等于2.5、小于3.9的介质材料)或超低k介质材料(超低k介质材料指相对介电常数小于2.5的介质材料)。采用低k介质材料或超低k介质材料作为介质层103的材料，可以有效的降低半导体结构的延迟问题，提高半导体结构的运行速率。
所述低k介质材料或超低k介质材料多为多孔材料。具体的，所述低k介质材料或超低k介质材料为多孔的掺氟玻璃或掺碳玻璃，所述超低k介质材料为多孔的SiCOH。
本实施例中，所述介质层103的材料为氧化硅，介质层103的厚度为200埃至2000埃。
请参考图3，在所述介质层103表面形成图形化的掩膜层104，所述图形化的掩膜层104内具有暴露出介质层103表面的开口105。
后续以所述图形化的掩膜层104为掩膜刻蚀介质层103后，在介质层103内形成通孔，所述开口105的位置和大小确定后续形成的通孔的位置和大小。
所述图形化的掩膜层104为单层结构或叠层结构，所述图形化的掩膜层104的材料为氧化硅、氮化硅、金属材料或光刻胶。
本实施例以所述图形化的掩膜层104为单层结构为例做示范性说明，所述图形化的掩膜层104的材料为氮化硅。作为一个具体实施例，形成所述图形化的掩膜层104的工艺步骤包括：在所述介质层103表面形成初始掩膜层；在所述图形化掩膜层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层形成具有开口105的图形化的掩膜层104，所述开口105暴露出介质层103表面；去除所述图形化的光刻胶层。
在其他实施例中，所述图形化的掩膜层为光刻胶层时，形成图形化的掩膜层的工艺步骤包括：采用旋转涂覆工艺在介质层表面形成初始光刻胶层；对所述初始光刻胶层进行曝光显影处理，形成图形化的掩膜层。
请参考图4，以所述图形化的掩膜层104(请参考图3)为掩膜，沿开口105(请参考图3)刻蚀所述介质层103以及刻蚀停止层102，直至暴露出金属层101表面，在所述基底内形成通孔106。
采用干法刻蚀工艺，刻蚀所述介质层103以及刻蚀停止层102。
作为一个具体实施例，所述干法刻蚀工艺为反应离子刻蚀，所述反应离子刻蚀工艺的刻蚀气体包括CF4或CHF3。
还包括步骤：去除所述图形化的掩膜层104。本实施例中，所述图形化的掩膜层104的材料为氮化硅，采用湿法刻蚀工艺去除所述图形化的掩膜层104，所述湿法刻蚀工艺的刻蚀液体为磷酸溶液，其中，磷酸的质量百分比为65％至85％，溶液的温度为80度至150度。
请参考图5，在所述通孔106的底部和侧壁表面形成粘附层107，所述粘附层107还位于介质层103顶部表面。
本实施例中所述粘附层103的材料为Ti。
所述粘附层103的作用为：一方面，若直接在通孔106底部和衬底表面形成扩散阻挡层，所述扩散阻挡层与介质层103之间的粘附性仍有待提高，直接在通孔106底部和侧壁表面形成扩散阻挡层会造成扩散阻挡层台阶覆盖性(step coverage)差的问题，而所述粘附层107能够改善后续形成的扩散阻挡层的台阶覆盖性问题，提高扩散阻挡层与介质层103间的粘附性；另一方面，在一定温度下，Ti会与介质层103内的硅和衬底100内的硅发生反应形成硅化钛，硅化钛的电阻率低于Ti的电阻率，从而降低半导体结构的接触电阻。
采用化学气相沉积工艺或物理物理气相沉积工艺形成所述粘附层103。
本实施例中，采用化学气相沉积工艺形成所述粘附层107，所述粘附层107的厚度为20埃至200埃。
为了降低半导体结构的接触电阻，在形成所述粘附层107之后，还可以对基底进行退火处理，使Ti与介质层107或衬底100内的硅发生反应形成硅化钛。
请参考图6，在所述粘附层107表面形成扩散阻挡层108。
所述扩散阻挡层108的作用为：首先，扩散阻挡层108与粘附层107间的粘附性强，扩散阻挡层108与后续形成钨成核层间的粘附性高，从而提高钨成核层以及钨体层的质量，提高钨体层的填充效果；其次，扩散阻挡层108阻挡后续的WF6与粘附层107中的Ti发生反应；再次，扩散阻挡层108具有阻挡后续的WF6与介质层103或衬底100内的硅发生反应的作用，WF6与硅发生反应形成具有高电阻率的钨的硅化物，会导致半导体结构的接触电阻增大；最后，所述扩散阻挡层108还具有阻挡后续形成的钨成核层以及钨体层中的钨向介质层103内扩散的作用。
所述扩散阻挡层108的材料为TiN、TaN或TiWN。本实施例中，所述扩散阻挡层108的材料为TiN。
采用金属有机化合物化学气相沉积工艺(MOCVD，Metal-OrganicChemical Vapor Deposition)形成所述扩散阻挡层108，所述扩散阻挡层108的厚度为20埃至500埃。
所述金属有机化合物气相沉积工艺中所采用的反应物为含钛的有机化合物，作为一个具体实施例，所述金属有机化合物化学气相沉积工艺的工艺参数为：所述含钛的有机化合物为双甲基胺钛(Ti(N(CH3)2)4)，双甲基胺钛的流量为100sccm至500sccm，反应腔室温度为400摄氏度至450摄氏度，反应腔室压强为1托至10托。
在其他实施例中，也可以不形成粘附层，在介质层内形成通孔之后，在通孔底部和侧壁表面形成扩散阻挡层，所述扩散阻挡层还位于介质层顶部表面。
请参考图7，采用物理气相沉积工艺，在所述扩散阻挡层108表面形成钨成核层109。
所述钨成核层109的材料为钨、氮化钨或硅化钨。
所述钨成核层109作为后续形成的钨体层的生长点，所述钨成核层109的致密性越好厚度越均匀，后续形成的钨体层填充通孔106的性能越好，钨体层的致密性越好且钨体层中的孔洞越小，越有利于提高半导体结构的可靠性及电学性能。
同时，所述钨成核层109还起到保护扩散阻挡层108的作用，防止后续形成钨体层的工艺过程中的钨源与扩散阻挡层108接触，防止扩散阻挡层108内的Ti被腐蚀；所述钨成核层109的厚度均匀性影响着扩散阻挡层108的质量，若在某些区域钨成核层109的厚度很薄，那么钨源将很容易通过所述厚度很薄的钨成核层109扩散进入扩散阻挡层109内，对扩散阻挡层109造成腐蚀。
为此，本实施例中希望形成厚度均匀且致密性高的钨成核层109，以提高后续形成的钨成核层的质量以及防止扩散阻挡层108被腐蚀。由于物理气相沉积工艺未涉及化学反应，物理气相沉积工艺过程中的粒子(所述离子沉积在扩散阻挡层108表面后形成钨成核层109)易与反应腔室内的气体分子发生碰撞，使粒子运动方向随机，在扩散阻挡层108形成的钨成核层109厚度更均匀；并且，由于物理气相沉积工艺形成的钨成核层109的晶核质量比化学气相沉积工艺形成的钨成核层的晶核质量更高，使得形成的钨成核层109的致密性更好
本实施例中，采用溅射镀膜法进行所述物理气相沉积工艺，通过溅射靶材的方式，在扩散阻挡层108表面形成钨成核层109。在溅射镀膜工艺过程中提供离子源，所述离子源产生的离子在真空中经过加速凝聚形成高能量的离子束流，所述高能量的离子束流轰击靶材表面，高能量的离子和靶材表面原子发生动能交换，使得靶材表面的原子获得高能量离开靶材，并且沉积在扩散阻挡层108表面以形成钨成核层109。
由于离子束流的能量高，所述能量传递给靶材表面原子后所述原子获得高能量，使得形成的钨成核层109致密度高，钨成核层109的质量比采用化学气相沉积工艺形成的钨成核层的质量高；同时，由于靶材表面原子离子靶材后达到扩散阻挡层108表面各区域的概率趋于一致，因此与采用化学气相沉积工艺相比，本实施例在扩散阻挡层108表面形成的钨成核层109的厚度更均匀，钨成核层109的台阶覆盖性更好。
作为一个具体实施例，所述钨成核层109的材料为钨，所述钨成核层109的厚度为50埃至300埃。
经研究发现，在溅射镀膜法的工艺过程中，若基底温度过低，形成的钨成核层109中晶粒过小，晶界散射过多，不利于后续的钨体层的生长；若基底温度过高，形成的钨成核层109中的晶粒过大，钨成核层109中的缺陷增多，不利于后续的钨体层的生长，且半导体结构的电阻增加；若直流功率过低，靶材表面原子获得的能量过低，形成的钨成核层109的致密性较差；若直流功率过高，离子束流的能量过大，轰击靶材时容易造成靶材开裂，且靶材表面原子获得的能量也过大，容易造成形成的钨成核层109的致密性下降；若气氛气体流量过低，形成的离子束流中离子过少，形成的钨成核层109的晶化率过低，不利于提高后续形成的钨体层的质量；同样的，若气氛气体流量过高，形成的离子束流中离子过多，靶材表面原子与离子束流碰撞增多，形成的钨成核层109的晶化率也将过低。
综合上述因素考虑，本实施例中，所述溅射镀膜法的工艺参数为：提供纯钨靶材，基底温度为150摄氏度至250摄氏度，直流功率为1500瓦至2500瓦，溅射气氛气体为Ar，Ar流量为50sccm至100sccm。在这一工艺参数下形成的钨成核层109的质量较佳。
作为一个具体实施例，溅射镀膜法的工艺参数为：基底温度为200度，直流功率为200瓦，Ar流量为75sccm时，形成的钨成核层109的致密性和厚度均匀性最好。
本实施例中，由于形成的钨成核层109的致密性好且厚度均匀性高，因此与采用化学气相沉积工艺相比，本实施例形成厚度更薄的钨成核层109(钨成核层109的厚度为50埃至300埃)，即可保证后续在钨成核层109表面生长的钨体层具有较高的质量；因此与采用化学气相沉积工艺形成钨成核层相比，本实施例在形成钨成核层109之后，通孔106开口尺寸更大，从而更有利于提高后续形成的钨体层填充通孔106的效果，进一步提高形成的钨体层的质量。
在其他实施例中，在形成钨成核层之前，通孔底部和侧壁表面未形成扩散阻挡层时，则采用物理气相沉积工艺，在通孔底部和侧壁表面形成钨成核层。
请参考图8，采用化学气相沉积工艺，在所述钨成核层109表面形成钨体层110，且所述钨体层110填充满所述通孔106(请参考图7)。
由于钨成核层109的致密度高，且钨成核层109的厚度均匀，因此在所述钨成核层109表面形成钨体层110的速率比较一致，避免在填充满通孔106后钨体层110内形成孔洞，从而提高形成的钨体层110的质量，降低半导体结构的接触电阻，提高半导体结构的可靠性及电学性能。
并且，由于钨成核层109的厚度均匀，所述钨成核层109保护扩散阻挡层108的效果显著，防止形成钨体层110过程中的钨源扩散进入扩散阻挡层108内，避免对扩散阻挡层108造成腐蚀，从而进一步提高半导体结构的可靠性及电学性能。
同时，由于钨成核层109的厚度较薄(50埃至300埃)，使得在形成钨成核层109后通孔106开口尺寸较大，使得形成钨体层110的工艺窗口较大，从而提高钨体层110填充通孔106的填充效果。
作为一个具体实施例，所述化学气相沉积工艺的工艺参数为：反应气体包括WF6和H2，其中，WF6的流量为100sccm至500sccm，H2流量为1000sccm至20000sccm，反应腔室温度为300摄氏度至450摄氏度。
请参考图9，去除高于介质层103表面的钨体层110、钨成核层109、扩散阻挡层108以及粘附层107，使钨体层110、钨成核层109、扩散阻挡层108以及粘附层107顶部表面与介质层103顶部表面齐平。
本实施例中，采用化学机械抛光工艺，研磨去除高于介质层103顶部表面的钨体层110、钨成核层109、扩散阻挡层108以及粘附层107。
请相应参考图10及图11，图10为采用化学气相沉积工艺形成钨成核层的半导体结构剖面结构的扫描电子显微镜(SEM，Scanning ElectronMicroscope)图，图11为本实施例采用形成的半导体结构剖面结构的扫描电子显微镜图，且图10和图11是在相同分辨率下获得的SEM图。
图10和图11中通孔的尺寸相同，通孔的纵宽比(即通孔的宽度尺寸/通孔的高度尺寸)相同，从图10及图11中不难发现，图11中的钨体层的致密性更高，并且图11中填充通孔的效果更好，图11中钨体层中的孔洞尺寸明显小于图10钨体层中的孔洞尺寸，说明采用本实施例提供的方法形成的半导体结构的性能更优越，可靠性更高。
综上，本发明提供的半导体结构的技术方案具有以下优点：
首先，在基底内形成通孔后，采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；由于物理气相沉积工艺未涉及化学反应，物理气相沉积工艺过程中的粒子易与反应腔室内的气体分子发生碰撞，使粒子运动方向随机，在通孔底部和侧壁形成的钨成核层厚度更均匀；并且，由于物理气相沉积工艺形成的钨成核层的晶核质量比化学气相沉积工艺形成的钨成核层的晶核质量更高，使得形成的钨成核层的致密性更好。在所述厚度更均匀且致密性更好的钨成核层表面形成钨体层时，所述钨体层的致密性得到提高，且钨体层填充通孔的效果更好，使得钨体层内的孔洞尺寸减小甚至没有孔洞，提高半导体结构的可靠性及电学性能。
其次，采用溅射镀膜法进行所述物理气相沉积工艺，在溅射镀膜工艺过程中提供离子源，所述离子源产生的离子在真空中经过加速凝聚形成高能量的离子束流，所述高能量的离子束流轰击靶材表面，高能量的离子和靶材表面原子发生动能交换，使得靶材表面的原子获得高能量离开靶材，并且沉积在扩散阻挡层表面以形成钨成核层，由于所述原子具有高能量，从而进一步提高钨成核层的致密性以及晶核质量，更有利于提高形成的钨体层的质量。
再次，在形成钨成核层之前，在通孔底部和侧壁表面形成粘附层、在所述粘附层表面形成扩散阻挡层，提高了介质层与钨体层之间的粘附性，并且阻挡形成钨体层的工艺过程中对介质层和衬底内的硅造成消耗，阻挡钨体层内的钨原子扩散进入介质层内，进一步提高半导体结构的可靠性及电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底内形成通孔；
采用物理气相沉积工艺，在所述通孔底部和侧壁表面形成钨成核层；
采用化学气相沉积工艺，在所述钨成核层表面形成钨体层，且所述钨体层填充满所述通孔。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述钨成核层的材料为钨、氮化钨或硅化钨。
3.如权利要求2所述半导体结构的形成方法，其特征在于，采用溅射镀膜法进行所述物理气相沉积工艺。
4.如权利要求3所述半导体结构的形成方法，其特征在于，所述钨成核层的材料为钨，所述溅射镀膜法的工艺参数为：提供纯钨靶材，基底温度为150摄氏度至250摄氏度，直流功率为1500瓦至2500瓦，溅射气氛气体为Ar，Ar流量为50sccm至100sccm。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述钨成核层的厚度为50埃至300埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，所述基底包括：衬底，位于所述衬底内的金属层，所述金属层表面与衬底表面齐平；位于所述衬底表面的刻蚀停止层；位于所述刻蚀停止层表面的介质层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，形成所述通孔的工艺步骤包括：在所述介质层表面形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述介质层以及刻蚀停止层，直至暴露出金属层表面，在基底内形成通孔；去除所述图形化的掩膜层。
8.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述钨成核层之前，还包括步骤：在所述通孔的底部和侧壁表面形成粘附层；在所述粘附层表面形成扩散阻挡层。
9.如权利要求8所述半导体结构的形成方法，其特征在于，所述扩散阻挡层的材料为TiN、TaN或TiWN。
10.如权利要求1所述半导体结构的形成方法，其特征在于，采用化学气相沉积工艺的工艺参数为：反应气体包括WF6和H2，其中，WF6的流量为100sccm至500sccm，H2流量为1000sccm至20000sccm，反应腔室温度为300摄氏度至450摄氏度。
CN201410425730.6A 2014-08-26 2014-08-26 半导体结构的形成方法 Pending CN104157562A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410425730.6A CN104157562A (zh) 2014-08-26 2014-08-26 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410425730.6A CN104157562A (zh) 2014-08-26 2014-08-26 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN104157562A true CN104157562A (zh) 2014-11-19

Family

ID=51883036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410425730.6A Pending CN104157562A (zh) 2014-08-26 2014-08-26 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN104157562A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990227A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN106505030A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
CN107527864A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种存储器件、钨形核层及其制备方法
CN109609926A (zh) * 2019-02-21 2019-04-12 苏州鑫沣电子科技有限公司 一种化学气相沉积高纯钨溅射靶材制作方法
CN110797300A (zh) * 2019-10-21 2020-02-14 长江存储科技有限责任公司 金属钨的填充方法
CN112582340A (zh) * 2020-12-15 2021-03-30 上海集成电路研发中心有限公司 金属钴互连层和接触孔层的形成方法
CN112928062A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115433919A (zh) * 2022-09-29 2022-12-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US20230125856A1 (en) * 2021-10-26 2023-04-27 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455447A (zh) * 2003-05-15 2003-11-12 上海集成电路研发中心有限公司 一种改进的钨插销结构的工艺流程
CN101325176A (zh) * 2007-06-15 2008-12-17 株式会社瑞萨科技 半导体器件的制造方法
CN101647094A (zh) * 2007-04-10 2010-02-10 飞思卡尔半导体公司 无空隙接触栓塞
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN101770978A (zh) * 2008-12-31 2010-07-07 Y·舒尔 高长宽比的插头填充方法
CN102082119A (zh) * 2010-11-16 2011-06-01 复旦大学 一种选择性淀积钨接触孔或通孔的方法
US8476162B2 (en) * 2010-10-27 2013-07-02 Applied Materials, Inc. Methods of forming layers on substrates
CN103578963A (zh) * 2012-08-02 2014-02-12 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455447A (zh) * 2003-05-15 2003-11-12 上海集成电路研发中心有限公司 一种改进的钨插销结构的工艺流程
CN101647094A (zh) * 2007-04-10 2010-02-10 飞思卡尔半导体公司 无空隙接触栓塞
CN101325176A (zh) * 2007-06-15 2008-12-17 株式会社瑞萨科技 半导体器件的制造方法
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN101770978A (zh) * 2008-12-31 2010-07-07 Y·舒尔 高长宽比的插头填充方法
US8476162B2 (en) * 2010-10-27 2013-07-02 Applied Materials, Inc. Methods of forming layers on substrates
CN102082119A (zh) * 2010-11-16 2011-06-01 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN103578963A (zh) * 2012-08-02 2014-02-12 中国科学院微电子研究所 半导体器件及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990227A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN105990227B (zh) * 2015-02-27 2019-11-08 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN106505030A (zh) * 2015-09-06 2017-03-15 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
CN106505030B (zh) * 2015-09-06 2019-07-26 中芯国际集成电路制造(上海)有限公司 硅通孔结构的制备方法
CN107527864A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种存储器件、钨形核层及其制备方法
CN109609926A (zh) * 2019-02-21 2019-04-12 苏州鑫沣电子科技有限公司 一种化学气相沉积高纯钨溅射靶材制作方法
CN110797300A (zh) * 2019-10-21 2020-02-14 长江存储科技有限责任公司 金属钨的填充方法
CN112928062A (zh) * 2019-12-05 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112582340A (zh) * 2020-12-15 2021-03-30 上海集成电路研发中心有限公司 金属钴互连层和接触孔层的形成方法
US20230125856A1 (en) * 2021-10-26 2023-04-27 United Microelectronics Corp. Semiconductor device and method for fabricating the same
CN115433919A (zh) * 2022-09-29 2022-12-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN115433919B (zh) * 2022-09-29 2024-01-12 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
CN104157562A (zh) 半导体结构的形成方法
US9653352B2 (en) Methods for forming metal organic tungsten for middle of the line (MOL) applications
US20160276267A1 (en) Methods of forming wiring structures in a semiconductor device
CN111180320B (zh) 栅极的制造方法及其结构与半导体器件
US11965236B2 (en) Method of forming nickel silicide materials
JP7309697B2 (ja) 基板のフィーチャをコバルトで充填する方法および装置
US20200328110A1 (en) Surface Modification Layer for Conductive Feature Formation
US10879114B1 (en) Conductive fill
US10950500B2 (en) Methods and apparatus for filling a feature disposed in a substrate
CN102054758A (zh) 钨栓塞的形成方法
CN105575888A (zh) 金属互连结构的形成方法
US8461043B2 (en) Barrier layer for integrated circuit contacts
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
US20230029867A1 (en) Conductive structures with bottom-less barriers and liners
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
KR100784099B1 (ko) 반도체 소자의 배선 형성방법
CN111834331B (zh) 半导体结构及其形成方法
US9275894B2 (en) Method for forming semiconductor device structure
CN108735797A (zh) 半导体结构及其形成方法
Chandrashekar et al. Tungsten contact and line resistance reduction with advanced pulsed nucleation layer and low resistivity tungsten treatment
US20230008239A1 (en) Barrier layer for an interconnect structure
TWI809951B (zh) 具有多重碳濃度介電層的半導體元件
US8153518B2 (en) Method for fabricating metal interconnection of semiconductor device
US20230154792A1 (en) Conductive structures with barriers and liners of varying thicknesses
TW202348825A (zh) 用於選擇性金屬沉積的選擇性抑制

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141119

RJ01 Rejection of invention patent application after publication