CN101770978A - 高长宽比的插头填充方法 - Google Patents

高长宽比的插头填充方法 Download PDF

Info

Publication number
CN101770978A
CN101770978A CN200910222342A CN200910222342A CN101770978A CN 101770978 A CN101770978 A CN 101770978A CN 200910222342 A CN200910222342 A CN 200910222342A CN 200910222342 A CN200910222342 A CN 200910222342A CN 101770978 A CN101770978 A CN 101770978A
Authority
CN
China
Prior art keywords
via hole
layer
packing material
silicide
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910222342A
Other languages
English (en)
Other versions
CN101770978B (zh
Inventor
Y·舒尔
S·阿尔特舒勒
M·罗特雷恩
Y·阿隆
D·霍维茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NUMONYX BV
Micron Technology Inc
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN101770978A publication Critical patent/CN101770978A/zh
Application granted granted Critical
Publication of CN101770978B publication Critical patent/CN101770978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种高长宽比的插头填充方法，其中，在过孔的底部而不是侧壁上形成成核层。该插头填充的方向是从过孔的底部向上而不是从侧壁向内。得到的插头是无空隙且无缝的。

Description

高长宽比的插头填充方法
技术领域
从总体上来说，本发明的实施方式涉及半导体的制备方法。更具体地说，本发明的实施方式涉及对高长宽比的插头进行插头填充(plug fill)的方法。
背景技术
现有的插头填充技术要求对金属进行共形沉积(conformal deposition)或使用溅射法进行从上到下的填充。例如，在形成于含有半导体的层上的介电材料内形成过孔(via)。使导电金属在过孔内从过孔的侧壁向下至底部进行沉积。使导电材料从过孔的侧壁向内且从下至上地填充在过孔内。这会在进行过孔填充时产生接缝。而且，在现有技术中通常在侧壁上使用粘性阻挡层。
另一种示例性的技术中，在形成于含有半导体的层上的介电材料内形成过孔。通过溅射法使导电性材料沉积在所述过孔内。当导电性材料溅射到过孔中时，导电性材料聚集在过孔的侧壁和底部。使导电材料从过孔的侧壁向内且从下至上地填充在过孔内。这会在进行过孔填充时产生接缝。
现有技术的方法对插头的长宽比具有非常大的依赖性，因此具有高长宽比的插头的品质显著降低。在上述方法中，插头填充物在侧壁上堆积起来并从侧壁向内生长。已知的缺点之一就是接缝的产生。之后的抛光过程会导致接缝暴露并进一步导致得到抛光副产品。随着节点(node)尺寸减小，插头长宽比的问题变得更为关键。因此，例如用于45纳米和超技术的高长宽比插头填充需要全新的设施。
需要一种在任意长宽比的情况下都能够避免上述讨论的问题的插头填充方法。
发明内容
本发明提供了一种方法，该方法包括：
在含有半导体的层上形成介电层；
在所述介电层内形成过孔，该过孔延伸至所述含有半导体的层以使所述过孔的底表面为所述含有半导体的层的一部分；
仅在所述过孔的底表面上而不在所述过孔的侧壁上形成成核层；
在所述成核层上沉积导电性填充材料直到所述过孔的顶部，以产生无缝的插头填充，所述导电性填充材料从下向上地沉积且不从侧壁向内地沉积。
本发明还提供了一种方法，该方法包括：
在含有半导体的层和介电层之间形成硅化物层；
在所述介电层内形成过孔，该过孔延伸至所述硅化物层以使所述过孔的底表面为所述硅化物层的一部分，该硅化物层的该部分仅在所述过孔的底表面上而不在所述过孔的侧壁上起到成核层的作用；以及
在所述硅化物层的所述部分上沉积导电性填充材料直到所述过孔的顶部，以产生无缝的插头填充，所述导电性填充材料从下向上地沉积而不从侧壁向内地沉积。
本发明又提供了一种方法，该方法包括：
在含有半导体的层上形成介电层；
在所述介电层内形成过孔，该过孔延伸至所述含有半导体的层以使所述过孔的底表面为所述含有半导体的层的一部分，其中所述过孔的高度至少为该过孔的宽度的10倍；
在所述过孔内形成成核层，该成核层形成于所述过孔的底表面上，其中，所述过孔的侧壁或上角落处没有成核层或导电性粘合剂；
将导电性填充材料沉积在所述过孔内，由此所述导电性填充材料从所述成核层向上生长直到所述过孔的顶部而不从该过孔的侧壁或上角落向内生长，得到无空隙且无缝的插头填充。
附图说明
在说明书的结论部分特别地指出并清楚地要求了本发明的主旨。但是，可以在阅读附图时结合下文的详细描述来了解本发明的组织和实施方法，以及本发明的目的、特点和优点，其中：
图1为根据本发明的一种实施方式的形成于含有半导体的层上的介电层的侧面剖视图；
图2a与图1类似，为根据本发明的一种实施方式的在介电层内形成过孔后的侧面剖视图；
图2b与图2a类似，为根据本发明的一种实施方式的在过孔底部形成成核层后的侧面剖视图；
图2c与图2b类似，为根据本发明的一种实施方式的在过孔底部沉积了导电性填充材料后的侧面剖视图；
图2d与图2c类似，为根据本发明的一种实施方式的在过孔内沉积导电性填充材料以形成无空隙且无接缝的插头填充后的侧面剖视图；
图3a为根据本发明的一种实施方式，向过孔底部注入离子形成成核层后，在含有半导体的层上的介电层中形成的过孔的侧面剖视图；
图3b与图3a类似，为根据本发明的一种实施方式的在过孔内沉积导电性填充材料后的侧面剖视图；
图3c与图3b类似，为根据本发明的一种实施方式的在过孔内沉积导电性填充材料以形成无空隙且无接缝的插头填充后的侧面剖视图；
图4a为根据本发明的一种实施方式的形成于含有半导体的层上的硅化物层的侧面剖视图；
图4b与图4a类似，为根据本发明的一种实施方式的在半导体层上形成介电层和过孔之后的侧面剖视图；
图4c与图4b类似，为根据本发明的一种实施方式的在过孔内沉积导电性填充材料之后的侧面剖视图；
图5为特异性地形成于含有半导体的层的一部分上的硅化物层的侧面剖视图，所述含有半导体的层的所述部分对应于晶体管的含有N型掺杂或P型掺杂的区域。
应该理解的是，为了简便且使描述清楚，附图所示元件不限于此。例如说，一些元件的尺寸可以相对于其他元件而被放大用于进行清楚的描述。此外，在附图中合适的地方重复使用了附图标记以表示相应或类似元件。
具体实施方式
在以下具体描述中，给出了多个具体细节以提供对本发明的全面了解。然而，本领域技术人员应该知道的是，在这些具体的细节之外仍可以实施本发明。在其他的例子中，没有详细地描述公知的方法、过程、组件以及电路以避免使本发明变得模糊。
通过仅在过孔的底表面处形成成核层，使导电性材料能从该成核层向上生长。由于侧壁上没有成核层，因此防止了导电性填充材料从侧壁向内生长。因此能够得到无空隙且无缝的插头。
通过沉积利用成核层来形成无空隙且无缝的插头
可以使成核层沉积形成在过孔的底表面上，以使随后填入的材料向上生长。图1描述了形成于含有半导体的层215上的介电层210。
如图2a所示，在所述介电层210内形成了过孔205。可以以各种方式形成所述过孔205，例如，通过蚀刻的方法。过孔205延伸至含有半导体的层215，由此所述过孔205的底表面230是所述含有半导体的层205的一部分235。同时还示出了过孔205的侧壁225。将过孔205的高240除以该过孔205的宽245得到过孔205的长宽比。在一种实施方式中，所述长宽比至少为10∶1(即，高240至少是宽245的10倍)。
如图2b所示，成核层250仅形成在过孔205的底表面230上。更具体地说，成核层250形成于含有半导体的层215的所述部分235上。
成核层250的厚度应当足以起到作为随后的填充材料进行沉积的成核位点。应该理解的是，由于成核层250具有厚度，因此成核层250本身会沉积到底表面上并与侧壁发生接触。本说明书中所述的侧壁上没有成核层或导电层，应该理解为不是指沉积在过孔底表面上并与侧壁接触的成核层250本身。
成核层250促进了沉积在过孔205内的随后的填充材料从该成核层250向上生长。为了实现仅从底部向上生长，侧壁上没有形成也不存在成核层或导电层。这防止了随后的填充材料从侧壁向内的任何生长。应该理解的是，虽然优选侧壁上没有填充材料，但非常少量的填充材料会不可避免地沉积在侧壁上——例如，可能有少许沾染在侧壁上。然而，沾染的量不能是持续生长或者不足以促进任何显著的从侧壁向内生长，或不能起到成核位点的作用。因此，预定的生长应该是从成核层250向上至过孔顶部。因此，导电材料的生长厚度应该等于过孔的宽度(与从各个侧壁向过孔中部发生的生长相反，每个这种生长的厚度均为过孔宽度的一半)。
成核层250可以含有导电性材料，例如金属、硅化物、硼化物和氮化物。导电性材料可以包括钛(Ti)、钨(W)、或它们的任意的合金。
在一种实施方式中，通过例如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、或等离子体增强化学气相沉积(PECVD)的沉积法形成成核层250。在一个具体的实施方式中，成核层250通过准直溅射法(collimated sputtering)形成。无论使用何种沉积法，这种沉积应该是单向的以使成核位点仅形成于过孔的底表面上。而在侧壁上应该没有显著的生长或连续的积累。
如图2c所示，随后在成核层250上从下往上但不从侧壁225向内地沉积导电性填充材料255。应该使导电性填充材料255沉积在过孔内，并填充至等于过孔205的高度。插头的构型和形状限定了生长方向。此外，侧壁上不应该存在成核层或导电层或阻挡层。
而且，应该理解的是，虽然优选侧壁上没有填充材料，但非常少量的填充材料会不可避免地沉积在侧壁上——例如，可能有少许沾染在侧壁上。然而，沾染的量不能是持续生长或者不足以促进任何显著的从侧壁向内生长，或不能起到成核位点的作用。此外，在介电层210的顶面或过孔205的上角落(top corner)处不会发生显著的生长或聚集导电性填充材料。填充材料在介电层210的顶面或过孔205的上角落处的沉积应该是非常少量的，且不会引起任何的持续生长或起到成核位点的作用。预定的生长应该从成核层250向上至过孔顶部。在对具有长的高度和非常狭窄的宽度的具有高长宽比的插头进行处理的时候，这允许了从底部向上的生长，还防止了从侧壁向内的生长。
所述导电性填充材料可以含有例如钛、钨、及它们的合金。可以利用例如PVD、CVD、ALD、MOCVD、或PECVD来沉积所述导电性填充材料255。
图2d描述了当导电性填充材料255完全地填充在过孔205后且达到过孔顶部时的插头260。即使在具有窄的插头直径和高的插头高度的高长宽比的情况下，也防止了在顶部产生接点闭合(Contact closure)，从而形成了无空隙且无缝的插头。
通过注入离子形成的成核层来形成无空隙且无缝的插头
可选择地，可以通过注入金属离子在过孔的底表面上形成成核层。如图3a所示地，与图1至图2a至图2b所描述的类似地，过孔305形成于介电材料310内。如图3a所示，通过注入离子形成成核层365。
通过向过孔305的底表面330内注入金属离子而形成成核层365(即，注入到含有半导体的层315的所述部分335内)。需要注入足够量的离子以起到成核层350的作用，从而用于对随后的填充材料进行沉积。剂量可以根据应用而不同，而且可以具有一定的数量级，例如，数量级可以为E16个原子/cm2。
注入的离子应该尽可能地与底座成90°角，以避免被注入到侧壁上。虽然优选侧壁上没有离子，但是应当理解的是，非常少量的离子会不可避免地沉积在侧壁上——例如，可能有少许沾染在侧壁上。然而，沾染的离子量不足以促进随后的填充材料从侧壁向内连续地生长，或不能起到成核位点的作用。此外，在介电层310的顶面或过孔305的上角落处不会发生显著的生长或聚集导电性填充材料。在介电层310的顶面或过孔305的上角落处沉积的任何填充材料应当是非常少量的且不能产生连续生长，或者不能起到成核位点的作用。而且，侧壁上没有形成或不存在成核层或导电层。因此，随后的填充材料的占优势的生长应该是从成核层350向上至过孔顶部。
如图3b所示地，接着在从过孔305的底部向上的方向上，在介电层365上沉积导电性填充材料355直到达到过孔305的顶部。导电性填充材料应该不发生从侧壁325向内的生长。由插头的构型和形状确定了生长方向。而且，应该理解的是，虽然优选侧壁上没有填充材料，但非常少量的填充材料可能不可避免地沉积在侧壁上——例如，可能有少许沾染在侧壁上。然而，沾染的量不能是持续生长或者不足以促进任何显著的从侧壁向内生长，或不能起到成核位点的作用。因此，占优势的生长应该是从成核层350向上直到过孔的顶部。在对具有大的高度和非常狭窄的宽度的具有高长宽比的插头进行处理的时候，这允许了从底部向上的生长，并防止了从侧壁向内的生长。
所述导电性填充材料可以含有例如钛、钨及其合金。可以利用例如PVD、CVD、ALD、MOCVD、或PECVD来沉积所述导电性填充材料355。如图3c所示，所述导电性填充材料355可以完全地填充在过孔内并产生了无空隙且无缝的插头360。
在进行接触式金属化(Contact Metallization)初期利用硅化物层形成无 空隙且无缝的插头
可选择地，可以在形成过孔之前，在含有半导体的层和介电层之间形成硅化物层。该硅化物层在形成过孔时作为成核层。
如图4a所示，在含有半导体的层415上形成了硅化物层475。硅化物层475可以含有导电性材料——例如钨硅化物(WSix)、钛硅化物(TiSix)、钴硅化物(CoSix)和镍硅化物(NiSix)。可以通过例如PVD或CVD沉积金属，然后通过与基底中的Si反应形成硅化物而形成硅化物层，或者硅化物层作为沉积的硅化物。
如图4b所示，随后在半导体层415上形成介电层410，在它们之间形成硅化物层475。在介电层415内形成过孔405。可以通过各种方法形成过孔405，例如通过蚀刻的方法。过孔405延伸至硅化物层475，因此，过孔405的底表面430是所述硅化物层475的一部分435。通过将过孔405的高除以过孔405的宽得到过孔405的长宽比。在一种实施方式中，所述长宽比至少为10∶1(即，高440至少是宽445的10倍)。
硅化物层475应该具有足够的厚度以使得硅化物层475的一部分435仅在过孔405的底表面上起到成核层的作用。成核层促进了沉积在过孔405上的随后的填充材料向上生长。为了实现仅从下向上生长，侧壁上没有形成或不存在成核层或导电层。
如图4c所示，随后在硅化物层475的用作成核层的所述部分上从下向上地沉积导电性填充材料455。由于侧壁上没有成核层或导电层，这防止了随后的填充材料从侧壁向内发生任何生长。而且，应该理解的是，虽然优选侧壁上没有填充材料，但非常少量的填充材料会不可避免地沉积在侧壁上——例如，可能有少许沾染在侧壁上。然而，沾染的量不是持续生长或者不足以促进任何显著的从侧壁向内生长，或不能起到成核位点的作用。此外，在介电层410的顶面或过孔405的上角落处不会发生显著的生长或聚集导电性填充材料。填充材料在介电层410的顶面或过孔405的上角落处的任何沉积应该是非常少量的，且不会引起任何的持续生长或起到了成核位点的作用。占优势的生长方向应该是从成核层435向上直到过孔的顶部。
所述导电性填充材料可以含有例如钛、钨或它们的合金。可以利用例如PVD、CVD、ALD、MOCVD、或PECVD来沉积所述导电性填充材料455。如图4c所示，所述导电性填充材料455可以完全地填充在过孔内并产生了无空隙且无缝的插头460。
如图5所示，在一种实施方式中，硅化物层575被特异性地形成于含有半导体的层515的一部分537上，所述部分537与晶体管的N型掺杂或P型掺杂区域相对应。例如说，硅化物区域可以选择性地形成在互补金属氧化物半导体(CMOS)晶体管的电源或漏极区(drain region)处。
如图所示，多晶硅层589和栅介电层(gate dielectric layer)539形成于含有半导体的层515上，且硅化物层575形成于含有半导体的层515的掺杂区的部分537上。介电层510形成于含有半导体的层515、多晶硅层580和硅化物层575之上。
过孔505(此处所示的填充有导电性填充材料以形成插头560)随后在介电层515内形成。过孔505延伸至硅化物层575，因此，过孔505的底表面530是所述硅化物层575的一部分535。随后导电性填充材料从下向上且不从侧壁525向内地沉积到所述部分535上，所述部分535起到成核层的作用，这与图4b至图4c中所描述的相似。金属线538形成于介电层510上，且将过孔与电路板的另一部分电连接。
虽然已经描述并在附图中示出了一些示例性的实施方式，应该理解的是，这些实施方式仅用于阐释目的且本发明不限于此，并且由于本领域技术人员可以做出修改，因此本发明不受到所示和所描述的特定结构和布置的限制。

Claims (20)

1.一种方法，该方法包括：
在含有半导体的层上形成介电层；
在所述介电层内形成过孔，该过孔延伸至所述含有半导体的层以使所述过孔的底表面为所述含有半导体的层的一部分；
仅在所述过孔的底表面上而不在所述过孔的侧壁上形成成核层；
在所述成核层上沉积导电性填充材料直到所述过孔的顶部，以产生无缝的插头填充，所述导电性填充材料从下向上地沉积且不从侧壁向内地沉积。
2.根据权利要求1所述的方法，其中，所述成核层含有选自由金属、硅化物、硼化物和氮化物所组成的组中的至少一种导电性材料。
3.根据权利要求1所述的方法，其中，所述成核层含有钛。
4.根据权利要求1所述的方法，其中，形成所述成核层的方法包括选自由物理气相沉积、化学气相沉积、原子层沉积、金属有机化学气相沉积和等离子体增强化学气相沉积所组成的组中的单向沉积技术。
5.根据权利要求1所述的方法，其中，形成所述成核层的方法包括准直溅射法。
6.根据权利要求1所述的方法，其中，形成所述成核层的方法包括向所述含有半导体的层的所述部分内注入离子。
7.根据权利要求1所述的方法，其中，所述过孔的高度至少是该过孔的宽度的10倍。
8.根据权利要求1所述的方法，其中，沉积在所述成核层上的所述导电性填充材料含有选自由钛、钨和它们的合金所组成的组中的至少一种导电性材料。
9.根据权利要求1所述的方法，其中，在所述成核层上沉积所述导电性填充材料的方法包括选自由物理气相沉积、化学气相沉积、原子层沉积、金属有机化学气相沉积和等离子体增强化学气相沉积所组成的组中的一种沉积技术。
10.根据权利要求1所述的方法，其中，通过蚀刻形成所述过孔。
11.一种方法，该方法包括：
在含有半导体的层和介电层之间形成硅化物层；
在所述介电层内形成过孔，该过孔延伸至所述硅化物层以使所述过孔的底表面为所述硅化物层的一部分，该硅化物层的该部分仅在所述过孔的底表面上而不在所述过孔的侧壁上起到成核层的作用；以及
在所述硅化物层的所述部分上沉积导电性填充材料直到所述过孔的顶部，以产生无缝的插头填充，所述导电性填充材料从下向上地沉积而不从侧壁向内地沉积。
12.根据权利要求11所述的方法，其中，所述硅化物层含有选自由钨硅化物、钛硅化物、钴硅化物和镍硅化物所组成的组中的至少一种材料。
13.根据权利要求11所述的方法，其中，所述过孔的高度至少为该过孔的宽度的10倍。
14.根据权利要求11所述的方法，其中，所述导电性填充材料含有选自由钛、钨和它们的合金所组成的组中的至少一种导电性材料。
15.根据权利要求11所述的方法，其中，将所述导电性填充材料沉积到所述硅化物层的所述部分上的方法包括选自由物理气相沉积、化学气相沉积、原子层沉积、金属有机化学气相沉积和等离子体增强化学气相沉积所组成的组中的一种沉积技术。
16.根据权利要求11所述的方法，其中，通过蚀刻形成所述过孔。
17.一种方法，该方法包括：
在含有半导体的层上形成介电层；
在所述介电层内形成过孔，该过孔延伸至所述含有半导体的层以使所述过孔的底表面为所述含有半导体的层的一部分，其中所述过孔的高度至少为该过孔的宽度的10倍；
在所述过孔内形成成核层，该成核层形成于所述过孔的底表面上，其中，所述过孔的侧壁或上角落处没有成核层或导电性粘合剂；
将导电性填充材料沉积在所述过孔内，由此所述导电性填充材料从所述成核层向上生长直到所述过孔的顶部而不从该过孔的侧壁或上角落向内生长，得到无空隙且无缝的插头填充。
18.根据权利要求1所述的方法，其中，所述成核层含有选自由金属、硅化物、硼化物和氮化物所组成的组中的至少一种导电材料。
19.根据权利要求1所述的方法，其中，形成所述成核层的方法包括选自由物理气相沉积、化学气相沉积、原子层沉积、金属有机化学气相沉积和等离子体增强化学气相沉积所组成的组中的单向沉积技术。
20.根据权利要求1所述的方法，其中，形成所述成核层的方法包括向含有半导体的层的所述部分中注入离子。
CN200910222342.7A 2008-12-31 2009-11-13 高长宽比的插头填充方法 Active CN101770978B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/347,721 2008-12-31
US12/347,721 US8236691B2 (en) 2008-12-31 2008-12-31 Method of high aspect ratio plug fill

Publications (2)

Publication Number Publication Date
CN101770978A true CN101770978A (zh) 2010-07-07
CN101770978B CN101770978B (zh) 2014-04-16

Family

ID=42221054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910222342.7A Active CN101770978B (zh) 2008-12-31 2009-11-13 高长宽比的插头填充方法

Country Status (5)

Country Link
US (1) US8236691B2 (zh)
JP (1) JP2010157700A (zh)
CN (1) CN101770978B (zh)
DE (1) DE102009052393B8 (zh)
TW (1) TWI415218B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN110004429A (zh) * 2012-03-27 2019-07-12 诺发系统公司 钨特征填充
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640482B1 (en) * 2016-04-13 2017-05-02 United Microelectronics Corp. Semiconductor device with a contact plug and method of fabricating the same
KR102441431B1 (ko) * 2016-06-06 2022-09-06 어플라이드 머티어리얼스, 인코포레이티드 표면을 갖는 기판을 프로세싱 챔버에 포지셔닝하는 단계를 포함하는 프로세싱 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
JP3149887B2 (ja) * 1991-11-08 2001-03-26 新日本製鐵株式会社 スパッタ成膜方法及びスパッタ成膜装置
JPH08191054A (ja) * 1995-01-10 1996-07-23 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH08213610A (ja) * 1995-02-07 1996-08-20 Sony Corp 電界効果型半導体装置及びその製造方法
US5757879A (en) * 1995-06-07 1998-05-26 International Business Machines Corporation Tungsten absorber for x-ray mask
US6406998B1 (en) * 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
JPH1064848A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 半導体装置の製造装置および製造方法
US5918141A (en) * 1997-06-20 1999-06-29 National Semiconductor Corporation Method of masking silicide deposition utilizing a photoresist mask
US6696746B1 (en) * 1998-04-29 2004-02-24 Micron Technology, Inc. Buried conductors
KR100319681B1 (ko) * 1998-12-02 2002-01-09 가네꼬 히사시 전계 효과 트랜지스터 및 그 제조 방법
US6686278B2 (en) * 2001-06-19 2004-02-03 United Microelectronics Corp. Method for forming a plug metal layer
TWI270180B (en) * 2004-06-21 2007-01-01 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
ITMI20070446A1 (it) * 2007-03-06 2008-09-07 St Microelectronics Srl Processo perfabbricare circuiti integrati formati su un substrato seminconduttore e comprendenti strati di tungsteno
US8372744B2 (en) * 2007-04-20 2013-02-12 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition
KR20090074561A (ko) * 2008-01-02 2009-07-07 주식회사 하이닉스반도체 반도체소자의 컨택 형성방법
US20100065949A1 (en) * 2008-09-17 2010-03-18 Andreas Thies Stacked Semiconductor Chips with Through Substrate Vias

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410883B2 (en) 2009-08-04 2022-08-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN110004429B (zh) * 2012-03-27 2021-08-31 诺发系统公司 钨特征填充
CN110004429A (zh) * 2012-03-27 2019-07-12 诺发系统公司 钨特征填充
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN104157562A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
US11901227B2 (en) 2014-09-30 2024-02-13 Lam Research Corporation Feature fill with nucleation inhibition
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill
US11355345B2 (en) 2016-08-16 2022-06-07 Lam Research Corporation Method for preventing line bending during metal fill process
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
US11978666B2 (en) 2018-12-05 2024-05-07 Lam Research Corporation Void free low stress fill
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
US12002679B2 (en) 2019-04-11 2024-06-04 Lam Research Corporation High step coverage tungsten deposition

Also Published As

Publication number Publication date
US8236691B2 (en) 2012-08-07
JP2010157700A (ja) 2010-07-15
CN101770978B (zh) 2014-04-16
TWI415218B (zh) 2013-11-11
US20100167532A1 (en) 2010-07-01
TW201029112A (en) 2010-08-01
DE102009052393A1 (de) 2010-07-01
DE102009052393B4 (de) 2017-11-16
DE102009052393B8 (de) 2018-02-08

Similar Documents

Publication Publication Date Title
CN101770978B (zh) 高长宽比的插头填充方法
US10083982B2 (en) Three-dimensional memory device having select gate electrode that is thicker than word lines and method of making thereof
EP3262685B1 (en) A metal-semiconductor alloy region for enhancing on current in a three-dimensional memory structure
CN105374688B (zh) 嵌入式晶体管
CN109314147A (zh) 具有用于竖直沟道的电荷载流子注入阱的三维存储器器件及其制造和使用方法
CN103594473B (zh) 非易失性存储器件及其制造方法
CN110088901A (zh) 具有增强的机械稳定性半导体基座的三维存储器器件及其制造方法
CN109791932A (zh) 具有漏极选择级隔离结构的三维存储器器件及其制造方法
CN108886039A (zh) 具有级位移的台阶结构的三维存储器器件及其制造方法
CN109075044A (zh) 含有多层钛氮化物扩散屏障的半导体器件以及其制造方法
CN107996000A (zh) 用于3d存储器器件中的垂直晶体管的均匀阈值电压的外延源极区
CN106169439A (zh) 布线结构、形成布线结构的方法以及半导体器件
CN103050407A (zh) 嵌入式晶体管
JP2008193078A (ja) 半導体素子の配線構造及びこれの形成方法
KR101355858B1 (ko) 수직형 트랜지스터의 매몰 비트라인 형성방법
US9093266B2 (en) Forming high aspect ratio isolation structures
US20070200169A1 (en) Gate electrode of semiconductor device and method for fabricating the same
CN1150612C (zh) Dram单元装置及其制造方法
CN109216369A (zh) 半导体器件
US20090325371A1 (en) Methods of Forming Integrated Circuit Devices Having Stacked Gate Electrodes
CN109962074A (zh) 半导体存储器结构及其制备方法
US7943474B2 (en) EDRAM including metal plates
CN105097665B (zh) 用于制造半导体器件的方法和半导体器件
CN101996946B (zh) 制造半导体器件的方法
US11062940B2 (en) Organometallic precursors, methods of forming a layer using the same and methods of manufacturing semiconductor devices using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HENGYI COMPANY

Free format text: FORMER OWNER: YAKOV SHOR

Effective date: 20150424

Free format text: FORMER OWNER: SEMEON ALTSHULER MAOR ROTLAIN YIGAL ALON DROR HORVITZ

Effective date: 20150424

Owner name: MICRON TECHNOLOGY, INC.

Free format text: FORMER OWNER: HENGYI COMPANY

Effective date: 20150424

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150424

Address after: Idaho

Patentee after: Micron Technology, Inc.

Address before: Swiss Rolle

Patentee before: NUMONYX B.V.

Effective date of registration: 20150424

Address after: Swiss Rolle

Patentee after: NUMONYX B.V.

Address before: Israel shevah

Patentee before: Y. Schur

Patentee before: Altshuler Semeon

Patentee before: Horvitz Dror

Patentee before: Rotlain Maor

Patentee before: Shor Yakov