CN1150612C - Dram单元装置及其制造方法 - Google Patents
Dram单元装置及其制造方法 Download PDFInfo
- Publication number
- CN1150612C CN1150612C CNB008049491A CN00804949A CN1150612C CN 1150612 C CN1150612 C CN 1150612C CN B008049491 A CNB008049491 A CN B008049491A CN 00804949 A CN00804949 A CN 00804949A CN 1150612 C CN1150612 C CN 1150612C
- Authority
- CN
- China
- Prior art keywords
- groove
- word line
- cell arrangement
- dram cell
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 61
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 45
- 238000009413 insulation Methods 0.000 claims description 42
- 230000004888 barrier function Effects 0.000 claims description 40
- 239000004020 conductor Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 239000011810 insulating material Substances 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 15
- 230000003628 erosive effect Effects 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 3
- 239000002362 mulch Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000008719 thickening Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及DRAM单元装置及其制造方法。位线布置在衬底(1)的沟槽下部。字线(W)除了向下伸到沟槽中的和布置在位线上的外翻边之，在衬底(1)上分布。晶体管是垂直晶体管，这些垂直晶体管的源/漏区(S/Do)布置在字线(W)下和相邻沟槽之间。电容器与上源/漏区(S/Do)连接。导电结构(L)可以将上源/漏区(S/Do)与电容器连接，这些导电结构(L)从上面和从侧面包围字线(W)，但是与字线(W)绝缘，并且界靠到上源/漏区(S/Do)。
Description
技术领域
本发明涉及一种DRAM单元装置，即具有动态自由选择存取的、位线埋在衬底中的存储单元装置，及用于其制造的一种方法。
背景技术
当今几乎仅采用包括一个晶体管和一个电容器的所谓的单晶体管存储单元作为DRAM单元装置的存储单元。存储单元的信息以电荷形式存储在电容器上。电容器与晶体管连接，使得在经字线控制晶体管时可以经位线读出电容器的电荷。
一般谋求生成具有高存储密度的DRAM单元装置。
在US 5 497 017中说明了包括单晶体管存储单元的一种DRAM单元装置。每个存储单元的位置需求可以为4F2，在此F是在所应用的工艺技术中可制作的最小结构尺寸。在硅衬底中刻蚀互相平行分布的沟槽用于生成位线。淀积不填满沟槽的一个薄的绝缘层。用钨充填沟槽用于生成位线。分别在每个沟槽的一个侧壁上除去绝缘层，使得在侧面部分地暴露出位线。通过外延生成垂直晶体管的源/漏区和沟道区。在此晶体管的下源/漏区在侧面界靠到位线上。字线横对位线和在沟槽中分布，这些沟槽布置在互相相邻晶体管之间。
发明内容
作为本发明基础的问题在于提供一种DRAM单元装置，此DRAM单元装置的存储单元各具有一个晶体管和一个电容器，此DRAM单元装置的位线是埋在衬底中的，和此DRAM单元装置的每个存储单元的位置需求是4F2，并且同时以与当今技术水准相比为较小的工艺花费可制造的。此外应提供用于制造此DRAM单元装置的一种方法。
根据本发明的一种DRAM单元装置
-具有存储单元，各具有一个垂直晶体管和一个电容器，
-在此DRAM单元装置中，衬底具有在其中分别布置了一个位线的，互相平行分布的沟槽，
-在此DRAM单元装置中，位线是布置在所属沟槽的一个下面部分中的，
-在此DRAM单元装置中，除了平行于沟槽分布的，布置在沟槽的一个第一侧壁上的条形缺口之外，沟槽的下面部分是用布置在位线和衬底之间的一种绝缘材料配备的，
-在此DRAM单元装置中，沟槽侧壁的布置在沟槽下面部分上的部分和位线的一个上表面是用一种其它绝缘材料配备的，
-在此DRAM单元装置中，字线横对位线分布，
-在此DRAM单元装置中，除了向下伸到沟槽中的和布置在位线上的外翻边之外，字线在衬底上分布，并且是通过一个绝缘层与衬底分开的，
-在此DRAM单元装置中，在沟槽中的位线上交替地布置了字线的外翻边和绝缘结构，
-在此DRAM单元装置中，在沟槽之间和在字线下布置了晶体管的上源/漏区和下源/漏区，
-在此DRAM单元装置中，在衬底中布置了其它的绝缘结构，这些绝缘结构互相分开沿沟槽互相相邻的晶体管的上源/漏区，
-在此DRAM单元装置中，晶体管的上源/漏区是与存储单元的电容器连接的。
通过具有各有一个晶体管和一个电容器的存储单元的DRAM单元装置解决此问题，在此DRAM单元装置上，衬底具有基本上互相平行分布的沟槽，在这些沟槽中分别布置了一个位线。位线布置在所属沟槽的下面部分。除了平行于沟槽分布的，布置在沟槽的一个第一侧壁上的条形缺口(Aussparung)之外，沟槽的下面部分是用布置在位线和衬底之间的一种绝缘配备的。沟槽侧壁的、布置在沟槽的下面部分上的部分和位线的上部的面是用一种其它的绝缘配备的。字线横对位线分布。除了向下伸到沟槽中的和布置在位线上的外翻边(Ausstülpung)之外，字线在衬底上延伸。绝缘的结构和字线的外翻边交替地布置在位线上的沟槽中。存储单元的晶体管构成为垂直晶体管。晶体管的上源/漏区和下源/漏区布置在沟槽之间。在衬底中布置了其它的绝缘结构，这些绝缘结构将沿沟槽互相相邻晶体管的上源/漏区互相分开。晶体管的上源/漏区与存储单元的电容器连接。
字线的外翻边起晶体管的栅电极的作用。
此外，通过用于制造具有存储单元的DRAM单元装置的一种方法解决此问题，这些存储单元各具有一个晶体管和一个电容器，在此方法中在衬底上生成一种绝缘层。在衬底中生成基本上互相平行分布的沟槽。除了平行于沟槽分布的，布置在沟槽第一侧壁上的条形缺口之外，沟槽的下面部分是用一种绝缘配备的。在沟槽的下面部分中分别生成一个位线。沟槽侧壁的、布置在沟槽下面部分上的部分和位线是用另一绝缘配备的。安放导电材料，使得充填沟槽。生成覆盖导电材料的一个保护层。如此结构化导电材料和保护层，使得生成由保护层覆盖的字线，这些字线横对位线分布和具有向下伸到沟槽中的外翻边。淀积绝缘材料并与绝缘层一起对保护层和对衬底选择性地反刻蚀，直至暴露出衬底时为止，以至于在沟槽中生成布置在字线外翻边之间的和在位线上的绝缘结构。对绝缘结构选择性地刻蚀衬底，使得在字线之间和在沟槽之间生成凹痕(Vertiefung)。在沟槽之间和在凹痕之间，在衬底中生成存储单元晶体管的上源/漏区。在上源/漏区下在衬底中生成晶体管的下源/漏区，这些下源/漏区分别界靠到缺口之一上。在凹痕中生成其它的绝缘结构。生成存储单元的电容器，将这些电容器分别与上源/漏区之一连接。在沟槽的第一侧壁上字线起晶体管的栅电极的作用，并且其它的绝缘体起栅极电介层的作用。
为了生成晶体管的源/漏区外延是不必要的，这意味着工艺简化。
对字线和对沟槽自对准地生成上源/漏区，下源/漏区，绝缘结构和其它的绝缘结构，使得DRAM单元装置可以具有高存储密度，即每个存储单元的小的位置需求。如果用其条互相平行分布的一个条形掩模生成沟槽，并且借助其条互相平行和横对沟槽分布的一个其它的条形掩模结构化字线，并且这些条具有F的宽度和相距F的间距，则一个存储单元的位置需求可以为4F2，在此F是在所采用工艺技术中可制造的最小结构尺寸。
为了避免浮体(Floating-Body)效应，如果晶体管的下源/漏区布置在沟槽和一个相邻沟槽之间和与此相邻的沟槽保持距离，则是有利的。在此情况下晶体管的布置在下源/漏区和上源/漏区之间的沟道区是与衬底的绝大部分电气连接的。
为了生成这样的下源/漏区，位线界靠到缺口上的至少一部分可以由掺杂多晶硅组成。在热处理工艺时，掺杂物从位线扩散入衬底中，并且在那里形成一个掺杂区，此掺杂区布置在沟槽和相邻沟槽之间，界靠到缺口上，并且与相邻沟槽保持距离。这个热处理工艺，例如可以用于生成栅极电介层的热氧化。
掺杂区的、布置在上源/漏区下的部分，起下源/漏区的作用。
通过凹痕可以结构化掺杂区，使得从掺杂区中生成沿沟槽互相相邻晶体管的下源/漏区，这些晶体管是互相分开的。在此情况下，在缺口范围内沿沟槽互相相邻晶体管的下源/漏区和其它的绝缘结构，交替地界靠到位线上。
另可选择地、通过衬底的下掺杂层的结构化，生成下源/漏区。通过生成沟槽来进行结构化。为了互相分开沿沟槽互相相邻晶体管的下源/漏区，在此情况下，也可以如此生成凹痕，使得它们比绝缘体的缺口较深地延伸。
通过衬底的上掺杂层的结构化，可以生成上源/漏区。通过凹痕和沟槽的生成进行结构化。因此凹痕至少是如此深，使得它们断开上掺杂层。
也可以通过注入生成上源/漏区。例如在沟槽生成之后进行注入。通过凹痕的生成进行沿位线互相相邻晶体管的上源/漏区的互相分开。
经一种导电的结构可以进行电容器与上源/漏区的连接。为此用一绝缘层覆盖晶体管的上源/漏区。字线在绝缘层上分布。上源/漏区到绝缘层上的投影如此覆盖字线到绝缘层上的投影，使得它们在字线投影两个侧面的那一侧面上延伸，使得上源/漏区的两个部分的投影界靠到字线的投影上，并且不重叠字线的投影。上源/漏区因而在横对字线的方向上具有比字线较大的尺寸。字线的侧壁是用绝缘的侧墙配备的。字线的背向上源/漏区的上表面是用绝缘的保护层配备的。导电的结构覆盖保护层和侧墙，并且重叠源/漏区的两个部分。电容器布置在导电结构上。
针对字线可以自对准地生成导电结构，并且导电结构不放大存储单元的位置需求。例如，在凹痕的生成之前，通过绝缘材料的淀积和反刻蚀生成侧墙。在绝缘结构生成之后，以这样的厚度淀积导电材料，使得不填满字线之间的间隙。生成一个掩模，此掩模覆盖导电材料的、布置在字线之上部分的水平表面。对掩模选择性地刻蚀导电材料和衬底。因而，去除导电材料的、布置在字线之间的部分。在此，从导电材料中形成导电结构，和在衬底中生成凹痕。
可以自对准地生成掩模，使得不放大存储单元的位置需求。
生成掩模的一种可能性在于，非保形地淀积绝缘材料，使得导电材料的、布置在字线之上部分的、水平表面上的绝缘材料是最厚的。由绝缘材料生成掩模，此时反刻蚀绝缘材料，直到暴露出导电材料的、布置在字线之间的部分时为止。在此情况下，除了导电材料的、布置在字线之上部分的水平表面之外，掩模也覆盖导电材料的垂直于此分布的面。
生成掩模的一种其它可能性在于，首先在淀积含有掺杂多晶硅的导电材料之后，淀积和反刻蚀一种辅助材料，直到部分地暴露出导电材料的侧面时为止。随后实施热氧化，使得在导电材料的、暴露出的部分上生成掩模。随后除去辅助材料。
为了提高位线的导电能力，可以将此位线部分地由金属组成。除了钼或钽之外，如果衬底由硅组成的话，钨是特别适合的，因为硅和钨具有近似相同的热膨胀系数，以至于避免机械应力和在温度变化时由此产生的失效。
为了防止从位线的金属中和从衬底的硅中，或如果已安排了的话，从位线的多晶硅中，由于扩散而形成具有较小导电能力的一种金属硅化物，在金属和硅或多晶硅之间安排一种扩散阻挡层是有利的。例如位线的下面部分由金属组成。在其上布置了含氮的扩散阻挡层。在扩散阻挡层上布置了界靠到缺口上的多晶硅。
为了避免基于字线边棱上的高电场的泄漏电流，在生成字线之后实施热氧化是有利的，以至于在字线边棱上加厚其它绝缘的由字线覆盖的部分。
为了提高字线的导电能力，字线可以由两部分组成。字线的包括外翻边的下面部分，尤其由掺杂的多晶硅组成。字线的、布置在第一部分上的第二部分，例如可以由像硅化钨那样的金属硅化物组成。字线也可以由掺杂的多晶硅，由布置在其上的，例如含氮的扩散阻挡层，和由布置在其上的例如钨金属组成。
绝缘层，绝缘体，其它的绝缘，绝缘的结构，其它的绝缘结构和掩模，例如由SiO2或由氮化硅组成。然而其它的绝缘材料也在本发明的范围之内。
对于保护层和侧墙适用同一内容。如果绝缘层例如由SiO2组成的话，保护层则尤其由氮化硅组成，以便使选择性的刻蚀成为可能。
衬底可以由适合于晶体管的一种另外的材料代替由硅组成。例如衬底可以含有GaAs。
附图说明
以下借助附图详述本发明的实施例。
图1展示在已生成一个第一绝缘层，由氮化硅制的一个层，一个第二绝缘层，沟槽和一种绝缘体之后，通过衬底的截面图。
图2展示在已生成位线和第一掺杂区之后，来自图1中的截面图。
图3a展示在已生成一种其它的绝缘，第二掺杂区，字线，一个保护层和侧墙之后，来自图2中的截面图。
图3b展示在来自图3a中的工艺步骤之后，通过衬底的平行于来自图3a中截面图的截面图。
图3c展示在来自图3a中的工艺步骤之后，通过衬底的垂直于来自图3a中截面图的截面图。
图3d展示在来自图3a中的工艺步骤之后，通过衬底的平行于来自图3c中截面图的截面图。
图3e展示对衬底的俯视图，在此俯视图中表示了第一绝缘层，位线，绝缘，其它的绝缘，字线和侧墙。
图4a展示在已生成绝缘结构，一个掩模，凹痕，导电结构，其它的绝缘结构，上源/漏区，沟道区和下源/漏区之后，来自图3a中的截面图。
图4b展示在来自图4a中的工艺步骤之后，来自图3b中的截面图。
图4c展示在来自图4a中的工艺步骤之后，来自图3c中的截面图。
图4d展示在来自图4a中的工艺步骤之后，来自图3d中的截面图。
图5展示在已生成存储节点，导电的侧墙和一个电容器板之后，来自图4d中的截面图。
这些图是不符合比例的。
具体实施方式
在实施例中安排了由单晶硅制的衬底1。
在衬底1的一个表面上以约20nm的厚度淀积SiO2，使得生成一个第一绝缘层I1。以约50nm的厚度淀积氮化硅，用于生成由氮化硅N制的层。以约200nm的厚度淀积SiO2用于生成一个第二绝缘层I2(请参阅图1)。
借助一个条形的第一光刻胶掩模结构化第二绝缘层I2，由氮化硅N制的层和第一绝缘层I1，使得部分地暴露出衬底1，光刻胶掩模的条约100nm宽和具有相距约100nm的间距。然后除去第一光刻胶掩模。例如用HBr刻蚀衬底1约500nm深，使得生成沟槽G(请参阅图1)。结构化的第二绝缘层I2在此起掩模的作用。
实施热氧化，用于生成约10nm厚的绝缘层I3。绝缘层I3覆盖沟槽G的侧壁和底面(请参阅图1)。
随后以约50nm的厚度淀积就地掺杂的多晶硅。化学机械抛光，直到除去第二绝缘层I2时为止。随后将多晶硅反刻蚀约400nm深。
借助其条不覆盖沟槽G的第一侧壁的一种条形的第二光刻胶掩模(未示出)，除去绝缘层I3的暴露出的部分(请参阅图2)。例如HF适合于作为刻蚀剂。由氮化硅N制的层保护第一绝缘层I1的部分。
随后以约50nm的厚度淀积其它的就地掺杂的多晶硅，并且通过化学机械抛光反磨削，直到暴露出由氮化硅N制的层时为止。
通过用n掺杂离子注入，在衬底1中生成条形的第一掺杂区D1，这些第一掺杂区D1布置在沟槽G之间，并且界靠到衬底1的表面上(请参阅图2)。第一掺杂区D1约20nm厚。
随后反刻蚀多晶硅约330nm深。沟槽G中的掺杂多晶硅形成布置在沟槽G下面部分中的位线B。在沟槽G的下面部分中绝缘层I3分别具有在第一侧壁上的一个条形的缺口，在此缺口上位线B界靠到衬底1上(请参阅图2)。
实施热氧化用于除去刻蚀残余物，并且随后通过湿法刻蚀除去由此生成的SiO2。除去由氮化硅N制的层。
实施热氧化用于生成另一个绝缘层I4。此绝缘层I4约5nm厚，并且覆盖沟槽G侧壁的布置在沟槽G下面部分上的部分和位线B的上表面(请参阅图3a至3e)。热氧化起热处理工艺的作用，通过此热处理工艺掺杂物从位线B扩散到衬底1中，并且在那里形成第二掺杂区D2(请参阅图3a，3b)。第二掺杂区D2中的每一个都界靠到那个沟槽G上，在这个沟槽G中布置了掺杂物从中扩散的那个位线，用此掺杂物已生成第二掺杂区D2。第二掺杂区D2是布置在此沟槽和一个相邻的沟槽之间的，界靠到沟槽G的缺口上，并且是与相邻的沟槽保持距离的。
随后以约50nm的厚度淀积就地掺杂的多晶硅，使得充填沟槽G。在其上以约80nm的厚度淀积硅化钨。以约50nm的厚度淀积氮化硅用于生成保护层S(请参阅图3a至3d)。
借助一个条形的第三光刻胶掩模(未示出)刻蚀氮化硅、硅化钨和多晶硅，直到暴露出其它绝缘层I4的、布置在位线B上的部分时为止，此第三光刻胶掩模的条垂直于第一光刻胶掩模的条分布，约100nm宽，并且具有相距约100nm的间距。从多晶硅和硅化钨中由此产生垂直于位线B分布的字线W，这些字线W具有向下的外翻边，这些外翻边伸到沟槽G中(请参阅图3a至3e)。
除去第三光刻胶掩模。实施热氧化，用于减小泄漏电流，使得逐段直到字线W下地加厚其它的绝缘层I4。因此在字线W的边棱范围内加厚其它的绝缘层I4。这种热氧化，相当于在平面晶体管上的、所谓的再氧化工艺。
以约10nm的厚度淀积和反刻蚀氮化硅，用于生成绝缘的侧墙Sp(请参阅图3a至3e)。侧墙Sp覆盖字线W的侧壁以及绝缘层I3和其它绝缘层I4的部分。
随后以约50nm的厚度淀积和化学机械抛光SiO2，直到暴露出保护层S时为止。随后反刻蚀SiO2，直到暴露出衬底1时为止。因此在沟槽中生成绝缘的结构I5，使得在所属位线B上的每个沟槽G中交替地布置了字线W的外翻边和绝缘的结构I5(请参阅图4a至4d)。
随后以约10nm的厚度淀积就地掺杂的多晶硅。此厚度是如此地微小，以至于不能填满字线W之间的间隙。
借助相当于第一光刻胶掩模的一个条形的第四光刻胶掩模(未示出)，除去沟槽G上的多晶硅。
除去第四光刻胶掩模。以具有高速率的CVD法淀积SiO2用于生成掩模M，使得在多晶硅的、布置在字线W之上部分的、水平表面上的SiO2，与很下面的位置相比，大致两倍那么厚地，即约20nm地生长。
随后将SiO2刻蚀约10nm深，使得暴露出多晶硅的布置在字线W之间的部分。从SiO2中因此生成掩模M(请参阅图4a至4d)。
例如用HBr对掩模M和绝缘的结构I5选择性地刻蚀多晶硅和衬底1，使得在字线W之间，也就是在沟槽G之间生成凹痕V(请参阅图4b和4d)。凹痕V约450nm深，以至于它们比绝缘层I3的缺口达到较深的深度。
通过凹痕V从第一掺杂区D1中生成晶体管的上源/漏区S/Do。此外从多晶硅中生成与上源/漏区S/Do连接的导电结构L。由于用第四光刻胶掩模的以前的刻蚀工艺，沿字线W互相相邻的导电结构L是互相分开的。此外通过凹痕V从第二掺杂区D2中生成晶体管的下源/漏区S/Du(请参阅图4a和4d)。在沟槽的第一侧壁上字线起晶体管栅电极的作用，而其它的绝缘起栅极电介层的作用。衬底1的布置在每个晶体管的上源/漏区S/Do和下源/漏区S/Du之间的部分起晶体管的沟道区的作用。
随后以约100nm的厚度淀积和通过化学机械抛光平面化SiO2。在凹痕V中因此生成其它的绝缘结构I6(请参阅图4b和4d)。
通过光刻法暴露出导电结构L(请参阅图5)。随后以约500nm的厚度淀积就地掺杂的多晶硅。在其上以约100nm的厚度淀积硅化钨。通过光刻法从硅化钨和多晶硅中生成电容器的与导电结构L连接的存储节点K(请参阅图5)。
通过导电的侧墙Sp′放大存储节点K的一个表面，通过约20nm厚度的硅化钨的淀积和随后的反刻蚀生成这些导电的侧墙Sp′。以约6nm的厚度淀积和约1nm深地氧化氮化硅，用于生成电容器电介层KD。以约100nm的厚度淀积氮化钛用于生成对于电容器为共同的电容器板P(请参阅图5)。
在实施例中生成具有存储单元的一种DRAM单元装置，这些存储单元分别包括晶体管之一和电容器中的与此连接的一个。
实施例的同样属于本发明范围中的许多变型是可以设想的。因此可以将层，沟槽，结构，凹痕和区的尺寸与各自的要求适配。同一的内容适用于材料的选择。
Claims (12)
1.DRAM单元装置
-具有存储单元，各具有一个垂直晶体管和一个电容器，
-在此DRAM单元装置中，衬底(1)具有在其中分别布置了一个位线(B)的，互相平行分布的沟槽(G)，
-在此DRAM单元装置中，位线(B)是布置在所属沟槽(G)的一个下面部分中的，
-在此DRAM单元装置中，除了平行于沟槽(G)分布的，布置在沟槽(G)的一个第一侧壁上的条形缺口之外，沟槽(G)的下面部分是用布置在位线(B)和衬底(1)之间的一种绝缘材料(I3)配备的，
-在此DRAM单元装置中，沟槽(G)侧壁的布置在沟槽(G)下面部分上的部分和位线(B)的一个上表面是用一种其它绝缘材料(I4)配备的，
-在此DRAM单元装置中，字线(W)横对位线(B)分布，
-在此DRAM单元装置中，除了向下伸到沟槽(G)中的和布置在位线(B)上的外翻边之外，字线(W)在衬底(1)上分布，并且是通过一个绝缘层(I1)与衬底(1)分开的，
-在此DRAM单元装置中，在沟槽(G)中的位线(B)上交替地布置了字线(W)的外翻边和绝缘结构(I5)，
-在此DRAM单元装置中，在沟槽(G)之间和在字线(W)下布置了晶体管的上源/漏区(S/Do)和下源/漏区(S/Du)，
-在此DRAM单元装置中，在衬底(1)中布置了其它的绝缘结构(I6)，这些绝缘结构(I6)互相分开沿沟槽(G)互相相邻的晶体管的上源/漏区(S/Do)，
-在此DRAM单元装置中，晶体管的上源/漏区(S/Do)是与存储单元的电容器连接的。
2.按权利要求1的DRAM单元装置，
在此DRAM单元装置中，在沟槽(G)和一个相邻的沟槽(G)之间布置了晶体管的下源/漏区(S/Du)，并且是与相邻的沟槽(G)保持距离的。
3.按权利要求1或2的DRAM单元装置，
-在此DRAM单元装置中，存储单元之一的晶体管的上源/漏区(S/Do)是用绝缘层(I1)覆盖的，
-在此DRAM单元装置中，字线(W)在绝缘层(I1)上分布，
-在此DRAM单元装置中，上源/漏区(S/Do)到绝缘层(I1)上的投影，如此重叠字线(W)到绝缘层(I1)上的投影，使得它是在字线(W)投影的两个侧面的那个侧面上延伸的，使得上源/漏区(S/Do)两个部分的投影界靠到字线(W)的投影上，而不重叠字线(W)的投影，
-在此DRAM单元装置中，字线(W)是用绝缘的侧墙(Sp)覆盖的，
-在此DRAM单元装置中，字线(W)的背向上源/漏区(S/Do)的一个上表面是用一个绝缘的保护层(S)覆盖的，
-其中，导电结构(L)覆盖保护层(S)和侧墙(Sp)，并且重叠上源/漏区(S/Do)的两个部分，
-其中，存储单元的电容器是布置在导电结构上的。
4.按权利要求1或2的DRAM单元装置，
-在此DRAM单元装置中，其它的绝缘结构(I6)互相分开沿沟槽(G)互相相邻晶体管的下源/漏区(S/Du)，
-在此DRAM单元装置中，沿沟槽(G)互相相邻晶体管的下源/漏区(S/Du)和其它的绝缘结构(I6)交替地在缺口的范围中界靠到位线(B)上。
5.按权利要求1或2的DRAM单元装置，
-在此DRAM单元装置中，在字线(W)的边棱上其它绝缘材料(I4)的由字线(W)覆盖的部分是加粗的。
6.用于制造DRAM单元装置的方法，
-在此方法上，在衬底(1)上生成一个绝缘层(I1)，
-在此方法上，在衬底(1)上生成互相平行分布的沟槽(G)，
-在此方法上，除了平行于沟槽(G)分布的，布置在沟槽(G)第一侧壁上的条形缺口之外，用一种绝缘材料(I3)配备沟槽(G)的下面部分，
-在此方法上，在沟槽(G)的下面部分中分别生成一个位线(B)，
-在此方法上，用一种其它的绝缘材料(I4)配备沟槽(G)侧壁的布置在沟槽(G)的下面部分上的部分和位线(B)，
-在此方法上，安放导电材料，使得充填沟槽(G)，
-在此方法上，生成覆盖导电材料的一个保护层(S)，
-在此方法上，如此结构化导电材料和保护层(S)，使得生成由保护层(S)覆盖的字线(W)，这些字线(W)横对位线(B)分布和具有向下伸到沟槽(G)中的外翻边，
-在此方法上，淀积和与绝缘层(S)一起对保护层(S)和对衬底(1)选择性地反刻蚀绝缘材料，直到暴露出衬底(1)时为止，使得在沟槽(G)中生成绝缘结构(I5)，这些绝缘结构(I5)是布置在字线(W)的外翻边之间和位线(B)上的，
-在此方法上，对绝缘结构(I5)选择性地刻蚀衬底(1)，使得在字线(W)之间和在沟槽(G)之间生成凹痕(V)，
-在此方法上，在衬底(1)中的沟槽(G)之间和凹痕(V)之间生成存储单元晶体管的上源/漏区(S/Do)
-在此方法上，在衬底(1)中在上源/漏区(S/Do)下生成晶体管的下源/漏区(S/Du)，这些下源/漏区(S/Du)是分别界靠到缺口之一上的，
-在此方法上，在凹痕(V)中生成其它的绝缘结构(I6)，
-在此方法上，生成存储单的电容器，这些电容器是分别与上源/漏区(S/Do)之一连接的。
7.按权利要求6的方法，
-在此方法上，位线(B)的界靠到缺口上的至少一个部分由掺杂的多晶硅组成，
-在此方法上，实施一个热处理工艺，使得掺杂物从位线(B)中扩散入衬底(1)中，并且形成一个掺杂区(D2)，此掺杂区(D2)是布置在位线(B)的布置在其中的沟槽(G)和一个相邻沟槽(G)之间的，界靠到缺口上，并且是与相邻沟槽(G)保持距离的。
8.按权利要求6或7的方法，
-在此方法上，在生成凹痕(V)之前通过绝缘材料的淀积和反刻蚀生成覆盖字线(W)侧壁的侧墙(Sp)，
-在此方法上，在生成绝缘结构(I5)之后以这样的厚度淀积导电材料，使得不填满字线(W)之间的间隙，
-在此方法上，除去导电材料的布置在沟槽(G)上的部分，
-在此方法上，生成覆盖导电材料的布置在字线(W)之上部分的水平表面的掩模(M)，
-在此方法上，为了生成凹痕(V)对掩模(M)选择性地刻蚀导电材料和衬底(1)，使得由导电材料形成界靠到上源/漏区(S/Do)上的导电结构(L)，
-在此方法上，在导电结构(L)上生成电容器。
9.按权利要求8的方法，
-在此方法上，为了生成掩模(M)非保形地淀积绝缘材料，使得在导电材料的、布置在字线(W)之上部分的水平表面上的绝缘材料是最厚的，
-在此方法上，生成由绝缘材料制的掩模(M)，此时反刻蚀绝缘材料，直到暴露出导电材料的、布置在字线(W)之间的部分时为止。
10.按权利要求8的方法，
-在此方法上，导电材料含有掺杂的多晶硅，
-在此方法上，在淀积导电材料之后，淀积和反刻蚀一种辅助材料，直到暴露出导电材料的侧面时为止，
-在此方法上，实施热氧化，使得在导电材料暴露出的部分上生成掩模，
-在此方法上，除去辅助材料。
11.按权利要求6或7的方法，
-在此方法上，如此生成凹痕(V)，使得它们比绝缘材料(I3)的缺口较深地延伸。
12.按权利要求6或7的方法，
-在此方法上，在生成字线(W)之后，如此实施热氧化，使得在字线(W)的边棱上加厚其它绝缘材料(I4)的由字线(W)覆盖的部分。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19911148A DE19911148C1 (de) | 1999-03-12 | 1999-03-12 | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| DE19911148.0 | 1999-03-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1343371A CN1343371A (zh) | 2002-04-03 |
| CN1150612C true CN1150612C (zh) | 2004-05-19 |
Family
ID=7900802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008049491A Expired - Fee Related CN1150612C (zh) | 1999-03-12 | 2000-03-10 | Dram单元装置及其制造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6504200B2 (zh) |
| EP (1) | EP1161770A1 (zh) |
| JP (1) | JP3786836B2 (zh) |
| KR (1) | KR100403442B1 (zh) |
| CN (1) | CN1150612C (zh) |
| DE (1) | DE19911148C1 (zh) |
| TW (1) | TW461086B (zh) |
| WO (1) | WO2000055904A1 (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19914490C1 (de) | 1999-03-30 | 2000-07-06 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| DE19950364A1 (de) | 1999-10-19 | 2001-04-26 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mindestens einem Kondensator und Verfahren zu deren Herstellung |
| DE10028424C2 (de) * | 2000-06-06 | 2002-09-19 | Infineon Technologies Ag | Herstellungsverfahren für DRAM-Speicherzellen |
| KR100652370B1 (ko) * | 2000-06-15 | 2006-11-30 | 삼성전자주식회사 | 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법 |
| KR100473476B1 (ko) * | 2002-07-04 | 2005-03-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| TWI225691B (en) * | 2003-03-14 | 2004-12-21 | Nanya Technology Corp | A vertical NROM cell and method for fabrication the same |
| DE10326330A1 (de) * | 2003-06-11 | 2005-01-05 | Infineon Technologies Ag | Verfahren und Hilfstransistorstruktur zur Herstellung einer Halbleiterspeichereinrichtung |
| KR100660880B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 복수의 스토리지 노드 전극들을 구비하는 반도체 메모리소자의 제조 방법 |
| US7859026B2 (en) * | 2006-03-16 | 2010-12-28 | Spansion Llc | Vertical semiconductor device |
| US20080315326A1 (en) * | 2007-06-21 | 2008-12-25 | Werner Graf | Method for forming an integrated circuit having an active semiconductor device and integrated circuit |
| US7952138B2 (en) * | 2007-07-05 | 2011-05-31 | Qimonda Ag | Memory circuit with field effect transistor and method for manufacturing a memory circuit with field effect transistor |
| JP2009182105A (ja) * | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR100979240B1 (ko) * | 2008-04-10 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| US8786014B2 (en) * | 2011-01-18 | 2014-07-22 | Powerchip Technology Corporation | Vertical channel transistor array and manufacturing method thereof |
| KR101168338B1 (ko) * | 2011-02-28 | 2012-07-31 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 제조방법 |
| FR3023647B1 (fr) | 2014-07-11 | 2017-12-29 | Stmicroelectronics Rousset | Transistor vertical pour memoire resistive |
| CN113497129B (zh) * | 2020-04-07 | 2023-12-01 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208657A (en) * | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
| US4824793A (en) * | 1984-09-27 | 1989-04-25 | Texas Instruments Incorporated | Method of making DRAM cell with trench capacitor |
| US5225697A (en) * | 1984-09-27 | 1993-07-06 | Texas Instruments, Incorporated | dRAM cell and method |
| JPH02159058A (ja) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | 半導体メモリセル |
| KR940006679B1 (ko) * | 1991-09-26 | 1994-07-25 | 현대전자산업 주식회사 | 수직형 트랜지스터를 갖는 dram셀 및 그 제조방법 |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| KR0147584B1 (ko) * | 1994-03-17 | 1998-08-01 | 윤종용 | 매몰 비트라인 셀의 제조방법 |
| US5497017A (en) * | 1995-01-26 | 1996-03-05 | Micron Technology, Inc. | Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors |
| DE19519159C2 (de) * | 1995-05-24 | 1998-07-09 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| EP0766312B1 (de) * | 1995-09-26 | 2002-01-16 | Infineon Technologies AG | Selbstverstärkende DRAM-Speicherzellenanordnung |
| US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
| US5892707A (en) * | 1997-04-25 | 1999-04-06 | Micron Technology, Inc. | Memory array having a digit line buried in an isolation region and method for forming same |
| EP0899790A3 (de) * | 1997-08-27 | 2006-02-08 | Infineon Technologies AG | DRAM-Zellanordnung und Verfahren zu deren Herstellung |
| EP0924766B1 (de) * | 1997-12-17 | 2008-02-20 | Qimonda AG | Speicherzellenanordnung und Verfahren zu deren Herstellung |
| EP0945901A1 (de) * | 1998-03-23 | 1999-09-29 | Siemens Aktiengesellschaft | DRAM-Zellenanordnung mit vertikalen Transistoren und Verfahren zu deren Herstellung |
-
1999
- 1999-03-12 DE DE19911148A patent/DE19911148C1/de not_active Expired - Lifetime
-
2000
- 2000-03-01 TW TW089103596A patent/TW461086B/zh not_active IP Right Cessation
- 2000-03-10 JP JP2000606049A patent/JP3786836B2/ja not_active Expired - Fee Related
- 2000-03-10 WO PCT/DE2000/000756 patent/WO2000055904A1/de active IP Right Grant
- 2000-03-10 EP EP00916811A patent/EP1161770A1/de not_active Withdrawn
- 2000-03-10 KR KR10-2001-7011606A patent/KR100403442B1/ko not_active IP Right Cessation
- 2000-03-10 CN CNB008049491A patent/CN1150612C/zh not_active Expired - Fee Related
-
2001
- 2001-09-12 US US09/951,243 patent/US6504200B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010104379A (ko) | 2001-11-24 |
| TW461086B (en) | 2001-10-21 |
| US20020079527A1 (en) | 2002-06-27 |
| EP1161770A1 (de) | 2001-12-12 |
| JP2002539642A (ja) | 2002-11-19 |
| CN1343371A (zh) | 2002-04-03 |
| WO2000055904A1 (de) | 2000-09-21 |
| KR100403442B1 (ko) | 2003-10-30 |
| US6504200B2 (en) | 2003-01-07 |
| DE19911148C1 (de) | 2000-05-18 |
| JP3786836B2 (ja) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1150612C (zh) | Dram单元装置及其制造方法 | |
| CN1045349C (zh) | 具有覆埋位线元件的半导体器件及其制备方法 | |
| US9087856B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| US8207566B2 (en) | Vertical channel transistor and method of fabricating the same | |
| KR100613526B1 (ko) | 종형 트랜지스터 셀 및 트랜지스터 제어 메모리 셀의 제작방법 및 그 구조 | |
| JP4960181B2 (ja) | 集積回路 | |
| CN1278384C (zh) | 制造半导体器件的方法 | |
| CN101740500B (zh) | 制造包括垂直沟道晶体管的半导体器件的方法 | |
| US8936990B2 (en) | Manufacturing method of power transistor device with super junction | |
| US20040232466A1 (en) | Memory cell with trench capacitor and vertical select transistor and an annular contact-making region formed between them | |
| JP2000031422A (ja) | 半導体ディバイスおよびその製造方法 | |
| CN103545373A (zh) | 半导体器件及其制造方法 | |
| CN1553494A (zh) | 半导体集成电路器件 | |
| CN115188763A (zh) | 半导体结构及半导体结构的制备方法 | |
| US20190198505A1 (en) | Method for preparing a semiconductor memory structure | |
| CN1507034A (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
| US7312114B2 (en) | Manufacturing method for a trench capacitor having an isolation collar electrically connected with a substrate on a single side via a buried contact for use in a semiconductor memory cell | |
| US20130049085A1 (en) | Dynamic random access memory and method for fabricating the same | |
| CN1122311C (zh) | 具有金属硅化物薄膜的半导体器件及制造方法 | |
| US20020123198A1 (en) | Method of fabricating a self-aligned shallow trench isolation | |
| US20060003536A1 (en) | Method for fabricating a trench capacitor with an insulation collar which is electrically connected to a substrate on one side via a buried contact, in particular for a semiconductor memory cell | |
| CN110943130A (zh) | 晶体管、半导体存储器及其制造方法 | |
| CN114927523A (zh) | 半导体结构及半导体结构的制备方法 | |
| CN1216863A (zh) | 纵向晶体管 | |
| US7993985B2 (en) | Method for forming a semiconductor device with a single-sided buried strap |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040519 |