CN101740500B - 制造包括垂直沟道晶体管的半导体器件的方法 - Google Patents
制造包括垂直沟道晶体管的半导体器件的方法 Download PDFInfo
- Publication number
- CN101740500B CN101740500B CN2009101510867A CN200910151086A CN101740500B CN 101740500 B CN101740500 B CN 101740500B CN 2009101510867 A CN2009101510867 A CN 2009101510867A CN 200910151086 A CN200910151086 A CN 200910151086A CN 101740500 B CN101740500 B CN 101740500B
- Authority
- CN
- China
- Prior art keywords
- layer
- rod structure
- etching
- substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 88
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims abstract description 212
- 239000011229 interlayer Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000002161 passivation Methods 0.000 claims description 32
- 239000007789 gas Substances 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 239000005368 silicate glass Substances 0.000 claims description 7
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000000717 retained effect Effects 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 239000004341 Octafluorocyclobutane Substances 0.000 claims description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 3
- 239000007924 injection Substances 0.000 claims 3
- 239000000243 solution Substances 0.000 claims 3
- 238000009413 insulation Methods 0.000 abstract 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 16
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及制造包括垂直沟道晶体管的半导体器件的方法。一种制造半导体器件的方法，包括：在衬底上形成多个柱结构，在柱结构的侧壁上形成栅电极，形成在柱结构之间掩埋的牺牲层，蚀刻牺牲层和衬底以在衬底中形成沟槽，形成在沟槽上掩埋的第一层间绝缘图案并基本同时移除保留的牺牲层，和在第一层间绝缘图案上形成第二层间绝缘图案并掩埋于柱结构之间。
Description
相关申请
本发明要求2008年11月13日提交的韩国专利申请10-2008-0112677的优先权，通过引用将其全部内容并入本文。
技术领域
本发明涉及制造半导体器件的方法，并且更具体涉及制造包括垂直沟道晶体管的半导体器件的方法。
背景技术
随着半导体器件变得高度集成，衬底上集成的单元的尺寸变得更小。千兆字节动态随机存取存储器(DRAM)器件中的晶体管通常需要约4F2的尺寸，其中F表示最小的特征尺寸。因此，已经通过提高DRAM器件的集成规模并确保晶体管的沟道长度来引入垂直沟道晶体管作为提高单元效率的方法。垂直沟道晶体管包括其中在向上和向下延伸的方向上即在垂直方向上形成沟道的晶体管，其具有包围在衬底上垂直延伸的有源柱(active pillar)的围绕型垂直栅极。
图1A说明包括通常的垂直沟道晶体管的半导体器件的平面图。图1B说明沿着线X-X’和Y-Y’截取的图1A中显示的半导体器件的截面图。
参考图1A和1B，在衬底11上形成多个柱结构13。每个柱结构13包括有源柱11A和硬掩模层12的堆叠结构。形成垂直栅极15来包围有源柱11A的上部侧壁。通过实施离子注入工艺在衬底11中形成掩埋位线17。通过沟槽18使得掩埋位线17彼此隔离。在垂直栅极15和有源柱11A之间形成栅极绝缘层14。沿着第二方向即沿着线Y-Y’的方向在包括垂直栅极15的柱结构13的侧壁上形成钝化层16。在沟槽18中形成第二层间绝缘层19B。在其中不形成字线20的柱结构13之间形成第一层间绝缘层19A。附图标记19表示包括第一层间绝缘层19A和第二层间绝缘层19B的层间绝缘层19。
在该通常方法中，镶嵌字线(DWL)工艺用于形成联接相邻垂直栅极15的字线20，如图2所示。
图2说明通常的镶嵌字线工艺的截面图。该截面图是沿着图1A中显示的半导体器件的线X-X’和Y-Y’所截取。
镶嵌字线工艺包括：使用沟槽18隔离掩埋位线17，形成在柱结构13之间掩埋的第二层间绝缘层19B，和蚀刻第二层间绝缘层19B以形成镶嵌图案21。图1B中显示的字线20将掩埋于镶嵌图案21上方。
然而，在通常方法中，考虑到间隙填充特性和物质的性能例如硬度，第一层间绝缘层19A包括硼磷硅酸盐玻璃(BPSG)，第二层间绝缘层19B包括旋涂电介质(SOD)层。而且，钝化层16包括氮化物基层，以减少包含于第一层间绝缘层19A中导电杂质例如磷(P)渗透进入有源柱11A。
在通常方法中，形成镶嵌图案21之后，移除由镶嵌图案21暴露的钝化层16的部分。使用磷酸移除钝化层16。然而，层间绝缘层19可受到磷酸的损伤。
具体地，如图3所示，第一层间绝缘层19A可由于磷酸而在衬垫区域中坍塌，导致在衬垫区域中的字线20的末端形成桥接。原因是包括BPSG的第一层间绝缘层19A比包括SOD的第二层间绝缘层19B受到磷酸的损伤更大。
为了克服这种限制，已经提出使用SOD层如同第二层间绝缘层19B一样来形成第一层间绝缘层19A的技术。然而，如果由于在用于形成沟槽18的第一层间绝缘层19A的蚀刻工艺期间可产生未对准，导致保留的第一层间绝缘层19A沿着第一方向即沿着线X-X’方向的厚度在柱结构13的一侧和另一侧不同，由此在柱结构13和第一层间绝缘层19A之间可产生应力不平衡。如果第一层间绝缘层19A形成为包括BPSG的话，那么这种应力不平衡可不引起许多局限。然而，第一层间绝缘层19A形成为包括SOD层的话，那么柱结构13可能弯曲，如图4所示。原因是SOD比BPSG具有更大的层间应力。
发明内容
本发明的实施方案涉及提供制造半导体器件的方法，其可减少当在包括垂直沟道晶体管的半导体器件中形成字线时在衬垫区域中在字线末端产生桥接。
本发明的实施方案还涉及提供制造半导体器件的方法，当在包括垂直沟道晶体管的半导体器件中形成用于掩埋位线的沟槽时，其可减小柱结构的弯曲。
根据本发明的一个方面，提供一种制造半导体器件的方法。所述方法包括：在衬底上形成多个柱结构，在柱结构的侧壁上形成栅电极，形成在柱结构之间掩埋的牺牲层，蚀刻牺牲层和衬底以在衬底中形成沟槽，形成在沟槽上掩埋的第一层间绝缘图案并基本同时移除保留的牺牲层；和在第一层间绝缘图案上形成第二层间绝缘图案并掩埋于柱结构之间。
牺牲层的形成可包括使用比第一层间绝缘图案具有较小层间应力的材料。牺牲层可包括硼磷硅酸盐玻璃(BPSG)层。第一层间绝缘图案可包括旋涂电介质(SOD)层。
根据本发明的另一个方面，提供一种制造半导体器件的方法。所述方法包括：在衬底上形成多个柱结构，在柱结构侧壁上形成栅电极，形成在柱结构之间掩埋的层间绝缘层，实施第一凹陷蚀刻工艺以使层间绝缘层凹陷至一定厚度，蚀刻通过第一凹陷蚀刻工艺暴露的栅电极部分以形成垂直栅极，实施第二凹陷蚀刻工艺以使保留的层间绝缘层凹陷至一定厚度从而由此暴露垂直栅极的部分，形成在柱结构之间掩埋的导电层，和蚀刻导电层以形成联接相邻垂直栅极的字线。
在形成栅电极之后，所述方法可还包括：实施离子注入工艺来注入杂质进入柱结构之间的衬底的部分以形成用于形成掩埋位线的杂质区域，在衬底结构上形成钝化层，形成在柱结构之间掩埋的牺牲层，蚀刻牺牲层、钝化层和衬底以在衬底中形成沟槽，和移除保留的牺牲层和钝化层。牺牲层的形成可包括使用比层间绝缘层具有较小层间应力的材料。牺牲层可包括硼磷硅酸盐玻璃(BPSG)层，层间绝缘层包括旋涂电介质(SOD)层。
附图说明
图1A说明包括通常的垂直沟道晶体管的半导体器件的平面图。
图1B说明沿线X-X’和Y-Y’截取的图1A显示的半导体器件的截面图。
图2说明通常的镶嵌字线工艺的截面图，该截面图是沿着图1A中显示的半导体器件的线X-X’和Y-Y’所截取。
图3说明显示在衬垫区域中在字线末端产生的桥接的显微照相视图(Nit剥离之后，在DWL衬垫区域中产生桥接)。
图4说明显示由层间绝缘层的应力所导致的柱结构弯曲的显微照相视图。
图5说明根据本发明一个实施方案的包括垂直沟道晶体管的半导体器件的平面图。
图6A到6F说明根据本发明的实施方案制造半导体器件的方法的截面图，该截面图是沿着图5中显示的半导体器件的线X-X’和Y-Y’所截取。
具体实施方式
本发明的其它目的和优点可以通过以下描述来理解，并且通过参考本发明的实施方案可变得显而易见。
本发明的实施方案涉及制造包括垂直沟道晶体管的半导体器件的方法。根据本发明的实施方案，通过直接图案化导电层来形成字线，可省略用于形成字线的镶嵌图案形成工艺，因此改善工艺效率。此外，在形成镶嵌图案时可出现的局限可显著减小。因此，可防止衬垫区域中在字线末端产生桥接。
此外，根据本发明的一些实施方案，使用比包括旋涂电介质(SOD)层的层间绝缘层具有较小层间应力的包括硼磷硅酸盐玻璃(BPSG)的牺牲层，形成用于形成掩埋位线的沟槽。因此，即使当形成沟槽时产生未对准，柱结构也不会坍塌。而且，通过在形成沟槽之后移除牺牲层和钝化层，可增加柱结构之间的间隔。
此外，根据本发明的一些实施方案，使用基本相同的材料即SOD形成第一层间绝缘层和第二层间绝缘层。因此，可防止在蚀刻工艺期间，由蚀刻气体或者蚀刻溶液所导致的对层间绝缘层实施的工艺之间的差异、特别是蚀刻速率或者蚀刻程度之间的差异引起的可能出现的局限。
将参考附图详细描述本发明的实施方案，使得本领域技术人员能够容易地实现本发明。
本发明的实施方案涉及制造包括垂直沟道晶体管的半导体器件的方法，其可防止形成字线时在衬垫区域中在字线末端产生桥接，并且还可防止当形成用于形成掩埋位线的沟槽时柱结构发生弯曲。
图5说明根据本发明一个实施方案的包括垂直沟道晶体管的半导体器件的平面图。
图6A到6F说明根据本发明的实施方案制造半导体器件的方法的截面图，该截面图是沿着图5中显示的半导体器件的线X-X’和Y-Y’所截取。
参考图6A，在衬底31上形成多个柱结构33。例如，衬底31可包括硅衬底。每个柱结构33可包括有源柱31A和硬掩模层32的堆叠结构。柱结构33可形成为如图所示的棒状，或者可形成为瓶(jar)式形状(未显示)，其中有源柱31A形成为包括柱头和柱颈。
例如，通过在衬底31上形成硬掩模层32，并使用硬掩模层32作为蚀刻阻挡来蚀刻衬底31以形成有源柱31A，可形成棒状的柱结构33。因此，有源柱31A包括沿着垂直方向延伸的衬底31部分的结构。
硬掩模层32包括氮化物基层。例如，硬掩模层32可包括厚度为约
至约
的氮化硅(Si3N4)层。硬掩模层32也可包括选自基于氧化物的层、基于氮化物的层、氧氮化物层及其组合中的一种。
在衬底结构上形成栅极绝缘层34。栅极绝缘层34包括基于氧化物的层。例如，栅极绝缘层34可包括二氧化硅(SiO2)层。
在柱结构33侧壁上形成的栅极绝缘层34的部分上形成栅电极35。栅电极35可包括硅(Si)层或金属层。硅层可包括多晶硅层和硅锗(SiGe)层，金属层可包括钨(W)层、氮化钛(TiN)层和硅化钨(WSi)层。例如，栅电极35可包括电阻率低于硅层的金属层。由上述金属层的列单可知，栅电极35可包括TiN层。因为TiN层具有比其他金属更稳定的材料性能并且同时具有低电阻率，所以TiN层可用于形成栅电极35。
通过在栅极绝缘层34上形成栅极导电层，并且实施无掩模蚀刻工艺例如回蚀工艺，使得栅极导电层的一部分保留在柱结构33的侧壁上，形成栅电极35。
典型栅电极通常形成为包围有源柱31A侧壁的底部(如图1B中显示的垂直栅极15所示)。然而，本发明的该实施方案中显示的栅电极35形成为包围柱结构33的整个侧壁，即硬掩模层32和有源柱31A的侧壁。栅电极35形成为这种形状以防止柱结构33的侧壁特别是硬掩模层32的侧壁在后续工艺期间受到损伤或损失。
实施离子注入工艺来注入杂质到柱结构33之间的衬底31部分中，由此形成杂质区域36。杂质区域36用作通过后续工艺的掩埋位线。此时，杂质可包括硼(B)、磷(P)和砷(As)。
在衬底结构上形成钝化层39。形成钝化层39以防止包含于后续的含有硼磷硅酸盐玻璃(BPSG)的牺牲层37中的导电杂质穿透进入有源柱31A和衬底31。钝化层39可包括基于氮化物的层，基于氮化物的层可包括氮化硅(Si3N4)层。
在钝化层39上形成牺牲层37来填充柱结构33之间的间隙。例如，可形成牺牲层37来填充柱结构33之间的间隙和覆盖柱结构33的上表面。
牺牲层37可包括基于氧化物的层。基于氧化物的层可包括二氧化硅(SiO2)层、BPSG层、磷硅酸盐玻璃(PSG)层、原硅酸四乙酯(TEOS)层、未掺杂的硅酸盐玻璃(USG)层、高密度等离子体(HDP)氧化物层、旋涂玻璃(SOG)层和旋涂电介质(SOD)层。
例如，考虑柱结构33之间的间隔距离即填充特征以及层间应力，牺牲层37可包括BPSG。注意BPSG层包括在所述层内部的导电杂质例如硼和磷。
另一方面，可使用SOD层形成牺牲层37，以通过省略钝化层39的形成工艺来简化工艺。然而，如果牺牲层37形成为包括SOD层，那么柱结构33在后续工艺期间由于SOD层内部应力可导致弯曲。注意SOD层包括比BPSG具有更大层间应力的材料。
参考图6B，在牺牲层37上形成光刻胶图案(未显示)。使用光刻胶图案作为蚀刻阻挡，蚀刻牺牲层37、钝化层39、栅极绝缘层34和衬底31来在衬底31中形成沟槽38。形成沟槽38来隔离杂质区域36以形成掩埋位线36A。
同时，由于半导体器件的尺寸随着设计需要而减小，所以当形成沟槽38时可产生未对准。当产生未对准时，在柱结构33两侧上的牺牲层37的剩余部分沿着第一方向即沿着线X-X’的方向的厚度T1和T2可彼此不同。因此，在柱结构33和牺牲层37的剩余部分之间可产生应力不平衡，导致柱结构33弯曲。然而，在本发明的该实施方案中，牺牲层37形成为包括比SOD具有较小层间应力的BPSG，使得即使当形成沟槽38时产生未对准，柱结构33也不会弯曲。
形成第一层间绝缘层以填充沟槽38以及在形成沟槽38时在柱结构33之间产生的间隙。例如，可形成第一层间绝缘层以填充沟槽38和柱结构33之间的间隙并且覆盖柱结构33的上表面。
第一层间绝缘层可包括基于氧化物的层。例如，第一层间绝缘层可包括不含有导电杂质例如磷和硼的SOD层。
另一方面，第一层间绝缘层可形成为如同牺牲层37一样地包括BPSG以简化后续工艺。然而，BPSG包括比SOD具有较小填充特性的材料。因此，使用BPSG作为用于填充沟槽38以及具有微线宽的柱结构33之间的间隙的第一层间绝缘层可能存在一些困难。
对衬底结构实施平坦化工艺直至暴露柱结构33的上表面即硬掩模层32的上表面。平坦化工艺可包括实施化学机械抛光(CMP)工艺。附图标记34A、37A、39A和40分别表示保留的栅极绝缘层34A、保留的牺牲层37A、保留的钝化层39A和第一层间绝缘图案40。
参考图6C，对第一层间绝缘图案40进行凹陷蚀刻直至暴露保留的钝化层39A，并基本同时移除保留的牺牲层37A。例如，当凹陷蚀刻工艺完成时，第一层间绝缘图案40的剩余一些部分可至少填充在沟槽38中。附图标记40A表示保留的第一层间绝缘图案40A。
可使用干蚀刻例如回蚀工艺实施凹陷蚀刻工艺。此时，含有氟(F)的气体可用作蚀刻气体。例如，考虑到在硬掩模层32上可产生的损伤，可使用对保留的牺牲层37A和保留的第一层间绝缘图案40A的选择性为对硬掩模层32的选择性的4倍或更大的含F气体。即，可使用在硬掩模层32和保留牺牲层37A与保留第一层间绝缘图案40A之间的选择性为约1∶4或者更大的含F气体。例如，如果硬掩模层32包括基于氮化物的层，保留牺牲层37A和保留第一层间绝缘图案40A包括基于氧化物的层，那么可使用在所述层中具有至少四倍蚀刻选择性的含F气体。例如，可使用含有八氟环丁烷(C4F8)气体的碳氟化合物气体。
因为此时移除保留的牺牲层37A，所以可防止在后续工艺期间可能出现的局限。例如，当使用磷酸移除保留的钝化层39A时，可防止由于使用磷酸对基于氧化物的层的蚀刻速率或者蚀刻程度之间的差异而导致的局限。
同时，在硬掩模层32的侧壁上保留的栅电极35有效地防止硬掩模层32的侧壁在上述工艺期间受到损伤或者损失。
移除暴露的保留钝化层39A。通过实施湿蚀刻工艺可移除保留的钝化层39A，湿蚀刻工艺可使用磷酸。
通过移除保留的钝化层39A，沿着第一方向即沿线X-X’的方向和第二方向即沿线Y-Y’的方向的柱结构33之间的间隔距离可增加。因此，后续工艺的间隔容限增加，并因此减小了在实施后续工艺中的困难程度。
同时，当使用磷酸移除保留的钝化层39A时，硬掩模层32的部分可受到损伤。然而，当移除保留的钝化层39A时，栅电极35保留在硬掩模层32的侧壁上，由此防止硬掩模层32的侧壁损失。而且，因为硬掩模层32的厚度大于保留的钝化层39A的厚度，所以与硬掩模层32的总厚度相比，在保留的钝化层39A的除去工艺期间损失的硬掩模层32的部分的厚度可忽略。
参考图6D，形成第二层间绝缘图案41来填充柱结构33之间的底部。例如，第二层间绝缘图案41包括与保留的第一层间绝缘图案40A基本相同的材料。因此，第二层间绝缘图案41可包括SOD层。
通过形成第二层间绝缘层以填充柱结构33之间的间隙，并凹陷蚀刻第二层间绝缘层至一定厚度(以下简称为第一凹陷蚀刻工艺)，使得第二层间绝缘图案41保留在柱结构33之间的底部上，从而可以形成填充柱结构33之间底部的第二层间绝缘图案41。
第一凹陷蚀刻工艺可包括实施湿蚀刻工艺和使用含氟溶液作为蚀刻溶液。含氟溶液可包括缓冲氧化物蚀刻剂(BOE)和氟化氢(HF)溶液。此时，通过控制蚀刻时间，可控制蚀刻的第二层间绝缘层的厚度。
对通过第二层间绝缘图案41而暴露的栅电极35的部分进行蚀刻，以形成包围有源柱31A下部侧壁的垂直栅极35A。形成垂直栅极35A，以提供用于在有源柱31A上形成源极区或漏极区的空间。
参考图6E，在其中不形成第二层间绝缘图案41的柱结构33部分上形成间隔物42。即，在柱结构33侧壁的暴露部分上形成间隔物42。详细地，间隔物42形成为覆盖硬掩模层32的侧壁、有源柱31A的上部侧壁和垂直栅极35A的上表面。形成间隔物42以在后续的字线形成工艺期间保护柱结构33和垂直栅极35A。间隔物42可包括基于氮化物的层，基于氮化物的层可包括氮化硅层。
例如，间隔物42可形成为与垂直栅极35A具有基本相同的厚度。
对第二层间绝缘图案41进行凹陷蚀刻至一定厚度(以下简称第二凹陷蚀刻工艺)，以暴露垂直栅极35A的一部分。附图标记41A表示保留的第二层间绝缘图案41A。
可使用与第一凹陷蚀刻工艺基本相同的方法来实施第二凹陷蚀刻工艺。即，第二凹陷蚀刻工艺可包括实施湿蚀刻工艺和使用含氟溶液作为蚀刻溶液。含氟溶液可包括缓冲氧化物蚀刻剂(BOE)和氟化氢(HF)溶液。此时，通过控制蚀刻时间，可控制蚀刻的第二层间绝缘图案41的厚度。
参考图6F，在保留的第二层间绝缘图案41A上形成导电层43并掩埋在柱结构33之间。例如，形成导电层43，使得在柱结构33之间掩埋导电层43并且覆盖柱结构33的上表面。此时，形成导电层43以形成字线，并且导电层43可包括硅层或金属层。例如，导电层43可包括金属层。导电层43可包括钨(W)层。
对导电层43实施无掩模蚀刻工艺例如回蚀工艺，使得导电层43的剩余部分在比柱结构33更低的位置处具有上表面。例如，蚀刻导电层43，使得导电层43的剩余部分的上表面在低于柱结构33的上表面的位置处，而高于垂直栅极35A的上表面的位置处。
在导电层43的剩余部分上形成光刻胶图案(未显示)。使用光刻胶图案作为蚀刻阻挡，蚀刻导电层43的剩余部分以形成联接相邻垂直栅极35A的字线43A。此时，可使用含氯气体和含氟气体的气体混合物，实施形成字线43A的蚀刻工艺。含氯气体可包括氯(Cl2)气体，含氟气体可包括六氟化硫(SF6)气体。注意：虽然在通常的方法中，通过选择性地蚀刻层间绝缘层以形成镶嵌图案和在镶嵌图案上掩埋导电层来形成字线，但是根据本发明的实施方案，可通过直接图案化导电层43来形成字线43A而没有形成镶嵌图案。
根据本发明的实施方案，因为通过直接图案化导电层43来形成字线43A，所以可省略镶嵌图案形成工艺，并因此改善工艺效率。而且，可防止由于形成镶嵌图案可能导致的局限。因此，可防止在衬垫区域中在字线43A末端产生桥接。
此外，使用含有BPSG的牺牲层37来形成用于形成掩埋位线36A的沟槽38。因此，当形成沟槽38时即使产生未对准，也可防止柱结构33塌陷。而且，因为形成沟槽38之后移除保留的牺牲层37A和保留的钝化层39A，所以可增加柱结构33之间的空间。
此外，因为使用基本相同的材料即SOD形成第一和第二层间绝缘层即第一层间绝缘图案40、保留的第一层间绝缘图案40A、第二层间绝缘图案41和保留的第二层间绝缘图案41A，所以可防止在蚀刻工艺期间使用蚀刻气体或者蚀刻溶液而施加到层间绝缘层的局限，这些局限可能由于蚀刻速率或蚀刻程度之间的差异而导致。
虽然本发明已经对于具体的实施方案进行了描述，但是本领域技术人员可显而易见地做出各种变化和改变而未脱离在权利要求中限定的本发明的精神和范围。
Claims (22)
1.一种制造包括垂直沟道晶体管的半导体器件的方法，包括：
在衬底上形成多个柱结构；
在所述柱结构的侧壁上形成栅电极；
形成掩埋在所述柱结构之间的牺牲层；
选择性地蚀刻所述牺牲层和所述衬底以在所述衬底中形成沟槽；
形成在所述沟槽上方掩埋的第一层间绝缘图案并且基本上同时移除保留的所述牺牲层；和
在所述第一层间绝缘图案上形成第二层间绝缘图案并掩埋于所述柱结构之间，
其中所述牺牲层比所述第一层间绝缘图案具有更小层间应力，
其中形成所述第一层间绝缘图案包括：
形成在所述沟槽上方并在所述柱结构之间掩埋的第一层间绝缘层；和
蚀刻所述第一层间绝缘层，使得所述第一层间绝缘图案保留在所述沟槽中并基本同时移除保留的所述牺牲层。
2.根据权利要求1所述的方法，其中所述牺牲层包括硼磷硅酸盐玻璃(BPSG)层。
3.根据权利要求2所述的方法，其中所述第一层间绝缘图案包括旋涂电介质(SOD)层。
4.根据权利要求2所述的方法，还包括：在形成所述牺牲层之前，在所述衬底结构上形成钝化层。
5.根据权利要求4所述的方法，还包括：在移除保留的牺牲层之后，移除所述钝化层。
6.根据权利要求1所述的方法，其中所述第一层间绝缘图案和所述第二层间绝缘图案包括基本相同的材料。
7.根据权利要求1所述的方法，其中基本同时蚀刻所述第一层间绝缘层和移除保留的所述牺牲层包括使用含氟气体。
8.根据权利要求7所述的方法，其中所述含氟气体包括碳氟化合物气体。
9.根据权利要求8所述的方法，其中所述碳氟化合物气体包括八氟环丁烷(C4H8)气体。
10.根据权利要求1所述的方法，还包括：在形成所述栅电极之后，实施离子注入工艺来将杂质注入到所述柱结构之间的所述衬底的部分中，以形成用于形成掩埋位线的杂质区域。
11.一种制造半导体器件的方法，包括：
在衬底上形成多个柱结构；
在所述柱结构的侧壁上形成栅电极；
形成掩埋在所述柱结构之间的牺牲层；
选择性地蚀刻所述牺牲层和所述衬底以在衬底中形成沟槽；
形成在所述柱结构之间掩埋的层间绝缘层；
实施第一凹陷蚀刻工艺以使所述层间绝缘层凹陷至一定厚度；
蚀刻由所述第一凹陷蚀刻工艺暴露的所述栅电极的部分以形成垂直栅极；
实施第二凹陷蚀刻工艺以使保留的层间绝缘层凹陷至一定厚度，由此暴露所述垂直栅极的一部分；
形成在所述柱结构之间掩埋的导电层；和
蚀刻所述导电层以形成联接相邻垂直栅极的字线，
其中所述牺牲层包含比所述层间绝缘层具有更小层间应力的材料。
12.根据权利要求11所述的方法，其中所述层间绝缘层的形成包括使用旋涂电介质(SOD)层。
13.根据权利要求12所述的方法，其中所述第一凹陷蚀刻工艺的实施和所述第二凹陷蚀刻工艺的实施包括使用含氟溶液。
14.根据权利要求13所述的方法，其中所述含氟溶液包括缓冲氧化物蚀刻剂(BOE)和氟化氢(HF)溶液。
15.根据权利要求11所述的方法，还包括：蚀刻所述栅电极的一部分以形成所述垂直栅极之后，在所述柱结构的暴露部分的侧壁上形成间隔物。
16.根据权利要求15所述的方法，其中所述间隔物的厚度和所述垂直栅极的厚度基本相同。
17.根据权利要求11所述的方法，其中蚀刻所述导电层以形成所述字线包括：
对所述导电层实施无掩模蚀刻工艺，使得所述蚀刻的导电层的上表面处于比所述柱结构上表面更低的位置处；和
使用在所述蚀刻的导电层上形成的光刻胶图案来蚀刻所述蚀刻的导电层。
18.根据权利要求17所述的方法，其中实施所述无掩模蚀刻工艺包括：在比所述垂直栅极上表面更高的位置处形成所述蚀刻的导电层的上表面。
19.根据权利要求11所述的方法，还包括：在形成所述栅电极之后：
实施离子注入工艺来将杂质注入到所述柱结构之间的所述衬底的部分中以形成用于形成掩埋位线的杂质区域；和
在所述衬底结构上形成钝化层。
20.根据权利要求19所述的方法，其中所述选择性地蚀刻所述牺牲层和所述衬底以在所述衬底中形成沟槽包括：选择性地蚀刻所述牺牲层、所述钝化层和所述衬底以在所述衬底中形成沟槽。
21.根据权利要求20所述的方法，还包括在所述选择性地蚀刻所述牺牲层、所述钝化层和所述衬底以在所述衬底中形成沟槽之后以及在形成所述层间绝缘层之前，移除保留的所述牺牲层和钝化层。
22.根据权利要求4所述的方法，还包括：在形成所述栅电极之后以及形成所述钝化层之前，实施离子注入工艺来将杂质注入到所述柱结构之间的所述衬底的部分中，以形成用于形成掩埋位线的杂质区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112677A KR101055747B1 (ko) | 2008-11-13 | 2008-11-13 | 수직 채널 트랜지스터를 구비하는 반도체 장치의 제조방법 |
| KR10-2008-0112677 | 2008-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101740500A CN101740500A (zh) | 2010-06-16 |
| CN101740500B true CN101740500B (zh) | 2013-01-02 |
Family
ID=42165591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101510867A Expired - Fee Related CN101740500B (zh) | 2008-11-13 | 2009-07-09 | 制造包括垂直沟道晶体管的半导体器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7964463B2 (zh) |
| KR (1) | KR101055747B1 (zh) |
| CN (1) | CN101740500B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101096875B1 (ko) * | 2009-12-09 | 2011-12-22 | 주식회사 하이닉스반도체 | 매립 게이트를 갖는 반도체 소자 제조 방법 |
| KR101670451B1 (ko) * | 2010-03-12 | 2016-10-31 | 삼성전자주식회사 | 도전막 매립형 기판, 그 형성 방법, 반도체 소자 및 그 제조 방법 |
| KR20120004842A (ko) * | 2010-07-07 | 2012-01-13 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR101133701B1 (ko) * | 2010-09-10 | 2012-04-06 | 주식회사 하이닉스반도체 | 매립비트라인을 구비한 반도체장치 제조 방법 |
| KR101096167B1 (ko) * | 2010-12-17 | 2011-12-20 | 주식회사 하이닉스반도체 | 매립워드라인을 구비한 반도체장치 제조 방법 |
| KR20130005120A (ko) * | 2011-07-05 | 2013-01-15 | 에스케이하이닉스 주식회사 | 수직게이트를 구비한 반도체장치 제조 방법 |
| US8699255B2 (en) * | 2012-04-01 | 2014-04-15 | Nanya Technology Corp. | Memory array with hierarchical bit line structure |
| US8546220B1 (en) * | 2012-07-18 | 2013-10-01 | Rexchip Electronics Corporation | Method for fabricating buried bit lines |
| US9123559B2 (en) * | 2013-05-31 | 2015-09-01 | Infineon Technologies Ag | Method for producing a semiconductor component |
| KR20150139255A (ko) * | 2014-06-03 | 2015-12-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| KR102350485B1 (ko) * | 2017-08-18 | 2022-01-14 | 삼성전자주식회사 | 반도체 소자 |
| KR102396583B1 (ko) * | 2017-11-09 | 2022-05-11 | 삼성전자주식회사 | 메모리 소자 및 이의 제조방법 |
| US11164876B2 (en) * | 2019-02-07 | 2021-11-02 | Micron Technology, Inc. | Atom implantation for passivation of pillar material |
| CN114188322A (zh) * | 2020-09-15 | 2022-03-15 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
| CN114695271A (zh) * | 2022-03-28 | 2022-07-01 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构和半导体存储器 |
| CN117255557A (zh) * | 2022-06-08 | 2023-12-19 | 长鑫存储技术有限公司 | 一种半导体结构及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077745A (en) * | 1997-01-22 | 2000-06-20 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618875B1 (ko) * | 2004-11-08 | 2006-09-04 | 삼성전자주식회사 | 수직 채널 ｍｏｓ 트랜지스터를 구비한 반도체 메모리소자 및 그 제조방법 |
| KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
| KR100734313B1 (ko) | 2006-02-09 | 2007-07-02 | 삼성전자주식회사 | 수직 채널을 갖는 반도체 소자 및 그 제조방법 |
| KR100869353B1 (ko) | 2007-06-26 | 2008-11-19 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 |
| KR100905789B1 (ko) * | 2008-01-02 | 2009-07-02 | 주식회사 하이닉스반도체 | 수직형 트랜지스터를 구비한 반도체 소자의 제조방법 |
| US8866254B2 (en) * | 2008-02-19 | 2014-10-21 | Micron Technology, Inc. | Devices including fin transistors robust to gate shorts and methods of making the same |
| KR100968426B1 (ko) * | 2008-02-28 | 2010-07-07 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
| KR100979360B1 (ko) * | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR100949265B1 (ko) * | 2008-04-01 | 2010-03-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR100971411B1 (ko) * | 2008-05-21 | 2010-07-21 | 주식회사 하이닉스반도체 | 반도체 장치의 수직 채널 트랜지스터 형성 방법 |
| KR100971412B1 (ko) * | 2008-05-21 | 2010-07-21 | 주식회사 하이닉스반도체 | 반도체 장치의 수직 채널 트랜지스터 형성 방법 |
| US7824983B2 (en) * | 2008-06-02 | 2010-11-02 | Micron Technology, Inc. | Methods of providing electrical isolation in semiconductor structures |
-
2008
- 2008-11-13 KR KR1020080112677A patent/KR101055747B1/ko active IP Right Grant
-
2009
- 2009-06-26 US US12/492,552 patent/US7964463B2/en active Active
- 2009-07-09 CN CN2009101510867A patent/CN101740500B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077745A (en) * | 1997-01-22 | 2000-06-20 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100120221A1 (en) | 2010-05-13 |
| KR20100053853A (ko) | 2010-05-24 |
| CN101740500A (zh) | 2010-06-16 |
| KR101055747B1 (ko) | 2011-08-11 |
| US7964463B2 (en) | 2011-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101740500B (zh) | 制造包括垂直沟道晶体管的半导体器件的方法 | |
| CN101425515B (zh) | 具有垂直沟道晶体管的半导体器件及其制造方法 | |
| KR102238951B1 (ko) | 에어갭을 구비한 반도체장치 및 그 제조 방법 | |
| US8330211B2 (en) | Semiconductor device with vertical channel transistor and low sheet resistance and method for fabricating the same | |
| US8941157B2 (en) | Semiconductor device and method for fabricating the same | |
| US9576963B2 (en) | Manufacturing method of vertical channel transistor array | |
| CN101621074B (zh) | 半导体器件及其制造方法 | |
| US7638838B2 (en) | Semiconductor device with substantial driving current and decreased junction leakage current | |
| JP4989041B2 (ja) | リセスチャンネルｍｏｓｆｅｔの製造方法 | |
| CN110718502A (zh) | 具有气隙的半导体器件以及用于制造其的方法 | |
| US8742494B2 (en) | Semiconductor device and method of forming the same | |
| TWI483348B (zh) | 使用雙溝槽製程以製造半導體裝置之側接點之方法 | |
| CN101471304B (zh) | 具有垂直沟道晶体管的半导体器件的制造方法 | |
| KR102661930B1 (ko) | 집적회로 소자 | |
| KR20180129387A (ko) | 반도체장치 및 그 제조 방법 | |
| KR100541515B1 (ko) | 수직 채널 패턴을 갖는 반도체 장치 및 이를 제조하는 방법 | |
| US11963344B2 (en) | Integrated circuit device and manufacturing method thereof | |
| KR101552971B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20210121848A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20120012593A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100950552B1 (ko) | 매립형 비트라인과 수직채널트랜지스터를 구비한반도체소자 및 그 제조 방법 | |
| TWI830993B (zh) | 半導體元件 | |
| JP2011129760A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20100026222A (ko) | 리세스 게이트를 갖는 반도체 장치 및 그 제조방법 | |
| KR101046702B1 (ko) | 수직게이트를 구비한 반도체장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130102 Termination date: 20160709 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |