CN1122311C - 具有金属硅化物薄膜的半导体器件及制造方法 - Google Patents

具有金属硅化物薄膜的半导体器件及制造方法 Download PDF

Info

Publication number
CN1122311C
CN1122311C CN99102856A CN99102856A CN1122311C CN 1122311 C CN1122311 C CN 1122311C CN 99102856 A CN99102856 A CN 99102856A CN 99102856 A CN99102856 A CN 99102856A CN 1122311 C CN1122311 C CN 1122311C
Authority
CN
China
Prior art keywords
mos transistor
contact pins
semiconductor device
metal silicide
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99102856A
Other languages
English (en)
Other versions
CN1228616A (zh
Inventor
深濑匡
松尾真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1228616A publication Critical patent/CN1228616A/zh
Application granted granted Critical
Publication of CN1122311C publication Critical patent/CN1122311C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件及制造方法，它由在相同基片上生长执行高速运算的逻辑电路和具有高信息控制特性的DRAM存储单元部分实现。在逻辑电路部分生长具有高浓度杂质扩散层作为源和漏区的第一MOS晶体管，在DRAM的存储单元部分生长具有相对低浓度杂质扩散层作为源和漏区的第二MOS晶体管，在器件结构中，金属硅化物薄膜生长在第一晶体管的杂质扩散层上，没有金属硅化物薄膜生长在第二晶体管的杂质扩散层上。

Description

具有金属硅化物薄膜的半导体器件及制造方法
技术领域
本发明涉及一种半导体器件，特别涉及在把逻辑电路和动态随机存取存储器(DRAM)的存储单元集成在相同基片上的半导体器件的杂质扩散层上具有金属硅化物薄膜的半导体器件的结构及其制造方法。
背景技术
在最近几年，人们正在制作把逻辑器件和动态随机存取存储器(DRAM)集成在相同基片上的器件。
作为相关技术，图3阐明了在相同基片上集成了逻辑器件和DRAM的器件的截面示意图。
在图3中的逻辑电路部分A中，生长了一个把高浓度n型杂质扩散层8作为源和漏区的MOS晶体管，和一个把高浓度p型杂质扩散层9作为源和漏区的MOS晶体管。在DRAM中的存储单元部分B中，为了达到高度集成和减小源漏连结处的漏电流，生长了栅长较短且把相对低浓度杂质扩散层4作为源和漏区的MOS晶体管。在储存单元部分B中的晶体管的源和漏区中，有一和位线12连接的位连接11，以及为和储存电容的下电极14连接的电容连接13。在每一个杂质扩散层4，8和9中，为了减小电阻生长了一层金属硅化物薄膜10，例如硅化钛薄膜。
另外，在硅基片1上生长了一些阱，但在图中它们被省略了。
图7是说明制造图3所示的半导体器件的工艺流程的截面图。
如图7A所示，在硅基片1上生长元件绝缘氧化物薄膜2后，通过对基片1热氧化或类似方法形成栅绝缘薄膜，随后导电薄膜和绝缘薄膜(象二氧化硅)被叠层，并且在上表面通过生成图形形成具有绝缘薄膜5的栅电极3。
接下来，像磷和砷等n型杂质以相对低剂量约5×1012-3×1013/cm2被选择性地掺入将成为储存单元和逻辑电路部分A中的n沟道晶体管的源漏区来形成杂质扩散层4和24。再者，像硼之类的p型杂质被选择性地掺入逻辑电路部分A中的p沟道晶体管的源漏区以形成低浓度p型扩散层25。
接着，如图7B所示，像二氧化硅薄膜之类的将成为栅电极侧壁薄膜的绝缘薄膜6-1淀积在基片1的整个表面上。随后，通过各向异性腐蚀法腐蚀绝缘薄膜6-1以便在栅电极3的侧壁上形成绝缘薄膜的分隔层6-2和6-3。
再者，如图7C所示，像磷或砷和硼或氟化硼之类的杂质分别以8×1014-5×1015/cm2的剂量被选择性地掺入逻辑电路部分A中的n沟道晶体管和p沟道晶体管来形成高浓度的n型杂质扩散层8和p型杂质扩散层9。
接下来，通过溅蚀或类似方法在整个表面淀积像钛一类的金属薄膜，随后进行热处理，分别在杂质扩散层8，9和4上生长金属硅化物薄膜10-1，10-2和10-3。在这种情况下，用不蚀刻金属硅化物的溶液去除和硅不反应的残留过剩金属薄膜以及绝缘薄膜上的金属薄膜，并通过自对准方法生长金属硅化物薄膜10。
接下来，如图7D所示，制作位线12，存储电容下电极14，存储电容上电极15，金属线16等等，从而制成了半导体器件。
在这样制成的半导体器件中，金属硅化物薄膜生长在晶体管的杂质扩散层上，所以杂质扩散层的电阻降低了，并且逻辑电路的高速运作也成为可能。
然而，已经发现按上述方法得到的半导体器件存在以下问题。
也就是，在存储单元晶体管中，源漏的杂质浓度一般是比较低的，这是因为源漏电介质击穿电压是比较低的，如果杂质浓度设得比较高，则晶体管的亚阈值区的源漏之间的漏电流会增大。现在，在这种结中，若给漏极加电压则耗尽层向基片方向延伸。因此，在上述器件中，当给漏极加电压时，由于金属硅化物薄膜10-3是生长在构成存储单元MOS晶体管的源漏区的低浓度n型杂质扩散层4上，耗尽层向金属硅化物层10-3延伸，通过在生成金属硅化物薄膜的晶体缺陷导致结处的漏电流增加。
尽管可以通过提高存储单元晶体管的源漏区的杂质浓度来解决这种问题，但是像上面提到的一样，提高杂质浓度会导致源漏间的漏电流的增加。
再者，当杂质扩散层4的浓度较低时，在金属硅化物薄膜10-3和杂质扩散层4之间会形成肖特基(Schottky)势垒，这将导致位连接11和电容连接13之间的接触电阻的增加。
发明内容
因此，本发明的目的是提供一种更好的半导体器件和这种器件的制造方法，它可以解决上面提到的问题。
为了解决上述问题，根据本发明的半导体器件的特征在于它具有生长在硅基片第一元件生长区内的第一MOS晶体管和生长在所述硅基片第二元件生长区内的第二MOS晶体管，所述第一MOS晶体管和所述第二MOS晶体管相比具有高的源区和漏区的杂质浓度，其中第一和第二金属硅化物薄膜被分别生长在所述第一MOS晶体管的所述源区和漏区，没有金属硅化物薄膜被生长在所述第二MOS晶体管的所述源区和漏区，在所述第二MOS晶体管的所述源区和漏区上形成的第一和第二接触垫片，在所述第一和第二接触垫片上分别形成的第三和第四金属硅化物薄膜。
和第一MOS晶体管相比，第二MOS晶体管的栅长较短。
第一MOS晶体管是用于高速运作，第二晶体管是构成存储单元。
第一MOS晶体管的源漏区的杂质浓度高于第二MOS晶体管的源漏区的杂质浓度。
金属硅化物薄膜是钛，钴，钼或钨之一的金属硅化物薄膜。
第一MOS晶体管是构成逻辑电路部分的晶体管，第二MOS晶体管是构成存储单元部分的晶体管。
生长在第一和第二接触垫片上的导电薄膜是多晶硅或单晶硅。
根据本发明的半导体器件还包括形成在第二MOS晶体管上的位线和由下电极、电容绝缘薄膜组成的电容以及形成在位线上的上电极，其中第一接触垫片和位线是通过位接触孔电连接的，并且第二接触垫片和下电极通过电容接触孔电连接。
根据本发明的半导体器件还包括生长在第二MOS晶体管的栅电极上和第一及第二接触垫片上的绝缘薄膜，并且至少暴露第一和第二接触垫片的上表面的一部分，其中位连接是形成在第一接触垫片的上表面所提到的部分，电容连接是形成在第二接触垫片的上表面所提到的部分。
再者，根据本发明的半导体器件的制造方法的特征在于，该方法包括以下步骤：在硅基片的第一元件生长区上生长第一MOS晶体管以及在所述硅基片的第二元件生长区上生长第二MOS晶体管，分别生长和所述第二MOS晶体管的源、漏区直接连接的第一和第二接触垫片，以及在形成所述第一和第二接触垫片后在所述第一MOS晶体管的源区和漏区上生长第一和第二金属硅化物薄膜，在所述生长第一和第二金属硅化物薄膜的过程中，第三和第四金属硅化物薄膜被分别生长在第一和第二接触垫片上。
在第一MOS晶体管的源、漏区生长金属硅化物薄膜的步骤是在第二MOS晶体管的栅电极的表面和第一及第二接触垫片的表面被绝缘薄膜覆盖的状态下进行的。
根据本发明的上述构成，有可能解决象结处的漏电流增加和在位连接和电容连接处的接触电阻增加的问题。
附图说明
通过下面结合附图的描述，本发明的上述和其他目的，优越性和特征将更加清晰，其中：
图1是本发明的半导体器件的一实例的截面示意图；
图2是本发明的半导体器件的另一实例的截面示意图；
图3是为描述相关技术的半导体器件的截面示意图；
图4A-4D是本发明的半导体器件的制造方法的一实例的前半部分的截面示意图；
图5A-5D是本发明的半导体器件的制造方法(图4)后半部分的截面示意图；
图6A-6D是本发明制造方法的另一实例的截面示意图；
图7A-7D是描述图3中的相关技术的半导体器件的制造方法的实例的截面示意图。
具体实施方式
参照这些图，下面将描述本发明的实施例。
实施例1
如图1所示，在硅基片1上的逻辑电路部分A中，形成具有低浓度n型杂质扩散层24的LDD结构的n沟道MOS晶体管并用高浓度n型杂质扩散层8作为源漏区，以及具有低浓度p型杂质扩散层25的LDD结构的p沟道MOS晶体管并用高浓度p型杂质扩散层9作为源漏区。在存储单元部分B中，生长了一具有低浓度n型杂质扩散层4的存储单元晶体管。在n型扩散层4上，形成有接触垫片7以便填满存储单元晶体管的栅电极3之间的空间。接触垫片7是用含约1×1020/cm3磷的多晶硅生长的。在逻辑电路部分A中的杂质扩散层8和9上及存储单元部分B的接触垫片7上，分别生长了金属硅化物薄膜10-1，10-2和10-4。在存储单元部分B，位线12生长在夹层绝缘薄膜21上并且由下电极14，上电极15和电容绝缘薄膜18组成的电容生长在夹层绝缘薄膜22上。再者，位线12和电容下电极14通过位连接11和电容连接13和存储单元晶体管的源区、漏区分别相连。另外，生长一夹层绝缘薄膜23来覆盖电容，并且金属线16形成在夹层绝缘薄膜23上。
再者，为了位线12和杂质扩散层4之间以及电容的下电极14和杂质扩散层4之间的安全电连接，还备有接触垫片7。
如上所述，在该实施例中，金属硅化物薄膜10-4生长在存储单元晶体管的杂质扩散层4的接触垫片7上。换句话说，金属硅化物薄膜不直接和n型杂质扩散层4相连。因此，即使n型杂质扩散层4的杂质浓度比较低，也不会出现漏电流增大和位连接11、电容连接13之间的接触电阻增大的问题。
接下来，将描述如图1所示的这种半导体器件的制造方法。
如图4A所示，在硅基片1上生长元件绝缘氧化物薄膜2之后，对基片1进行热氧化生长栅绝缘薄膜。接着，导电薄膜(如多晶硅)和绝缘薄膜(如二氧化硅)被叠层，并且通过制作叠层薄膜的图形在上表面上生成具有绝缘薄膜5的栅电极3。
然后，用作存储单元晶体管的源漏的杂质扩散层4通过选择性地以大约(1～3)×1013/cm2剂量掺入像磷之类的n型杂质的离子在存储单元部分B上生长。与此同时，为了在逻辑电路部分A中的晶体管加入LDD结构，n型杂质也被掺入逻辑电路部分A中的n沟道晶体管的源漏的区域以形成低浓度杂质扩散层24。另外，在用作逻辑电路部分A中的p沟道晶体管的源漏的区域，通过选择性地掺入像硼一类的p型杂质的离子来生长低浓度p型杂质扩散层25。
接下来，如图4B所示，用作栅电极侧壁的二氧化硅一类的绝缘薄膜6生长在基片1的整个表面上。
接着，如图4C所示，为了通过仅仅允许存储单元部分B中的绝缘薄膜6被蚀刻而暴露杂质扩散层4，在逻辑电路部分A被掩膜的情况下，进行各向异性蚀刻。这样，侧壁分隔层薄膜6-2被生长在存储单元部分B中的存储单元晶体管的栅电极的侧壁上，同时绝缘薄膜6-1仍保留在逻辑电路部分A上。
接下来，如图4D所示，淀积多晶硅薄膜7-1。然后，如图5A所示，通过对多晶硅薄膜7-1制作图形形成接触垫片7。
接下来，如图5B所示，通过蚀刻逻辑电路部分A中的绝缘薄膜6-1，侧壁分隔层6-3生长在逻辑电路部分A中的栅电极的侧壁上，接着生长n型杂质扩散层8和p型杂质扩散层9。通过以8×1014～5×1015/cm2的剂量渗入离子(比如砷)，生长n型扩散层8，并且通过以8×1014～5×1015/cm2的剂量渗入离子(像氟化硼)，生成p型扩散层9。
再者，像钛、钨、钼或钴等金属薄膜通过溅蚀淀积，并且通过对金属薄膜进行热处理把金属硅化物薄膜10-1和10-4生长在逻辑电路部分A的杂质扩散层8和9，以及存储单元部分B的接触垫片7上。在这种情况下，通过用不腐蚀金属硅化物薄膜的溶液除去过剩的不和硅反应的金属薄膜和绝缘薄膜上的金属薄膜，通过自对准方式有可能形成金属硅化物薄膜10。在生长杂质扩散层8和9之后及在淀积金属薄膜之前，为恢复因离子注入引起的缺陷，在这里引入热处理。
然后，依次用BPSG生长夹层绝缘薄膜21，用掺杂多晶硅的杂质生长位连接11，用掺杂多晶硅的杂质生长位线12，生长夹层绝缘薄膜22，用掺杂多晶硅的杂质生长电容连接13，用掺杂多晶硅的杂质生长存储电容下电极14，用氮化硅薄膜生长电容绝缘薄膜18，用掺杂多晶硅的杂质生长存储电容上电极15，生长夹层绝缘薄膜23和铝金属线16，这样图5C中的逻辑电路部分A和存储单元部分B就完成了。
在这个实施例中，因为金属硅化物薄膜没有生长在存储单元晶体管的源漏杂质扩散层上，所以上面提到的效果可以实现。因此，具有上述效果的半导体器件也就可以实现。
然而，在该实施例1中，当增加集成度和减小存储单元晶体管的距离时，可能会出现接触垫片间的短路，这是因为金属硅化物薄膜10-4的桥是生长在邻近的接触垫片7上。
因此，下面将描述实施例2中能够解决此类问题的半导体器件。
实施例2
如图2所示，像图1中的实施例1一样，在逻辑电路部分A中的硅基片1上生长n沟道MOS晶体管和p沟道MOS晶体管。在存储单元部分B中，生长存储单元晶体管，并且在存储单元晶体管的n型杂质扩散层4上生长接触垫片7以便填满栅电极3间的空间。另外，金属硅化物薄膜10-1和10-2分别生长在逻辑电路部分A的杂质扩散层8和9上。在实施例2中，不同于实施例1，金属硅化物薄膜不生长在接触垫片7上，而是生长在像二氧化硅薄膜一类的绝缘薄膜17上，以便覆盖接触垫片和栅电极，并且位连接11和电容连接13是直接连接到接触垫片7上。
下面将描述图2中的这种半导体器件的制造方法。
如图6A所示，用实施例1中的图5A相同的步骤，在硅基片1上生长栅电极3，杂质扩散层4，24和25，接触垫片7生长在存储单元部分B上。绝缘薄膜6-1完整地留在逻辑电路部分A中。
接着，如图6B所示，如约30-100nm厚的二氧化硅薄膜之类的绝缘薄膜17淀积在整个表面上。
然后，如图6C所示，在存储单元部分B被掩膜的情况下，通过蚀刻绝缘薄膜17和绝缘薄膜6-1，绝缘侧壁薄膜6-3生长在逻辑电路部分A中的栅电极的侧壁上。再者，通过以8×1014～5×1015/cm2剂量选择性掺入离子(像砷)，生长n型杂质扩散层8，通过以8×1014～5×1015/cm2剂量选择性掺入离子(像氟化硼)，生长p型杂质扩散层9。
接着，通过溅蚀淀积像钛一类的金属，在杂质扩散层8和9上生长金属硅化物薄膜10-1和10-2，然后对金属薄膜进行热处理。在这种情况下，通过用不蚀刻金属硅化物薄膜的溶液除去一直和硅不反应的过剩金属薄膜以及绝缘薄膜上的金属薄膜，用自对准方法有可能生长金属硅化物薄膜10。在这种情况下，因为绝缘薄膜17-1覆盖了垫片，所以金属硅化物薄膜并不直接生长在存储单元部分B中的接触垫片7上。
为恢复因离子注入引起的晶体缺陷，在生长杂质扩散层8和9之后，在淀积金属薄膜之前，可以进行热处理。
接下来，如图6D所示，生长位连接11，位线12，电容连接13，存储电容下电极14，存储电容上电极15，金属线16等，这样逻辑电路部分A和DRAM的存储单元部分B就完成了。
根据本实施例，类似于实施例1，有可能防止出现漏电流增加和位连接11与电容连接13间的接触电阻增大的问题。再者，因为在存储单元部分B中，没有金属硅化物薄膜生长在接触垫片7上，所以由金属硅化物桥引起距离很近的邻近接触垫片的电短路的缺陷能够解决。
在本实施例中，作为一个例子，用多晶硅薄膜形成位连接11，位线12，电容连接13，电容下电极14和电容上电极15，但是用难熔金属(像钨)用作导电薄膜。在这种情况下，用高介电常数薄膜(像氧化钽)替代氮化物薄膜作为电容绝缘薄膜是比较好的。这种组成方式，在接触垫片7形成后，有可能降低用于活化接触垫片7的多晶硅薄膜的杂质及杂质扩散层8，9和4中的杂质的随后的热处理温度
像上面详细描述的一样，根据本发明，逻辑电路部分A中硅化钛或其它硅化物的金属硅化物薄膜生长在晶体管的n型杂质扩散层和p型杂质扩散层上，以便降低杂质扩散层的电阻且器件的高速运作成为可能。再者，因为在存储单元部分B中没有金属硅化物薄膜生长在存储单元晶体管的相对低浓度n型杂质扩散层上，所以结处的漏电流能够被抑制得比较低且控制特性信息能够增强。
上述结构可以通过下面步骤得到，在存储单元部分B中生长接触垫片之后，生长金属硅化物薄膜，并且在逻辑电路部分A中，同时在接触垫片上生长金属硅化物薄膜和在杂质扩散层上生长金属硅化物薄膜。
再者，像实施例2一样，在存储单元部分B中在接触垫片上不生长金属硅化物薄膜，有可能防止出现当接触垫片彼此靠得比较近、间距较小时由金属硅化物薄膜桥引起的电短路的缺陷。
很明显，本发明不限于上述实施例，只要不超出本发明的范畴和精神，适当的修改是允许的。

Claims (15)

1.一种半导体器件，其特征在于，它具有生长在硅基片第一元件生长区内的第一MOS晶体管和生长在所述硅基片第二元件生长区内的第二MOS晶体管，所述第一MOS晶体管和所述第二MOS晶体管相比具有高的源区和漏区的杂质浓度，其中第一和第二金属硅化物薄膜被分别生长在所述第一MOS晶体管的所述源区和漏区，没有金属硅化物薄膜被生长在所述第二MOS晶体管的所述源区和漏区，在所述第二MOS晶体管的所述源区和漏区上形成的第一和第二接触垫片，在所述第一和第二接触垫片上分别形成的第三和第四金属硅化物薄膜。
2.根据权利要求1所述的半导体器件，其特征在于，和所述第一MOS晶体管相比，所述第二MOS晶体管的栅长较短。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一MOS晶体管是用于高速运作，所述第二晶体管是构成存储单元。
4.根据权利要求1所述的半导体器件，其特征在于，所述第一和第二金属硅化物薄膜是从包括钛、钴、钼和钨中选择的一种硅化物薄膜。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一MOS晶体管是构成逻辑电路的晶体管，所述第二MOS晶体管是构成存储单元的晶体管。
6.根据权利要求1所述的半导体器件，其特征在于，所述第一和第二接触垫片是由多晶硅或单晶硅制成的。
7.根据权利要求1所述的半导体器件，其特征在于，它还包括形成在所述第二MOS晶体管上的位线和由下电极、电容绝缘薄膜和形成在所述位线上的上电极构成的电容，其中所述第一接触垫片和所述位线通过位接触孔电连接，所述第二接触垫片和所述电容的所述下电极通过电容接触孔电连接。
8.根据权利要求7所述的半导体器件，其特征在于，它还包括生长在所述第二MOS晶体管和所述第一、第二接触垫片上的栅电极的绝缘薄膜，其中暴露所述第一和第二接触垫片的每一上表面的至少一部分，并且位连接形成在所述第一接触垫片的上表面所述暴露部分，电容连接形成在所述第二接触垫片的上表面所述暴露部分。
9.一种半导体器件的制造方法，其特征在于，该方法包括以下步骤：在硅基片的第一元件生长区上生长第一MOS晶体管以及在所述硅基片的第二元件生长区上生长第二MOS晶体管，分别生长和所述第二MOS晶体管的源、漏区直接连接的第一和第二接触垫片，以及在形成所述第一和第二接触垫片后在所述第一MOS晶体管的源区和漏区上生长第一和第二金属硅化物薄膜，在所述生长第一和第二金属硅化物薄膜的过程中，第三和第四金属硅化物薄膜被分别生长在第一和第二接触垫片上。
10.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述第一MOS晶体管的所述源区和漏区的杂质浓度高于所述第二MOS晶体管的所述源区和漏区的杂质浓度。
11.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述第一和第二金属硅化物薄膜是从包括钛、钴、钼和钨的组中选择的一种硅化物薄膜。
12.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述第一MOS晶体管是构成逻辑电路的晶体管，所述第二MOS晶体管是构成存储单元的存储单元晶体管。
13.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述第一和第二接触垫片是由多晶硅或单晶硅制成的。
14.根据权利要求9所述的半导体器件的制造方法，其特征在于，所述第一和第二金属硅化物薄膜的生长是在所述第二MOS晶体管的栅电极的上表面以及所述第一和第二接触垫片的上表面被绝缘薄膜覆盖的状态下进行的。
15.根据权利要求12所述的半导体器件的制造方法，其特征在于，它还包括在所述第二MOS晶体管上生长第一夹层绝缘薄膜，在所述第一接触垫片上生长电连接到所述第一接触垫片的位连接，在所述第一夹层绝缘薄膜上的所述第二元件生长区上选择性地生长连接所述位连接的位线，在所述位线上生长第二夹层绝缘薄膜，在所述第二接触垫片上生长电连接到所述第二接触垫片上的电容连接，在所述第二元件生长区上的所述第二夹层绝缘薄膜上生长电连接到所述电容连接的电容下电极，并且在所述电容下电极上生长电容绝缘薄膜和电容上电极。
CN99102856A 1998-03-11 1999-03-09 具有金属硅化物薄膜的半导体器件及制造方法 Expired - Fee Related CN1122311C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP059688/98 1998-03-11
JP10059688A JPH11261020A (ja) 1998-03-11 1998-03-11 半導体装置およびその製造方法
JP059688/1998 1998-03-11

Publications (2)

Publication Number Publication Date
CN1228616A CN1228616A (zh) 1999-09-15
CN1122311C true CN1122311C (zh) 2003-09-24

Family

ID=13120410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99102856A Expired - Fee Related CN1122311C (zh) 1998-03-11 1999-03-09 具有金属硅化物薄膜的半导体器件及制造方法

Country Status (5)

Country Link
US (1) US20010005610A1 (zh)
JP (1) JPH11261020A (zh)
KR (1) KR19990077754A (zh)
CN (1) CN1122311C (zh)
TW (1) TW411548B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12108594B2 (en) 2020-08-14 2024-10-01 Changxin Memory Technologies, Inc. Semiconductor device manufacturing method comprising first conductive layer with increased roughness in array region

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196559A (ja) 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
JP2001196558A (ja) * 2000-01-13 2001-07-19 Seiko Epson Corp 半導体装置の製造方法およびその半導体装置
JP2001196561A (ja) 2000-01-14 2001-07-19 Seiko Epson Corp 半導体装置及びその製造方法
KR100376975B1 (ko) * 2000-06-30 2003-03-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20020050462A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자 및 그의 제조 방법
JP2002231971A (ja) * 2001-02-02 2002-08-16 Sharp Corp 半導体集積回路装置、その製造方法、ｉｃモジュール、ｉｃカード
KR20030003370A (ko) * 2001-06-30 2003-01-10 주식회사 하이닉스반도체 디램(ｄｒａｍ) 셀의 제조 방법
KR100493025B1 (ko) 2002-08-07 2005-06-07 삼성전자주식회사 반도체 메모리 장치의 제조 방법
JP4791722B2 (ja) * 2004-09-21 2011-10-12 株式会社東芝 半導体装置の製造方法
KR100843234B1 (ko) 2007-01-26 2008-07-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
WO2009078023A2 (en) * 2007-12-19 2009-06-25 Mobideo Aerospace Ltd. Maintenance assistance and control system method and apparatus
JP2009164534A (ja) * 2008-01-10 2009-07-23 Elpida Memory Inc 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12108594B2 (en) 2020-08-14 2024-10-01 Changxin Memory Technologies, Inc. Semiconductor device manufacturing method comprising first conductive layer with increased roughness in array region

Also Published As

Publication number Publication date
US20010005610A1 (en) 2001-06-28
KR19990077754A (ko) 1999-10-25
JPH11261020A (ja) 1999-09-24
CN1228616A (zh) 1999-09-15
TW411548B (en) 2000-11-11

Similar Documents

Publication Publication Date Title
CN1309052C (zh) 用于制造垂直dram中的钨/多晶硅字线结构的方法及由此制造的器件
CN1103123C (zh) 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺
CN1222999C (zh) 带有外延隐埋层的沟槽式电容器
CN1129171C (zh) 半导体器件的电容器的形成方法
CN1142591C (zh) 半导体器件、存储单元以及它们的制作工艺
CN1122311C (zh) 具有金属硅化物薄膜的半导体器件及制造方法
CN1279509A (zh) 改进动态随机存取存储器工艺的氮化物衬里隔离轴环
CN1518100A (zh) 半导体器件及其制造方法
CN1209657A (zh) 半导体器件及其制造方法
CN1155056C (zh) 用于减少掺杂剂向外扩散的栅极结构和方法
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1553494A (zh) 半导体集成电路器件
CN1269202C (zh) 电容器及其制造方法
CN1150612C (zh) Dram单元装置及其制造方法
CN100346465C (zh) 用于制造半导体器件的方法
CN1120523C (zh) 制造栅极导体的方法
CN1021943C (zh) 肖特基结半导体器件
CN1227967A (zh) 半导体器件及其制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置
CN1135615C (zh) 半导体器件制造方法
CN1126177C (zh) 具有利用半球形晶粒生长形成的叠层电极的半导体器件
CN1901166A (zh) 制造dram半导体存储器的接触结构的方法
CN1144291C (zh) 半导体集成电路器件以及制造该器件的方法
CN1165997C (zh) 具有至少一个电容的集成电路及其制造方法
CN1490871A (zh) 具有柱型帽盖层的半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20031014

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20031014

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee