CN1126177C - 具有利用半球形晶粒生长形成的叠层电极的半导体器件 - Google Patents

具有利用半球形晶粒生长形成的叠层电极的半导体器件 Download PDF

Info

Publication number
CN1126177C
CN1126177C CN99118745A CN99118745A CN1126177C CN 1126177 C CN1126177 C CN 1126177C CN 99118745 A CN99118745 A CN 99118745A CN 99118745 A CN99118745 A CN 99118745A CN 1126177 C CN1126177 C CN 1126177C
Authority
CN
China
Prior art keywords
concentration impurity
impurity ion
ion
film
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99118745A
Other languages
English (en)
Other versions
CN1248067A (zh
Inventor
山本一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1248067A publication Critical patent/CN1248067A/zh
Application granted granted Critical
Publication of CN1126177C publication Critical patent/CN1126177C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体存储器件包括：形成在半导体基片上覆盖MOS晶体管的源/漏区的层间绝缘薄膜(13)；具有第一杂质离子浓度接触源/漏区的接触薄膜(17)，它沿着接触孔侧壁部分地嵌入接触孔而形成，接触孔穿过层间绝缘薄膜到达源/漏区而形成；具有第二杂质离子浓度形成在接触薄膜上并完全嵌入接触孔的防结晶薄膜(16)；具有不平整部分并具有第三杂质离子浓度的导电薄膜(6)，它形成在层间绝缘薄膜之上的防结晶薄膜上。第一杂质离子浓度大于第二杂质离子浓度。

Description

具有利用半球形晶粒生长形成的 叠层电极的半导体器件
本发明涉及半导体器件及其制造方法，更详细地说，涉及具有利用HSG(半球形晶粒)生长形成的叠层电极的半导体器件及其制造方法。
已知一种技术，其中利用HSG生长在叠层电极的表面上形成小的不平整性，以便增加叠层电极的表面积，导致存储器电容量的增加。图1A-图1C显示利用HSG生长形成用于存储电容器的叠层电极的传统方法。
首先，如图1A中所示，在硅基片21上形成氧化物薄膜22。形成穿过氧化物薄膜22到达硅基片21的电容接触孔。利用SiH4气体和PH3气体、在500至550℃的温度下形成具有200至1000纳米膜厚度的包含诸如磷离子的杂质离子的非晶硅(a-Si)层。例如，利用光刻方法和蚀刻方法处理所述非晶硅层，形成非晶硅薄膜24，以便获得叠层电极段的形状。结果，形成包括叠层段20和电容接触段23的叠层电极段。
接着，如图1B中所示，在真空中、在500至600℃的温度下进行SiH4的扩散和热处理，以便仅仅在叠层电极的表面上形成HSG晶粒11的晶核27。在叠层段20的表面上HSG晶粒的形成取得进展的同时，所述结晶过程也从电容接触段23和氧化物薄膜22之间的界面进展到叠层段20。这是因为HSG晶粒11的生长温度接近非晶硅的结晶温度。这样，就形成结晶段25。
接着，如图1C中所示，这时，通常在叠层段20的大部分表面上形成HSG晶粒11。但是，在形成所有HSG晶粒11之前，结晶从电容接触段23和氧化物薄膜22之间的界面局部地扩展到所述叠层段表面。因此，在非晶硅结晶的段26上未形成任何HSG晶粒11。段26作为HSG晶粒形成缺陷段残留下来。
与在整个表面上形成HSG晶粒11的情况相比，包含HSG晶粒形成缺陷段的叠层电极具有比较小的表面积。电极表面积变小。为此，可以存储在电容器中的电荷量减少了，使得在DRAM操作的情况下电荷保持时间变短了，产生错误位。因此，必须抑制由电容接触段23和氧化物薄膜22之间界面的结晶引起的HSG晶粒的缺陷。
当非晶硅薄膜中的磷离子浓度增加时，非晶硅薄膜的结晶发展较快。因此，作为避免结晶的一种方法，可以考虑减小用于叠层电极的磷掺杂非晶硅薄膜24中磷离子浓度。如果采用这种方法，则能够有效地抑制由结晶引起的HSG晶粒形成缺陷段的产生。但是，在这种方法中存在以下问题：通过形成HSG晶粒11来增加表面积对于增加存储器电容量没有帮助。
为了充分地抑制结晶，必须使所述薄膜中的磷离子浓度等于或者小于1×1020cm-3。当使用具有以这样低的浓度掺杂的磷离子的非晶硅时，HSG晶粒中的磷离子浓度减小了。因此，当把电压加到存储电容器上时，形成从HSG晶粒扩展的耗尽层，使得存储器电容值减小，如图3中所示。
因此，当使用具有等于或者小于1×1020cm-3的低浓度的掺杂磷的非晶硅时，在形成所述HSG晶粒之后，必须掺杂杂质离子，以便增加所述HSG晶粒中磷离子的浓度。这样，能够抑制由于HSG晶粒具有低的杂质离子浓度而形成耗尽层。但是，从外部把杂质离子掺杂到叠层电极的内部是困难的。在这种情况下，由于非晶硅中的磷离子浓度仍然是低的，所以，叠层电极和基片之间的接触电阻是高的。
结合以上的描述，在日本的公开让公众审查的专利申请(JP-A-Heisei 6-204426)中描述了在叠层型DRAM中形成存储节点电极的方法。在该参考文献中，用掺杂的非晶硅填充接触孔，而仅仅在叠层电极上形成未掺杂的非晶硅。因此，结晶在热处理中进展。
此外，在日本的公开让公众审查的专利申请(JP-A-Heisei 9-237877)中描述了半导体器件。在该文献中，在基片上形成多晶硅薄膜，而在所述多晶硅薄膜上形成掺杂的非晶硅。
此外，在日本的公开让公众审查的专利申请(JP-A-Heisei 9-191092)中描述了利用多晶硅薄膜制造半导体器件的电容器的方法。在该文献中，HSG薄膜用于电极。但是，接触孔未填充具有不同浓度的薄膜。
因此，本发明的目的是提供一种带有叠层电极的半导体存储器件，其中，利用低的接触电阻抑制由结晶引起的任何缺陷，并且能够避免由HSG晶粒产生耗尽层。
本发明的另一个目的是提供一种制造上述半导体存储器件的方法。
为了实现本发明的一个方面，半导体存储器件包括MOS晶体管源/漏区、层间绝缘薄膜和叠层电极段。在半导体基片上形成所述源/漏区。在半导体基片上形成覆盖所述源/漏区的层间绝缘薄膜。形成穿过所述层间绝缘薄膜到达源/漏区的叠层电极段，并且，所述叠层电极段包括嵌入层间绝缘薄膜的接触段和在所述层间绝缘薄膜上面的叠层段，所述叠层段具有不平整表面部分。所述叠层段的表面部分的杂质离子浓度大于所述接触段内部的杂质离子浓度。
与所述接触段的源/漏区接触的接触部分的杂质离子浓度以及所述叠层段的表面部分的杂质离子浓度大于所述接触段内部的杂质离子浓度。此外，所述叠层段的表面部分的杂质离子浓度大于所述接触段的所述接触部分的杂质离子浓度。
此外，所述不平整表面部分包括半球形晶粒。在这种情况下，所述不平整表面部分通过所述叠层电极段的其杂质浓度大于该叠层电极段另一部分的杂质浓度的部分连接到与所述接触段的源/漏区接触的接触部分。此外，所述表面部分的杂质是磷离子或者砷离子。
为了实现本发明的另一个方面，制造半导体存储器件的方法包括：
在半导体基片上形成覆盖MOS晶体管的源/漏区的层间绝缘薄膜，所述源/漏区形成在所述半导体基片上；
打通穿过所述层间绝缘薄膜到达所述源/漏区的接触孔；
形成具有第一杂质离子浓度的、沿着所述接触孔的侧壁部分嵌入所述接触孔的硅层；
在所述硅层上形成具有第二杂质离子浓度的、嵌入所述接触孔的掺杂的非晶硅层，所述第二杂质离子浓度低于所述第一杂质离子浓度；
把所述硅层和所述掺杂的非晶硅层做成图案，以便在所述层间绝缘薄膜上产生叠层段，叠层电极段包括所述叠层段和所述接触孔的接触段；
进行热处理，以便在所述叠层段的表面部分形成硅半球形晶粒；以及
从外部把杂质离子掺入所述叠层段的所述表面部分，以便具有第三杂质浓度。
所述第三杂质离子浓度大于所述第二杂质离子浓度。此外，所述第三杂质离子浓度大于所述第一杂质离子浓度。所述第一杂质离子浓度是等于或大于1×1020cm-3的杂质离子浓度。
所述形成硅层的步骤可以包括形成非晶硅层。在这种情况下，所述非晶硅层最好具有等于或小于7×1019cm3的所述第二杂质离子浓度。另外，所述非晶硅层可以是未掺杂的非晶硅层。
此外，所述形成硅层的步骤可以包括形成多晶硅层。
所述形成硅层的步骤可以包括形成具有50至150纳米薄膜厚度的硅层，并且，所述形成掺杂的非晶硅层的步骤可以包括形成具有200至1000纳米薄膜厚度的掺杂的非晶硅层。
此外，所述进行热处理的步骤可以包括在真空中、同时扩散SiH4(SiH4 is irradiated)进行热处理。
此外，所述叠层段的所述表面部分最好通过所述硅层连接到所述源/漏区。
为了实现本发明的再一个方面，半导体存储器件包括：层间绝缘薄膜；具有第一杂质离子浓度的接触薄膜；具有第二杂质离子浓度的防结晶薄膜；以及具有第三杂质离子浓度的导电薄膜。所述层间绝缘薄膜形成在半导体基片上，用以覆盖MOS晶体管的源/漏区。所述源/漏区形成在所述半导体基片上。所述接触薄膜接触所述源/漏区，并且是这样形成的，以便沿着接触孔的侧壁部分地嵌入所述接触孔，所述接触孔是穿过所述层间绝缘薄膜到达所述源/漏区而形成的。所述防结晶薄膜形成在所述接触薄膜上，嵌入所述接触孔。所述第一杂质离子浓度大于所述第二杂质离子浓度。所述导电薄膜形成在具有不平整部分的所述层间绝缘薄膜之上的所述防结晶薄膜上。
这里，第三杂质离子浓度最好大于第二杂质离子浓度。此外，第三杂质离子浓度最好大于第一杂质离子浓度。在这种情况下，第一杂质离子浓度等于或大于1×1020cm3。
所述接触薄膜或者包括未掺杂的非晶硅薄膜、较少掺杂的非晶硅薄膜中的一种，或者包括多晶硅薄膜。此外，所述防结晶薄膜包括掺杂的非晶硅薄膜。
此外，所述接触薄膜具有50至150纳米薄膜厚度，而所述防结晶薄膜具有200至1000纳米薄膜厚度。
此外，所述导电薄膜包括硅的半球形晶粒。
图1A至图1C显示用传统方法制造的具有叠层电极的半导体存储器件的截面图；
图2A至图2C显示用根据本发明的第一实施例的方法制造的具有叠层电极的半导体存储器件的截面图；
图3是表示用本发明的方法制造的半导体存储器件和用传统的方法制造的半导体存储器件之间在电容量方面的比较的曲线图；
图4A至图4C是用根据本发明的第一实施例的方法制造的具有叠层电极的半导体存储器件的截面图；以及
图5A至图5C是用根据本发明的第二实施例的方法制造的半导体存储器件的改型例子。
接着，下面将参考附图详细描述本发明的半导体存储器件。
参考图2C，在本发明的半导体存储器件中，在半导体基片1上形成具有栅极的MOS晶体管(未示出)。该MOS晶体管具有在基片中的源/漏区，并且，所述源/漏区之一在图2C中用标号31表示。在硅基片1上形成作为层间绝缘薄膜的氧化物薄膜13，后者覆盖栅极和源/漏区31。形成穿过氧化物薄膜13到达源/漏区31的接触孔。
接着，形成覆盖所述接触孔的内壁和氧化物薄膜13的表面部分的磷掺杂非晶硅薄膜7。在形成磷掺杂非晶硅薄膜7之后，在所述接触孔中保留一个空间。形成填充所述接触孔的所述剩余空间并且覆盖所述掺杂的非晶硅薄膜7的表面部分的未掺杂或者较少掺杂的非晶硅薄膜(在本实施例中是未掺杂的非晶硅薄膜16)。利用通常的光刻方法和蚀刻方法把磷掺杂非晶硅薄膜7和未掺杂的非晶硅薄膜16做成图案。这样，形成了包括叠层段3和接触段2的叠层电极段。
在叠层段3的表面部分，即，在磷掺杂非晶硅薄膜7和未掺杂的非晶硅薄膜16的侧壁表面上以及在未掺杂的非晶硅薄膜16的顶面上形成HSG晶粒。
如上所述，本发明的半导体器件10包括叠层电极段，后者包括在氧化物薄膜13中形成的电容器接触段2和连接到电容器接触段2的叠层段3。在叠层段3的表面上形成小的不平整部分11。此外，至少在与小的不平整部分11有关的区域6中的杂质离子浓度大于叠层段3的内部区域5中的杂质离子浓度。此外，至少在非晶硅薄膜7中的杂质离子浓度大于叠层段3的内部区域5中的杂质离子浓度。
接着，下面将参考图2A至图2C详细描述根据本发明的实施例的制造半导体存储器件的方法。
如图2A中所示，在硅基片1上形成元件隔离薄膜和栅极绝缘薄膜(两者均未示出)。接着形成栅极，然后利用离子注入方法形成源/漏区。在这种情况下，可以围绕所述栅极形成侧壁绝缘薄膜。这样，就利用众所周知的方法形成作为存储单元晶体管的MOS晶体管。图2A中用31表示所述源/漏区之一。
接着，在所述源/漏区和硅基片1上形成作为层间绝缘薄膜的氧化物薄膜13。接着，形成穿过氧化物薄膜13到达源/漏区31的电容器接触孔。接着，利用SiH4气体和PH3气体生长包含磷离子的、具有50至150纳米薄膜厚度的非晶硅(a-Si)薄膜7。非晶硅(a-Si)薄膜7覆盖所述电容器接触孔的内壁和氧化物薄膜13的表面。在这种情况下，电容器接触孔中仍然保留着空间。
非晶硅薄膜7中的磷离子浓度等于或者大于1×1020cm-3。因此，非晶硅(a-Si)薄膜7具有高的杂质离子浓度。接着，在电容器接触段2的剩余的空间中填充未掺杂的非晶硅薄膜16。同时，在非晶硅(a-Si)薄膜7上形成具有200至1000纳米薄膜厚度的未掺杂的非晶硅薄膜16。接着，利用通常的光刻方法和蚀刻方法把所述未掺杂的非晶硅薄膜16和非晶硅(a-Si)薄膜7做成图案。
在上述实施例中，薄膜16是未掺杂的。但是，可以包含较少的杂质离子。例如，作为杂质离子的磷离子或者砷离子的浓度可以等于或者小于7×1019m-3。在这种情况下，在500至550℃的温度下利用SiH4气体形成较少掺杂的薄膜16。此外，形成具有掺杂的杂质离子的多晶硅层代替非晶硅薄膜7。但是，非晶硅薄膜7在薄膜连续性方面是占优势的，因为薄膜16是非晶的。
接着，如图2B中所示，在真空中、在500至600℃的温度下进行热处理，同时扩散SiH4。结果，在叠层段3的表面部分及其在氧化物薄膜13上方的侧壁上形成不平整部分，即，蘑菇形的HSG晶粒。
这时，结晶14从氧化物薄膜13和电容器接触段2之间的界面向叠层段3的表面部分发展。同时，在叠层段3的侧壁表面和顶面上形成HSG晶粒11。但是，由于在非晶硅薄膜16中磷离子的浓度低，所以，在非晶硅薄膜7的内部，结晶停止。因此，结晶不会到达叠层段3的侧壁表面和顶面。
接着，如图2C中所示，将磷离子或者砷离子从外部掺杂到HSG晶粒11中。掺杂磷离子或者砷离子的方法有：在700至750℃的温度下利用POCl3的磷离子扩散；在650至750℃的温度下在包含诸如PH3和AsH3的掺杂剂的气体中的热处理；以及P和As的离子注入。
通过这种掺杂，叠层段3的周边部分6的电阻变低，使得叠层段3的周边部分6与非晶硅薄膜7电连接。此外，把足够量的磷离子或砷离子注入HSG晶粒11。结果，能够避免由耗尽层从HSG晶粒扩展引起的存储电容的减小。在这种情况下，可以把掺杂的杂质离子注入到叠层段3的内部5。
作为上述各工艺步骤的结果：
(1)由于非晶硅层7包含高浓度的磷离子，所以，接触段2和源/漏区31之间的接触电阻是低的，
(2)由于在非晶硅层16中磷离子或砷离子浓度是低的，所以，在HSG生长期间结晶过程是慢的，因此难于产生HSG结晶缺陷段，
(3)由于在形成HSG晶粒之后从外部进行杂质离子的掺杂，所以，有足够量的掺杂剂被注入到HSG晶粒中，因此能够抑制由HSG晶粒构成的耗尽层的形成，并且，能够把一部分HSG晶粒与非晶硅层7连接。
这样，掺杂的非晶硅薄膜7起接触薄膜的作用，未掺杂的非晶硅薄膜16起防结晶薄膜的作用。此外，HSG晶粒层6起导电层的作用。
接着，下面将参考图4A至图4C详细描述根据本发明的第二实施例的半导体存储器件。
参考图4A，在本发明的半导体存储器件中，在半导体基片1上形成具有栅极的MOS晶体管(未示出)。该MOS晶体管具有在基片中的源/漏区31。在硅基片1上形成作为层间绝缘薄膜的氧化物薄膜13，后者覆盖栅极和源/漏区31。形成穿过氧化物薄膜13到达源/漏区31的接触孔。
接着，用磷掺杂非晶硅薄膜或者多晶硅薄膜填复所述接触孔，以便形成接触销33。然后，在接触销33和氧化物薄膜13上形成具有200至1000纳米薄膜厚度的层间氧化物薄膜34。形成穿过层间氧化物薄膜34到达接触销33的接触孔，并且，形成覆盖层间氧化物薄膜34的表面和所形成的接触孔的内表面的第二非晶硅层。非晶硅36的磷浓度至少小于接触销33的磷浓度，并且，非晶硅36最好是未掺杂的。非晶硅5的薄膜厚度小于50至100纳米，使得所述接触孔没有完全被填复。
接着，如图4B所示，去除在层间氧化物薄膜34顶部的非晶硅层，以便获得非晶硅薄膜36。然后，通过在真空中、在500至600℃的温度下退火同时扩散SiH4来形成HSG晶粒。结果，在非晶硅薄膜36上形成不平整部分，即，具有蘑菇形状的HSG晶粒。
接着，如图4C中所示，将磷离子或者砷离子从外部掺杂到HSG晶粒中。掺杂磷离子或者砷离子的方法有：在700至750℃的温度下利用POCl3的磷离子扩散；在650至750℃的温度下在包含诸如PH3和AsH3的掺杂剂的气体中的热处理；以及P和As的离子注入。
通过这种掺杂，HSG晶粒被掺杂而具有大浓度的磷或砷。此外，由于非晶硅薄膜36的薄膜厚度小，所以，磷或者砷离子穿透非晶硅薄膜36并且到达接触销33。结果，非晶硅薄膜36电连接到接触销33，于是也连接到所述源/漏区。
如上所述，在形成HSG晶粒时非晶硅薄膜36的掺杂剂浓度是小的，因此，在形成HSG晶粒期间不会发生结晶缺陷。
在形成HSG之前可以将层间氧化物薄膜34去除。在这种情况下，如图5A中所示，既在非晶硅薄膜36的外表面上又在其内表面上形成HSG晶粒。接着，如图5B中所示，从外部将磷或砷离子注入HSG晶粒中。

Claims (23)

1.一种半导体存储器件，它包括：
MOS晶体管的源/漏区，所述源/漏区形成在半导体基片上；
在所述半导体基片上形成的覆盖所述源/漏区的层间绝缘薄膜；以及
穿过所述层间绝缘薄膜到达所述源/漏区而形成的叠层电极段，所述叠层电极段包括嵌入所述层间绝缘薄膜的接触段和在所述层间绝缘薄膜上面的叠层段，所述叠层段具有硅半球形晶粒的不平整表面部分；
其中，所述叠层段的所述表面部分的磷或砷离子的杂质离子浓度大于所述接触段内部的磷离子的杂质离子浓度。
2.根据权利要求1的半导体存储器件，其特征在于：与所述接触段的所述源/漏区接触的接触部分的杂质离子浓度以及所述叠层段的所述表面部分的杂质离子浓度大于所述接触段的所述内部的杂质离子浓度。
3.根据权利要求1的半导体存储器件，其特征在于：所述叠层段的所述表面部分的所述杂质离子浓度大于所述接触段的所述内部的杂质离子浓度以及所述接触段的所述接触部分的杂质离子浓度。
4.根据权利要求1的半导体存储器件，其特征在于：所述不平整表面部分通过所述叠层电极段的其杂质浓度大于该叠层电极段另一部分的杂质浓度的部分连接到与所述接触段的所述源/漏区接触的接触部分。
5.一种制造半导体存储器件的方法，该方法包括以下步骤：
在半导体基片上形成覆盖MOS晶体管的源/漏区的层间绝缘薄膜，所述源/漏区形成在所述半导体基片上；
打通穿过所述层间绝缘薄膜到达所述源/漏区的接触孔；
形成具有掺有磷离子的第一杂质离子浓度的、沿着所述接触孔的侧壁部分地嵌入所述接触孔的硅层；
在所述硅层上形成具有掺有磷离子的第二杂质离子浓度的、嵌入所述接触孔的掺杂的非晶硅层，所述第二杂质离子浓度低于所述第一杂质离子浓度；
把所述硅层和所述掺杂的非晶硅层做成图案，以便在所述层间绝缘薄膜上产生叠层段，叠层电极段包括所述叠层段和所述接触孔的接触段；
进行热处理，以便在所述叠层段的表面部分形成硅半球形晶粒；以及
从外部把杂质离子掺入所述叠层段的所述表面部分，以便具有掺有磷或砷离子的第三杂质浓度。
6.根据权利要求5的方法，其特征在于：
所述第三杂质离子浓度大于所述第二杂质离子浓度。
7.根据权利要求6的方法，其特征在于：所述第三杂质离子浓度大于所述第一杂质离子浓度。
8.根据权利要求7的方法，其特征在于：所述第一杂质离子浓度是等于或大于1×1020cm-3的杂质离子浓度。
9.根据权利要求5至8中的任一个的方法，其特征在于：所述形成硅层的步骤可以包括形成非晶硅层。
10.根据权利要求9的方法，其特征在于：所述非晶硅层具有等于或小于7×1019cm-3的第二杂质离子浓度。
11.根据权利要求9的方法，其特征在于：所述非晶硅层是未掺杂的非晶硅层。
12.根据权利要求5至8中任一个的方法，其特征在于：所述形成硅层的步骤包括形成多晶硅层。
13.根据权利要求5至8中任一个的方法，其特征在于：
所述形成硅层的步骤包括形成具有50至150纳米薄膜厚度的所述硅层，以及
所述形成掺杂的非晶硅层的步骤包括形成具有200至1000纳米薄膜厚度的所述掺杂的非晶硅层。
14.根据权利要求5至8中的任一个的方法，其特征在于：所述进行热处理的步骤包括在真空中、同时扩散SiH4进行热处理。
15.根据权利要求5至8中任一个的方法，其特征在于：所述叠层段的所述表面部分通过所述硅层连接到所述源/漏区。
16.一种半导体存储器件，它包括：
形成在半导体基片上、用以覆盖MOS晶体管的源/漏区的层间绝缘薄膜，所述源/漏区形成在所述半导体基片上；
具有掺有磷离子的第一杂质离子浓度的接触薄膜，所述接触薄膜接触所述源/漏区，并且是这样形成的，以便沿着接触孔的侧壁部分地嵌入所述接触孔，所述接触孔是穿过所述层间绝缘薄膜到达所述源/漏区而形成的；
具有掺有磷离子的第二杂质离子浓度的防结晶薄膜，所述防结晶薄膜形成在所述接触薄膜上，嵌入所述接触孔，所述第一杂质离子浓度大于所述第二杂质离子浓度；以及
具有掺有磷或砷离子的第三杂质离子浓度的导电薄膜，所述导电薄膜形成在具有由硅半球形晶粒形成的不平整部分的所述层间绝缘薄膜之上的所述防结晶薄膜的表面上。
17.根据权利要求16的半导体存储器件，其特征在于：所述第三杂质离子浓度大于所述第二杂质离子浓度。
18.根据权利要求17的半导体存储器件，其特征在于：所述第三杂质离子浓度大于所述第一杂质离子浓度。
19.根据权利要求18的半导体存储器件，其特征在于：所述第一杂质离子浓度等于或大于1×1020cm-3。
20.根据权利要求16至19中的任一个的半导体存储器件，其特征在于：所述接触薄膜或者包括未掺杂的非晶硅薄膜、较少掺杂的非晶硅薄膜中的一种，或者包括多晶硅薄膜。
21.根据权利要求16至19中的任一个的半导体存储器件，其特征在于：所述防结晶薄膜包括掺杂的非晶硅薄膜。
22.根据权利要求16至19中的任一个的半导体存储器件，其特征在于：所述接触薄膜具有50至150纳米的薄膜厚度，而所述防结晶薄膜具有200至1000纳米的薄膜厚度。
23.根据权利要求16至19中的任一个的半导体存储器件，其特征在于：所述导电薄膜包括硅的半球形晶粒。
CN99118745A 1998-09-11 1999-09-10 具有利用半球形晶粒生长形成的叠层电极的半导体器件 Expired - Fee Related CN1126177C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP257742/1998 1998-09-11
JP25774298A JP3173472B2 (ja) 1998-09-11 1998-09-11 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1248067A CN1248067A (zh) 2000-03-22
CN1126177C true CN1126177C (zh) 2003-10-29

Family

ID=17310480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99118745A Expired - Fee Related CN1126177C (zh) 1998-09-11 1999-09-10 具有利用半球形晶粒生长形成的叠层电极的半导体器件

Country Status (4)

Country Link
US (1) US6534815B2 (zh)
JP (1) JP3173472B2 (zh)
KR (1) KR100399162B1 (zh)
CN (1) CN1126177C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246476B2 (ja) * 1999-06-01 2002-01-15 日本電気株式会社 容量素子の製造方法、及び、容量素子
US6689668B1 (en) * 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6706591B1 (en) * 2002-01-22 2004-03-16 Taiwan Semiconductor Manufacturing Company Method of forming a stacked capacitor structure with increased surface area for a DRAM device
KR100861356B1 (ko) * 2002-02-25 2008-10-01 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조 방법
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
KR100505441B1 (ko) * 2003-04-04 2005-08-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
CN100414686C (zh) * 2003-12-03 2008-08-27 茂德科技股份有限公司 去除深沟槽结构中半球形晶粒硅层的方法
US20150218043A1 (en) * 2012-07-18 2015-08-06 Hoya Optics(Thailand) Ltd. Glass molded article and method for producing same, optical element blank, and optical element and method for producing same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03234051A (ja) 1990-02-09 1991-10-18 Matsushita Electron Corp 容量素子の製造方法
JP3071284B2 (ja) 1991-12-20 2000-07-31 宮崎沖電気株式会社 半導体素子の製造方法
JP3039173B2 (ja) 1993-01-06 2000-05-08 日本電気株式会社 スタックト型ｄｒａｍのストレージノード電極の形成方法
US5286668A (en) 1993-02-03 1994-02-15 Industrial Technology Research Institute Process of fabricating a high capacitance storage node
JP2803589B2 (ja) 1995-01-13 1998-09-24 日本電気株式会社 半導体装置の製造方法
JP2827958B2 (ja) 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
JPH08306881A (ja) 1995-05-11 1996-11-22 Oki Electric Ind Co Ltd Ｄｒａｍメモリセルの製造方法
US5639685A (en) 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
JPH09191092A (ja) 1995-12-23 1997-07-22 Samsung Electron Co Ltd 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法
JP3082691B2 (ja) 1995-12-25 2000-08-28 日本電気株式会社 半導体装置及びその製造方法
US6069053A (en) 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
JPH11204450A (ja) 1998-01-07 1999-07-30 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1248067A (zh) 2000-03-22
US20010030336A1 (en) 2001-10-18
JP2000091532A (ja) 2000-03-31
KR100399162B1 (ko) 2003-09-26
US6534815B2 (en) 2003-03-18
KR20000023087A (ko) 2000-04-25
JP3173472B2 (ja) 2001-06-04

Similar Documents

Publication Publication Date Title
CN1150611C (zh) 存储单元结构及其制造方法
CN1252821C (zh) 低压有源半导体体器件
CN1734769A (zh) 半导体器件及其制造方法
CN1933163A (zh) 非易失性半导体存储器件及其制造方法
CN1716572A (zh) 非易失性半导体存储器件的制造方法及半导体存储器件
CN1212454A (zh) 高可靠性的槽式电容器型存储器单元
CN1279509A (zh) 改进动态随机存取存储器工艺的氮化物衬里隔离轴环
CN1518100A (zh) 半导体器件及其制造方法
CN1812076A (zh) 制造半导体器件的方法
CN1702875A (zh) 晶体管及其制造方法
CN1841778A (zh) 半导体器件中的场效应晶体管及其制造方法
CN1956221A (zh) 具有介质应力产生区的晶体管及其制造方法
CN1152425C (zh) 制作具有垂直的mos晶体管的集成电路的方法
CN1126177C (zh) 具有利用半球形晶粒生长形成的叠层电极的半导体器件
CN100339963C (zh) 制造半导体器件的方法
CN1122311C (zh) 具有金属硅化物薄膜的半导体器件及制造方法
CN1870248A (zh) 用于半导体存储单元的有隔离环的沟槽电容器的制造方法
CN1682369A (zh) 半导体基板、形成于其中的半导体电路及其制造方法
CN1135615C (zh) 半导体器件制造方法
CN1097311C (zh) 半导体装置的制造方法和半导体装置
CN1523676A (zh) 半导体装置
CN1684272A (zh) 半导体器件及其制造方法
CN1137518C (zh) 半导体存储器件及其制造方法
CN1918705A (zh) 集成电路存储单元及制备方法
CN1165997C (zh) 具有至少一个电容的集成电路及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031029

Termination date: 20150910

EXPY Termination of patent right or utility model