JP3039173B2 - スタックト型ｄｒａｍのストレージノード電極の形成方法 - Google Patents
スタックト型ｄｒａｍのストレージノード電極の形成方法Info
- Publication number
- JP3039173B2 JP3039173B2 JP5000443A JP44393A JP3039173B2 JP 3039173 B2 JP3039173 B2 JP 3039173B2 JP 5000443 A JP5000443 A JP 5000443A JP 44393 A JP44393 A JP 44393A JP 3039173 B2 JP3039173 B2 JP 3039173B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- undoped
- hsg
- silicon film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000003860 storage Methods 0.000 title claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 75
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 229910021426 porous silicon Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スタックト型のメモリ
セルを有するＤＲＡＭにおけるストレージノード電極の
形成方法に関する。
セルを有するＤＲＡＭにおけるストレージノード電極の
形成方法に関する。
【０００２】
【従来の技術】半導体記憶装置は、ビット当たりの製造
単価低減，あるいはメモリアクセス時間短縮のため、メ
モリセルのセルサイズの縮小による高集積化が計られて
いる。集積度に関しては、０．４〜０．６μｍ設計ルー
ルによる１６ＭビットＤＲＡＭ，あるいは１ＭビットＳ
ＲＡＭが開発段階で検討されている。ＤＲＡＭにおいて
は、このような高集積化によるセルサイズの縮小はメモ
リセルに蓄積できる電荷容量の低下をもたらすため、最
近では占有面積が小さなメモリセルでも十分な電荷蓄積
量が得られる構造としてスタックト型のメモリセルが実
用化されている。さらに最近では、スタックト型のメモ
リセルにおけるストレージノード電極をその表面が半球
形状の微細なグレインからなる多結晶シリコン（ＨＳＧ
−Ｓｉ（Ｈｅｍｉ−Ｓｈｅｒｉｃａｌ−Ｇｒａｉｎｅｄ
−Ｓｉｌｉｃｏｎの略）と記す）膜により形成し、スト
レージノード電極の表面積（セルプレート電極との対向
面積）を実効的に増加させることが検討されている。
単価低減，あるいはメモリアクセス時間短縮のため、メ
モリセルのセルサイズの縮小による高集積化が計られて
いる。集積度に関しては、０．４〜０．６μｍ設計ルー
ルによる１６ＭビットＤＲＡＭ，あるいは１ＭビットＳ
ＲＡＭが開発段階で検討されている。ＤＲＡＭにおいて
は、このような高集積化によるセルサイズの縮小はメモ
リセルに蓄積できる電荷容量の低下をもたらすため、最
近では占有面積が小さなメモリセルでも十分な電荷蓄積
量が得られる構造としてスタックト型のメモリセルが実
用化されている。さらに最近では、スタックト型のメモ
リセルにおけるストレージノード電極をその表面が半球
形状の微細なグレインからなる多結晶シリコン（ＨＳＧ
−Ｓｉ（Ｈｅｍｉ−Ｓｈｅｒｉｃａｌ−Ｇｒａｉｎｅｄ
−Ｓｉｌｉｃｏｎの略）と記す）膜により形成し、スト
レージノード電極の表面積（セルプレート電極との対向
面積）を実効的に増加させることが検討されている。
【０００３】ＨＳＧ−Ｓｉ膜の形成方法は、いくつか提
案されている。その１つに、１９９０年の第２２回カン
ファレンス・オブ・ソリッド・ステート・デバイス・ア
ンド・マテリアルズのエクステンデッド・アブストラク
ト第８７３−８７６頁（Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒ
ａｃｔ ｏｆ ｔｈｅ ２２ｒｄ Ｃｏｎｆｅｒｅｎｃ
ｅ ｏｎ Ｓｏｌｉｄｅ Ｓｔａｔｅ Ｄｅｖｉｃｅ
ａｎｄ Ｍａｔｅｒｉａｌｓ，１９９０，ｐｐ．８７３
−８７６）の報告がある。
案されている。その１つに、１９９０年の第２２回カン
ファレンス・オブ・ソリッド・ステート・デバイス・ア
ンド・マテリアルズのエクステンデッド・アブストラク
ト第８７３−８７６頁（Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒ
ａｃｔ ｏｆ ｔｈｅ ２２ｒｄ Ｃｏｎｆｅｒｅｎｃ
ｅ ｏｎ Ｓｏｌｉｄｅ Ｓｔａｔｅ Ｄｅｖｉｃｅ
ａｎｄ Ｍａｔｅｒｉａｌｓ，１９９０，ｐｐ．８７３
−８７６）の報告がある。
【０００４】ＨＳＧ−Ｓｉ膜の形成方法を説明するため
の工程順の断面図である図４を参照すると、上記報告の
ＨＳＧ−Ｓｉ膜の第１の形成方法は、シリコン酸化膜を
介してシリコン基板上に形成された非晶質シリコン膜
（以下、ａ−Ｓｉ膜と記す）の表面をＨＳＧ−Ｓｉ膜に
変換する方法であり、以下のようになっている。
の工程順の断面図である図４を参照すると、上記報告の
ＨＳＧ−Ｓｉ膜の第１の形成方法は、シリコン酸化膜を
介してシリコン基板上に形成された非晶質シリコン膜
（以下、ａ−Ｓｉ膜と記す）の表面をＨＳＧ−Ｓｉ膜に
変換する方法であり、以下のようになっている。
【０００５】まず、面方位（１００）のＰ型シリコン基
板３０１表面に、熱酸化により膜厚１００ｎｍのシリコ
ン酸化膜３０２が形成される〔図４（ａ）〕。次に、全
面に膜厚５００ｎｍ程度のアンドープトａ−Ｓｉ膜３０
３を堆積する〔図４（ｂ）〕。このアンドープトａ−Ｓ
ｉ膜３０３の堆積は、例えば通常の縦型ＬＰＣＶＤ装置
が用いられ、堆積温度５５０℃，真空度１Ｔｏｒｒのも
とで、原料ガスとしてＨｅにより２０％に希釈されたＳ
ｉＨ4 が用いられる。その後、同温度で３０分程度のそ
の場（ｉｎ−ｓｉｔｕ）アニールを行ない、上記アンド
ープトａ−Ｓｉ膜３０３表面をアンドープトＨＳＧ−Ｓ
ｉ膜３０４に変換する。アンドープトａ−Ｓｉ膜３０３
の変換されない部分（アンドープドａ−Ｓｉ膜３０３
ａ）は、非晶質のままである〔図４（ｃ）〕。このアン
ドープトＨＳＧ−Ｓｉ膜３０４のグレインサイズは、３
０〜５０ｎｍ程度である。
板３０１表面に、熱酸化により膜厚１００ｎｍのシリコ
ン酸化膜３０２が形成される〔図４（ａ）〕。次に、全
面に膜厚５００ｎｍ程度のアンドープトａ−Ｓｉ膜３０
３を堆積する〔図４（ｂ）〕。このアンドープトａ−Ｓ
ｉ膜３０３の堆積は、例えば通常の縦型ＬＰＣＶＤ装置
が用いられ、堆積温度５５０℃，真空度１Ｔｏｒｒのも
とで、原料ガスとしてＨｅにより２０％に希釈されたＳ
ｉＨ4 が用いられる。その後、同温度で３０分程度のそ
の場（ｉｎ−ｓｉｔｕ）アニールを行ない、上記アンド
ープトａ−Ｓｉ膜３０３表面をアンドープトＨＳＧ−Ｓ
ｉ膜３０４に変換する。アンドープトａ−Ｓｉ膜３０３
の変換されない部分（アンドープドａ−Ｓｉ膜３０３
ａ）は、非晶質のままである〔図４（ｃ）〕。このアン
ドープトＨＳＧ−Ｓｉ膜３０４のグレインサイズは、３
０〜５０ｎｍ程度である。
【０００６】ＨＳＧ−Ｓｉ膜の別の形成方法は、例えば
１９９１年秋季の第５２回応用物理学会学術講演会講演
予稿集第２号，第７５８頁，講演番号１２ａ−Ｅ−１に
報告されている。この報告の概要は、以下のようになっ
ている。
１９９１年秋季の第５２回応用物理学会学術講演会講演
予稿集第２号，第７５８頁，講演番号１２ａ−Ｅ−１に
報告されている。この報告の概要は、以下のようになっ
ている。
【０００７】まず、上述の第１の方法と同様に、シリコ
ン酸化膜を介してシリコン基板上にａ−Ｓｉ膜を成長す
る。次に、このａ−Ｓｉ膜表面の自然酸化膜を例えば弗
化水素酸で除去する。その後、超高真空チャンバー内へ
導入し、基板温度を６００℃程度に加熱し、ａ−Ｓｉ膜
表面にシリコン分子を数十秒間照射しながらアニールす
ることにより、このａ−Ｓｉ膜表面をＨＳＧ−Ｓｉ膜に
変換する。
ン酸化膜を介してシリコン基板上にａ−Ｓｉ膜を成長す
る。次に、このａ−Ｓｉ膜表面の自然酸化膜を例えば弗
化水素酸で除去する。その後、超高真空チャンバー内へ
導入し、基板温度を６００℃程度に加熱し、ａ−Ｓｉ膜
表面にシリコン分子を数十秒間照射しながらアニールす
ることにより、このａ−Ｓｉ膜表面をＨＳＧ−Ｓｉ膜に
変換する。
【０００８】
【発明が解決しようとする課題】ＨＳＧ−Ｓｉ膜により
ストレージノード電極を形成する場合、この技術の主要
な工程は、非晶質シリコン膜の成長工程と、この非晶質
シリコン膜の表面をＨＳＧ−Ｓｉ膜に変換するアニール
工程とである。従って、この技術の要点は、以下に効率
よく，しかも安定にストレージノード電極の表面をＨＳ
Ｇ−Ｓｉ膜に変換するかにある。
ストレージノード電極を形成する場合、この技術の主要
な工程は、非晶質シリコン膜の成長工程と、この非晶質
シリコン膜の表面をＨＳＧ−Ｓｉ膜に変換するアニール
工程とである。従って、この技術の要点は、以下に効率
よく，しかも安定にストレージノード電極の表面をＨＳ
Ｇ−Ｓｉ膜に変換するかにある。
【０００９】従来技術の解決すべき課題は、ＨＳＧ−Ｓ
ｉ膜の表面の半球形状の安定性に関するものである。上
述したように、従来の技術では、アンドープトａ−Ｓｉ
膜を用いてＨＳＧ−Ｓｉ膜を形成している。従って、表
面がＨＳＧ−Ｓｉ膜に変換されたこのアンドープトａ−
Ｓｉ膜のみをストレージノード電極として用いるために
は、ＨＳＧ−Ｓｉ膜を形成した後にイオン注入法などを
用いて不純物ドーピングを行なう必要がある。しかし、
この不純物ドーピング工程において、ＨＳＧ−Ｓｉ膜の
表面の半球形状が変形（半球形状から通常のグレイン形
状になる）し、実効表面積が減少するという問題があ
る。この問題は、もともと不純物をその場（ｉｎ−ｓｉ
ｔｕ）ドーピングされたドープトａ−Ｓｉ膜に対してそ
の表面をＨＳＧ−Ｓｉ膜に変換できれば解決されるとい
う見方もあるが、ドープトａ−Ｓｉ膜にこの変換処理を
施しても、表面のグレイン形状は良好な半球形状にはな
らず、すなわち表面の半球形状の悪いＨＳＧ−Ｓｉ膜と
なり、表面積増加率が小さいという別の問題が生じる。
ｉ膜の表面の半球形状の安定性に関するものである。上
述したように、従来の技術では、アンドープトａ−Ｓｉ
膜を用いてＨＳＧ−Ｓｉ膜を形成している。従って、表
面がＨＳＧ−Ｓｉ膜に変換されたこのアンドープトａ−
Ｓｉ膜のみをストレージノード電極として用いるために
は、ＨＳＧ−Ｓｉ膜を形成した後にイオン注入法などを
用いて不純物ドーピングを行なう必要がある。しかし、
この不純物ドーピング工程において、ＨＳＧ−Ｓｉ膜の
表面の半球形状が変形（半球形状から通常のグレイン形
状になる）し、実効表面積が減少するという問題があ
る。この問題は、もともと不純物をその場（ｉｎ−ｓｉ
ｔｕ）ドーピングされたドープトａ−Ｓｉ膜に対してそ
の表面をＨＳＧ−Ｓｉ膜に変換できれば解決されるとい
う見方もあるが、ドープトａ−Ｓｉ膜にこの変換処理を
施しても、表面のグレイン形状は良好な半球形状にはな
らず、すなわち表面の半球形状の悪いＨＳＧ−Ｓｉ膜と
なり、表面積増加率が小さいという別の問題が生じる。
【００１０】
【課題を解決するための手段】本発明のスタックト型Ｄ
ＲＡＭのストレージノード電極の形成方法は、一導電型
のシリコン基板表面に選択的にフィールド酸化膜，およ
びゲート酸化膜を形成し、ワード線を兼る複数のゲート
電極を形成し、逆導電型の複数のソース，ドレイン領域
を形成する工程と、全面に層間絶縁膜を形成し、それぞ
れのドレイン領域に達する複数のノードコンタクト孔を
形成する工程と、それぞれのノードコンタクト孔を介し
てそれぞれのドレイン領域に接続する複数の逆導電型の
ドープト非晶質シリコン膜パターンと、それぞれのドー
プト非晶質シリコン膜パターンの上面，並びに側面を覆
うアンドープト非晶質シリコン膜とを形成する工程と、
アンドープト非晶質シリコン膜の表面を、半球形状の微
細なグレインからなるアンドープト多結晶シリコン膜に
変換する工程と、熱処理により、非晶質シリコン膜を多
結晶シリコン膜に変換する工程とを有する。
ＲＡＭのストレージノード電極の形成方法は、一導電型
のシリコン基板表面に選択的にフィールド酸化膜，およ
びゲート酸化膜を形成し、ワード線を兼る複数のゲート
電極を形成し、逆導電型の複数のソース，ドレイン領域
を形成する工程と、全面に層間絶縁膜を形成し、それぞ
れのドレイン領域に達する複数のノードコンタクト孔を
形成する工程と、それぞれのノードコンタクト孔を介し
てそれぞれのドレイン領域に接続する複数の逆導電型の
ドープト非晶質シリコン膜パターンと、それぞれのドー
プト非晶質シリコン膜パターンの上面，並びに側面を覆
うアンドープト非晶質シリコン膜とを形成する工程と、
アンドープト非晶質シリコン膜の表面を、半球形状の微
細なグレインからなるアンドープト多結晶シリコン膜に
変換する工程と、熱処理により、非晶質シリコン膜を多
結晶シリコン膜に変換する工程とを有する。
【００１１】
【実施例】まず、本発明の実施例の説明に先だって、本
発明の構成の要部について図面を参照して説明する。
発明の構成の要部について図面を参照して説明する。
【００１２】半導体装置の製造工程の断面図である図１
を参照すると、本発明の構成の要部は、以下のようにな
っている。まず、面方位（１００）のＰ型シリコン基板
１０１表面に膜厚１００ｎｍ程度のシリコン酸化膜１０
２が形成される〔図１（ａ）〕。
を参照すると、本発明の構成の要部は、以下のようにな
っている。まず、面方位（１００）のＰ型シリコン基板
１０１表面に膜厚１００ｎｍ程度のシリコン酸化膜１０
２が形成される〔図１（ａ）〕。
【００１３】次に、通常のＬＰＣＶＤ炉を用いて、炉内
温度５１０℃，真空度０．２Ｔｏｒｒとし、原料ガスで
ある１００ｓｃｃｍのＳｉ2 Ｈ6 ，およびドーピングガ
スであるＨｅにより４％に希釈された１００ｓｃｃｍの
ＰＨ3 が供給されて、膜厚４５０ｎｍ程度のリンドープ
トａ−Ｓｉ膜１０３が堆積される。次に、ＰＨ3 の供給
が止められてＳｉ2 Ｈ6 のみが供給され、膜厚１００ｎ
ｍ程度のアンドープトａ−Ｓｉ膜１０４が堆積される
〔図１（ｂ）〕。
温度５１０℃，真空度０．２Ｔｏｒｒとし、原料ガスで
ある１００ｓｃｃｍのＳｉ2 Ｈ6 ，およびドーピングガ
スであるＨｅにより４％に希釈された１００ｓｃｃｍの
ＰＨ3 が供給されて、膜厚４５０ｎｍ程度のリンドープ
トａ−Ｓｉ膜１０３が堆積される。次に、ＰＨ3 の供給
が止められてＳｉ2 Ｈ6 のみが供給され、膜厚１００ｎ
ｍ程度のアンドープトａ−Ｓｉ膜１０４が堆積される
〔図１（ｂ）〕。
【００１４】その後、炉内温度を５５０℃に上昇させ、
その場（ｉｎ−ｓｉｔｕ）アニールを３０分間行なうこ
とにより、アンドープトａ−Ｓｉ膜１０４表面がアンド
ープトＨＳＧ−Ｓｉ膜１０５に変換される。このとき、
アンドープトａ−Ｓｉ膜１０４ａが、ＨＳＧ−Ｓｉ膜に
変換されずに残される〔図１（ｃ）〕。この段階での走
査型電子顕微鏡（ＳＥＭ）による上記アンドープトＨＳ
Ｇ−Ｓｉ膜１０５の表面観察によると、このＨＳＧ−Ｓ
ｉ膜１０５表面にはグレインサイズが３０ｎｍ程度の半
球形状のグレインが高密度に形成されている。
その場（ｉｎ−ｓｉｔｕ）アニールを３０分間行なうこ
とにより、アンドープトａ−Ｓｉ膜１０４表面がアンド
ープトＨＳＧ−Ｓｉ膜１０５に変換される。このとき、
アンドープトａ−Ｓｉ膜１０４ａが、ＨＳＧ−Ｓｉ膜に
変換されずに残される〔図１（ｃ）〕。この段階での走
査型電子顕微鏡（ＳＥＭ）による上記アンドープトＨＳ
Ｇ−Ｓｉ膜１０５の表面観察によると、このＨＳＧ−Ｓ
ｉ膜１０５表面にはグレインサイズが３０ｎｍ程度の半
球形状のグレインが高密度に形成されている。
【００１５】続いて、例えば窒素雰囲気での常圧炉によ
る８５０℃，３０分間の熱処理が施されると、上記リン
ドープトａ−Ｓｉ膜１０３並びにアンドープトａ−Ｓｉ
膜１０４ａがそれぞれリンドープト多結晶シリコン膜に
なる。さらに、上記アンドープトＨＳＧ−Ｓｉ膜１０５
はリンドープトＨＳＧ−Ｓｉ膜に変換される。このリン
ドープトＨＳＧ−Ｓｉ膜の表面は、ＳＥＭ観察による
と、リンドープトａ−Ｓｉ膜の表面を変換したＨＳＧ−
Ｓｉ膜の表面とは異なり、ほぼ上記アンドープトＨＳＧ
−Ｓｉ膜１０５の形状を維持している。
る８５０℃，３０分間の熱処理が施されると、上記リン
ドープトａ−Ｓｉ膜１０３並びにアンドープトａ−Ｓｉ
膜１０４ａがそれぞれリンドープト多結晶シリコン膜に
なる。さらに、上記アンドープトＨＳＧ−Ｓｉ膜１０５
はリンドープトＨＳＧ−Ｓｉ膜に変換される。このリン
ドープトＨＳＧ−Ｓｉ膜の表面は、ＳＥＭ観察による
と、リンドープトａ−Ｓｉ膜の表面を変換したＨＳＧ−
Ｓｉ膜の表面とは異なり、ほぼ上記アンドープトＨＳＧ
−Ｓｉ膜１０５の形状を維持している。
【００１６】上述の方法をスタックト型のＤＲＡＭのス
トレージノード電極の形成に適用すると、以下のように
なる。Ｐ型シリコン基板表面にフィールド酸化膜，ゲー
ト酸化膜を形成し、ワード線を兼るゲート電極を形成す
る。Ｎ型のソース，ドレイン領域を形成した後、層間絶
縁膜を形成し、ドレイン領域に達するノードコンタクト
孔を形成する。全面にＮ型のドープトａ−Ｓｉ膜を形成
し、これをパターニングしてノードコンタクト孔を介し
てそれぞれのドレイン領域に接続されるドープトａ−Ｓ
ｉ膜パターンを形成する。全面にアンドープトａ−Ｓｉ
膜を形成し、それぞれのドープトａ−Ｓｉ膜パターンの
上面並びに側面を覆い，かつ区画分断されるようにこの
アンドープトａ−Ｓｉ膜をパターニングする。この分断
されたアンドープトａ−Ｓｉ膜の表面を、上述の方法に
よりアンドープトＨＳＧ−Ｓｉ膜に変換する。続いて、
上述の８５０℃の熱処理を行ない、ストレージノード電
極の形成を終了する。ＤＲＡＭを形成するための以降の
工程は、公知の方法による。
トレージノード電極の形成に適用すると、以下のように
なる。Ｐ型シリコン基板表面にフィールド酸化膜，ゲー
ト酸化膜を形成し、ワード線を兼るゲート電極を形成す
る。Ｎ型のソース，ドレイン領域を形成した後、層間絶
縁膜を形成し、ドレイン領域に達するノードコンタクト
孔を形成する。全面にＮ型のドープトａ−Ｓｉ膜を形成
し、これをパターニングしてノードコンタクト孔を介し
てそれぞれのドレイン領域に接続されるドープトａ−Ｓ
ｉ膜パターンを形成する。全面にアンドープトａ−Ｓｉ
膜を形成し、それぞれのドープトａ−Ｓｉ膜パターンの
上面並びに側面を覆い，かつ区画分断されるようにこの
アンドープトａ−Ｓｉ膜をパターニングする。この分断
されたアンドープトａ−Ｓｉ膜の表面を、上述の方法に
よりアンドープトＨＳＧ−Ｓｉ膜に変換する。続いて、
上述の８５０℃の熱処理を行ない、ストレージノード電
極の形成を終了する。ＤＲＡＭを形成するための以降の
工程は、公知の方法による。
【００１７】次に、本発明の実施例について図面を参照
して説明する。
して説明する。
【００１８】スタックト型のＤＲＡＭのストレージノー
ド電極の製造工程の断面図である図２，および図３を参
照すると、本発明の一実施例は、上述の方法とは異なる
方法でＨＳＧ−Ｓｉ膜が形成されており、以下のように
なっている。
ド電極の製造工程の断面図である図２，および図３を参
照すると、本発明の一実施例は、上述の方法とは異なる
方法でＨＳＧ−Ｓｉ膜が形成されており、以下のように
なっている。
【００１９】まず、面方位（１００），抵抗率１０Ω・
ｃｍのＰ型シリコン基板２０１表面に、ＬＯＣＯＳ法に
より、フィールド酸化膜２０２が形成される。さらに、
ゲート酸化膜２０３が形成された後、ワード線を兼る複
数のゲート電極２０４が形成され、Ｎ型の複数のソース
領域２０５とドレイン領域２０６とが形成される。次
に、例えばＢＰＳＧ膜等からなる層間絶縁膜であるとこ
ろのＣＶＤシリコン酸化膜２０７が形成され、このＣＶ
Ｄシリコン酸化膜２０７にそれぞれのドレイン領域２０
６に達する複数のノードコンタクト孔２０８が形成され
る〔図２（ａ）〕。
ｃｍのＰ型シリコン基板２０１表面に、ＬＯＣＯＳ法に
より、フィールド酸化膜２０２が形成される。さらに、
ゲート酸化膜２０３が形成された後、ワード線を兼る複
数のゲート電極２０４が形成され、Ｎ型の複数のソース
領域２０５とドレイン領域２０６とが形成される。次
に、例えばＢＰＳＧ膜等からなる層間絶縁膜であるとこ
ろのＣＶＤシリコン酸化膜２０７が形成され、このＣＶ
Ｄシリコン酸化膜２０７にそれぞれのドレイン領域２０
６に達する複数のノードコンタクト孔２０８が形成され
る〔図２（ａ）〕。
【００２０】次に、通常のＬＰＣＶＤ炉を用いて、炉内
温度５１０℃，真空度０．２Ｔｏｒｒとし、原料ガスで
ある１００ｓｃｃｍのＳｉ2 Ｈ6 ，およびドーピングガ
スであるＨｅにより４％に希釈された１００ｓｃｃｍの
ＰＨ3 が供給されて、膜厚８００ｎｍ程度のリンドープ
トａ−Ｓｉ膜２０９が堆積される。次に、ＰＨ3 の供給
が止められてＳｉ2 Ｈ6 のみが供給され、膜厚７０ｎｍ
程度のアンドープトａ−Ｓｉ膜２１０が堆積される〔図
２（ｂ）〕。なお、リンドープトａ−Ｓｉ膜２０９の堆
積の代りに、アンドープトａ−Ｓｉ膜を堆積してこのア
ンドープトａ−Ｓｉ膜にリン等の不純物をイオン注入し
てドープトａ−Ｓｉ膜を形成する方法では、このドープ
トａ−Ｓｉ膜自体が完全な非晶質膜ではなくなり、局所
的に結晶化が起るため、次に堆積されるアンドープトａ
−Ｓｉ膜を完全な非晶質膜にすることが困難になる。
温度５１０℃，真空度０．２Ｔｏｒｒとし、原料ガスで
ある１００ｓｃｃｍのＳｉ2 Ｈ6 ，およびドーピングガ
スであるＨｅにより４％に希釈された１００ｓｃｃｍの
ＰＨ3 が供給されて、膜厚８００ｎｍ程度のリンドープ
トａ−Ｓｉ膜２０９が堆積される。次に、ＰＨ3 の供給
が止められてＳｉ2 Ｈ6 のみが供給され、膜厚７０ｎｍ
程度のアンドープトａ−Ｓｉ膜２１０が堆積される〔図
２（ｂ）〕。なお、リンドープトａ−Ｓｉ膜２０９の堆
積の代りに、アンドープトａ−Ｓｉ膜を堆積してこのア
ンドープトａ−Ｓｉ膜にリン等の不純物をイオン注入し
てドープトａ−Ｓｉ膜を形成する方法では、このドープ
トａ−Ｓｉ膜自体が完全な非晶質膜ではなくなり、局所
的に結晶化が起るため、次に堆積されるアンドープトａ
−Ｓｉ膜を完全な非晶質膜にすることが困難になる。
【００２１】次に、フォトレジスト膜（図示せず）をマ
スクにして、アンドープトａ−Ｓｉ膜２１０，およびリ
ンドープトａ−Ｓｉ膜２０９が順次エッチングされる。
これにより、リンドープトａ−Ｓｉ膜パターン２０９ａ
とこのリンドープトａ−Ｓｉ膜パターン２０９ａの上面
を覆うアンドープトａ−Ｓｉ膜２１０ａとが形成される
〔図２（ｃ）〕。
スクにして、アンドープトａ−Ｓｉ膜２１０，およびリ
ンドープトａ−Ｓｉ膜２０９が順次エッチングされる。
これにより、リンドープトａ−Ｓｉ膜パターン２０９ａ
とこのリンドープトａ−Ｓｉ膜パターン２０９ａの上面
を覆うアンドープトａ−Ｓｉ膜２１０ａとが形成される
〔図２（ｃ）〕。
【００２２】フォトレジスト膜が除去された後、再び全
面に膜厚７０ｎｍ程度のアンドープトａ−Ｓｉ膜２１１
が堆積される〔図３（ａ）〕。
面に膜厚７０ｎｍ程度のアンドープトａ−Ｓｉ膜２１１
が堆積される〔図３（ａ）〕。
【００２３】次に、このアンドープトａ−Ｓｉ膜２１１
が反応性イオンエッチング（ＲＩＥ）によりエッチバッ
クされ、上記リンドープトａ−Ｓｉ膜パターン２０９ａ
の側面を覆うアンドープトａ−Ｓｉ膜２１１ａが残留形
成される〔図３（ｂ）〕。
が反応性イオンエッチング（ＲＩＥ）によりエッチバッ
クされ、上記リンドープトａ−Ｓｉ膜パターン２０９ａ
の側面を覆うアンドープトａ−Ｓｉ膜２１１ａが残留形
成される〔図３（ｂ）〕。
【００２４】稀弗酸によりアンドープトａ−Ｓｉ膜２１
０ａ，およびアンドープトａ−Ｓｉ膜２１１ａ表面の自
然酸化膜が除去された後、超高真空チャンバー内に導入
される。この超高真空チャンバーの真空度が１×１０-9
Ｔｏｒｒ程度に到達した後、基板温度が６００℃に加熱
され、アンドープトａ−Ｓｉ膜２１０ａ，およびアンド
ープトａ−Ｓｉ膜２１１ａ表面にシリコン分子線が約２
分間照射される。これにより、アンドープトａ−Ｓｉ膜
２１０ａ，およびアンドープトａ−Ｓｉ膜２１１ａの表
面が、それぞれアンドープトＨＳＧ−Ｓｉ膜２２０，お
よびアンドープトＨＳＧ−Ｓｉ膜２２１に変換される
〔図３（ｃ）〕。なお、アンドープトａ−Ｓｉ膜２１０
ａ，およびアンドープトａ−Ｓｉ膜２１１ａは全てＨＳ
Ｇ−Ｓｉ膜になるのではないが、図３（ｃ）において
は、煩雑さを避けるために全てＨＳＧ−Ｓｉ膜になるよ
うに図示してある。この段階での走査型電子顕微鏡（Ｓ
ＥＭ）による上記アンドープトＨＳＧ−Ｓｉ膜２２０，
および２２１の表面観察によると、これらＨＳＧ−Ｓｉ
膜２２０，２２１表面にはグレインサイズが３０ｎｍ程
度の半球形状のグレインが高密度に形成されている。
０ａ，およびアンドープトａ−Ｓｉ膜２１１ａ表面の自
然酸化膜が除去された後、超高真空チャンバー内に導入
される。この超高真空チャンバーの真空度が１×１０-9
Ｔｏｒｒ程度に到達した後、基板温度が６００℃に加熱
され、アンドープトａ−Ｓｉ膜２１０ａ，およびアンド
ープトａ−Ｓｉ膜２１１ａ表面にシリコン分子線が約２
分間照射される。これにより、アンドープトａ−Ｓｉ膜
２１０ａ，およびアンドープトａ−Ｓｉ膜２１１ａの表
面が、それぞれアンドープトＨＳＧ−Ｓｉ膜２２０，お
よびアンドープトＨＳＧ−Ｓｉ膜２２１に変換される
〔図３（ｃ）〕。なお、アンドープトａ−Ｓｉ膜２１０
ａ，およびアンドープトａ−Ｓｉ膜２１１ａは全てＨＳ
Ｇ−Ｓｉ膜になるのではないが、図３（ｃ）において
は、煩雑さを避けるために全てＨＳＧ−Ｓｉ膜になるよ
うに図示してある。この段階での走査型電子顕微鏡（Ｓ
ＥＭ）による上記アンドープトＨＳＧ−Ｓｉ膜２２０，
および２２１の表面観察によると、これらＨＳＧ−Ｓｉ
膜２２０，２２１表面にはグレインサイズが３０ｎｍ程
度の半球形状のグレインが高密度に形成されている。
【００２５】なお、１×１０-9Ｔｏｒｒ，６００℃の超
高真空チャンバー内に例えば２時間程度放置すると、リ
ンドープトａ−Ｓｉ膜パターン２０９ａも多結晶シリコ
ン膜に変換され、表面形状の良好なＨＳＧ−Ｓｉ膜を得
ることが困難になる。また、シリコン分子線を照射しな
くても、アンドープトａ−Ｓｉ膜２１０ａ，２１１ａの
表面はアンドープトＨＳＧ−Ｓｉ膜に変換されるが、こ
の場合には、グレイン密度が低く，かつグレインサイズ
が大きくなる。このような現象を避けるため、高温の超
高真空チャンバー内に放置する時間は、なるべく短時間
であることが好ましい。
高真空チャンバー内に例えば２時間程度放置すると、リ
ンドープトａ−Ｓｉ膜パターン２０９ａも多結晶シリコ
ン膜に変換され、表面形状の良好なＨＳＧ−Ｓｉ膜を得
ることが困難になる。また、シリコン分子線を照射しな
くても、アンドープトａ−Ｓｉ膜２１０ａ，２１１ａの
表面はアンドープトＨＳＧ−Ｓｉ膜に変換されるが、こ
の場合には、グレイン密度が低く，かつグレインサイズ
が大きくなる。このような現象を避けるため、高温の超
高真空チャンバー内に放置する時間は、なるべく短時間
であることが好ましい。
【００２６】続いて、例えば窒素雰囲気での常圧炉によ
る８５０℃，３０分間の熱処理が施されると、上記リン
ドープトａ−Ｓｉ膜パターン２０９ａ並びに残留したア
ンドープトａ−Ｓｉ膜がそれぞれリンドープト多結晶シ
リコン膜に変換されるとともに、上記アンドープトＨＳ
Ｇ−Ｓｉ膜２２０，２２１はそれぞれリンドープトＨＳ
Ｇ−Ｓｉ膜に変換される。これにより、本実施例による
ストレージノード電極の形成が終了する。このリンドー
プトＨＳＧ−Ｓｉ膜の表面は、ＳＥＭ観察によると、リ
ンドープトａ−Ｓｉ膜の表面を変換したＨＳＧ−Ｓｉ膜
の表面とは異なり、ほぼ上記アンドープトＨＳＧ−Ｓｉ
膜２２０，２２１の形状を維持している。ＤＲＡＭを形
成するための以降の工程は、公知の方法による。
る８５０℃，３０分間の熱処理が施されると、上記リン
ドープトａ−Ｓｉ膜パターン２０９ａ並びに残留したア
ンドープトａ−Ｓｉ膜がそれぞれリンドープト多結晶シ
リコン膜に変換されるとともに、上記アンドープトＨＳ
Ｇ−Ｓｉ膜２２０，２２１はそれぞれリンドープトＨＳ
Ｇ−Ｓｉ膜に変換される。これにより、本実施例による
ストレージノード電極の形成が終了する。このリンドー
プトＨＳＧ−Ｓｉ膜の表面は、ＳＥＭ観察によると、リ
ンドープトａ−Ｓｉ膜の表面を変換したＨＳＧ−Ｓｉ膜
の表面とは異なり、ほぼ上記アンドープトＨＳＧ−Ｓｉ
膜２２０，２２１の形状を維持している。ＤＲＡＭを形
成するための以降の工程は、公知の方法による。
【００２７】なお、アンドープトａ−Ｓｉ膜２１０，２
１１の膜厚の下限は、３０ｎｍより厚くする必要があ
り、少なくとも５０ｎｍ以上が好ましい。これは、アン
ドープトａ−Ｓｉ膜２１０，２１１をアンドープトＨＳ
Ｇ−Ｓｉ膜２２０，２２１に変換するに際して、このア
ンドープトＨＳＧ−Ｓｉ膜２２０，２２１とリンドープ
トａ−Ｓｉ膜パターン２０９ａとが直接に接触しないよ
うにするのが好ましいためである。仮に、アンドープト
ＨＳＧ−Ｓｉ膜２２０，２２１とリンドープトａ−Ｓｉ
膜パターン２０９ａとが直接に接触すると、得られたア
ンドープトＨＳＧ−Ｓｉ膜のグレーインは、局所的に非
半球形状のグレインとなる。さらになお、アンドープト
ａ−Ｓｉ膜２１０，２１１の膜厚の上限は、非晶質シリ
コン膜を多結晶シリコン膜に変換するための熱処理条件
により決定される。
１１の膜厚の下限は、３０ｎｍより厚くする必要があ
り、少なくとも５０ｎｍ以上が好ましい。これは、アン
ドープトａ−Ｓｉ膜２１０，２１１をアンドープトＨＳ
Ｇ−Ｓｉ膜２２０，２２１に変換するに際して、このア
ンドープトＨＳＧ−Ｓｉ膜２２０，２２１とリンドープ
トａ−Ｓｉ膜パターン２０９ａとが直接に接触しないよ
うにするのが好ましいためである。仮に、アンドープト
ＨＳＧ−Ｓｉ膜２２０，２２１とリンドープトａ−Ｓｉ
膜パターン２０９ａとが直接に接触すると、得られたア
ンドープトＨＳＧ−Ｓｉ膜のグレーインは、局所的に非
半球形状のグレインとなる。さらになお、アンドープト
ａ−Ｓｉ膜２１０，２１１の膜厚の上限は、非晶質シリ
コン膜を多結晶シリコン膜に変換するための熱処理条件
により決定される。
【００２８】上記一実施例によると、ストレージノード
電極の上面および側面は、良好な形状の半球形状の高密
度のグレインからなるリンドープトＨＳＧ−Ｓｉ膜によ
り覆われる。ＨＳＧ−Ｓｉ膜に覆われないリンドープト
多結晶シリコン膜のみからなるストレージノード電極の
表面積に比べて、従来方法によるＨＳＧ−Ｓｉ膜により
覆われたストレージノード電極の実効表面積は高々１．
５倍程度であったが、本実施例によれば、２倍程度にな
る。
電極の上面および側面は、良好な形状の半球形状の高密
度のグレインからなるリンドープトＨＳＧ−Ｓｉ膜によ
り覆われる。ＨＳＧ−Ｓｉ膜に覆われないリンドープト
多結晶シリコン膜のみからなるストレージノード電極の
表面積に比べて、従来方法によるＨＳＧ−Ｓｉ膜により
覆われたストレージノード電極の実効表面積は高々１．
５倍程度であったが、本実施例によれば、２倍程度にな
る。
【００２９】
【発明の効果】以上説明したように本発明によると、表
面形状の良好なアンドープトＨＳＧ−Ｓｉ膜が容易に得
られ、さらに、このアンドープトＨＳＧ−Ｓｉ膜を支障
なくドープトＨＳＧ−Ｓｉ膜に変換することが可能なた
め、表面形状の良好でかつ表面積増加率の高いドープト
ＨＳＧ−Ｓｉ膜に覆われたストレージノード電極を得る
ことができる。
面形状の良好なアンドープトＨＳＧ−Ｓｉ膜が容易に得
られ、さらに、このアンドープトＨＳＧ−Ｓｉ膜を支障
なくドープトＨＳＧ−Ｓｉ膜に変換することが可能なた
め、表面形状の良好でかつ表面積増加率の高いドープト
ＨＳＧ−Ｓｉ膜に覆われたストレージノード電極を得る
ことができる。
【図１】本発明の構成の要部を説明するための工程順の
断面図である。
断面図である。
【図２】本発明の一実施例の製造工程の断面図である。
【図３】上記一実施例の製造工程の断面図である。
【図４】従来の技術を説明するための製造工程の断面図
である。
である。
１０１，２０１，３０１ Ｐ型シリコン基板 １０２，３０２ シリコン酸化膜 １０３，２０９ リンドープトａ−Ｓｉ膜 １０４，２１０，２１０ａ，２１１，２１１ａ，３０３
アンドープトａ−Ｓｉ膜 １０５，２２０，２２１，３０４ アンドープトＨＳ
Ｇ−Ｓｉ膜 ２０２ フィールド酸化膜 ２０３ ゲート酸化膜 ２０４ ゲート電極 ２０５ ソース領域 ２０６ ドレイン領域 ２０７ ＣＶＤシリコン酸化膜 ２０８ ノードコンタクト孔 ２０９ａ リンドープトａ−Ｓｉ膜パターン
アンドープトａ−Ｓｉ膜 １０５，２２０，２２１，３０４ アンドープトＨＳ
Ｇ−Ｓｉ膜 ２０２ フィールド酸化膜 ２０３ ゲート酸化膜 ２０４ ゲート電極 ２０５ ソース領域 ２０６ ドレイン領域 ２０７ ＣＶＤシリコン酸化膜 ２０８ ノードコンタクト孔 ２０９ａ リンドープトａ−Ｓｉ膜パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/28 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 一導電型のシリコン基板表面に選択的に
フィールド酸化膜，およびゲート酸化膜を形成し、ワー
ド線を兼る複数のゲート電極を形成し、逆導電型の複数
のソース，ドレイン領域を形成する工程と、 全面に層間絶縁膜を形成し、それぞれの前記ドレイン領
域に達する複数のノードコンタクト孔を形成する工程
と、 それぞれの前記ノードコンタクト孔を介してそれぞれの
前記ドレイン領域に接続する複数の逆導電型のドープト
非晶質シリコン膜パターンと、それぞれの前記ドープト
非晶質シリコン膜パターンの上面，並びに側面を覆うア
ンドープト非晶質シリコン膜とを形成する工程と、 前記アンドープト非晶質シリコン膜の表面を、半球形状
の微細なグレインからなるアンドープト多結晶シリコン
膜に変換する工程と、 熱処理により、非晶質シリコン膜を多結晶シリコン膜に
変換する工程と、 を有することを特徴とするスタックト型ＤＲＡＭのスト
レージノード電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000443A JP3039173B2 (ja) | 1993-01-06 | 1993-01-06 | スタックト型ｄｒａｍのストレージノード電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000443A JP3039173B2 (ja) | 1993-01-06 | 1993-01-06 | スタックト型ｄｒａｍのストレージノード電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204426A JPH06204426A (ja) | 1994-07-22 |
| JP3039173B2 true JP3039173B2 (ja) | 2000-05-08 |
Family
ID=11473950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5000443A Expired - Fee Related JP3039173B2 (ja) | 1993-01-06 | 1993-01-06 | スタックト型ｄｒａｍのストレージノード電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039173B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753559A (en) * | 1996-01-16 | 1998-05-19 | United Microelectronics Corporation | Method for growing hemispherical grain silicon |
| JPH09298284A (ja) * | 1996-05-09 | 1997-11-18 | Nec Corp | 半導体容量素子の形成方法 |
| JP3180740B2 (ja) | 1997-11-11 | 2001-06-25 | 日本電気株式会社 | キャパシタの製造方法 |
| JP2992516B1 (ja) | 1998-09-04 | 1999-12-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP3173472B2 (ja) | 1998-09-11 | 2001-06-04 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1993
- 1993-01-06 JP JP5000443A patent/JP3039173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204426A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597754A (en) | Increased surface area for DRAM, storage node capacitors, using a novel polysilicon deposition and anneal process | |
| US5629223A (en) | Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal | |
| US5656531A (en) | Method to form hemi-spherical grain (HSG) silicon from amorphous silicon | |
| US5126916A (en) | Stacked capacitor dram cell and method of fabricating | |
| US6838338B2 (en) | Integrated capacitor bottom electrode for use with conformal dielectric | |
| US5663090A (en) | Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs | |
| US6060355A (en) | Process for improving roughness of conductive layer | |
| US5543348A (en) | Controlled recrystallization of buried strap in a semiconductor memory device | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| JP2962250B2 (ja) | 半導体記憶装置の製造方法 | |
| US5618747A (en) | Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains | |
| US5858838A (en) | Method for increasing DRAM capacitance via use of a roughened surface bottom capacitor plate | |
| US5005103A (en) | Method of manufacturing folded capacitors in semiconductor and folded capacitors fabricated thereby | |
| US5518946A (en) | Process for fabricating capacitors in dynamic RAM | |
| JP2839076B2 (ja) | 半導体装置およびその製造方法 | |
| JP2817645B2 (ja) | 半導体装置の製造方法 | |
| US5789291A (en) | Dram cell capacitor fabrication method | |
| US5410503A (en) | Semiconductor memory device having memory cells including transistors and capacitors | |
| US5837582A (en) | Method to increase capacitance of a DRAM cell | |
| US6121081A (en) | Method to form hemi-spherical grain (HSG) silicon | |
| JP3039173B2 (ja) | スタックト型ｄｒａｍのストレージノード電極の形成方法 | |
| US6187659B1 (en) | Node process integration technology to improve data retention for logic based embedded dram | |
| JP2894361B2 (ja) | 半導体装置およびその製造方法 | |
| US6165830A (en) | Method to decrease capacitance depletion, for a DRAM capacitor, via selective deposition of a doped polysilicon layer on a selectively formed hemispherical grain silicon layer | |
| US5888878A (en) | Method of manufacturing semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| LAPS | Cancellation because of no payment of annual fees |